CN102197473A - 低温下剥离半导体层的方法 - Google Patents

低温下剥离半导体层的方法 Download PDF

Info

Publication number
CN102197473A
CN102197473A CN2009801431524A CN200980143152A CN102197473A CN 102197473 A CN102197473 A CN 102197473A CN 2009801431524 A CN2009801431524 A CN 2009801431524A CN 200980143152 A CN200980143152 A CN 200980143152A CN 102197473 A CN102197473 A CN 102197473A
Authority
CN
China
Prior art keywords
substrate
bestowing
heat treatment
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801431524A
Other languages
English (en)
Inventor
D·兰德鲁
I·劳顿
S·文森特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102197473A publication Critical patent/CN102197473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种用于制造UTBOX型结构的方法，包括：a)组装被称为“施予”衬底(1)的衬底与被称为“接受”衬底(2)的衬底，两个衬底的至少其中之一包括厚度小于50nm的绝缘层(3)；b)在低于400℃的温度下的用于加强两个衬底之间的组装的第一热处理，其在组装过程中和/或在组装之后执行以加强所述组装；c)在高于900℃的温度下的第二热处理，在400℃和900℃之间的暴露时间在1分钟内或30秒以下。

Description

低温下剥离半导体层的方法
技术领域
本发明涉及绝缘体上半导体(SeOI)衬底的制造，更特别地，涉及UTBOX(超薄掩埋氧化物)型衬底的制造。
背景技术
将半导体层从施予衬底转移到接受衬底之后可以获得这种SeOI结构。这种转移特别可以通过Smart CutTM型方法来实现，或者通过键合技术以及随后的减薄来实现。
Smart Cut方法包括通过施予衬底与接受衬底的分子键合来组装等等，施予衬底在其厚度中包括弱化区，存在于接触放置之前的两个衬底的其中之一(或全部)的表面处的绝缘层。弱化区是通过在施予衬底内引入原子和/或离子种类形成的。
为了更详细地描述这种类型的注入方法，可以参考著作“Silicon on insulator technology：materials to VLSI”，第二版，Jean-Pierre COLINGE。
一般而言，可以在赋予表面亲水性或疏水性的表面制备之后进行两个衬底之间或其表面之间的分子键合。
为了将半导体层转移到接受衬底上或者进一步加强直接键合而使用热处理可能导致某些键合结构在键合界面处或者在转移层的表面处出现缺陷。这些缺陷是由于分子键合反应的诸如水分子、氢气或碳氢化合物之类的副产品的脱气(degassing)而产生的。
对于某些键合结构，已知通过在非常高的温度下进行的热处理，这些缺陷可以被再吸收。这些温度例如介于900℃和1300℃之间，并且取决于键合之前的表面制备。不幸的是，对于其他的键合结构而言，不能考虑这种方法。待组装的衬底表面上的氧化物的厚度限制、不同材料的存在或者待组装的衬底其中之一中的组分的存在容易使键合界面处出现以后无法再吸收的缺陷。通过Smart Cut层转移方法键合的结构也同样如此，该方法一般是通过在相对低温下(大约500°到600℃)在弱化区剥离部分的施予衬底来将薄膜转移到支撑衬底上。
在半导体层(厚度小于十几微米或几十微米)的情况下，低于1000℃、例如介于600℃和800℃之间的温度下的热处理导致形成鼓泡形式的键合缺陷或者无膜区。这些缺陷不能通过更高温度下的热处理来消除。例如，层太薄的话会促使鼓泡爆裂。这些缺陷导致制成的结构无法使用。目前，这种现象限制了掩埋在键合界面处的薄氧化物薄膜(厚度小于50nm)或者甚至超薄氧化物薄膜(被称为UTBOX的结构)的结构的制造。直接键合到Si晶片上从而形成DSB(直接硅键合)型结构的Si层也存在同样的问题。
从文件US2005/00118789已知一种用于制造这种UTBOX结构的方法。该方法包括至少在两个衬底的其中之一的表面上形成相对较厚的氧化物层、对被称为“施予”衬底的衬底进行注入以便在其中建立弱化区、键合两个衬底、将半导体层从施予衬底剥离到被称为“接受”衬底的第二衬底上、以及应用热处理。最后使用热处理是为了减小掩埋氧化物层的厚度，从而获得UTBOX型结构。
但是，如文件US2005/00118789所述的最后的用于减小氧化物厚度的热处理需要应用几小时的高温(大约1200℃)，因此必须使用专门的昂贵的设备。
发明内容
本发明的目的在于克服现有技术的上述缺点，更具体而言，在于找到一种用于制造下列结构的方法：
-UTBOX型结构，包括厚度例如小于25nm或50nm的绝缘层，
-或者DSB型结构，其包括从施予衬底转移到接受衬底的材料的层，其中在两个组装的衬底之间不存在绝缘层。
为此目的，本发明涉及一种用于制造UTBOX或DSB型结构的方法，包括：
a)组装被称为“施予”衬底的衬底与被称为“接受”衬底的衬底，
b)在低于400℃的温度下的用于加强两个衬底之间的组装的第一热处理，其在组装过程中和/或在组装之后执行以加强所述组装，
c)在高于900℃的温度下的第二热处理，在400℃和900℃之间的暴露时间小于5分钟、1分钟或30秒。
所述第二热处理的应用可包括应用在400℃和900℃之间的平均速度大于10℃/s的温度上升斜坡。
这种方法可包括减薄所述施予衬底，以使所述接受衬底上仅剩下所述施予衬底的材料的薄膜，在减薄之后执行所述第二热处理。
可以通过对所述施予衬底应用的机械方法或机械-化学方法来执行这种减薄。
还可以通过所述施予衬底的断裂，例如通过低于400℃的温度下的热处理来执行这种减薄。可以在组装之前执行用于预弱化所述施予衬底的热处理步骤。
用于加强组装的第一热处理和断裂热处理可以被合并到同一热处理步骤中。
断裂热处理的应用时间可以介于30分钟和15小时之间和/或小于5小时或者介于1小时和3小时之间。
优选地，在将层从所述施予衬底剥离到所述接受衬底上之后立即降低温度，以便限制施加到最终结构上的热收支或热预算。
可以通过在所述施予衬底中形成弱化区来执行断裂，例如通过原子和/或离子种类的注入或者通过原子和/或离子种类的共注入所产生的类型。注入可以是氢/氦共注入。
氢和氦的剂量可以介于0.5×1016at/cm2和2×1016at/cm2之间。
总注入剂量可以小于或等于6×1016at/cm2，或者介于1016at/cm2和4×1016at/cm2之间。
两个衬底的仅其中之一(例如施予衬底)或者全部两个衬底可以包括厚度小于50nm的绝缘层，例如二氧化硅(SiO2)和/或氮化硅(Si3N4)和/或氧氮化硅(SixOyNz)的层。
两个衬底之间的绝缘层的厚度可以小于15nm，例如如果为了实现减薄在低于400℃的温度下执行所述施予衬底的断裂的话。该厚度可以小于5nm，例如如果通过低于250℃的温度下的热处理来执行所述施予衬底的断裂的话。
在另一种方式中，减薄所得到的薄膜与所述接受衬底直接接触：于是待组装的表面中的一个和/或另一个上不存在绝缘层。于是通过两个衬底其中之一的材料与另一个衬底的材料的直接接触形成DSB型结构。
所述施予衬底可以由选自硅、表面结晶取向为(1，0，0)、(1，1，0)或(1，1，1)的硅、碳化硅、锗和砷化镓的材料形成。
所述接受衬底则可以由选自硅、石英、玻璃的材料形成。
附图说明
附图示意性及非限制性地表示了几个可能的实施例，通过参考附图所进行的描述，说明书其他特征和优点将会显现，其中：
图1A至图1E是表示根据本发明的方法的第一实施例的连续步骤的图示，
图2A至图2D是表示根据本发明的方法的第二实施例的连续步骤的图示，
图3A至图3D是表示根据本发明的方法的第三实施例的连续步骤的图示。
接下来所描述的不同图中的相同、相似或等效的部分带有相同的附图标记，从而更易于从一幅图转到下一幅图。
为了使图更加易读，图中所表现的不同部分不必使用相同的比例。
具体实施方式
下面将描述根据本发明的第一个非限制性实施例。
图1A中表示了被称为“施予”衬底的衬底1，最终衬底5’的半导体层来自于该衬底。施予衬底1在其表面上包括绝缘层3。绝缘层由二氧化硅(SiO2)和/或氮化硅(Si3N4)和/或氧氮化硅(SixOyNz)构成。该绝缘层的厚度小于20nm、25nm或50nm，更具体而言，介于5nm和10nm之间。
一般而言，施予衬底1可由选自硅、表面结晶取向为(1，0，0)、(1，1，0)或(1，1，1)的硅、碳化硅、锗或砷化镓的材料形成。接受衬底2可由选自硅、石英或玻璃的材料形成。施予衬底1和接受衬底2中的每一个均可以具有电子元件。
在本例中所描述的绝缘层3位于施予衬底1的表面上，但也可以很好地形成在接受衬底2的表面上或者形成在全部两个衬底的表面上，以使两个绝缘层其中之一或者两个绝缘层合计形成的总厚度具有小于25nm或50nm的厚度。
然后执行形成弱化区4的步骤，从而为将被转移到被称为“接受”衬底的衬底2上的半导体层10划界，如图1C所示。该半导体层10可以具有小于1μm、小于100nm或小于50nm的厚度。
例如在原子和/或离子种类注入步骤之后，或者通过例如选自氢、氦的至少两个原子和/或离子种类的共注入，得到弱化区4，其中注入的能量被选择为半导体层10的待转移的厚度的函数，介于10keV和150keV之间，总注入剂量小于或等于6×1016at/cm2，更特别地，介于1和4×1016at/cm2之间。
根据本发明，为获得断裂所应用的温度被限制在低于400℃的阈值温度。如必要，可以通过输入诸如机械能之类的额外的能量来完成该热处理步骤，以便促进断裂。已发现这种相对较低的温度有益于转移到接受衬底上的层的键合质量。在一种优选方式中，执行大约0.5×1016到2×1016H+/cm2和0.5×1016到2×1016He+/cm2的正常剂量范围的氢和氦的共注入。可以调整这些注入条件，以便在后续阶段中无需将结构暴露于高于400℃的温度即可在硅中执行剥离。因此，如必要可以加大注入种类的剂量以满足该条件。
在一种可选方式中，为了进行组装，对施予衬底1和/或接受衬底2执行表面制备步骤。该步骤将在下文进行描述。
同样在一种可选方式中，在与接受衬底接触放置之前，施予衬底可以经历预弱化热处理。因此，为获得断裂所应用的温度可以又被降低，这有利于掩埋绝缘体的最低厚度。例如，在250℃下持续10分钟到10个小时的预弱化热处理，可以将实现断裂所需的温度限制到250℃，这对约为5nm或更低的掩埋绝缘体厚度来说是特别值得的。
最后，将两个衬底互相接触放置，以便通过分子附着力实现键合，从而形成图1D所示的结构5。绝缘层3位于两个衬底1和2之间。
在执行断裂之前，可以在低于400℃的温度下进行键合促进或键合加强热处理。
通过这种方式，组装的两个衬底从未暴露到高温(高于大约400℃)下。
一旦已完成组装，根据本发明，为了从施予衬底1剥离半导体层10，结构5接受热处理，如必要则通过输入机械能来完成。本发明的剥离热处理所应用的最大温度低于400℃，例如介于250℃和400℃之间，优选地介于280℃和350℃之间。键合促进热处理和断裂热处理可合并到同一热处理步骤中。
有利地，剥离包括至少一个平台期，其温度维持在小于或等于最大剥离温度的温度。因此，这样的剥离可能发生在平台期，或者也可能发生在温度上升斜坡当中，但不会超过最大温度400℃。
最大温度应用的时间介于30分钟和15小时之间，优选地小于5小时，或者更具体而言介于1小时和3小时之间。
最后，在优选的方式中，一旦已将半导体层10剥离到接受衬底2上，立即使温度降低，以便限制施加到最终结构5’上的热收支。
通过低温下实现的剥离，可以限制可能在键合界面处发现的气体或杂质的产生和扩散，因此，通过这些优化的条件，可以转移半导体层10，而毫无肉眼可见的键合缺陷，或者缺陷至少会减少。因此，尽管绝缘层3是低厚度的，但最终结构5’具有非常高的质量。
在所选择的热处理条件下，处理温度保持低于400℃，无论是在组装过程中还是在弱化区的断裂过程中都不会引发导致产生键合缺陷(气泡、鼓泡)的分子氢的形成。
实际上，键合处的缺陷的产生似乎源于下面的反应：
2H2O+Si-＞SiO2+H2  (1)。
(1)的第一部分表示界面处发生的化学反应：两个组装的衬底1，2之间俘获的水的薄膜(厚度约为几个原子层)与构成衬底的至少其中之一的Si反应(例如，如果在氧化物/硅键合的情况下其直接暴露给这些水分子，或者在氧化物/氧化物键合的情况下在水通过氧化物层扩散之后)。
该氧化反应((1)的第二部分)释放氢，其转而在键合界面处被俘获。在厚氧化物的情况下，这种氢可以在该层中被俘获。这在本发明中这样的薄氧化物的情况下是不可能的，因此，多余的氢可能成为“气泡”或“鼓泡”型键合缺陷的原因。
换言之，根据一种解释，H2的分子主要是在高于400℃的温度下形成的，键合过程中所发生的反应的气体残留物(氢气等等)仍以Si-H键合的形式被俘获。
根据本发明，在断裂、从施予衬底1剥离半导体层10以及移除该施予衬底的其余部分之后应用补充的快速处理。快速处理是指使结构在非常短的时间内(1s或几秒钟到几分钟，例如3分钟或5分钟)达到高于900℃的温度的处理。根据本发明，组件的暴露时间被限制在400°-900℃的温度范围内。实际上在该温度范围内形成与键合界面处的键合残留物有关的缺陷。高于900℃时，这些残留物(H，H2等等)很快扩散，不能形成这些缺陷，特别是鼓泡型的缺陷。
例如，从等于或接近室温的初始温度到大于或等于900℃的处理温度执行非常快速的温度上升斜坡。在这种情况下所应用的斜坡可以达到高于10℃/s或者甚至高于50℃/s的速度。可以在FR2845202中所公开的被称为RTA(Rapid Thermal Annealer，快速退火炉)的炉中，或者在诸如ASM公司的EpsilonTM型模型或者Applied Materials公司的CenturaTM模型之类的外延框架(epitaxy frame)中获得这种斜坡。还可以通过可以达到200℃/s到300℃/s的斜坡的“尖峰快速退火炉(Spike Fast RTP)”型炉来获得这种斜坡。
这种热处理可以在中性气氛(Ar，N)或氧化气氛、还原气氛(H2)或蚀刻气氛(例如H2+HCl)中应用几秒钟到几分钟的时间。
这种高温下的快速退火具有有助于稳定键合界面的主要作用。由于退火特别快速，在键合界面处发现的气体或杂质的分子或原子不能在所述界面处形成或产生缺陷(特别地，键合界面的加强发生在来得及产生H2分子或者对键合造成不利影响之前)。
最后，可以通过标准收尾(finishing)来获得所需的结构。
根据图2A-图2D所示的另一种方式，减薄不是通过沿着弱化区断裂施予衬底实现的，而是通过可在室温下执行的化学和/或机械方法实现的。因此不必在施予衬底中进行注入。
从图2A和图2B的衬底1、2开始，与图1A和图1B中相同，执行组装以获得诸如上文已解释过的结构5的结构(图2C)。上文对衬底1、2给出的指示在此处仍然有效。绝缘层3又是位于两个衬底1和2之间。
在一种可选方式中，为了进行组装，对施予衬底1和/或接受衬底2执行表面制备步骤。下面描述这种处理。
可以在低于400℃的温度下执行键合促进或键合加强热处理。
再一次地，组装的两个衬底又是从未暴露到高温(高于大约400℃)下。
最后，例如通过机械-化学抛光、研磨和/或化学蚀刻(在硅蚀刻的情况下为TMAH或KOH)来执行施予衬底1的减薄。因此得到图2D的结构，其中源自施予衬底的材料的层10可以是几十微米厚，例如20微米或小于20微米。
如同第一实施例，在施予衬底2的减薄之后应用快速补充处理，其具有与上文相同的作用(通过不允许在键合界面处发现的气体或杂质的分子或原子在所述界面处形成或产生缺陷的特别快速的方法稳定键合界面)。快速处理是指使结构在非常短的时间内(例如1秒钟或几秒钟到几分钟，例如3分钟或5分钟)达到高于900℃的温度。例如，像上文已经解释过的那样执行非常快速的温度上升斜坡。
最后，如必要，可以通过标准收尾来获得所需的结构。在该第二实施例中，可以在减薄步骤之前对组件应用第二热处理。
无论设想何种实施方式，两个衬底在组装之前的制备处理包括例如用于使其表面亲水和/或用于在组装衬底之前清洗衬底表面的处理。
例如，对包括绝缘层3的施予衬底1以及接受衬底2进行亲水性表面制备。
表面的亲水性制备包括硫酸-过氧化氢混合物(SPM)和/或铵-过氧化氢混合物(APM)型化学处理和/或能够例如进行清洗的处理，例如(水和/或碳氢化合物的)脱气热处理或者“RCA”型处理，以便去除污染粒子。
在此提醒，被称为“RCA”的化学浴方式的处理在于接连通过以下方式处理所述表面：
-第一溶液浴，首字母缩写为“SC1”(Standard Clean 1，标准清洗1)，包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水的混合物，
-第二溶液浴，首字母缩写为“SC2”(Standard Clean 2，标准清洗2)，包括盐酸(HCl)、过氧化氢(H2O2)和去离子水的混合物。
然后刷净和/或冲洗(例如用去离子水)或者甚至是干燥衬底。
在一种可选方式中，待组装的一个表面或另一个表面或者全部两个表面可以在例如包含氩气或氮气的惰性气氛下或者在包含氧气的气氛下接受等离子体活化处理(plasma activation treatment)。如果进行活化的话，优选在清洗之后执行这种活化。
可以进一步改进根据本发明的上述技术，以获得质量非常好且厚度例如小于10nm或5nm的非常薄的绝缘层，例如具有指定厚度的氧化物层的SOI。
为此目的，制造根据本发明的方法的结构，绝缘体是氧化物层，其厚度例如小于10nm或介于15nm和20nm之间。
然后执行该氧化物的部分分解以使其厚度达到最终所需的小于10nm的厚度。
从O.Kononchuk等人的文件“Internal dissolution of Buried Oxide in SOI wafers”，Solid State Phenomena，Vol.131-133，p.113-118，2008或US2005/00118789已知一种分解技术。
例如，在基本上介于1100℃和1200℃之间的温度下，在包括例如氩的中性气氛中和/或氧浓度非常低(＜1ppm)的氢还原气氛中处理该结构，处理的持续时间例如介于几分钟(例如2分钟、5分钟、10分钟、20分钟或30分钟)和几小时(例如1小时、2小时、5小时或10小时)之间。在该热处理过程中，掩埋氧化物层中存在的氧通过半导体材料的薄膜溶解到处理气氛中。其例如由硅制成，于是溶解的氧化物层SiO2转变为优质的Si。
在根据本发明的技术的其中之一获得的具有20nm的掩埋氧化物的SOI的情况下，可以将氧化物减薄到选定的最终厚度，例如5nm。
有利地，继续这种中性气氛下和非常低的氧浓度下的热处理，至少到施予衬底一侧上形成的氧化物层的整个厚度都被溶解为止。
现在参考图3A至图3D描述本发明的另一实施例。与前面的实施例相同的元件具有与其相同的附图标记，将不再重新描述。
施予衬底1(图3A)和接受衬底2(图3B)都不包括表面绝缘层。事实上，最终寻求的是形成被称为DSB结构的结构。此外，不进行注入。
这两个衬底中的一个和/或另一个的表面制备可以赋予待处理表面疏水型特性，例如根据“最后步骤HF(HF last)”技术，这种技术在于清洗顺序中的最后一步是通过含稀释到水中的HF的溶液来清洗。这种公知的清洗可以使表面疏水。也可以使用专利申请FR0606311中教导的技术。
例如，疏水表面制备包括表面脱氧处理；在硅表面的情况下，其可以是液体HF型化学反应腐蚀。
一旦已经清洗并且随后活化了施予衬底1和接受衬底2的表面，就对衬底进行组装(图3C)，以使半导体层10直接接触接受衬底2，换言之，没有中间的不重要的键合层，形成图3C所示的结构6。
最后，对组装的结构6应用根据本发明的热处理，以便加强相接触的两个衬底之间的键合。根据这种热处理，所使用的温度介于250℃和400℃之间，时间介于30分钟和15小时之间，优选小于5小时。
然后执行通过施予衬底1的研磨实现的机械减薄(图3D)。从而产生大约20μm厚的半导体层10。
优化的热处理条件可以使半导体层10以非常好的质量直接转移到接受衬底2上，具有很低数量或者甚至是零数量的缺陷，因此可以获得非常优质的最终DSB结构6’，尽管不存在键合层，如图3D所示。
至于在DSB结构的情况下所获得的界面的质量，在存在绝缘层的情况下，具有与上文所述的其他实施例的情况相同的效果。
如同第一实施例，在施予衬底2的减薄之后应用快速补充处理，其具有与上文相同的作用(通过不允许在键合界面处发现的气体或杂质的分子或原子在所述界面处形成或产生缺陷的特别快速的方法稳定键合界面)。快速处理是指在非常短的时间内(例如1秒钟或几秒钟到几分钟，例如3分钟或5分钟)使结构达到高于900℃的温度的处理。例如，像上文已经解释过的那样执行非常快速的温度上升斜坡。
在图3D的情况下，减薄的结构可以在1100℃温度下在外延框架中在氢气下经历大约1分钟的退火，以便加强键合界面。
示例1：
该示例涉及上文所述的图1A-图1E中的方法。
由硅(1，0，0)制成的施予衬底1的表面被热氧化，以便形成8mm厚的二氧化硅(SiO2)的层3。
然后执行能量分别为40keV和25keV、剂量分别为1×1016He+/cm2和0.9×1016H+/cm2的氦和氢的共注入的步骤，以便在施予衬底1内产生弱化区4，从而为270nm厚的半导体层10划界。
然后为了衬底1与由硅(1，0，0)制成的接受衬底2的组装，应用晶片的RCA型清洗。在组装过程中，对衬底的整个表面应用大约120℃的加热。
然后通过对组装的结构5应用2小时的300℃温度来执行根据本发明的处理，可以从施予衬底1剥离半导体层10并且将其转移到接受衬底2上，同时限制界面缺陷的数量，因此可以实现高质量的半导体层的转移。
最后，最终的UTBOX型结构5’接受用于加强键合界面的处理。在这种特殊情况下，最终结构在RTA炉中承受1200℃的温度，持续时间为30秒，温度上升达到大约50℃/s，因此在400℃和900℃之间的暴露时间大约为10s。最后，结构5’接受包括牺牲氧化和另外的RTA(快速热退火)型处理的收尾处理。
发现与已知技术相比，减少了剥离之后的缺陷。
示例2
该示例涉及上文所述的图1A-图1E中的方法。
由硅(1，0，0)制成的施予衬底1在表面处被热氧化，以便形成8nm厚的二氧化硅(SiO2)的层3。
然后执行能量分别为40keV和25keV、剂量分别为1×1016He+/cm2和0.9×1016H+/cm2的氦和氢的共注入的步骤，以便在施予衬底1内产生弱化区4，从而为270nm厚的半导体层10划界。
然后为了衬底与由氧化的硅(1，0，0)制成且最初具有大约3nm的氧化物厚度的接受衬底2的组装，应用晶片的RCA型清洗。氧化物厚度的总和大约为11nm，在键合之前的清洗步骤中可以蚀刻其中大约1nm，即最终结构中的绝缘体的厚度为大约10nm。
然后通过对组装的结构5(图1D)应用2小时的300℃温度来执行根据本发明的处理，可以从施予衬底1剥离半导体层10并且将其转移到接受衬底2上，同时限制界面缺陷的数量，因此可以实现高质量的半导体层的转移。
最后，最终的UTBOX型结构5’接受与示例1类似的用于加强键合界面的处理(H2气氛下，1200℃，RTA 30s)。
发现与已知技术相比，减少了剥离之后的缺陷。

Claims (15)

1.一种用于制造UTBOX型结构的方法，包括：
a)组装被称为“施予”衬底(1)的衬底与被称为“接受”衬底(2)的衬底，两个衬底的至少其中之一包括厚度为50nm以下的绝缘层(3)，
b)在低于400℃的温度下的用于加强两个衬底之间的组装的第一热处理，其在组装过程中和/或在组装之后执行，
c)在高于900℃的温度下的第二热处理，在400℃和900℃之间的暴露时间不超过30秒。
2.根据权利要求1所述的方法，从所述第一热处理到所述第二热处理的过程包括应用在400℃和900℃之间的平均速度高于10℃/s的温度上升斜坡。
3.根据权利要求1或2所述的方法，包括减薄所述施予衬底，以使所述接受衬底上仅剩下所述施予衬底的材料的薄膜(10)，在减薄之后执行所述第二热处理。
4.根据权利要求3所述的方法，通过对所述施予衬底应用的机械方法或机械-化学方法来执行减薄。
5.根据权利要求3所述的方法，通过所述施予衬底的断裂来执行减薄。
6.根据权利要求5所述的方法，在组装之前执行用于预弱化所述施予衬底的热处理步骤。
7.根据权利要求5所述的方法，通过低于400℃、例如介于280℃和350℃之间的温度下的热处理来执行断裂。
8.根据权利要求7所述的方法，用于加强组装的第一热处理和断裂热处理被合并到同一热处理步骤中。
9.根据权利要求7或8所述的方法，断裂热处理的应用时间介于30分钟和15小时之间，和/或5小时以内，或者介于1小时和3小时之间。
10.根据权利要求7至9中任一项所述的方法，在将所述施予衬底(1)的层剥离到所述接受衬底(2)上之后立即降低温度，以便限制施加到最终结构(5’)上的热收支。
11.根据权利要求5至10中任一项所述的方法，通过低于250℃的温度下的热处理来执行所述施予衬底的断裂，两个衬底之间的绝缘层的厚度为5nm以下。
12.根据权利要求1至11中任一项所述的方法，所述绝缘层(3)为诸如二氧化硅(SiO2)的氧化物和/或氮化硅(Si3N4)和/或氧氮化硅(SixOyNz)。
13.根据权利要求12所述的方法，进一步包括通过在氧浓度为1ppm以下的气氛中，以基本介于1100℃和1200℃的温度下的处理来减薄所述绝缘层的步骤。
14.根据权利要求1至13中任一项所述的方法，所述施予衬底(1)由选自硅、表面结晶取向为(1，0，0)、(1，1，0)或(1，1，1)的硅、碳化硅、锗和砷化镓的材料形成。
15.根据权利要求1至14中任一项所述的方法，所述接受衬底由选自硅、石英、玻璃的材料形成。
CN2009801431524A 2008-10-30 2009-10-29 低温下剥离半导体层的方法 Pending CN102197473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0857411A FR2938119B1 (fr) 2008-10-30 2008-10-30 Procede de detachement de couches semi-conductrices a basse temperature
FR0857411 2008-10-30
PCT/EP2009/064308 WO2010049497A1 (en) 2008-10-30 2009-10-29 Method of detaching semi-conductor layers at low temperature

Publications (1)

Publication Number Publication Date
CN102197473A true CN102197473A (zh) 2011-09-21

Family

ID=40673943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801431524A Pending CN102197473A (zh) 2008-10-30 2009-10-29 低温下剥离半导体层的方法

Country Status (9)

Country Link
US (1) US8623740B2 (zh)
EP (1) EP2345068B1 (zh)
JP (1) JP2012507168A (zh)
KR (3) KR101304245B1 (zh)
CN (1) CN102197473A (zh)
FR (1) FR2938119B1 (zh)
SG (1) SG10201404793VA (zh)
TW (1) TWI545614B (zh)
WO (1) WO2010049497A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491827A (zh) * 2019-08-13 2019-11-22 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995447B1 (fr) 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
FR3091000B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Procede de fabrication d’un substrat pour un capteur d’image de type face avant
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
JP2023137581A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体装置、半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148163A1 (en) * 2003-12-19 2005-07-07 Nguyet-Phuong Nguyen Method of catastrophic transfer of a thin film after co-implantation
CN1802737A (zh) * 2003-06-06 2006-07-12 S.O.I.Tec绝缘体上硅技术公司 用于获得具有支撑衬底和超薄层的结构的方法
WO2007071787A1 (en) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Process for simplification of a finishing sequence and structure obtained by the process
WO2008114099A1 (en) * 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Patterned thin soi

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771016A (en) 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2903808B1 (fr) 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802737A (zh) * 2003-06-06 2006-07-12 S.O.I.Tec绝缘体上硅技术公司 用于获得具有支撑衬底和超薄层的结构的方法
US20050148163A1 (en) * 2003-12-19 2005-07-07 Nguyet-Phuong Nguyen Method of catastrophic transfer of a thin film after co-implantation
WO2007071787A1 (en) * 2005-12-22 2007-06-28 S.O.I.Tec Silicon On Insulator Technologies Process for simplification of a finishing sequence and structure obtained by the process
WO2008114099A1 (en) * 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Patterned thin soi

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491827A (zh) * 2019-08-13 2019-11-22 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法

Also Published As

Publication number Publication date
FR2938119B1 (fr) 2011-04-22
KR101304245B1 (ko) 2013-09-05
TWI545614B (zh) 2016-08-11
KR20110075039A (ko) 2011-07-05
EP2345068B1 (en) 2015-09-02
FR2938119A1 (fr) 2010-05-07
KR101446977B1 (ko) 2014-10-07
JP2012507168A (ja) 2012-03-22
KR20130061194A (ko) 2013-06-10
SG10201404793VA (en) 2014-10-30
US20110207295A1 (en) 2011-08-25
EP2345068A1 (en) 2011-07-20
KR20120013454A (ko) 2012-02-14
WO2010049497A1 (en) 2010-05-06
TW201027591A (en) 2010-07-16
US8623740B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
CN102197473A (zh) 低温下剥离半导体层的方法
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
JP4934966B2 (ja) Ｓｏｉ基板の製造方法
US7645392B2 (en) Methods for preparing a bonding surface of a semiconductor wafer
US7972939B2 (en) Transfer method with a treatment of a surface to be bonded
TW201023253A (en) Surface treatment for molecular bonding
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
KR20120032487A (ko) 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
WO2007012290A1 (fr) Procede de production de silicium sur isolant
WO2010057941A1 (en) A method of producing a silicon-on-sapphire type heterostructure.
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
WO2015141121A1 (ja) 貼り合わせウェーハの製造方法
KR20070055382A (ko) 접합웨이퍼의 제조방법
KR100884672B1 (ko) 웨이퍼 표면 처리 방법
EP3309820A1 (en) Method of manufacturing soi wafer
JP2005347302A (ja) 基板の製造方法
CN103026460A (zh) 用于制备多层式晶体结构的方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
KR101428614B1 (ko) 하이브리드 기판의 제조 방법
KR100253583B1 (ko) 접합형 에스. 오. 아이 웨이퍼 제조방법
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
KR20070045795A (ko) 웨이퍼 표면 식각 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: French Bernini

Applicant after: SOITEC S.A.

Address before: French Bernini

Applicant before: S.O.J. Tec Silicon on Insulator Technologies

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES TO: SOITEC SILICON ON INSULATOR

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110921