KR101428614B1 - 하이브리드 기판의 제조 방법 - Google Patents
하이브리드 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101428614B1 KR101428614B1 KR1020097011274A KR20097011274A KR101428614B1 KR 101428614 B1 KR101428614 B1 KR 101428614B1 KR 1020097011274 A KR1020097011274 A KR 1020097011274A KR 20097011274 A KR20097011274 A KR 20097011274A KR 101428614 B1 KR101428614 B1 KR 101428614B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- silicon
- donor substrate
- bonding
- heat treatment
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000001257 hydrogen Substances 0.000 claims abstract description 23
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910052786 argon Inorganic materials 0.000 claims abstract description 12
- 230000007547 defect Effects 0.000 claims abstract description 5
- 230000003313 weakening effect Effects 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 238000002360 preparation method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- -1 potassium nitride Chemical class 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 150000002431 hydrogen Chemical group 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 claims description 2
- 229910052700 potassium Inorganic materials 0.000 claims 1
- 239000011591 potassium Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 12
- 239000007924 injection Substances 0.000 abstract description 12
- 239000002178 crystalline material Substances 0.000 abstract description 4
- 238000005304 joining Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 35
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 11
- 239000007789 gas Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002209 hydrophobic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 210000003195 fascia Anatomy 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 서로 직접 접합할 결정질 물질의 적어도 두 층으로 이루어진 하이브리드 기판의 제조 방법에 관한 것이다. 이 방법은 원자 및/또는 이온 종의 적어도 하나의 범주를 도너 기판에 주입하여 활성층과 잔여부 사이에 경계를 형성하는 연약대를 형성하도록 하는 단계; 상기 도너 기판의 앞면 및 수용 기판의 앞면을 수소 및/또는 아르곤의 분위기 하에서 적어도 30초 동안 900℃ 내지 1200℃ 사이에서 열처리를 하고; 상기 앞면을 서로 접합하고; 상기 나머지를 분리시키고; 이러한 종에 의해서 상기 도너 기판에 야기된 결함이 상기 도너 기판의 잔여부가 후속적으로 분리되나 상기 도너기판의 앞면을 변형하거나 후속적인 접합을 방지하기 위한 상기 열처리를 하는 동안 충분히 발달되지 않도록 하는 상기 종의 특성, 주입량 및 주입에너지가 선택되도록 하는 것으로 이루어진다.
Description
본 발명은 직접 접합(direct bonding)에 의해서 서로 접합되는 결정질 재료의 적어도 두 층을 포함하는 하이브리드 기판(hybrid substrate)의 제조 방법에 대한 것이다.
이러한 유형의 기판은 광학(optics), 전자공학(electronics) 또는 광전자공학(optoelectronics)의 분야에서 사용될 수 있고, 또한 이러한 용어들은 일반적으로 마이크로전자공학(microelectronics), 나노전자공학(nanoelectronics), 광마이크로전자공학(optomicroelectronics), 광나노전자공학(optonanoelectronics) 및 부품 기술(component technology)을 포함한다.
앞서 언급한 재료의 두 층은 동일하거나 다른 특성(nature)의 재료의 층일 수 있는데, 상기 용어인 '특성(nature)'이란 상기 재료의 화학적 특성 및 이들의 이화학적 특질(properties) 및/또는 이들의 결정질 방위(crystalline orientation)를 모두 아우른다.
상기 용어인 두 층 또는 두 기판의 "직접 접합(direct bonding)"은 접착 층(adhesive layer)과 같은 중간 매개층(intermediated layer)이 없는 분자 접합(molecular boinding)인 것을 의미한다.
이러한 하이브리드 기판은 당업자에게는 두문자어인 DSB(직접 실리콘 접합, direct silicon bonding)으로 알려진 것이다. 이러한 기판은 중간매개층, 특히 매립된 산화층(buried oxide layer)의 형성이 없이, 다른 결정질 방위의 실리콘으로 만들어진 수용 기판에 직접적으로 접합된 활성 실리콘층을 포함한다. 따라서 (100) 결정질 방위을 갖는 실리콘 지지대에 직접 접합된 (110) 결정질 방위를 갖는 실리콘 층을 포함한 기판을 생산하는 것이 가능하다. 또는 그 반대의 경우도 가능하다.
상기 수용 기판을 실리콘 카바이드(SiC)로 만들면, 당업자에게 두문자어인 SopSiC(다결정성 SiC상 실리콘)인 것으로 알려진 하이브리드 기판을 제조하는 것이 가능하다.
이러한 하이브리드 기판은 고성능 마이크로 전자회로의 생산에 유용하다.
2006년 요코하마에서 개최된 고체 장치 및 재료에 대한 국제 컨퍼런스 자료 160~161 페이지에 게재된 요약문의 증보판인 C.Y. Sung의 논문, "직접 실리콘 접합된 고성능 대용량 CMOS(상보성금속산화막반도체) 기술용 혼합 방향성 기판(Direct Silicon Bonded (DSB) Mixed Orientation Substrate for High Performance Bulk CMOS Technology)"은 이러한 기판의 결합 후 박막화하여 (110) 실리콘 도너 기판을 (100) 실리콘 수용 기판으로 옮기는 제조의 예를 인용하고 있다. 상기 논문은 상기와 같은 기판은 서로 접합된 두 층 사이에 절연층이 필요하지 않다고 하였다.
또한, 상기 논문은 최종적인 구조에서 SiO2 절연층이 없는 경우에는 친수성 타입의 사전 접합 준비보다 소수성 타입의 사전 접합 준비가 선호된다고 언급하였다.
이것은 친수성 접합은 접합될 층의 표면 준비 동안 실리콘 옥사이드 박막이 형성되고, 최종 구조에서 매몰된 상태로 있는 이 산화물은, 후속적으로, 예를 들어 매우 높은 온도에서의 최종 어닐링 단계에 의해, 제거되어야 하기 때문이다. 이렇게 함으로써 이러한 경우의 제조 방법을 완성하게된다.
그러나 이러한 수소 말단 결합은 상기 접합에 부정적인 영향을 주는 입자들을 흡착하므로 수소 말단 결합에 연관되는 소수성 결합은 실행이 더욱 어렵다.
또한 US 6 020 252를 통해 알려진 것처럼, 도너 기판으로부터 반도체 물질의 박막을 얻는 방법이 있다. 이 방법은 소정의 온도에서 소정의 주입량인 희유가스(rare-gas) 또는 수소 이온을 도너 기판에 주입하여 거기에 연약대(weakened zone)를 만들고 상기 기판이 각각의 연약한 면에서 두 부분으로 분리되도록 충분히 높은 온도로 열처리하는 방법으로 구성된다.
상기 문서에서 기재된 바에 따라, 후속적인 열처리만으로, 기판 내에서 연약대를 얻기 위해 충분하지만 분리를 얻는데는 불충분한 마이크로공동(microcavity)을 형성하도록 상기 온도 및 주입량이 선택되어 진다. 분리에는 추가적으로 물리적인 힘의 적용이 요구된다.
그러나 이 문헌은 양호한 직접 접합을 가능하게 하는 표면 준비에 대해 특별 히 관련되어 있지 않다.
본 발명의 목적은 선행기술의 상기와 같은 결점을 해소하기 위한 것이다. 특히, 중간 매개층을 사용하는 접합을 필요로 하지 않으며, 도너 기판 및 수용 기판 사이의 접합은 고품질 소수성 접합을 통해서 수행되는, 층의 전이에 의해 얻어진 하이브리드 기판을 제조하는 방법을 제공하는 것이다.
발명의 요약
이러한 목적을 위해, 본 발명은 서로 직접적으로 접합되어 있는 결정질 재료의 적어도 두 층을 포함하는 하이브리드 기판으로서, 상기 층의 한 층은 '도너' 기판으로 불리는 결정질 기판에서 유래된 '활성(active)' 층이라고 불리는 재료의 층을 포함하는 하이브리드 기판의 제조방법을 제공한다.
본 발명에 따라, 이 방법은 하기와 같은 다음의 연속적인 단계를 포함한다.
- 적어도 1개 종류의 원자 및/또는 이온 종(species)을 상기 도너 기판(donor substrate)에 주입하여 거기에 활성층(active layer)과 상기 도너 기판의 잔여부 사이에 경계를 형성하는 연약대(weakened zone)을 형성하는 단계;
- 도너 기판의 "앞"면이라고 칭하는 면들 중 하나 및 소위 수용 기판이라고 불리는 결정질 기판(crystalline substrate)의 "앞"면 중 하나를 수소 및/또는 아르곤을 포함한 가스상 분위기에서 적어도 30초 동안 800℃ 내지 1200℃의 온도에서 열처리하여 소위 "사전 접합 준비"(prebonding preparaation)를 하고 상기 앞면을 소수성으로 만드는 단계;
- 상기 앞면을 서로 직접적으로 접합하는 단계;
- 상기 두 기판을, 그들 사이의 강력한 접합을 얻기 위한 조건 하에서, 열처리를 수행하는 단계; 및
- 상기 잔여부(remainder)를 순전히 기계적인 작용에 의해서, 연약대(weakened zone)를 따라 분리하는 단계.
도너 기판 내의 이러한 종들에 의해서 야기되는 결함이 상기 도너 기판의 잔여부가 이후 분리되도록 하지만, 사전 접합 준비 열처리 동안 후속적인 접합을 방지하거나 또는 상기 도너 기판의 앞면을 변형하기에 충분할 정도로 발달되지는 않도록 상기 원자 및/또는 이온 종의 특성, 주입량 및 주입 에너지를 선택한다.
본 발명의 다른 이익이 되는 측면 및 본 발명을 제한하지 않는 범위 내에서 다음의 것들이 개별적으로 또는 조합되어 실시될 수 있다.
- 상기 사전 접합 준비 처리는 아르곤만을 포함하는 가스상 분위기 하에서 수행된다;
- 상기 사전 접합 준비 처리는 수소만을 포함하는 가스상 분위기 하에서 수행된다;
- 상기 사전 접합 준비 처리는 고속 열처리(Rapid Thermal Annealing, RTP)로(furnace)에서 수행된다;
- 상기 두 기판의 접합을 강화하기 위한 상기 가열 처리는 적어도 두 시간의 장시간 동안 1100℃ 또는 그 이상의 고온에서 수행된다;
- 상기 연약대를 형성하기 위해 주입되는 종류(species)는 수소, 헬륨, 불소, 네온, 아르곤, 크립톤 및 크세논에서 선택된다;
- 상기 도너 기판의 상기 활성층은 실리콘(Si), (110) 실리콘, (100) 실리콘, 실리콘-게르마늄(SiGe), 게르마늄(Ge), 실리콘 카바이드(SiC) 및 갈륨 나이트라이드(GaN) 중에서 선택된 재료를 포함한다; 그리고,
- 상기 수용 기판은 적어도 부분적으로 실리콘(Si), (110) 실리콘, (100) 실리콘 및 실리콘 카바이드(SiC)에서 선택된 재료를 포함한다.
첨부된 도면 및 본 명세서의 기재로 인해 이로부터 본 발명의 특성 및 잇점이 분명하여 질 것이다. 그러나 이것은 본 발명의 가능한 구체적인 일실시형태를 제공하는 것이지 본 발명을 한정하는 것은 아니다.
바람직한 실시형태의 설명
상기 방법에 대한 연속적인 다양한 단계를 다음과 같이 간략하게 설명할 수 있다.
도 1에서 보는 것과 같이, "도너(donor)" 기판 (1)은 2개의 반대되는 면들 (10 및 11)을 포함하며, 이들은 각각 "앞면(front face)" 및 "뒷면(rear face)"라고 한다.
도 2에서 보는 것과 같이, 상기 도너 기판 (1)에 원자 및/또는 이온 종을 주입하여 거기에 연약대(weakened zone)(12)를 형성할 수 있는데, 이것은 활성층이라고 하는 층 (13) 및 이 기판의 잔여부(14) 사이에 경계를 형성한다.
편리하게는, 이 주입은 희생 절연층(sacrificial insulation layer) (3), 예를 들어 상기 기판 (1)의 앞면 (10) 위에 놓여진(deposited) 실리콘다이옥사이드(SiO2)층을 통해서 수행될 수 있다.
다음으로, 도 3에서 보이는 것과 같이 이 절연층 3은 제거된다.
다음으로, 상기 도너 기판 (1) 및 수용 기판 (2)에 사전 접합 준비 처리를 하는데, 이에 대해서는 후에 상세하게 설명한다(도 4 참조).
상기 수용 기판 (2)는 각각 앞면과 뒷면으로 불리는 두 개의 반대되는 면(20 및 21)을 포함한다.
다음으로, 상기 수용 기판 (2)의 상기 앞면 (20)은 직접 접합에 의해서 상기 도너 기판 (1)의 상기 앞면 (10)에 붙여진다(도 5 참조).
상기 접합 경계면은 상기 도면 부호 (4)이다.
상기 접합을 강화하는 처리를 한 후, 도 6에서 보이는 것과 같이 상기 도너 기판 (1)의 잔여부인 (14)가 분리되어 상기 활성층 (13)이 상기 수용 기판 (2)로 이전되고 참조 번호 (5)인 하이브리드 기판이 얻어진다.
이제 다양한 단계에 대해 더욱 상세하게 설명한다.
상기 도너 기판 (1) 및 수용 기판 (2)는 반도체 재료로 구성되거나 그렇지 않을 수 있다.
일반적으로, 상기 도너 기판 (1)을 구성하는 재료는, 원자 및/또는 이온 종을 주입함으로써, 열적 어닐링 단계 전에 공동(cavities)의 밀집된 분포를 만들 수 있는 결정질 재료에서 선택되어질 수 있다.
예를 들어, 상기 도너 기판 (1)을 구성하는 상기 재료는 실리콘(Si), (110) 실리콘, (100) 실리콘, 실리콘-게르마늄(SiGe), 게르마늄(Ge), 실리콘 카바이드(SiC, silicon carbide) 및 갈륨 나이트라이드(GaN, gallium nitride)에서 선택될 수 있다.
상기 수용 기판 (2)는 결정질 또는 비결정질 재료, 예를 들어, 실리콘(Si), (110) 실리콘, (100) 실리콘 또는 실리콘 카바이드(SiC, Silicon carbide)로 구성되는데, 바람직하게는 단결정 실리콘 또는 다결정 실리콘 카바이드 뿐만 아니라 다결정 실리콘인 것이다. 이것은 반도체이거나 절연재료일 수 있다.
본 발명의 두 가지 특별한 적용은 도너 기판 (1) 및 수용 기판 (2)가 모두 실리콘, 바람직하게는 단결정 실리콘으로 만들어지고 다른 결정 방위(예를 들어 (100), (110) 또는 (111))로 된 DSB-타입 기판, 또는 도너 기판 (1)이 실리콘(바람직하게는 단결정 실리콘)으로 만들어지고 수용 기판 (2)는 다결정 실리콘 카바이드인 SopSiC 타입 기판으로 형성되는 것을 포함한다.
상기 도너 기판 및 상기 수용 기판은 또한 다층 기판(myltilayer substrates)일 수 있다. 그러나 이 경우에, 상기 기판 (1 및 2)의 앞면 (10 및 20)을 구성하는 상기 재료의 층이 앞서 언급한 내용(specification)을 충족할 필요가 있다.
상기 원자 및/또는 이온 종의 주입 단계는, 도 4에 도시된 사전 접합 준비 열처리 동안, 상기 도너 기판 (1)에서 상기 종들에 의해 야기되는 결함이 상기 도너 기판의 잔여부 (14)가 후속적으로 분리되게 하나(도 6 참조) 도 5에 도시된 후속적인 접합을 방지하거나 또는 접합될 상기 앞면 (10)을 변형하기에 충분하지 않을 정도로 주입 종류, 주입량 및 주입에너지를 선택함으로써 수행된다.
주입될 수 있는 상기 원자 및/또는 이온 종의 예로는 수소(H), 헬륨(He), 불소(F), 네온(Ne), 아르곤(Ar), 크립톤(Kr) 및 크세논(Xe)인 것이다.
이러한 종류들은 특히 실리콘 기판 (1)에 주입에 적절하다.
상기 종들, 이들의 양 및 이들의 주입 에너지의 선택은 상기 재료를, 표준방식에 의해 주입하는, 어닐링할때 전형적으로 발행되는 표면 버블링 현상을 피하기 위해 만들어진다.
이것은 또한 일반적으로 공동주입오퍼레이션(co-implantation operation), 즉, 기판의 표면을 다른 종들로 연속적으로 포격하는 것이 가능하다. 예를 들어, 먼저 헬륨을 주입하고 이어서 H+이온을 주입하는 것이다.
이와 마찬가지로, 상기 종의 특성, 이들의 양 및 이의 주입 에너지는 상기 주입되는 종의 버블링이 제한되는 방법으로 선택된다.
따라서, 단순한 주입 또는 공동주입인지는 상기 종류의 주입 에너지와 양이 20 내지 500 keV 이고, 1x1014 at/cm2 내지 1x1017 at/cm2 인 것이다. 일예로, 헬륨 원자는 5x1016 내지 1x1017 at/cm2 범위의 양이 대략 30 내지 200keV인 에너지로 기판에 주입된다. 아르곤 원자의 경우에, 적용되는 에너지는 약 200 내지 500keV이고, 주입 량은 약 1 x 1016 내지 5 x 1016 at/cm2인 것이다.
공동 주입의 경우에, 예를 들어, 수소가 불소와 공동주입이 가능하고, 헬륨과 수소가 공동주입이 가능하다.
수소/불소 공동 주입의 경우, 상기 수소는 20 내지 50 keV의 에너지로, 1x1015 내지 5x1016 H+/cm2의 양이 주입되는 반면, 상기 불소는 약 150 내지 200 keV의 에너지로, 1x1014 내지 1x1016 F+/cm2로 주입된다.
수소/헬륨 공동 주입의 경우, 상기 헬륨은 70 내지 90 keV의 에너지로, 1x1016 내지 6x1016 He+/cm2로 주입되는 반면, 상기 수소는 약 70 내지 90 keV의 에너지로, 1x1015 내지 6x1015 H+/cm2로 주입된다.
상기 주입에 있어서, 상기 독자(reader)는 Smart CutTM 공정에 대한 문헌을 참조할 수 있다.
바람직하게는 도 2에서 보이는 것과 같이 상기 주입은 앞면 (10)을 통해서 수행된다.
또한 바람직하게는, 상기 모든 주입은 희생 산화층(sacrificial oxide layer)(3)을 통해서 수행된다. 이 산화물(3)은 열적으로 형성되거나(예를 들어 실리콘 기판의 경우 SiO2에서), 대기압에서 화학적 증착(chemical vapor deposition, CVD) 또는 저압력 화학적 증착(LPCVD)와 같이 당업자에게 공지된 증착 기술에 의한 증착으로 형성된다. 이러한 기술들은 아래에 상세하게 기재하지 않았다.
상기 산화물(oxide) (3)은 또한 천연 산화물(oxide)인 것이다.
상기 희생 산화물 (3)은 주입 이후에 상기 기판 (1)을 희석된 수산화 불소산(HF) 용액에 담그거나 수산화불소산 증기의 분위기 하에 둠으로써 제거시킨다.
상기 희생 산화막의 제거는 먼지(particles)에 의한 오염으로부터 상기 앞면 (10)을 보호하기 위해 RCA 타입의 세정 작용(cleaning operation)에 의하는 것이 바람직하다. 소위 RCA-세정(clean)이라고 불리는 화학조(chemical bath)를 이용하는 처리는 앞면 (10)을 다음과 같은 연속적 단계를 포함한다.
- 수산화암모늄(NH4OH), 과산화수소(H2O2) 및 탈이온수의 혼합물로 구성된 SC1(표준 세정 1)로 알려진 용액의 제1 조(bath).
- 염산(HCl), 과산화수소(H2O2) 및 탈이온수의 혼합물을 포함하는 SC2(표준 세정 2)으로 알려진 제2 조(bath).
도 4에서 볼 수 있는 바와 같이, 상기 사전 접합 준비 처리는 접합될 (10) 또는 (20)의 적어도 1개의 면을 산소가 포함되지 않은 수소 및/또는 아르곤가스 분위기 하에서 약 800℃ 내지 1200℃에서 열처리 하는 것을 포함한다.
따라서, 상기 가스상 분위기는 수소만으로 또는 아르곤 만으로 또는 상기 두 가스의 혼합물, 또는 산소를 제외한 다른 가스와 결합된 이들 중 하나 또는 이 둘, 을 포함하도록 선택되어진다. 상기 처리의 지속 시간은 적어도 30초이며 바람직하게는 수분(分)을 초과하지 않는다.
상기 수소 및/또는 아르곤의 효과는 표면에 존재할 수 있는 천연의 산화물을 처리를 통해 제거하고, 수소 가스를 사용하여 이러한 표면에 보호막을 형성하고 또한 표면 거침이 매우 낮도록 하는 것이다.
또한, 이 사전 접합 준비 처리는 상기 처리된 표면이 소수성이 되도록 하는 영향을 갖는다. 상기 영향은 80°의 값으로 물방울의 접촉각을 측정함으로써 시연되었다. 이 값은 "HF-last" 타입의 처리 후 수득된 값인 전형적인 70°에 비해 높았다(Y. Backlund, Karin Hermasson 및 L.Smith, "실리콘 표면 소수성에 대한 접합 강도 측정(Bond-strength measurements related to silicon surface hydrophilicity)", J. Electrochem. Soc., Vol.1398, No.8, 1992년, 참조).
이 처리의 장점은 처리된 표면 위에서 아무 종류도 흡수되지 않는다는 것이다. 수소 원자는 매우 작기때문에, 이것이 탈리되면(desorbs), 마주보는 앞면 (10 및 20) 사이에 공유 결합을 형성하기 위해 그 경계면 사이에 모여 남아있지 않지만, 기체의 탈리로 인한 흠결을 생성하지 않고 상기 재료내로 제거된다.
또한 이 처리는 건조타입이며, 예를 들어 상기에서 언급한 HF-last 처리와는 다르다. 따라서, 건조가 필요없기 때문에 이를 수행하는 것이 더욱 간단하다.
최종적으로, 이 사전 접합 준비 처리는 예를 들어 He+ 이온과 같은 주입된 이온이 형성하고 확장한 마이크로공동에서 잡혀지고 안정화되는 효과가 있다. 이것은 마이크로공동의 합체 및 상기 영역(zone)으로 주입된 재료가 취화(embrittlement)된다. 그러나, 상기 주입 조건은 상기 합체(coalescence) 현상으로 인해 잔여부 (14)로부터 층 (13)이 분리되지 않도록 하는 방법으로 선택된다.
상기 사전 접합 준비 처리는, 대기가 조절되는, 예를 들어 단일 웨이퍼RTP(고속 열처리, rapid thermal process) 고온 어닐링용 챔버에서 수행될 수 있다. 또한 상기 기판이 배치(batches)에서 처리된다면 기존의 로(furnace)를 사용할 수 있다.
앞서 언급된 처리 이후, 상기 앞면 (10 및 20)을 서로 매우 신속하게 접합하여 주변 대기에 의한 오염의 위험을 최소화해야 한다. 이 접합 단계는 도 5에 나타내었다. 또한, 편리하게도, 처리된 기판을 비활성 기체, 통상 아르곤 또는 질소,만을 포함하는 제어된 대기를 갖는 챔버에서 보관할 수 있다.이러한 처리는 보류 시간(hold time), 즉, 도너 기판 (1) 및 수용 기판 (2)가 서로 접합되는 시간을 늘릴 수 있다.
또한, 사전 접합 준비 처리가 되는 상기 표면이 앞서 언급한 HF-last 처리에 의한 표면 처리보다 훨씬 덜 반응적이다. 이것은 이들 표면이 입자들로 오염되는 것을 줄인다. 따라서 간단하게 산업화할 수 있다.
도 5에 보이는 바와 같이, 상기 직접 접합 단계는 도너 기판 (1) 및 수용 기판 (2)의 각각의 앞면인 (10 및 20)이 서로 가깝게 접촉, 즉 분자 접착에 의해서 접합된다.
상기 접합 단계후에는 상기 접합을 강하게 하는 처리, 즉, 장시간 열 처리의 형태로 수행되는 처리를 하여 적어도 두시간 동안 1100℃ 또는 그 이상의 고온에서 열처리한다.
도 6에서 볼 수 있듯이, 상기 도너 기판 (1)을 상기 잔여부(14)로부터 분리한다. 상기와 같이 분리는 순전히 기계적인 힘에 의한다. 순전히 기계적인 힘으로 분리시킨다는 것은 예를 들면 칼과 같은 도구를 사용해서 기계적인 작용에 의해 연약대 (12)를 따라 기판의 한 면으로 부터 분리시키거나, 이 지점에서 물이나 공기 분사를 적용하는 것이다. 이러한 유형에 의해 순전히 기계적인 분리가 수행되는 동안 상기 분리를 용이하게 하기 위해 상기 구조를 회전시킬 수 있다.
도 1 내지 6은 본 발명에 따른 제조 방법의 연속적인 단계를 도시한 것이다.
하기와 같이 본 발명에 대한 두 가지 실시예가 제공된다.
실시예 1
실리콘 옥사이드(SiO2)층으로 덮혀져 있는 (110) Si 실리콘 기판에 헬륨 이온(He+)을 주입 에너지 50keV로 하여 1 x 1017 He+/cm2보다 약간 적게 주입하였다.
다음으로, 형성된 실리콘 옥사이드(SiO2)를 불소화 수소산(HF) 용액으로 처리하고 RCA-세정 타입의 세정을 하여 제거하였다.
실리콘으로 이루어져 있을 뿐만 아니라 결정성 방위를 갖는 상기 실리콘 도 너 기판 및 수용 기판을 수소와 아르곤을 포함한 가스 분위기 하에서 약 4분동안 1050℃로 사전 접합 준비 처리를 하였다.
상기 기판 (1 및 2)를 각각의 앞면이 서로 마주보도록 접합하고 2시간 동안 1100℃로 열처리하여 강하게 접합하도록 하였다.
최종적으로 상기 도너 기판을 나머지로부터, 순전히 물리적인 힘만으로 칼을 삽입하여 분리시켰다.
상기 실리콘/실리콘DSB 타입의 기판을 얻을 수 있었다.
따라서, 이 생산품은 향후 부품의 생산에 필요한 고품질의 접합면을 가지고 있다.
실시예 2
실리콘 옥사이드(SiO2)층으로 덮힌 (100) Si 실리콘 기판에 수소/불소 공동주입을 시켰다. 상기 불소는 약 1x1015 F+/cm2 로 주입되었다. 주입 에너지는 180keV이다. 수소의 경우에는 4×1016 H+/cm2로 주입되었으며 주입 에너지는 30keV이다.
그리고나서, 상기 형성된 실리콘 옥사이드를 불소화 수소산(HF) 용액으로 처리하고 RCA-세정 타입의 세정을 하여 제거하였다.
이 실리콘 도너 기판 및 수용 기판은 다결정 실리콘 카바이드(pSiC)로 만들어졌으며 수소를 포함하는 가스 분위기에서 약 5분 동안 800℃에서 이후 사전 전합 준비 처리가 된다.
상기 두 기판 (1 및 2)는 각각 그들의 앞면을 통해 서로 접합되고 상기 접합을 강화하기 위해 1000℃에서 3시간동안 열처리 되었다.
마지막으로, 상기 도너 기판은 액체 제트 분사에 의해 온전히 물리적으로 상기 나머지로부터 분리되었다.
따라서 상기 SopSiC (silicon-on-polycrystalline silicon carbide) 기판 유형은 상당한 고품질의 접합 경계면을 얻을 수 있다.
Claims (8)
- 도너 기판이라고 불리는 결정질 기판에서 유래된 활성층이라고 불리는 재료의 층을 포함하는, 하이브리드 기판의 제조 방법에 있어서,상기 도너 기판의 활성층과 잔여부(remainder) 사이에 경계를 형성하는 연약대 (12)를 형성하기 위해 원자 종 및 이온 종 중 적어도 하나의 범주(category)를 상기 도너 기판에 주입시키는 단계;상기 도너 기판의 일면 및 수용 기판이라고 불리는 결정질 기판의 일면을 소수성화 시키기 위하여, 수소 및 아르곤 중 적어도 하나를 포함한 가스상 분위기 하에서 적어도 30초 동안 800℃ 내지 1200℃의 온도에서 소위 사전 접합 준비 열처리 라고 불리는 열처리를 하는 단계;상기 도너 기판의 일면 및 상기 수용 기판의 일면을 서로 직접 접합시키는 단계;두 기판들을 그들 사이가 접착되는 조건하에서 열처리하는 단계; 및물리적인 힘으로 상기 잔여부를 연약대를 따라 분리시키는 단계;인 연속적인 단계를 포함하여 이루어지며,상기 원자 종 또는 상기 이온 종에 의해서 야기되는 결함이 상기 도너 기판의 잔여부가 후속적으로 분리되도록 하나 사전 접합 준비 열처리 동안 후속적인 접합을 방지하거나 또는 상기 도너 기판의 일면을 변형할 정도로 발달되지 않도록 상기 원자 종 및 이온 종 중 적어도 하나의 특성, 주입량 및 주입 에너지를 선택하는 것인, 하이브리드 기판의 제조방법.
- 제1항에 있어서, 상기 사전 접합 준비 처리는 아르곤만을 포함한 가스상 분위기에서 수행되는 것인, 하이브리드 기판의 제조방법.
- 제1항에 있어서, 상기 사전 접합 준비 처리는 수소만을 포함한 가스상 분위기에서 수행되는 것인, 하이브리드 기판의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 사전 접합 준비 처리는 고속 열처리(Rapid Thermal Annealing, RTP) 로(furnace)에서 수행되는 것인, 하이브리드 기판의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 두 기판의 접합을 강화하기 위한 상기 열처리는 1100℃ 또는 그 이상에서 2시간 이상 동안 이루어지는 장시간 열처리에 의해 수행되는 것인, 하이브리드 기판의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 연약대(weakened zone)를 형성하기 위해 주입되는 상기 종은 수소, 헬륨, 불소, 네온, 아르곤, 크립톤 및 크세논 중에서 선택되는 것인, 하이브리드 기판의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 도너 기판의 상기 활성층은 실리콘, (110) 실리콘, (100) 실리콘, 실리콘-게르마늄, 게르마늄, 실리콘 카바이드 규소 및 칼륨 나이트라이드 중에서 선택된 물질을 포함하는 것인, 하이브리드 기판의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 수용 기판은 적어도 부분적으로 실리콘, (110) 실리콘, (100) 실리콘 및 실리콘 카바이드 중에서 선택된 물질로 구성된 것인, 하이브리드 기판의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0702004 | 2007-03-20 | ||
| FR0702004A FR2914110B1 (fr) | 2007-03-20 | 2007-03-20 | Procede de fabrication d'un substrat hybride |
| PCT/IB2008/000567 WO2008114107A2 (en) | 2007-03-20 | 2008-02-26 | Method of fabricating a hybrid substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090122176A KR20090122176A (ko) | 2009-11-26 |
| KR101428614B1 true KR101428614B1 (ko) | 2014-08-11 |
Family
ID=38529493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020097011274A KR101428614B1 (ko) | 2007-03-20 | 2008-02-26 | 하이브리드 기판의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2137755A2 (ko) |
| JP (1) | JP2010522426A (ko) |
| KR (1) | KR101428614B1 (ko) |
| CN (1) | CN101568992B (ko) |
| FR (1) | FR2914110B1 (ko) |
| WO (1) | WO2008114107A2 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2938117B1 (fr) | 2008-10-31 | 2011-04-15 | Commissariat Energie Atomique | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree |
| US20130154049A1 (en) * | 2011-06-22 | 2013-06-20 | George IMTHURN | Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology |
| US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
| CN108701589A (zh) * | 2016-02-16 | 2018-10-23 | G射线瑞士公司 | 用于跨越键合界面传输电荷的结构、系统和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010013993A (ko) * | 1997-06-19 | 2001-02-26 | 야마모토 카즈모토 | Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법 |
| KR100504163B1 (ko) | 2002-09-12 | 2005-07-27 | 주성엔지니어링(주) | Ｓｏｉ 기판 및 그 제조방법 |
| US20060208341A1 (en) | 2001-04-17 | 2006-09-21 | California Institute Of Technology | Bonded substrate and method of making same |
| KR100881682B1 (ko) | 2004-03-30 | 2009-02-06 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701709B2 (ja) * | 1993-02-16 | 1998-01-21 | 株式会社デンソー | ２つの材料の直接接合方法及び材料直接接合装置 |
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| FR2835097B1 (fr) * | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
| US20040262686A1 (en) * | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
| WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
-
2007
- 2007-03-20 FR FR0702004A patent/FR2914110B1/fr active Active
-
2008
- 2008-02-26 KR KR1020097011274A patent/KR101428614B1/ko active IP Right Grant
- 2008-02-26 CN CN2008800012478A patent/CN101568992B/zh active Active
- 2008-02-26 WO PCT/IB2008/000567 patent/WO2008114107A2/en active Application Filing
- 2008-02-26 EP EP08719275A patent/EP2137755A2/en not_active Withdrawn
- 2008-02-26 JP JP2009554093A patent/JP2010522426A/ja not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010013993A (ko) * | 1997-06-19 | 2001-02-26 | 야마모토 카즈모토 | Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법 |
| US20060208341A1 (en) | 2001-04-17 | 2006-09-21 | California Institute Of Technology | Bonded substrate and method of making same |
| KR100504163B1 (ko) | 2002-09-12 | 2005-07-27 | 주성엔지니어링(주) | Ｓｏｉ 기판 및 그 제조방법 |
| KR100881682B1 (ko) | 2004-03-30 | 2009-02-06 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010522426A (ja) | 2010-07-01 |
| WO2008114107A3 (en) | 2008-12-11 |
| FR2914110B1 (fr) | 2009-06-05 |
| FR2914110A1 (fr) | 2008-09-26 |
| KR20090122176A (ko) | 2009-11-26 |
| CN101568992B (zh) | 2011-03-30 |
| EP2137755A2 (en) | 2009-12-30 |
| CN101568992A (zh) | 2009-10-28 |
| WO2008114107A2 (en) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7575988B2 (en) | Method of fabricating a hybrid substrate | |
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| TWI727123B (zh) | 高電阻率絕緣體上矽結構及其製造方法 | |
| JP4173884B2 (ja) | ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法 | |
| US7018909B2 (en) | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate | |
| US7498245B2 (en) | Embrittled substrate and method for making same | |
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| US20080064182A1 (en) | Process for high temperature layer transfer | |
| TWI545614B (zh) | 低溫下分離半導體層之方法 | |
| KR101541940B1 (ko) | Ｓｏｉ 기판의 제조 방법 | |
| CN112400224A (zh) | 具有优越性能、稳定性及可制造性的绝缘体晶片平台上的射频硅 | |
| KR101428614B1 (ko) | 하이브리드 기판의 제조 방법 | |
| EP2519965B1 (en) | Method for the preparation of a multi-layered crystalline structure | |
| WO2008107751A1 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| KR101695862B1 (ko) | 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 | |
| TWI815635B (zh) | 將矽薄層移轉之方法 | |
| JP5722038B2 (ja) | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 | |
| KR102026506B1 (ko) | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 | |
| EP1597758A1 (en) | Relaxation of a thin layer after its transfer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 6 |