CN108701589A - 用于跨越键合界面传输电荷的结构、系统和方法 - Google Patents

用于跨越键合界面传输电荷的结构、系统和方法 Download PDF

Info

Publication number
CN108701589A
CN108701589A CN201780011255.XA CN201780011255A CN108701589A CN 108701589 A CN108701589 A CN 108701589A CN 201780011255 A CN201780011255 A CN 201780011255A CN 108701589 A CN108701589 A CN 108701589A
Authority
CN
China
Prior art keywords
chip
bonding
interface
wafer
covalent bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780011255.XA
Other languages
English (en)
Inventor
汉斯·凡肯尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G Ray Swiss Corp
Original Assignee
G Ray Swiss Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G Ray Swiss Corp filed Critical G Ray Swiss Corp
Publication of CN108701589A publication Critical patent/CN108701589A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

当界面缺陷被从浅注入扩散到界面的氢钝化时，不含氧化物的低温晶片键合准许电流穿过共价键合界面，而不受陷阱、复合中心和无意的缺陷引起的阻隔屏障的阻碍。包括与钝化界面状态的不含氧化物的低温共价晶片键合的系统和方法用于需要减少界面散射和载流子捕获以及跨越键合界面的有效电荷收集的各种应用中。

Description

用于跨越键合界面传输电荷的结构、系统和方法
相关申请的交叉引用
本申请要求于2016年2月16日提交的美国临时申请号62/295,720的优先权和权益，该临时申请通过引用并入本文。
技术领域
本发明涉及被设计用于跨越低温键合半导体界面传输电荷而不受无意界面阻隔层和缺陷阻碍的结构、提供该结构的方法、以及其中应用这种结构的系统。
背景技术
半导体晶片的直接键合正成为用于在紧凑的单片单元中组合不同功能的通用技术。最近已经证明，与外延生长相比，特别是不含氧化物的键合提供了质量优异的界面，其中在失配应力的塑性弛豫期间形成的穿透位错经常降低晶格失配的器件层(参见例如，Matthews等人，J.Appl.Phys.41，3800(1970)中，其全部公开内容在此通过引用并入)。在直接晶片键合中，位错仅位于键合界面处，而与键合伙伴的晶格失配无关。例如，形成与硅衬底键合的化合物半导体的单片结构的能力具有Si光子学和高效多结太阳能电池和其他应用的显着潜力，条件是键合工艺在低温下进行以避免由于键合伙伴的不同热膨胀系数而产生的机械应力。例如，K.Tanabe等人例如已经在Sci.Rpts.2，349(2012)中描述了基于GaAs在Si上的低温不含氧化物的直接键合的混合III-V/Si光子器件的最近实例，其中晶格参数失配达到4％，其全部公开内容在此通过引用并入。
尽管在这种情况下晶格参数失配甚至高达8.1％，但是已经证明了InP与Si的成功不含氧化物的键合(参见例如，A.Talneau等人在Appl.Phys.Lett.102，212101(2013)中，其全部公开内容在此通过引用并入)。
例如，von Kanel在国际专利申请号WO 2016/097850中描述了将直接不含氧化物的晶片键合应用于高分辨率、高灵敏度粒子和X射线成像检测器，其全部公开内容在此通过引用并入。
这种晶片键合需要例如通过化学机械抛光可实现的异常光滑的表面，其粗糙度通常低于1纳米。另外，晶片表面在键合之前必须是不含氧化物的。特别地，如果一个或两个键合伙伴中的一个或两个键合伙伴经历了器件处理，诸如CMOS处理，不仅需要在通常低于300℃至400℃或优选低于300℃或甚至低于200℃的低温下进行键合而且还需要移除氧化物。
主要有两种方法可用于在低温下移除表面氧化物。第一种方法包括干法蚀刻或溅射，随后将干净的晶片在超高真空(“UHV”)下转移到键合腔室。超高真空是真空体系，其特征在于压力低于约10-7帕斯卡或100纳帕(10-9毫巴，～10-9托)。UHV需要使用不寻常的设备材料，并将整个系统加热到100℃以上数小时(“烘烤”)，以移除吸附在腔室表面上的水和其他微量气体。在这些低压下，气体分子的平均自由程约为4km，因此气体分子在相互碰撞之前会与腔室壁碰撞很多次。因此，几乎所有的相互作用都发生在腔室的各个表面上。在UHV条件下的室温键合最初例如由H.Kakagi等人在Jap.J.Appl.Phys.38，1589(1999)中和M.M.R.Howlader等人在J.Vac.Sci.Technol.B 19，2114(2001)中在小样品上测试，其全部公开内容在此通过引用并入。最近，C.Flotgen等人在ECS Transactions 64，103(2014)中已经证明了通过干蚀刻移除氧化物以在200mm晶片的尺度下进行不含氧化物的键合，其全部公开内容在此通过引用并入。由于这种干蚀刻工艺涉及高能粒子的表面轰击，因此它们不可避免地导致一些表面非晶化，并因此在通常为几纳米的厚度键合之后导致无定形界面区域(参见例如，H.Takagi等人，在Jap.J.Appl.Phys.38，1589(1999)；M.M.R.Howlader等人，在J.of Vac.Sci.Technol.19，2114(2001)；C.Flotgen等人在ECS Transactions 64，103(2014)中，其全部公开内容在此通过引用并入)。无定形界面的后果之一是悬空键的存在，其可以充当载流子陷阱和复合中心并且导致费米能级钉扎。因此，即使在不含氧化物的情况下，跨越这种键合界面的电传输特性也可能是不理想的(参见例如，S.Bengtsson等人，在J.Appl.Phys.66，1231(1989)；M.M.R.Howlader等人，在J.Vac.Sci.Technol.19，2144(2001)中，其全部公开内容在此通过引用并入)。
移除表面氧化物的第二种方法是通过湿化学蚀刻，通常在稀HF槽中。硅表面通过这种处理变成氢钝化，因此即使在空气中也会缓慢地发生再氧化(参见例如，G.W.Trucks等人，在Phys.Rev.Lett.65，504(1990)中，其全部公开内容在此通过引用并入)。两个H端接的晶片之间的键合过程被称为疏水键合。然而，它导致非常弱的键，因此需要进行后键合退火以便驱除界面氢并建立共价键。不幸的是，后键合退火经常导致在界面处形成不希望的氢气泡，即使在低至300℃的温度下也是如此。当退火进行足够长的时间时，可以进一步降低形成氢气泡的温度。达到体积断裂强度要求退火温度在700℃左右(参见例如，Q.-Y.Tong等人，在Appl.Phys.Lett.64,625(1994)中，其全部公开内容在此通过引用并入)。在疏水键合的Si晶片退火期间的气泡形成可以通过例如提供用于氢逃逸的凹槽形式的逸出路径来避免(参见例如，Esser的美国专利号6,787,885，其全部公开内容通过引用并入)。然而，Esser不适用于整个键合界面区域需要导电的应用。在本公开中，导电界面被定义为电荷载流子可以自由流动的界面。换句话说，它不是诸如金属片的导电平面。在没有晶片图案化的情况下，即使在室温下也能避免氢气泡和形成强共价键的唯一方式似乎是在键合之前通过某种方式驱除表面氢并在UHV下进行键合。从钝化的Si表面移除氢的最常用方法是热解吸，对于SiH2物质在约370℃开始，对于SiH物质从450℃开始(参见例如，P.Gupta等人在Phys.Rev.B37，8234(1988)中，其全部公开内容在此通过引用并入)。由于450℃的退火温度对于大多数CMOS加工的晶片来说已经太高，因此优选通过其他途径解吸氢，诸如光热解吸(参见例如，A.M.Fecioru等人，在Appl.Phys.Lett.89，192109(2006)，其全部公开内容通过引用并入)或He离子轰击(参见例如，M.R.Tesauro等人，在Surf.Sci.415，37(1998)中，其全部公开内容在此通过引用并入)。
通过键合和随后的退火获得的不含氧化物的Si-Si界面的特征在于由于不可避免的晶片扭曲和倾斜而形成致密的界面位错网络(参见例如，A.Reznicek等人，在Mat.Chem.Phys.81，277(2003)中和T.Akatsu等人，在J.Mat.Sci.39，3031(2004)中，其全部公开内容在此通过引用并入)。即使在没有氧和非晶层的情况下，键合界面也不是没有缺陷的，因为位错通常与影响光学性质和电学性质的深陷阱和复合中心相关联。因此，为了最小化界面缺陷对跨越键合界面的电传输的影响，键合伙伴的表面通常是重掺杂的(参见例如，Zahler的美国专利申请号2006/0021565，其全部公开内容在此通过引用并入)。可替代地，可以通过例如氢钝化来最小化这种缺陷的有害影响。很久以前就证明了通过氢化的非晶Si层在结晶-Si表面上的悬空键的钝化(参见例如，J.I.Pankove等人，在Appl.Phys.Lett.34，156(1979)中，其全部公开内容在此通过引用并入)。在经过1000℃以上退火的键合的Si晶片上观察到类似的效果，以揭示位错网络和随后的氢扩散(参见例如，A.Loshachenko等人，在Phys.Stat.Sol.C 10，36(2013))和T.Jiang等人，在Phys.Stat.Sol.A 209，990(2012)中，其全部公开内容在此通过引用并入)。
需要低温共价晶片键合准许允许电荷跨越键合界面传输，而不受陷阱、复合中心、缺陷相关的势垒和相关联的带弯曲阻碍。
在低温下需要与CMOS处理的晶片兼容的不含氧化物的晶片键合提供不受无意界面势垒和相关联的带弯曲以及陷阱和复合中心影响的电传输特性。
特别需要跨越不含氧化物的晶片键的电荷收集，其不受包括未掺杂晶片的任何掺杂水平的晶片的界面散射、电荷载流子捕获和载流子复合的影响。
发明内容
本发明教导了用于形成特别是共价键合的晶片的结构和制造方法，其准许电流跨过键合界面传输电流，而不受陷阱、复合中心和其他缺陷阻碍，这些陷阱、复合中心和其他缺陷可能导致无意势垒和相关联的带弯曲。低加工温度准许使用热失配和预加工的键合伙伴。通过在键合之前借助于浅氢注入钝化界面缺陷来建立跨越键合界面的有效电荷收集。
本发明的目的是消除无意的与缺陷相关的势垒以及陷阱和复合中心对与共价键合的晶片对之间的界面平行和垂直的电传输特性的负面影响，而与它们的掺杂水平无关。所有结构和工艺都在低温下执行，以便例如准许表现出热膨胀系数大失配的晶片的键合，或者已经经历包括金属化在内的所有级别的器件处理的晶片的接合。本发明适用于例如与硅晶片键合的III-V半导体的高效多结太阳能电池、与Si驱动电子器件集成的电功率器件、CMOS集成基本粒子成像检测器、高分辨率单光子介质中高能X射线成像检测器、以及用于从毫米波通过红外、光学和紫外波长到软X射线体系的低能电磁辐射的检测器。
本发明的目的是提供适合于无阻碍地收集穿过键合半导体界面的电荷而不需要导致隧穿狭窄空间电荷层的高掺杂的结构和方法。
本发明的另一目的是提供适合于电传输，而不受无意的缺陷相关的屏障以及跨越与完全CMOS处理的晶片兼容的温度下形成的键合半导体界面的相关联的带弯曲的影响的结构和方法。
本发明的又一目的是提供适合于消除电荷载流子散射的结构和方法，这些电荷载流子平行于或穿过键合半导体界面传播。本发明的再一目的是提供适用于钝化在不含氧化物的低温共价晶片键合期间形成的界面缺陷的结构和方法。
在一优点中，当由浅注入扩散的氢钝化界面缺陷时，不含氧化物的低温晶片键合准许电流穿过共价键合界面，而不受陷阱、复合中心和无意的缺陷引起的阻挡层和相关联的带弯曲的阻碍。
在另一优点中，用于不含氧化物的低温晶片共价键合的系统和方法可以用于需要跨越键合界面的有效电荷收集的各种应用中。
在附图、说明书和权利要求中对本发明的这些和其他目的进行了描述。
附图说明
图1是在低温不含氧化物的晶片键合之前和之后的两个晶片的方案。
图2A是在低温不含氧化物的晶片键合之前和之后具有电子电路的处理过的晶片和第二晶片的方案。
图2B是在低温不含氧化物的晶片键合之前和之后具有电子电路的两个处理过的晶片的方案。
图2C是键合之前、键合之后以及对层堆叠进行附加图案化之后具有层堆叠的处理后的晶片和具有层堆叠的第二晶片的方案。
图3A是示出了低温不含氧化物晶的片键合之后进行低温退火之前和之后具有氢注入的晶片和第二晶片的图。
图3B是示出了低温不含氧化物的晶片键合之后进行低温退火之前或之后两个具有氢注入的晶片的图。
图4是示出了低温不含氧化物的晶片键合之后进行低温退火之前和之后通过掩模进行选择性氢注入的晶片和第二晶片的图。
图5是示出了用于共价晶片键合而不形成缺陷相关势垒的示意性工艺流程的图。
图6A是示出了晶片键合之前处置晶片和具有电子电路的处理后的晶片的图。
图6B是示出了永久键合到具有电子电路的处理后的晶片的处置晶片的图。
图6C是示出了永久键合到处置晶片的电子电路的减薄处理后的晶片的图。
图6D是示出了使电子电路与硅通孔接触之后永久键合到处置晶片的减薄处理后的晶片的图。
具体实施方式
实质上，本发明的方法减少了在两个半导体晶片之间的共价键合界面处的缺陷引起的界面势垒。这种方法形成共价键合晶片对，并且包括以下步骤：在键合之前，在至少一个晶片中形成浅(深度为1nm至500nm)氢注入，以及在低温(100℃至400℃)下退火键合晶片，以使注入的氢扩散到键合界面。
该方法包括以下步骤：在键合之前，从两个晶片的表面移除表面氧化物，该方法钝化陷阱和复合中心以及两个共价键合半导体晶片之间的共价键合界面处的缺陷引起的界面势垒以准许电流跨过键合界面上不受阻碍地流动。
现在参考图1，由直接不含氧化物的键合晶片对111制成的结构的一般实施例100可以包括晶片110，其可以名义上未掺杂或掺杂到包括例如以下各项的水平范围内的水平：1011cm-3至1012cm-3、1012cm-3至1013cm-3、1013cm-3至1014cm-3、1014cm-3至1015cm-3、1015cm-3至1016cm-3、1016cm-3至1017cm-3、1017cm-3至1018cm-3、1018cm-3至1019cm-3和1019cm-3至1020cm-3。在键合之前，晶片110具有上部表面114和平坦光滑的下部表面118，其粗糙度的量级约为0.5nm。键合晶片对111可以进一步包括晶片120，其可以名义上未掺杂或掺杂到包括例如以下各项的水平范围内的水平：1011cm-3至1012cm-3、1012cm-3至1013cm-3、1013cm-3至1014cm-3、1014cm-3至1015cm-3、1015cm-3至1016cm-3、1016cm-3至1017cm-3、1017cm-3至1018cm-3、1018cm-3至1019cm-3和1019cm-3至1020cm-3。在键合之前，晶片120具有平坦光滑的上部表面124，其粗糙度的量级约为0.5nm；以及下部表面128，晶片110的表面118和晶片120的表面124通过来自手段列表中的任一手段激活，该手段列表包括湿化学清洁和钝化，然后例如通过低能等离子体或激光解吸、例如通过Ne、Ar、Xe或N等离子体的等离子体激活以使键合表面不含氧化物移除钝化层。在低温共价键130中，包括键合到晶片110的上部表面124的晶片110的下部表面118的键合晶片对111设有用于当存在例如通过晶片110和120之间的电压148或通过任何其他手段生成的电场144时，电流140跨越键合界面134而不受陷阱、复合中心或无意缺陷引起的界面势垒以及相关联的带弯曲阻碍的装置。键合界面处的无意势垒和相关联的带弯曲例如由晶片对的能隙中的界面缺陷状态通过费米能级钉扎引起，该晶片对由晶片制成，该晶片由相同半导体材料(例如，Si晶片)或相同掺杂类型制成。在掺杂到例如1013cm-3至1015cm-3或任何其他掺杂水平的两个键合n掺杂Si晶片之间的界面处存在势垒可能是无意的，而n掺杂Si晶片和p掺杂Si晶片之间的势垒被认为是有意的，因为这是pn结处存在的众所周知的势垒。同样，在不同材料但类似掺杂类型制成的两个晶片之间的理想无缺陷界面处的势垒被认为是有意的，例如，在理想的Si表面和GaAs表面之间的共价晶片键中，GaAs的导带在能量方面明显可能高于Si的导带。在没有显着的带弯曲的情况下，从理想的键合界面的GaAs侧朝向Si侧行进的电子因此可以自由地跨越该界面，而沿相反方向行进的电子可能必须穿越电位阶跃。然而，对于例如其中可以捕获或散射电子的缺陷界面，并非如此。
现在参考图2A，直接不含氧化物的晶片键合的第一实施例200可以包括由共价键合到晶片220的电子晶片210构成的器件211。具有上部表面214和下部表面218的电子晶片210可以是例如具有集成电路216的处理后的晶片，这些集成电路由通过金属线连接的器件217组成，这些金属线可以布置在上部表面214上的各种金属化和介电层中。另外，电子晶片210可以包括与电路216连通的电荷收集器219，以收集其结构为晶片220是传感器晶片(也被称为吸收器晶片)的晶片220中生成的电荷。晶片210可以是仅用作键合器件结构211中的机械支撑的Si晶片。另外，晶片210可以在器件中(诸如例如，在多结太阳能电池结构中)呈现电或光电功能。可替代地，晶片210可以经历完整的前端CMOS处理，其包括形成多层金属和介电层堆叠。例如，当用作器件结构211中的基本粒子或软X射线检测的传感器晶片时，晶片220可以例如是具有例如高于1000Ωcm或1000Ωcm至10000Ωcm或甚至10000Ωcm至30000Ωcm的电阻率的高电阻Si晶片。晶片220也可以是Si1-xGex合金晶片，其中x在0<x≤1的范围内，即，包括从接近零高至纯Ge的Ge含量。Si1-xGex合金晶片可以是块状合金晶片，或者可替代地，由Si衬底上的外延Si1-xGex合金层组成的外延晶片。晶片220还可以是SiC晶片或外延SiC晶片，其包括Si衬底上的外延SiC层。可替代地，晶片220可以是化合物半导体晶片，其包括来自半导体列表的化合物半导体，该半导体列表包括例如GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤l并且0<y≤1；CdTe；Cd1-xZnxTe，其中0<x≤1。晶片220还可以是例如生长在Si或化合物半导体衬底上的外延化合物半导体晶片，其包括来自列表的至少一个半导体层，该列表包括GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤l并且0<y≤1；CdTe；Cd1-xZnxTe，其中0<x≤1。低温共价晶片键230在晶片210的下部表面218和晶片220的上部表面224之间提供不含氧化物的键合界面234。
当存在电场244时，晶片键230设有准许电荷240跨越键合界面234而不受陷阱、复合中心或无意的缺陷引起的界面势垒和相关联的带弯曲阻碍的装置，从而依序驱动电流跨越界面234，以便通过电荷收集器219进行收集并且通过电路216进行进一步处理。电荷收集器219可以例如定义像素检测器的像素以收集在吸收器晶片220中生成的电荷并且跨越界面234以进行处理并且通过读出电路216读出。
现在参考图2B，直接不含氧化物的晶片键合的第二实施例200'可以包括由共晶键合到晶片220'的晶片210'组成的器件211'，两者都可以经过器件处理。具有上部表面214'和下部表面218'的电子晶片210'可以例如具有集成电路216'的经处理后的晶片，这些集成电路216'包括通过金属线连接的器件217'，这些金属线可以布置在上部表面214'上的各种金属化和介电层中。另外，电子晶片210'可以包括与电路216'连通的电荷收集器219'，以收集其中结构为晶片220'是传感器晶片的晶片220'中生成的电荷。晶片210'例如可以是Si晶片，其已经过本领域已知的全CMOS处理。具有上部表面224'和下部表面228'的电子晶片220'可以可选地是例如具有集成电路226'的处理后的晶片，这些集成电路226'包括通过金属线连接的器件227'，这些金属线可以可选地布置在下部表面228'上的各种金属化和介电层以及与电路226'连通的可选的电荷收集器229'中。在该实施例的各方面中，直接键合晶片对210'，220'可以产生其中功率电子电路与驱动器电子器件一起集成在同一芯片上的结构。在该实施例的一个方面中，晶片220'可以例如是SiC晶片，其已经过CMOS处理以提供功率电子器件，诸如功率金属氧化物场效应晶体管(MOSFET)(参见例如，S.Dimitrijev等人，在微电子可靠性43，225(2003)，其全部公开内容通过引用并入)。在该实施例的另一方面中，晶片220'可以是GaN晶片，其已经例如借助于基于AlGaN/GaN异质结的高电子迁移率晶体管(HEMT)(参见例如，R.Pengelly等人，在IΕΕΕ Transactions on Microwave Theoryand Techniques 60，1764(2012)中，其全部公开内容在此通过引用并入)被处理成功率电子器件和电路。GaN晶片还可以是包括SiC、蓝宝石或Si衬底上的GaN和其他III族氮化物层的外延晶片。在基于SiC或GaN的两种功率电子器件应用中，功率电子晶片220'可以与包含CMOS处理后的Si驱动器电子器件的晶片210'连通，例如借助于延伸穿过晶片210'并且通过金属-金属键键合到延伸穿过晶片220'的通孔252'的穿硅通孔(TSV)250'。这些通孔可以与晶片210'的下部表面218'上的金属键合焊盘254'和晶片220'的上部表面224'上的对应金属键合焊盘254'电连通，而不是直接键合。除了共价半导体-半导体键230'之外，实施例200'因此还可以包含金属-金属键258'，诸如例如，Cu-Cu键或Ni-Ni键。
低温共价晶片键230'在晶片210'的下部表面218'和晶片220'的上部表面224'之间提供不含氧化物的键合界面234'。晶片键230'设有消除或钝化局部电子缺陷状态的装置，诸如键合界面234'处的陷阱和复合中心，其可能产生无意的缺陷相关的界面势垒以及影响器件211'的功能的相关带弯曲。换句话说，晶片210'的半导体层215'或晶片220'的半导体层225'的功能不受共价键234'处存在缺陷的影响。这是例如通过氢在键合界面234'处进行缺陷钝化的结果，借助于该缺陷钝化可以避免层215'，225'中的载流子耗尽并且减少或消除散射。例如，当层225'包括HEMT的高迁移率层时，键合界面234'处的散射减少可能是重要的。在实施例的方面中，例如，当晶片220'是传感器晶片时，除了跨越晶片210'，220'之间的电连接258'的电流之外，在存在电场244'的情况下，可能还需要跨越键合界面234'传输电荷240'。在这种情况下，局部电子缺陷状态的消除或钝化可能同样重要。
现在参考图2C，直接不含氧化物的共价晶片键合的第三实施例200”可以包括将晶片210”键合到晶片220”。具有上部表面214”和下部表面218”的晶片210”可以是例如具有集成电路216”的电子晶片，这些集成电路包括通过金属线连接的器件217”，这些金属线可以布置在上部表面214”上的各种金属化和介电层中。另外，电子晶片210”可以包括与电路216”连通的电荷收集器219”以收集其结构为晶片220”是传感器晶片的晶片220”中生成的电荷。晶片210”例如可以是Si晶片，其上部表面214”已经过CMOS处理。晶片210”的相对的上部表面214”可以进一步包括来自堆叠215”的至少一个层”，该层由不同掺杂的层261”，262”，263”组成，该至少一个层的掺杂类型与晶片210”(即，CMOS处理归于的衬底)的本体的掺杂类型不同。晶片210”可以可选地是减薄的晶片，诸如绝缘体上硅(SOI)晶片，其衬底和氧化物box(oxide box)已经被移除。应当理解，共价键合结构的制造可以涉及使用处置晶片240”，242”，其中薄晶片例如在减薄期间或在共价键合期间需要机械稳定。晶片210”的下部表面218”可以任选地在共价键合之前注入低剂量的氢，作为钝化电子缺陷状态的装置，以准许电荷跨越键合界面234”，而不受陷阱、复合中心或无意的缺陷相关的界面阻碍。
具有上部表面224"和下部表面228"的晶片220"可以是包括来自半导体层堆叠225"的至少一个元素和/或化合物半导体层的晶片，这些半导体层可以被不同地掺杂，其包括例如Si1-xGex，其中0≤x≤1；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤l并且0<y≤1；CdTe；Cd1-xZnxTe，0<x≤1。晶片220'还可以是外延半导体晶片，其包括在Si或化合物半导体衬底上外延生长的来自堆叠225"的至少一个半导体层，在这种情况下，其还可以用作处置晶片242"。晶片220"例如可以是具有本征层221"和可选的高度掺杂的盖层223"的Ge晶片。上部表面224"可以任选地由氢注入以准许在共价键合之后进行低温层分裂(参见例如，L.P.Ferain等人，在J.Appl.Phys.107，054315(2010)中，其全部公开内容在此通过引用并入)。晶片220"还可以是外延Ge晶片，由在Si衬底上外延生长的Ge层组成，其还用作处置晶片242"。可选地，Ge层可以包括高度掺杂的Ge接触层223"顶部上的未掺杂的Ge层221"。可替代地，晶片220"可以是由外延InxGa1-xAs层组成的外延晶片，该外延InxGa1-xAs层可以同样包括高度掺杂的接触层顶部上(例如，还用作处置晶片242的GaAs衬底上)的未掺杂层。可选地，晶片220"的上部表面224"可以在共价键合之前注入低剂量的氢，作为钝化电子缺陷状态的装置，以准许电荷跨越键合界面234"，而不受陷阱、复合中心或无意的缺陷相关的势垒和相关联的带弯曲阻碍。
实施例200"的示例性实现方式可以是由器件结构211"提供的像素检测器，其由读出晶片210"形成，其中可选的Si层堆叠215"共价地键合到具有可选的层堆叠225"'的可选的减薄的传感器晶片220"'。减薄的传感器晶片220"'可以例如通过在键合之前注入氢的晶片220"的上部表面的低温晶片分裂来获得(参见例如，L.P.Ferain等人，在J.Appl.Phys.107，054315(2010)，其全部公开内容在此通过引用并入)。在晶片分裂之后，可以对薄的键合晶片220"进行可选的化学机械抛光以平坦化下部表面223"。可替代地，在晶片220"是外延晶片的情况下，可以通过移除衬底242"来获得变薄的晶片220"'。除了可以作为电接触层的层223"之外，可选的堆叠215"和225"'优选地是低掺杂的(高电阻)。当在层223"和电荷收集器219"之间施加足够的电压时，低掺杂可以准许层堆叠215"，225"基本上耗尽自由载流子。由入射在传感器层堆叠225"'上的辐射生成的电荷因此可以通过漂移跨越堆叠225"'、键合界面234"和堆叠215"以由电荷收集器219"收集。
在实施例200"的另一示例性实现方式中，可以是像素检测器211"，其通过在共价键合以及层堆叠225"的可选减薄之后附加地图案化层堆叠215"，225"，225"'来形成。其中像素232"通过蚀刻穿过晶片220"的层堆叠225"，225"'、接合界面234"以及晶片210"的层堆叠215"形成，使得像素变得电隔离。电荷收集器直接与层261"连通，在这种情况下，其可以是高度掺杂的。像素检测器211"可以例如包括由层堆叠215"形成的读出晶片210"中的雪崩区域，在这种情况下，其可以由高度n掺杂的Si层261"、本征Si倍增层262"和p掺杂Si电荷层263"组成，以便将层叠225"，225"'中的光子生成的信号相乘。因为传感器层堆叠225"，225"'借助于在远低于传感器层直接外延生长所需的常规基板温度的温度下形成的晶片键230"与读出连通，像素检测器211"的制造与通过晶片210"的标准CMOS处理进行的读出兼容。共价键合可以例如在室温或室温至300℃的温度范围内进行。当像素检测器211"用于近红外成像时，传感器层堆叠225"，225"'可以例如由重p掺杂的Ge层223"和本征的(未掺杂的)Ge吸收层221"组成(参见例如，J.Michel等人，在Nature Photonics 4，527(2010)，其全部公开内容在此通过引用宾茹)。键合界面234"处的局域化状态优选地通过氢钝化以不具电活性，从而确保由照射在吸收层221"上的光生成的电荷无阻碍地流入其中它们被倍增的读出晶片210"的雪崩区域262"。另一合适的传感器晶片可以由层堆叠225"，225"'构成，其具有重p掺杂的InxGa1-xAs接触层223"顶部上的本征InxGa1-xAs吸收层221"。优选地，In含量x保持低于约0.2，以便避免键合界面234"处的大带偏移，其可能阻碍载流子流过该界面。更进一步地，低In含量是优选的，以便在GaAs衬底242"上外延生长InGaAs，其可以在形成共价键230"之后被移除。其他材料组合优选地包括用于吸收层221"的直接间隙半导体，可以适用于红外、可见、紫外或软X射线成像，诸如GaAs、InP及其合金、以及例如可以在InSb衬底242"上外延生长的CdTe和Cd1-xZnxTe，其可以在已经形成键230"之后又可以移除。
在实施例200"的其他实现方式中，读出晶片堆叠215"可以由与电荷收集器219"连通的单个掺杂Si层261"组成，由此不存在雪崩倍增层。传感器晶片堆叠225"，225"'又可以由例如一个附加掺杂层组成，从而产生p-i-n配置，其中可以使用例如从合适的半导体列表得到的适合于红外、可见或紫外成像的任何半导体，该半导体列表包括Si1-xGex，其中0≤x≤1；GaAs；InP；InxGa1-xAs，其中0≤x≤1；InxGa1-xAs1-yPy，其中0<x≤l并且0<y≤1；CdTe；Cd1-xZnxTe，其中0<x≤1；HgxCd1-xTe；SiC；以及金刚石。
现在参考图1。参照图3A，实现用于跨越键合界面334传输电荷而不受陷阱、复合中心或无意的缺陷相关的界面势垒和相关联的带弯曲阻碍的直接不含氧化物的晶片键合的实施例300可以包括以下步骤：(1)提供具有上部表面314和下部表面318的晶片310，(2)在可选地以例如氧化物-氧化物键将处置晶片键合到上部表面314上之后，例如通过研磨和化学机械抛光平坦化下部表面318，从而可选地最大程度地减小晶片310的厚度。当晶片310是在下部表面318上包括至少一个外延层的外延晶片时，可以可选地省略平面化和处置晶片键合，(3)在注入步骤350中将氢原子354注入到平均深度356(比如，介于200nm至500nm之间或优选地，介于100nm至200nm之间，或更优选地，介于10nm至100nm之间或甚至介于1nm至10nm之间)，(4)清洁晶片310以使下部表面318没有颗粒以充当用于共价键合的第一表面，(5)例如通过湿化学或干法蚀刻或两者的组合移除下部表面318上的氧化物，(6)提供具有上部表面324和下部表面328的晶片320，(7)在可选地例如以氧化物-氧化物键中经处置晶片键合到下部表面328上之后，例如通过研磨和化学机械抛光平面化上部表面324。当晶片320是在上部表面324上包括至少一个外延层的外延晶片时，可以可选地省略平面化和处置晶片键合，(8)清洁晶片320以使上部表面324没有颗粒以充当用于共价键合的第二表面，(9)通过不含氧化物的低温共价键330将晶片310的下部表面318键合到晶片320的上部表面324，(10)通过在非常低的温度(在一定范围内，例如，介于100℃和400℃之间或优选地介于200℃和300℃之间)下退火使注入的氢原子354朝向界面334扩散，以便钝化任何点缺陷358，诸如通过例如悬空键形成的陷阱和复合中心，以及消除这种点缺陷引起的任何无意的界面势垒和相关联的带弯曲。由于不可避免的晶片扭转和倾斜(参见例如，T.Akatsu等人，在J.Mat.Sci.39，3031(2004)中，其全部公开内容在此通过引用并入)而存在的位错同样可以通过氢扩散到它们的核中(参见例如，A.Loshachenko等人，在Phys.Stat.Sol.C 10，36(2013)，其全部公开内容在此通过引用并入)被钝化。
步骤(3)至(5)的次序可以根据具体需求互换，其取决于例如氢注入步骤的执行位置和方式。步骤(3)中的氢的注入可以例如通过由低压电弧放电或电感耦合的射频等离子体放电生成的低能氢等离子体来实现。例如在Si晶片的低温等离子体清洁中已知具有高达100A的高放电电流和20V至35V的低电压的电弧放电等离子体，通过该Si晶片，可以移除表面氧化物，并且大致约20eV或更低的离子能量相对应，或较少地入射在晶片310的下部表面318上(参见例如，美国专利号5,308,950，其全部公开内容在此通过引用并入)。使用CCRTechnology的电感耦合Copra DN250 CF等离子源(www.ccrtechnology.de/products.php)可以轻松实现量级为20eV的离子能量。对于30A的电弧放电电流和30V的电压以及过量的等离子体暴露，例如观察到氢在Si表面下方200nm的深度(参见例如，J.Ramm等人，在ThinSolid Films 228，23(1993)，其全部公开内容在此通过应用并入)。这两种等离子体源都可以附接到键合系统的激活模块，其中它们也可以用于氧化物的干法蚀刻或通过溅射消除表面氢。在该操作模式下，步骤(4)在步骤(3)之前进行，并且可以在晶片310插入高真空键合工具之前可选地与表面318的湿化学移除和氢钝化相结合。
例如在F-13790Peynier-France(http://www.ion-beam-services.com)中，离子束服务也提供20eV至20keV范围内的氢的低能量注入。该过程在键合工具外部进行，步骤(3)至(5)的顺序可以以常规方式进行。
当在键合工具内部进行注入时，为了避免在暴露于低能量含氢等离子体期间表面变得疏水，可能优选的是在注入步骤结束时关闭氢并且例如将表面暴露于He等离子体。出于界面缺陷钝化的目的，氢原子注入354的剂量优选保持较低，其取决于界面334处的悬空键的数目。当界面处仅存在位错网络时，可以使用最低剂量。例如，在这种情况下，剂量范围为1011at/cm2至1012at/cm2或1012at/cm2至1013at/cm2或1013at/cm2至1014at/cm2可能就足够了。依据它们的厚度，无定形中间层可能需要稍微更高的要钝化剂量，例如，1014at/cm2至1015at/cm2或甚至1015at/cm2至1016at/cm2。然而，在任何情况下，优选使用足够低的剂量以防止在注入期间(参见例如，A.Dommann等人，在J.Phys.D:Appl.Phys.28，A144-A148(1995)，其整个公开内容在此通过引用并入)或在随后的低温后键合退火中(参见例如，Q.-Y.Tong等人，在Appl.Phys.Lett.64，625(1994)中，其全部公开内容在此通过引用并入)形成气泡。
氢扩散到键合界面所需的后键合退火的退火温度对于退火时间约为一天，可以在100℃至150℃的范围内，或者对于量级为一小时的退火时间，优选为约150℃至200℃，或对于退化几分钟，200℃至300℃，或对于退火约一分钟，300℃至400℃。
现在参考图3B，实现直接不含氧化物的晶片键合用于跨越键合界面334'传输电荷而不受陷阱、复合中心或无意的缺陷相关的界面势垒和相关联的带弯曲阻碍的实施例300'可以包括以下步骤：(1)提供具有上部表面314'和下部表面318'的晶片310'，(2)在可选地例如以氧化物-氧化物键将处置晶片键合到上部表面314'上之后，例如通过研磨和化学机械抛光平坦化下部表面318'，从而可选地最大程度地减小晶片310'的厚度。当晶片310'是在下部表面318'上包括至少一个外延层的外延晶片时，可以可选地省略平面化和处置晶片键合，(3)在注入步骤350'中将氢原子354'注入到平均深度356'(比如，介于200nm至500nm之间或优选地，介于100nm至200nm之间，或更优选地，介于10nm至100nm之间或甚至介于1nm至10nm之间)，(4)清洁晶片310'以使下部表面318'没有颗粒以充当用于例如通过湿化学或干法蚀刻或两者的组合进行共价键合的第一表面，(5)移除下部表面318'上的氧化物，(6)提供具有上部表面324'和下部表面328'的晶片320'，(7)在可选地例如以氧化物-氧化物键将处置晶片键合到下部表面328'上之后，例如通过研磨和化学机械抛光平面化上部表面324'。当晶片320'是在上部表面324'上包括至少一个外延层的外延晶片时，可以可选地省略平面化和处置晶片键合，(8)在注入步骤350"中将氢原子354"注入到平均深度356"(比如，介于200nm至500nm之间或优选地，介于100nm至200nm之间，或更优选地，介于10nm至100nm之间或甚至介于1nm至10nm之间)，(9)清洁晶片320'以使上部表面324'没有颗粒以充当用于共价键合的第二表面，(10)移除上部表面324'上的氧化物，(11)通过不含氧化物的低温共价键330'将晶片310'的下部表面318'键合到晶片320'的上部表面324'，(12)通过在非常低的温度下退火使注入的氢原子354'，354"朝向界面334'扩散，以便钝化任何点缺陷358'，诸如通过例如悬空键形成的陷阱和复合中心，以及消除这种点缺陷引起的任何无意的界面势垒和相关联的带弯曲。由于不可避免的晶片扭转和倾斜(参见例如，T.Akatsu等人，在J.Mat.Sci.39，3031(2004)中，其全部公开内容在此通过引用并入)而存在的位错同样可以通过氢扩散到它们的核中(参见例如，A.Loshachenko等人，在Phys.Stat.Sol.C 10，36(2013)，其全部公开内容在此通过引用并入)被钝化。
注入和退火步骤可以例如以与实施例300中描述的方式类似的方式执行。
现在参考图4，实现用于跨越键合界面434传输电荷而不受陷阱、复合中心或无意的缺陷相关的界面势垒和相关联的带弯曲阻碍的直接不含氧化物的晶片键合的实施例400可以包括以下步骤：(1)提供具有上部表面414和下部表面418的晶片410，(2)在可选地例如以氧化物-氧化物键将处置晶片键合到上部表面414上之后，例如通过研磨和化学机械抛光平坦化下部表面418，从而可选地最大程度地减小晶片410的厚度。当晶片410是在下部表面418上包括至少一个外延层的外延晶片时，可以可选地省略平面化和处置晶片键合，(3)清洁晶片410以使下部表面418没有颗粒以充当第一键合表面，(4)例如通过湿化学或干法蚀刻或两者的组合移除下部表面418上的氧化物，(5)例如通过间隔开距离455的宽度453的贴片形式的掩模在注入步骤450中选择性地将氢原子454注入到平均深度456(比如，介于200nm至500nm之间或优选地，介于100nm至200nm之间，或更优选地，介于10nm至100nm之间或甚至介于1nm至10nm之间)，(6)提供具有上部表面424和下部表面428的晶片420，(7)在可选地例如以氧化物-氧化物键将处置晶片键合到下部表面428上之后，例如通过研磨和化学机械抛光平面化上部表面424。当晶片420是在上部表面428上包括至少一个外延层的外延晶片时，可以可选地省略平面化和处置晶片键合，(8)清洁晶片420以使上部表面424没有颗粒以充当第二键合表面，(9)键合下部表面键430，(10)通过在非常低的温度下退火使注入的氢原子354横向457、平行于界面434以及垂直459扩散，以便钝化界面434处任何点缺陷458，诸如通过例如悬空键形成的陷阱和复合中心，以及消除这种点缺陷引起的任何无意的界面势垒和相关联的带弯曲。由于不可避免的晶片扭转和倾斜(参见例如，T.Akatsu等人，在J.Mat.Sci.39，3031(2004)中，其全部公开内容在此通过引用并入)而存在的位错同样可以通过氢扩散到它们的核中(参见例如，A.Loshachenko等人，在Phys.Stat.Sol.C 10，36(2013)，其全部公开内容在此通过引用并入)被钝化。
注入和退火步骤可以例如以与实施例300中描述的方式类似的方式执行。
现在参考图5，晶片键合的工艺流程500可以包括以下步骤：510，提供可以可选地经历器件处理的晶片；512，可选地提供可选器件处理后的晶片与处置晶片的键，该处置晶片可以例如是借助于胶水或聚合物中间层的临时键或者诸如氧化物-氧化物键之类的永久性键；514，将可选器件处理后的晶片减薄至例如50μm至200μm或20μm至50μm或优选地10μm至20μm的厚度；516，可选的化学机械抛光可选变薄后的晶片，以提供0.5nm至1nm或甚至0.2nm至0.5nm的表面粗糙度；518，例如通过湿化学清洁从晶片表面移除颗粒污染物，使表面适合于共价键合；520，在低能量等离子体中提供浅氢注入到例如平均深度优选地100nm至200nm或200nm至500nm，或甚至更优选地1nm至10nm或10nm至100nm；522，例如通过湿法化学蚀刻或通过等离子体蚀刻从可选变薄后的晶片移除表面氧化物；524，晶片键合到晶片，该晶片可选地以永久的不含氧化物共价晶片键经历步骤510至522中的任一步骤；526，可选地剥离处置晶片；以及528，低温退火永久键合晶片，优选地，例如在100℃至150℃的温度范围内一天、或在150℃至200℃的温度范围内一小时、或在200℃至300℃的温度范围内15分钟、或在300℃至400℃的温度范围内最多2分钟，即，时间段足够长以使所注入的氢扩散到键合界面并钝化陷阱和复合中心，以及消除阻碍跨越键合界面的电荷载流子的有效收集的无意势垒和相关联的带弯曲。
可选地，步骤510至528中的一些步骤的次序可以互换，诸如例如，步骤518和步骤520，或步骤520和步骤522。更进一步地，步骤520和522可以组合，例如，当表面氧化物在等离子体蚀刻步骤中被移除时，其中氢气与放电气体混合，该放电气体可以例如由氩气组成。由于不希望键合疏水表面，因此优选从晶片表面移除任何氢。这可以通过例如关闭放电气体中的氢来实现，或者更有效地，例如将放电气体改变为He并且利用基于连锁效应的反冲注入来实现，借助于该反冲注入，氢可以被驱动从晶片的表面到内部(参见例如，M.R.Tesauro等人，在Surf.Sci.415，37(1998)，其全部公开内容在此通过引用并入)。
例如通过He溅射移除表面氢与反冲注入相结合也可以用于例如在通过稀HF浸渍进行氢钝化之后制备清洁的亲水Si表面。可替代地，混合的He/H等离子体可以用于有效移除表面氢以及反冲注入，优选地，随后进行纯He-等离子体步骤以确保亲水表面。
现在参考图6A至图6D，实现至少一个减薄晶片的直接不含氧化物的共价键合以跨越键合界面传输电荷而不受陷阱、复合中心或无意的缺陷相关的界面势垒和带弯曲阻碍的实施例600可以包括以下进一步的步骤，每个步骤由许多子步骤组成：
(1)提供具有上部表面614和下部表面618的晶片610，其可以可选地如本领域中已知的那样进行边缘修整和清洁(参见例如，J.Burggraf等人，在ECS Transactions 64，95(2014)中，其全部公开内容在此通过引用并入)。晶片610可以可选地是例如具有集成电路616的处理后的晶片，这些集成电路包括通过金属线连接的器件617，其可以布置在上部表面614上的各种金属化和介电层中；以及可选的电荷集电器619，其可以与电路616通信。表面614还可以包括金属焊盘613，其与电路616连通，并且当以合适方式(参见例如，图6D)接触时，提供与外界的电连接，其可以通过如本领域已知的场氧化物区域615隔离。表面614可以已经例如通过沉积氧化物层和随后的化学机械抛光步骤被平坦化。更进一步地，提供具有上部表面624和下部表面628的处置晶片620，其可以包括表面氧化物629(图6A)。
(2)在晶片610和处置晶片620之间提供牢固键630，其可以是永久性键，不需要任何胶水，在例如在等离子体激活步骤中激活表面614和628之后形成，(参见例如，T.Plach等人，在J.Appl.Phys.113，094905(2013)中，其全部公开内容在此通过引用并入)。永久性晶片键630可以是熔合键，并且晶片620和处置晶片610之间的键合界面634可以基本上是氧化物-氧化物界面(图6B)。永久性晶片键630也可以经受可选的低温后键合退火，优选地，在100℃至150℃、或150℃至200℃、或200℃至300℃的温度范围内，以增加其键合强度。
(3)通过研磨将晶片610减薄至例如50μm至200μm或20μm至50μm的厚度或优选地甚至10μm至20μm，并且通过化学机械抛光提供平滑的下部表面618'，其粗糙度在0.5nm至1nm之内或甚至在0.2nm至0.5nm之内，并且例如通过湿化学清洁从减薄后的晶片610'的表面618'移除微粒污染物，以使表面适于键合(图6C)。可选地，向表面618'提供浅氢注入到例如平均深度优选地200nm至500nm或100nm至200nm，或更优选地10nm至100nm或甚至1nm至10nm。
(4)通过湿法化学蚀刻或通过等离子体蚀刻从表面618'移除氧化物，并将键合到处置晶片620的减薄后的晶片610'的表面618'键合到晶片620'，该晶片620'可以可选地在永久的不含氧化物的共价晶片键630'中经历步骤(1)至(3)中的任一步骤或部分步骤(1)至(3)，从而产生晶片堆叠605。晶片堆叠605可以可选地退火，优选地在100℃至150℃、或150℃至200℃、或200℃至300℃，或至多300℃至400℃的温度范围内，持续时间足够长以使所注入的氢扩散到键合界面634'并钝化陷阱和复合中心，并且消除阻碍跨越键合界面634'的电荷载流子的有效收集的无意势垒和相关联的带弯曲。在处置晶片620永久键合630到可选处理后的晶片610的实施例的一方面中，晶片可以变薄并且窗口通过减薄后的晶片620和氧化物层629打开，以准许接触焊盘被接入并借助于电线或凸起键连接到例如印刷电路板用于与外界进行通信。在该实施例的另一方面，具有永久键合630的处置晶片620可以设有硅通孔(TSV)650，其提供到金属焊盘613的电接触(图6D)。与TSV 650通信的接触焊盘652还可以例如通过印刷电路板(PCB)与外界通信。在其中不需要通过处置晶片620来保持晶片堆叠605的机械稳定性的实施例的另一方面中，可以例如通过研磨或蚀刻来完全移除处置晶片620以暴露永久性键630的界面634并允许在晶片610的表面上进行任何附加的工艺步骤。晶片620'可以同样地经历附加的工艺步骤，诸如例如通过剥离来减薄(参见例如，L.P.Ferain等人，在J.Appl.Phys.107，0544315(2010)中，其全部公开内容在此通过引用并入)，或者如果晶片620'是外延晶片，则通过衬底移除。
不含氧化物的钝化键合晶片界面的示例性应用
如下文所描述的，本发明的键合晶片被集成到以下应用的方法中并用于它们中。
Si衬底上的高效化合物半导体太阳能电池
本发明的键合晶片途径用于多结太阳能电池，其中化合物半导体层堆叠以不含氧化物的导电共价键键合到Si衬底上。轻质的机械稳定的Si衬底上的这些高效太阳能电池可以用于例如空间应用或用于地面太阳能电池，其中Si晶片的高导热性有助于制造散热器。
光子器件与Si CMOS的集成
本发明的键合晶片途径还用于将光电和光子功能与高度集成的电子CMOS电路相结合的系统中。它允许例如III-V化合物半导体激光器与诸如光耦合器、开关、调制器和具有完全处理后的Si CMOS晶片的波导之类的其他光电器件集成在一起的稳定操作。
高分辨率且高效率的成像检测器示例
本发明的键合晶片途径用于基本粒子和电磁辐射检测和高分辨率成像的系统和方法。该系统和方法准许有效地收集在键合到CMOS处理后的读出晶片的吸收晶片内生成的电荷，因为跨越氢钝化的不含氧化物的共价键合界面的电荷传输不受界面陷阱、复合中心和无意引入的势垒和带弯曲的阻碍。
像素检测器具有优异的空间分辨率而不受键合界面处的不期望的散射影响、以及单粒子以及单光子检测能力，因为收集了入射到键合界面上的所有电荷脉冲。用于电磁辐射检测器的像素检测器覆盖从红外、可见、紫外、软X射线到硬X射线光谱区域的大范围，其取决于共价键合到读出晶片的吸收层堆叠的种类。它们可选地借助于并入读出晶片中的雪崩区域而准许用于低能量辐射的电荷倍增。
以下美国专利文献、外国专利文献以及附加出版物通过引用并入本文，如同在本文中完全阐述一样，并且依赖于：
美国专利文献
6,787,885 B2 9/2004Esser et al.
5,308,950 5/1994Ramm et al.
2006/0021565 A1 2/2006Zahler et al.
其他专利文献
WO 2016/097850 12/2015 von Kanel
出版物
J.W.Matthews等人，“Accommodation of misfit across the interfacebetween crystals of semiconducting elements or compounds”，应用物理学期刊41，3800(1970)
K.Tanabe等人，“III-V/Si hybrid photonic devices by direct fusionbonding”，科学网2，349(2012)
A.Talneau等人，“Atomic-plane-thick reconstruction across the interfaceduring heteroepitaxial bonding of InP-clad quantum wells on silicon”，应用物理学快报102，212101(2013)
H.Takagi等人，“Transmission electron microscope observations of Si/Siinterface bonded at room temperature by Ar beam surface activation”，日本应用物理学期刊38，1589-1594(1999)
M.M.R.Howlader等人，“Investigation of the bonding strength andinterface current of p-Si In-GaAs wafers bonded by surface activated bondingat room temperature”，真空科学与技术期刊B 19，2114-2118(2001)
C.Flotgen等人，“Novel surface preparation methods for covalent andconductive bonded interfaces fabrication”，ECS学报64，103-110(2014)
S.Bengtsson等人，“Interface charge control of directly bonded siliconstructures”，应用物理学期刊66，1231-1239(1989)
G.W.Trucks等人，“Mechanism of HF etching of silicon surfaces:Atheoretical understanding of hydrogen passivation”，物理评论快报65，504-507(1990)
A.Dommann等人，“X-ray curve characterization of homo-epitaxial layerson silicon deposited after DC hydrogen cleaning”，物理学期刊D：应用物理学28，A144-148(1995)
Q.-Y.Tong等人，“Hydrophobic silicon wafer bonding”，应用物理学快报64，625-627(1994)
P.Gupta等人，“Hydrogen desorption kinetics from monohydride anddihydride species on silicon surfaces”，物理评论B 37，8234-8243(1988)
A.M.Fecioru等人，“Silicon layer transfer by hydrogen implantationcombined with wafer bonding in ultrahigh vacuum”，应用物理学快报89，192109(2006)
M.R.Tesauro等人，“Removal of hydrogen from 2H::Si(100)by sputteringand recoil implantation:investigation of an RPCVD growth mechanism”，表面科学415，37-47(1998)
A.Reznicek等人，“Comparative TEM study of bonded silicon/siliconinterfaces fabricated by hydrophilic,hydrophobic and UHV wafer bonding”，材料化学和物理学81，277-280(2003)
T.Akatsu等人，“Dislocation structure in low-angle interfaces betweenbonded Si(001)wafers”，材料科学期刊39，3031-3039(2004)
J.I.Pankove等人，“Amorphous silicon as a passivant for crystallinesilicon”，应用物理学快报34，156-157(1979)
A.Loshachenko等人，“Impact of hydrogen on electrical levels andluminescence of dislocation network at the interface of hydrophilicallybonded silicon wafers”，固态物理学C 10，36-39(2013)
T.Jiang等人，“Hydrogenation of interface states at a clean grainboundary in the direct silicon bonded wafer”，固态物理学A 209，990-993(2012)
S.Dimitrijev等人，“Advances in SiC power MOSFET technology”，微电子可靠性43，225-233(2003)
R.Pengelly等人，“A review of GaN on SiC high electron-mobility powertransistors and MMICs”，IEEE微波理论与技术学报60，1764-1783(2012)
L.P.Ferain等人，“Low temperature exfoliation process in hydrogen-implanted germanium layers”，日本应用物理学107，054315(2010)
J.Michel等人，“High-performance Ge-on-Si photodetectors”，自然光子学4，527-534(2010)
http://www.ccrtechnology.de/products.php
J.Ramm等人，“Hydrogen cleaning of silicon wafers.Investigation of thewafer surface after plasma treatment”，固体薄膜228，23-26(1993)
J.Burggraf等人，“Monolithic thin wafer stacking using low temperaturedirect bonding”，ECS学报64，95-1019(2014)
T.Plach等人，“Mechanisms for room temperature direct wafer bonding”，应用物理学期刊113，094905(2013)
http://www.ion-beam-services.com
除非另有说明，否则上述专利和文章在此通过引用并入本文，其程度与本公开一致。
在所附权利要求中描述了本发明的其他特征和执行模式。
进一步地，本发明应当被视为包括本说明书、所附权利要求和/或附图中描述的每个特征的所有可能组合，其可以被认为具有新颖性、创造性和工业实用性。
这里描述的本发明的实施例中可以进行多种变化和修改。尽管这里已经示出和描述了本发明的某些说明性实施例，但是在前述公开中可以设想范围广泛的修改、改变和替换。虽然以上描述包含许多细节，但是这些细节不应被解释为对本发明范围的限制，而是作为其一个或另一个优选实施例的示例。在一些实例中，可以采用本发明的一些特征而无需对应地使用其他特征。因而，应当领会，前述描述被广泛地解释并理解为仅通过说明和示例的方式给出，本发明的精神和范围仅由最终在本申请中提出的权利要求限制。
权利要求书(按照条约第19条的修改)
1.一种形成键合晶片对(111，211，211'，211”，211”'，311，311'，311”，311”'，411，411')的CMOS兼容方法，所述键合晶片对包括两个半导体晶片(110，120，210，220，210'，220'，210”，220”，310，310'，320'；410，420)之间的不含氧化物的共价键合界面，跨过所述共价键合界面，陷阱和复合中心通过氢进行钝化，所述方法包括以下步骤：
a.提供每个半导体晶片的至少一个键合表面(118，124，218'，224'，218”，224”，318，324，318'，324'，418，424)，每个半导体晶片的表面粗糙度足够低以供通过化学机械抛光进行晶片键合，其中所述表面粗糙度选自表面粗糙度列表，其包括0.5nm至1nm以及0.2nm至0.5nm；以及
b.在键合之前，在至少一个晶片(310，310'，310”，410)中产生浅的低剂量氢注入(354，354'，454)，其中所述浅注入的深度(356，356'，356”，456)选自深度范围列表，其包括100nm至200nm、10nm至100nm和1nm至10nm，并且其中所述低剂量选自低剂量列表，其包括1011at/cm2至1012at/cm2、1012at/cm2至1013at/cm2、1013at/cm2至1014at/cm2、1014at/cm2至1015at/cm2以及1015at/cm2至1016at/cm2，以及
c.从所述至少一个键合表面(118，124，218，224，218'，224'，218”，224”，318，324，318'，324'，418，424)移除所述表面氧化物，以及
d.在室温至300℃之间的温度下，以共价的不含氧化物的晶片键对所述两个半导体晶片的所述至少一个键合表面进行低温键合，以及
e.在选自温度列表的低温下对键合晶片进行退火，所述温度列表包括100℃至150℃、150℃至200℃、200℃至300℃以及300℃至400℃，从而使所注入的氢扩散到所述键合界面并且钝化陷阱和重组中心，从而消除缺陷引起的界面势垒，其阻止电流跨越所述键合界面的所述无阻碍流动。
2.根据权利要求1所述的方法，其中形成所述共价键合的晶片对包括以下步骤：提供具有电气器件的所述两个半导体晶片(110，120；210，220；210'，220'；210”，220”；310，310'，320'；410，420)中的至少一个半导体晶片。
3.根据权利要求1所述的方法，其中形成所述键合晶片包括以下步骤：提供所述两个半导体晶片中的至少一个半导体晶片作为包括集成电路的CMOS处理后的硅晶片。
4.根据权利要求1所述的方法，其中形成所述共价键合晶片对包括以下步骤：
a.提供键合到处置晶片的所述半导体晶片中的至少一个半导体晶片；
b.将所述至少一个半导体晶片减薄到选自厚度范围列表的厚度范围内的厚度，所述厚度范围列表包括：
i.50μm至200μm，
ii.20μm至50μm，以及
iii.10μm至20μm；
c.使所述至少一个半导体晶片进行化学机械抛光步骤；
d.使所述至少一个半导体晶片进行清洁步骤，从而提供适合于晶片键合的干净键合表面；
e.使用浅氢注入注入所述半导体晶片中的至少一个半导体晶片的所述键合表面；
f.从所述两个半导体晶片的所述键合表面移除所述表面氧化物；
g.以共价的不含氧化物的晶片键永久键合所述两个半导体晶片的所述键合表面，从而提供共价键合界面；以及
h.在低温下退火所述键合晶片以使注入的氢扩散到所述共价键合界面并钝化陷阱和复合中心，从而消除缺陷引起的界面势垒，所述界面势垒阻止了电流跨越所述共价键合界面的所述无阻碍流动。
5.根据权利要求4所述的方法，其中形成所述共价键合晶片对包括：剥离所述处置晶片。
6.根据权利要求1所述的方法，其中形成所述共价键合晶片对包括以下步骤：
a.提供永久键合(630)到处置晶片(620)的所述两个半导体晶片中的至少一个半导体晶片；
b.将键合到所述处置晶片的所述至少一个半导体晶片减薄到选自厚度范围列表的厚度范围内的厚度，所述厚度范围列表包括：
i.50μm至200μm，
ii.20μm至50μm，以及
iii.10μm至20μm；
c.使所述至少一个减薄的半导体晶片进行化学机械抛光步骤；
d.使所述至少一个减薄的半导体晶片进行清洁步骤，从而提供适合于晶片键合的干净键合表面；
e.使用浅氢注入注入所述半导体晶片中的至少一个半导体晶片的所述键合表面；
f.从所述两个半导体晶片的所述键合表面移除所述表面氧化物；
g.以共价的不含氧化物的晶片键永久键合所述两个半导体晶片的所述键合表面，从而提供共价键合界面；以及
h.在低温下退火所述键合晶片以使注入的氢扩散到所述共价键合界面并钝化陷阱和复合中心，从而消除缺陷引起的界面势垒，其阻止了电流跨越所述键合界面的所述无阻碍流动。
7.根据权利要求2至3和6所述的方法，其中形成所述共价键合晶片对包括以下步骤：在所述永久键合处置晶片(620)中提供硅通孔(650)以接触与电路(616)连通的金属焊盘(613)，以及提供与TSV(650)和外界连通的金属焊盘(652)。
8.根据权利要求1至7中的任一项所述的方法，其中形成所述共价键合晶片对包括：选择所述半导体晶片中的至少一个半导体晶片，所述至少一个半导体晶片要由至少一种材料制成，所述材料选自由以下各项组成的材料组中的一种材料：Si；Si1-xGex，其中0<x≤1；SiC；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤1且0<y≤1；CdTe；Cd1- xZnxTe，其中0<x≤1。
9.一种通过共价两个半导体晶片(110，120；210，220；210'，220'；210”，220”；310，320；410，420)之间的晶片键(130，230，230'，230"，330，330'，430)形成的键合晶片对(111，211，211'，211"，211"'，311，311'，311"，311"'，411，411')，包括共价键合界面(134，234，234'，234"，334，334'，434)，其不含氧化物且没有缺陷引起的载流子散射以及引起势垒和带弯曲的缺陷，并且其中电流能够在存在电场(144)的情况下跨越通过根据权利要求1所述的方法形成的所述界面，而不受陷阱和复合中心的影响。
10.根据权利要求9所述的共价键合晶片对，其中所述半导体晶片(110，120；210，220；210'，220'；210”，220”)中的至少一个半导体晶片是包括电子器件的处理后的晶片。
11.根据权利要求10所述的共价键合晶片对，其中所述处理后的晶片(110，120；210，220；210'，220'；210”，220”)是包括集成电路的CMOS处理后的硅晶片。
12.根据权利要求9至11中的任一项所述的共价键合晶片对，其中所述半导体晶片中的至少一个半导体晶片至少一种材料制成，所述材料选自由以下各项组成的材料组中的一种材料：Si；Si1-xGex，其中0<x≤1；SiC；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤1且0<y≤1；CdTe；Cd1-xZnxTe，其中0<x≤1。
13.一种太阳能电池，其包括根据权利要求9所述的共价键合晶片对。
14.根据权利要求13所述的太阳能电池，其中所述共价键合晶片对包括键合到晶片的硅晶片，所述硅晶片包括至少一种半导体材料，其选自由以下各项组成的材料组中的一种材料：Si；SiC；Si1-xGex，其中0<x≤1；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤1且0<y≤1。
15.一种组合光电和光子功能的系统，其包括根据权利要求9所述的共价键合晶片对。
16.根据权利要求15所述的系统，其中所述共价键合晶片对包括键合到III-V族化合物半导体晶片的处理后的Si CMOS晶片。
17.一种像素检测器，其包括根据权利要求9所述的共价键合晶片对。
18.根据权利要求17所述的像素检测器，其中所述共价键合晶片对包括键合到CMOS处理后的读出晶片的吸收器晶片。
19.根据权利要求18所述的像素检测器，其中在所述吸收器晶片中生成的电荷跨越所述共价键合界面，而不受界面陷阱、复合中心和缺陷引起的势垒影响，以通过与CMOS处理后的读出电路(216)通信的电荷收集器(219)有效地收集。
20.根据权利要求17至19所述的像素检测器，其适于电磁辐射的所述检测和成像。
21.根据权利要求20所述的像素检测器，其适于红外辐射的所述检测和成像。
22.根据权利要求20所述的像素检测器，其适于可见辐射的所述检测和成像。
23.根据权利要求20所述的像素检测器，其适于紫外辐射的所述检测和成像。
24.根据权利要求20至23中的任一项所述的像素检测器，其中通过吸收电磁辐射生成的电荷乘以雪崩倍增。
25.根据权利要求17所述的像素检测器，其中在所述吸收器晶片中生成的电荷跨过所述键合界面，而不受界面陷阱、复合中心和缺陷引起的势垒影响，以通过与CMOS处理后的读出电路(216)通信的电荷收集器(219)有效地收集。
26.根据权利要求24所述的像素检测器，其适于电磁辐射的所述检测和成像。
27.根据权利要求25所述的像素检测器，其适于红外辐射的所述检测和成像。
28.根据权利要求25所述的像素检测器，其适于可见辐射的所述检测和成像。
29.根据权利要求25所述的像素检测器，其适于紫外辐射的所述检测和成像。
30.根据权利要求25至28中的任一项所述的像素检测器，其中通过吸收电磁辐射生成的电荷乘以雪崩倍增。
说明或声明(按照条约第19条的修改)
针对检索报告的内容，申请人在国际阶段提交了关于权利要求的修改。修改后的权利要求1-30代替原权利要求1-43。另关于检索的对比文件，陈述如下：
D1教导了一种方法，其中在晶片键合到基层之前将氢和/或氦原子注入晶片准许通过热处理使所注入的晶片分层。
如现在所要求保护的本发明教导了一种改善跨越不含氧化物的共价键合界面传输电荷的方法。该方法包括：形成浅氢注入，其在氢朝键合界面扩散时导致诸如陷阱和复合中心之类的缺陷被钝化。浅注入的深度介于100nm与200nm之间，或甚至更优选介于10nm与100nm之间或甚至介于1nm与10nm之间。
选择低注入剂量，因为注入的目的不是使键合晶片分层，而是在界面处钝化电子缺陷状态。因此，在没有低于1014at/cm2的无定形中间层的情况下，甚至在没有低于1016at/cm2的无定形中间层的情况下，低注入剂量总是选择低于气泡形成的水平。
更进一步地，与D1相反，在本发明中，在任何可选的低温热处理之前，在键合界面处不存在水。更进一步地，本发明的所有处理步骤都与CMOS处理兼容，这就是为什么包括共价键合在内的所有处理步骤都在低于400℃、或优选地低于300℃的温度下进行的原因。
根据D2，在650℃下退火之后观察到错配位错。然而，D2没有说明这些位错如何影响跨越键合界面的电传输，以及如何将其最小化。
D3公开了通过键合到硅晶片上并且通过剥离进行层转移来制造多结太阳能电池。因此，D3隐含地公开了类似的高剂量注入以及通过如上文针对D1所讨论的退火进行的层分层的过程。更进一步地，D3公开了类似于D2的疏水键合，因此受到空隙形成的相同问题的影响。可替代地，D3还公开了在界面处与薄氧化物键合。
最后，D3没有说明已知存在于晶格失配晶片之间的界面处的错配位错的钝化。
如现在所要求保护的本发明公开了不存在势垒和带弯曲，而不是通过重掺杂使它们变窄。具体地，本发明公开了不管掺杂水平如何都不会对电传输特性产生负面影响。取代使用重掺杂，本发明公开了跨越其中缺陷被氢钝化的键合界面的无阻碍电传输。因此，本发明在可专利性方面与每个引用的现有技术或其组合不同。

Claims (43)

1.一种形成共价键合晶片对的方法，包括以下步骤：在键合之前在至少一个晶片中形成浅(深度为1nm至500nm)氢注入，以及在低温(100℃至400℃)下对键合晶片进行退火，使得所述注入的氢扩散到所述键合界面。
2.根据权利要求1所述的方法，其中所述方法包括在键合之前从所述两个晶片的所述表面移除所述表面氧化物的步骤，所述方法钝化陷阱和复合中心并减少两个共价键合半导体晶片之间的共价键合界面处的缺陷引起的界面势垒，以准许电流不受阻碍地流过所述键合界面。
3.一种形成共价键合晶片对(111，211，211'，211”，211”'，311，311'，311”，311”'，411，411')的方法，所述方法包括以下步骤：
a.提供两个半导体晶片(110，120；210，220；210'，220'；210”，220”；310，310'，320'；410，420)，每个半导体晶片包括至少一个具有表面粗糙度足够低以供晶片键合的干净键合表面；
b.用浅氢注入注入注入所述半导体晶片的所述至少一个键合表面中的至少一个键合表面；
c.从所述两个半导体晶片的所述至少一个键合表面上移除所述表面氧化物；以共价的不含氧化物的晶片键永久键合所述两个半导体晶片的所述至少一个键合表面，从而提供键合界面；以及
d.在低温下退火所述键合晶片，以使注入的氢扩散到所述键合界面并钝化陷阱和复合中心，从而消除缺陷引起的界面势垒，其阻止电流跨越所述键合界面的所述无阻碍流动。
4.根据权利要求3所述的方法，其中形成所述共价键合晶片对包括以下步骤：使所述至少一个键合表面进行化学机械抛光步骤，所述化学机械抛光步骤提供足够低的表面粗糙度以用于选自包括由以下各项组成的粗糙度范围组中的一个粗糙度范围的晶片键合：
a.0.5nm至1nm，以及
b.0.2nm至0.5nm，
其中另一键合表面能够被预先抛光以具有上述表面粗糙度。
5.根据权利要求3所述的方法，其中形成所述浅氢注入包括：在选自由1nm至10nm、10nm至100nm、100nm至200nm和200nm至500nm组成的深度范围组中的一个深度范围的范围内的深度注入氢。
6.根据权利要求3所述的方法，其中所述退火在选自由100℃至150℃、150℃至200℃、200℃至300℃和300℃至400℃组成的温度范围组中的一个温度范围组的温度范围内进行。
7.根据权利要求3所述的方法，其中形成所述共价键合晶片对包括以下步骤：提供具有电气器件的所述两个半导体晶片(110，120；210，220；210'，220'；210”，220”；310'，320'；410，420)中的至少一个半导体晶片的步骤。
8.根据权利要求3所述的方法，其中形成所述键合晶片包括以下步骤：提供所述两个半导体晶片中的至少一个半导体晶片作为包括集成电路的CMOS处理后的硅晶片。
9.根据权利要求3所述的方法，其中形成所述共价键合的晶片对包括以下步骤：
a.提供键合到处置晶片的所述半导体晶片中的至少一个半导体晶片；
b.将所述至少一个半导体晶片减薄到选自厚度范围列表的厚度范围内的厚度，所述厚度范围包括：
i.50μm至200μm，
ii.20μm至50μm，以及
iii.10μm至20μm；
c.使所述至少一个半导体晶片进行化学机械抛光步骤；
d.使所述至少一个半导体晶片进行清洁步骤，从而提供适合于晶片键合的干净键合表面；
e.使用浅氢注入注入所述半导体晶片中的至少一个半导体晶片的所述键合表面；
f.从所述两个半导体晶片的所述键合表面移除所述表面氧化物；
g.以共价的不含氧化物的晶片键永久键合所述两个半导体晶片的所述键合表面，从而提供共价键合界面；以及
h.在低温下退火所述键合晶片以使注入的氢扩散到所述共价键合界面并钝化陷阱和复合中心，从而消除缺陷引起的界面势垒，所述界面势垒妨碍了电流跨越所述共价键合界面的所述无阻碍流动。
10.根据权利要求9所述的方法，其中形成所述共价键合晶片对包括：剥离所述处置晶片。
11.根据权利要求3所述的方法，其中形成所述共价键合晶片对包括以下步骤：
a.提供永久键合(630)到处置晶片(620)的所述两个半导体晶片中的至少一个半导体晶片；
b.将键合到所述处置晶片的所述至少一个半导体晶片减薄到选自厚度范围列表的厚度范围内的厚度，所述厚度范围列表包括：
i.50μm至200μm，
ii.20μm至50μm，以及
iii.10μm至20μm；
c.使所述至少一个减薄的半导体晶片进行化学机械抛光步骤；
d.使所述至少一个减薄的半导体晶片进行清洁步骤，从而提供适合于共价晶片键合的干净键合表面；
e.使用浅氢注入注入所述两个半导体晶片中的至少一个半导体晶片的所述键合表面；
f.从所述两个半导体晶片的所述键合表面移除所述表面氧化物；
g.以共价的不含氧化物的晶片键永久键合所述两个半导体晶片的所述键合表面，从而提供共价键合界面；以及
h.在低温下退火所述键合晶片以使注入的氢扩散到所述键合界面并钝化陷阱和复合中心，从而消除缺陷引起的界面势垒，其阻止了电流跨越所述键合界面的所述无阻碍流动。
12.根据权利要求7至8和11所述的方法，其中形成所述共价键合晶片对包括以下步骤：在所述永久键合处置晶片(620)中提供硅通孔(650)以接触与电路(616)连通的金属焊盘(613)，以及提供与TSV(650)和外界连通的金属焊盘(652)。
13.根据权利要求1至12中的任一项所述的方法，其中形成所述共价键合晶片对包括：选择所述半导体晶片中的至少一个半导体晶片，所述至少一个半导体晶片要由至少一种材料制成，所述材料选自由以下各项组成的材料组中的一种材料：Si；Si1-xGex，其中0<x≤1；SiC；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤1且0<y≤1；CdTe；Cd1- xZnxTe，其中0<x≤1。
14.一种通过共价两个半导体晶片(110，120；210，220；210'，220'；210”，220”；310，320；410，420)之间的晶片键(130，230，230'，230"，330，330'，430)形成的键合晶片对(111，211，211'，211"，211"'，311，311'，311"，311"'，411，411')，包括共价键合界面(134，234，234'，234"，334，334'，434)，其不含氧化物且没有缺陷引起的载流子散射以及引起势垒和带弯曲的缺陷，并且其中电流能够在存在电场(144)的情况下跨越所述界面，而不受陷阱和复合中心的影响。
15.根据权利要求14所述的共价键合晶片对，其中所述共价键合界面处的陷阱、散射和复合中心以及缺陷引起的势垒已经被氢原子钝化。
16.根据权利要求14所述的共价键合晶片对，其中所述两个半导体晶片中的至少一个半导体晶片包括浅氢注入。
17.根据权利要求16所述的共价键合晶片对，其中所述浅氢注入的平均深度是选自由1nm至10nm、10nm至100nm、100nm至200nm组成的深度范围组中的深度范围的深度。
18.根据权利要求14所述的共价键合晶片对，其中所述两个半导体晶片中的至少一个半导体晶片是减薄晶片，其厚度在选自由50μm至200μm、20μm至50μm以及10μm至20μm组成的厚度范围组中的一个厚度范围的厚度范围内。
19.根据权利要求14所述的共价键合晶片对，其中所述半导体晶片(110，120；210，220；210'，220'；210”，220”)中的至少一个半导体晶片是包括电子器件的处理后的晶片。
20.根据权利要求19所述的共价键合晶片对，其中处理后的晶片(110，120；210，220；210'，220'；210”，220”)中的至少一个处理后的晶片是包含集成电路的CMOS处理后的硅晶片。
21.根据权利要求14至20中的任一项所述的共价键合晶片对，其中所述半导体晶片中的至少一个半导体晶片由至少一种材料制成，所述材料选自由以下各项组成的材料组中的一种材料：Si；Si1-xGex，其中0<x≤1；SiC；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1- yPy，其中0<x≤1且0<y≤1；CdTe；Cd1-xZnxTe，其中0<x≤1。
22.一种太阳能电池，包括根据权利要求14所述的共价键合晶片对。
23.根据权利要求22所述的太阳能电池，其中所述共价键合晶片对包括键合到晶片的硅晶片，所述硅晶片包括至少一种半导体材料，其选自由以下各项组成的材料组中的一种材料：Si；SiC；Si1-xGex，其中0<x≤1；GaAs；InP；InxGa1-xAs，其中0<x≤1；InxGa1-xAs1-yPy，其中0<x≤1且0<y≤1。
24.一种组合光电和光子功能的系统，其包括根据权利要求14所述的共价键合晶片对。
25.根据权利要求24所述的系统，其中所述共价键合晶片对包括键合到III-V族化合物半导体晶片的处理后的Si CMOS晶片。
26.一种像素检测器，其包括根据权利要求14所述的共价键合晶片对。
27.根据权利要求26所述的像素检测器，其中所述共价键合晶片对包括键合到CMOS处理后的读出晶片的吸收器晶片。
28.根据权利要求27所述的像素检测器，其中在所述吸收器晶片中生成的电荷跨越所述共价键合界面，而不受界面陷阱、复合中心和缺陷引起的势垒影响，以通过与CMOS处理后的读出电路(216)通信的电荷收集器(219)有效地收集。
29.根据权利要求26至28所述的像素检测器，其适于电磁辐射的所述检测和成像。
30.根据权利要求29所述的像素检测器，其适于红外辐射的所述检测和成像。
31.根据权利要求29所述的像素检测器，其适于可见辐射的所述检测和成像。
32.根据权利要求29所述的像素检测器，其适于紫外辐射的所述检测和成像。
33.根据权利要求29至32中的任一项所述的像素检测器，其中通过吸收电磁辐射生成的电荷乘以雪崩倍增。
34.一种组合光电功能和光子功能的系统，其根据权利要求3所述的方法制造。
35.根据权利要求34所述的系统，其中所述共价键合晶片对包括与III-V族化合物半导体晶片键合的处理后的Si CMOS晶片。
36.一种像素检测器，其根据权利要求3所述的方法制造。
37.根据权利要求36所述的像素检测器，其中所述共价键合晶片对包括键合到CMOS处理后的读出晶片的吸收器晶片。
38.根据权利要求37所述的像素检测器，其中在所述吸收器晶片中生成的电荷跨过所述键合界面，而不受界面陷阱、复合中心和缺陷引起的势垒影响，以通过与CMOS处理后的读出电路(216)通信的电荷收集器(219)有效地收集。
39.根据权利要求36至38所述的像素检测器，其适于电磁辐射的所述检测和成像。
40.根据权利要求39所述的像素检测器，其适于红外辐射的所述检测和成像。
41.根据权利要求39所述的像素检测器，其适于可见辐射的所述检测和成像。
42.根据权利要求39所述的像素检测器，其适于紫外辐射的所述检测和成像。
43.根据权利要求39至42中的任一项所述的像素检测器，其中通过吸收电磁辐射生成的电荷乘以雪崩倍增。
CN201780011255.XA 2016-02-16 2017-02-16 用于跨越键合界面传输电荷的结构、系统和方法 Pending CN108701589A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662295720P 2016-02-16 2016-02-16
US62/295,720 2016-02-16
PCT/IB2017/000120 WO2017141103A1 (en) 2016-02-16 2017-02-16 Structures, systems and methods for electrical charge transport across bonded interfaces

Publications (1)

Publication Number Publication Date
CN108701589A true CN108701589A (zh) 2018-10-23

Family

ID=58228354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011255.XA Pending CN108701589A (zh) 2016-02-16 2017-02-16 用于跨越键合界面传输电荷的结构、系统和方法

Country Status (7)

Country Link
US (1) US10985204B2 (zh)
EP (1) EP3417476A1 (zh)
JP (1) JP2019511834A (zh)
KR (1) KR20180114927A (zh)
CN (1) CN108701589A (zh)
TW (1) TWI730053B (zh)
WO (1) WO2017141103A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112771656A (zh) * 2018-08-29 2021-05-07 伊文萨思粘合技术公司 通过在直接键合工艺期间捕获污染物并阻止裂纹来增强微电子结构中的键合

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020510308A (ja) 2017-03-01 2020-04-02 ジーレイ スイッツァーランド エスアー ウェハ接合に基づく電磁吸収放射線検出器
US11315789B2 (en) 2019-04-24 2022-04-26 Tokyo Electron Limited Method and structure for low density silicon oxide for fusion bonding and debonding
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN111785614B (zh) * 2020-06-18 2022-04-12 上海空间电源研究所 一种降低电压损耗的键合结构及其制备方法
CN112071767B (zh) * 2020-09-03 2024-05-07 长江存储科技有限责任公司 一种半导体器件及其检测方法
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207864A (en) * 1991-12-30 1993-05-04 Bell Communications Research Low-temperature fusion of dissimilar semiconductors
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
CN101010781A (zh) * 2004-09-13 2007-08-01 国际商业机器公司 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法
CN101568992A (zh) * 2007-03-20 2009-10-28 硅绝缘体技术有限公司 混合基片的制造方法
CN102224568A (zh) * 2008-12-04 2011-10-19 信越半导体股份有限公司 贴合晶片的制造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751191A (en) * 1987-07-08 1988-06-14 Mobil Solar Energy Corporation Method of fabricating solar cells with silicon nitride coating
EP0510340B1 (de) 1991-04-23 1995-05-10 Balzers Aktiengesellschaft Verfahren zur Abtragung von Material von einer Oberfläche in einer Vakuumkammer
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
JP2701709B2 (ja) * 1993-02-16 1998-01-21 株式会社デンソー ２つの材料の直接接合方法及び材料直接接合装置
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3968484B2 (ja) * 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
US6423613B1 (en) * 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
FR2829291B1 (fr) * 2001-08-31 2005-02-04 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
FR2829290B1 (fr) * 2001-08-31 2004-09-17 Atmel Grenoble Sa Capteur d'image couleur sur substrat transparent et procede de fabrication
FR2829289B1 (fr) * 2001-08-31 2004-11-19 Atmel Grenoble Sa Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
JP2003218121A (ja) * 2002-01-21 2003-07-31 Sony Corp 半導体装置の製造方法
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
US6787885B2 (en) 2002-11-04 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Low temperature hydrophobic direct wafer bonding
FR2849268A1 (fr) * 2002-12-24 2004-06-25 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US20060118728A1 (en) * 2004-12-03 2006-06-08 Bernard Phlips Wafer bonded silicon radiation detectors
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
US7473985B2 (en) * 2005-06-16 2009-01-06 International Business Machines Corporation Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates
CN101351872B (zh) * 2006-03-08 2010-04-14 夏普株式会社 半导体装置及其制造方法
US7659178B2 (en) * 2006-04-21 2010-02-09 International Business Machines Corporation Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate
US7984408B2 (en) * 2006-04-21 2011-07-19 International Business Machines Corporation Structures incorporating semiconductor device structures with reduced junction capacitance and drain induced barrier lowering
KR100748723B1 (ko) * 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US7750406B2 (en) * 2007-04-20 2010-07-06 International Business Machines Corporation Design structure incorporating a hybrid substrate
US7651902B2 (en) * 2007-04-20 2010-01-26 International Business Machines Corporation Hybrid substrates and methods for forming such hybrid substrates
JP4858491B2 (ja) * 2007-06-18 2012-01-18 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2009084149A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US7883956B2 (en) * 2008-02-15 2011-02-08 International Business Machines Corporation Method of forming coplanar active and isolation regions and structures thereof
JP5452590B2 (ja) * 2008-06-20 2014-03-26 天錫 李 薄膜製造方法
US8476146B2 (en) * 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
JP2015516672A (ja) * 2012-02-26 2015-06-11 ソレクセル、インコーポレイテッド レーザ分割及び装置層移設のためのシステム及び方法
JP2014107448A (ja) * 2012-11-28 2014-06-09 Nikon Corp 積層半導体装置の製造方法および積層半導体製造装置
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5926401B2 (ja) * 2013-05-31 2016-05-25 京セラ株式会社 複合基板およびその製造方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
US10561382B2 (en) * 2014-12-19 2020-02-18 G-Ray Switzerland Sa Photon counting cone-beam CT apparatus with monolithic CMOS integrated pixel detectors
KR20170097748A (ko) * 2014-12-19 2017-08-28 쥐-레이 스위츨란드 에스에이 모놀리식 cmos 통합된 픽셀 검출기와, 다양한 적용예를 포함하는 입자 검출 및 이미지화를 위한 시스템 및 방법
US9437680B1 (en) * 2015-03-31 2016-09-06 International Business Machines Corporation Silicon-on-insulator substrates having selectively formed strained and relaxed device regions
JP6903662B2 (ja) * 2015-08-31 2021-07-14 ジーレイ スイッツァーランド エスアー モノリシックｃｍｏｓ集積ピクセル検出器を備えた光子計数コーンビームｃｔ装置
EP3507835B1 (en) * 2016-08-31 2021-03-31 G-Ray Switzerland SA Electromagnetic radiation detector comprising charge transport across a bonded interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207864A (en) * 1991-12-30 1993-05-04 Bell Communications Research Low-temperature fusion of dissimilar semiconductors
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
CN101010781A (zh) * 2004-09-13 2007-08-01 国际商业机器公司 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法
CN101568992A (zh) * 2007-03-20 2009-10-28 硅绝缘体技术有限公司 混合基片的制造方法
CN102224568A (zh) * 2008-12-04 2011-10-19 信越半导体股份有限公司 贴合晶片的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112771656A (zh) * 2018-08-29 2021-05-07 伊文萨思粘合技术公司 通过在直接键合工艺期间捕获污染物并阻止裂纹来增强微电子结构中的键合

Also Published As

Publication number Publication date
KR20180114927A (ko) 2018-10-19
US20190043914A1 (en) 2019-02-07
US10985204B2 (en) 2021-04-20
TWI730053B (zh) 2021-06-11
WO2017141103A1 (en) 2017-08-24
TW201742162A (zh) 2017-12-01
EP3417476A1 (en) 2018-12-26
JP2019511834A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
CN108701589A (zh) 用于跨越键合界面传输电荷的结构、系统和方法
Chen et al. Effects of hydrogen implantation damage on the performance of InP/InGaAs/InP pin photodiodes transferred on silicon
US7157300B2 (en) Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
JP5069559B2 (ja) Ｃｍｏｓをモノリシックに集積した光素子
EP3161877B1 (en) Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods
CN110352491A (zh) 基于晶圆键合的电磁辐射检测器
JP2010503991A (ja) 薄膜ｓｏｉを用いるイメージセンサ
US20110174376A1 (en) Monocrystalline Thin Cell
US10090432B2 (en) Photoactive devices having low bandgap active layers configured for improved efficiency and related methods
JP2008508702A5 (zh)
US7906360B2 (en) Manufacturing process for a photodetector
CN106684204B (zh) 背照式紫外雪崩探测器及其制作方法
Pitera et al. Coplanar Integration of Lattice-Mismatched Semiconductors with Silicon by Wafer Bonding Ge/Si1− x Ge x/Si Virtual Substrates
Kanbe et al. Ge/Si heterojunction photodiodes fabricated by low temperature wafer bonding
WO2014080021A2 (en) Amplified detector formed by low temperature direct wafer bonding
Lin et al. Fabrication of GeSn-on-insulator (GSOI) to enable monolithic 3D co-integration of logic and photonics
CN104396021A (zh) 包括改进的磷属元素化物半导体膜的光伏器件的制造方法
Clavelier et al. Review of some critical aspects of Ge and GeOI substrates
Predan et al. Direct wafer bonding of highly conductive GaSb/GaInAs and GaSb/GaInP heterojunctions prepared by argon-beam surface activation
JP7416403B2 (ja) 半導体装置およびその製造方法
Ke et al. Blocking of Ge/Si lattice mismatch and fabrication of high-quality SOI-based Ge film by interlayer wafer bonding with polycrystalline Ge bonding layer
Nallamothu et al. Direct Bonding of GaAsSb to Silicon for High-Speed Avalanche Photodiodes
Kim Study on Heterostructure Semiconductor Devices Using Grafting Technique
금대명 Multi-color Photodetectors via Wafer Bonding and Epitaxial Lift-Off of III-V Compound Semiconductors
Marti et al. Wafer-bonding and film transfer for advanced PV cells C Jaussaud, E Jalaguier and D Mencaraglia

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023

WD01 Invention patent application deemed withdrawn after publication