JP5452590B2 - 薄膜製造方法 - Google Patents

薄膜製造方法 Download PDF

Info

Publication number
JP5452590B2
JP5452590B2 JP2011513840A JP2011513840A JP5452590B2 JP 5452590 B2 JP5452590 B2 JP 5452590B2 JP 2011513840 A JP2011513840 A JP 2011513840A JP 2011513840 A JP2011513840 A JP 2011513840A JP 5452590 B2 JP5452590 B2 JP 5452590B2
Authority
JP
Japan
Prior art keywords
thin film
layer
substrate
film manufacturing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011513840A
Other languages
English (en)
Other versions
JP2011524641A (ja
Inventor
天錫 李
敬涵 黄
朝喨 張
耀▲ゆ▼ 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2011524641A publication Critical patent/JP2011524641A/ja
Application granted granted Critical
Publication of JP5452590B2 publication Critical patent/JP5452590B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、薄膜製造方法に関し、特に、基板上の合成薄膜の製造方法に関する。それは、実質性及び進歩性を有する新設計となり、産業界の幅広い応用に適する。
シリコン絶縁体(Silicon On Insulator, SOI)は、主にシリコンウエハ下に絶縁層を設置し、電気反応を回避することに用い、消費電量を低減させ、電流の損失を減少することができ、また、シリコン絶縁体は、集積回路(Integrated Circuit, IC)の処理速度を加速することもできる。シリコン絶縁体は、低消費電量の装置に応用でき、例えば、携帯電話、腕時計等であり、シリコン絶縁体の高速動作の利点を十分に発揮させる為、現在も高周波集積回路への応用を積極的に発展させている。
シリコン絶縁体は、各種異なる製造方法を有し、それぞれ後に記載する。1988年米国のMaszara(Dr. W. Maszara)は、エッチング停止層(Etch Stop Layer)を利用し、ミリメートルオーダーの薄膜厚度を具えるボンディングエッチバック式シリコン絶縁体(Bonding Etch-Back Silicon on Insulator, BESOI)を製造する。しかしながら、エッチング停止層のウエハ上の各点におけるエッチングを停止する作業時間が一定でないので、ボンディングエッチバック式シリコン絶縁体上の薄膜の膜厚均一度(Total Thickness Variation, TTV)に影響を及ぼす。また、ボンディングエッチバック式シリコン絶縁体の製造プロセスは、時間を要し、発生する廃棄溶液も環境汚染問題を招き、製造コストが高くなる。
同一時期に、IBM社は、酸素イオン直接注入法(Separation by Implantation Oxygen, SIMOX)をシリコン絶縁体の製造に応用し、酸素イオン直接注入法により製造されるシリコン絶縁体が良好な薄膜の膜厚均一度を有することによって、ボンディングエッチバック式シリコン絶縁体は、高度集積回路製造分野の応用において、ほぼ淘汰されている。
1992年、フランスのBruel(Dr. M. Bruel)は、薄膜製造方法、即ち、スマートカット法(Smart CutR Process)を発明している。スマートカット法は、基板からサブミクロンオーダーの薄膜厚度の薄膜を切り落とし、薄膜を他の基板上に転移することに成功している。スマートカット法は、ボンディングエッチバック式シリコン絶縁体上の薄膜の薄膜厚度に酸素イオン直接注入法を利用し製造した薄膜と同様に良好な膜厚均一度を持たせることができる。
米国特許第5,374,564号(特許文献1)が開示する半導体材料薄膜を製造する方法は、そのオリジナル中に高用量イオン、例えば、水素又は不活性ガス等の気体イオンを注入(implantation)し、イオン層を発生し、その後、更にオリジナル基板を目標基板と一体にボンディングした後、加熱処理によりイオンをイオン層中で重合させ、多くのマイクロバブル (microbubbles) を発生させる。マイクロバブルは、徐々に1片に連なり、オリジナル基板の一部を上下に分離させ、分離されたオリジナル基板は、目標基板上に転移され、これにより、目標基板上に薄膜を形成する。スマートカット法により得られる薄膜の膜圧均一度は、十分に良好であり、薄膜の欠陥密度が小さく、製造過程においても、腐蝕液を発生せず、逸脱する気体も無害であるので、環境汚染の問題を有さず、オリジナル基板は、リサイクル使用することもできる。
スマートカット法又は酸素イオン直接注入法は、何れもイオン注入するエネルギー量によりイオン注入の深度を制御し、シリコン絶縁体上の薄膜の膜厚を制御する。しかしながら、スマートカット法が使用する水素イオンの品質が低過ぎるので、イオン注入するエネルギー量を低減しても、イオン注入の深度が依然としてナノメートルオーダーまで縮減させることが困難であり、従って、良好なイオン分布の浅層注入を発生し、厚さが均一な薄膜を製造することが困難である。また、スマートカット法を利用し、薄膜を目標基板に転移した後、依然として、化学研磨方式又は酸化エッチング方式で薄膜の厚さをナノメートルオーダーまで薄くしなければならない。但し、このように、大面積ウエハ中の薄膜の転移後の薄膜厚度の精度及び均一度の歩留まりが何れも大幅に低下する。
酸素イオン直接注入法は、比較的良好な品質の酸素イオン注入を有し、良好なイオン分布の浅層注入を発生し、超薄のシリコン絶縁体薄膜を製造することができる。但し、半導体製造プロセスがナノメートルオーダーの要求に入っている状況において、酸素イオン直接注入法が発生する欠陥、特に、酸素イオン注入により発生する酸素沈殿物は、部材の歩留まりに影響を及ぼす。
スマートカット法に良好なナノメートルオーダーの厚度を達成させる為、例えば、米国特許第5,882,987号(特許文献2)が開示するスマートカット法で半導体材料薄膜を製造する方法は、目標シリコン基板上にエッチング停止層(Etch Stop Layer)を生長させ、その後、更に、超薄単結晶シリコン層をエッチング停止層上に生長させ、スマートカット法を利用し、エッチング停止層下の余計なシリコンを目標シリコン基板上から切り落とし、目標基板まで転移する。
その後、目標基板表面をエッチングし、エッチング停止層上の余計なシリコンを除去し、目標基板上に超薄単結晶シリコン層およびエッチング停止層を残し、更に、ボンディングエッチバック式シリコン絶縁体を製造する方法を利用し、超薄のシリコン絶縁体ウエハ片を製造するが、依然として、膜厚不均一の欠陥を生じる。
上記を総合し、スマートカット法でシリコン絶縁体を製造することは、水素イオン品質が低いことにより、良好なイオン分布の浅層注入を作り出すことが困難であり、転移後の薄膜厚度がナノメートルオーダーの要求を満たすことが困難である。また、転移後の薄膜の薄膜厚度は、更に薄くするステップを必要として始めてナノメートルオーダーの薄膜厚度を達成可能となるので、薄膜厚度の精度及び均一度が何れも大幅に低下する。また、エッチング停止層及び薄膜間の結晶体の結晶格子の適合度が薄膜の品質に影響を及ぼすので、製品の歩留まりが低下する問題を招く。
このことから分かるように、上記現有の薄膜製造方法は、製造方法及び使用において、依然として不便及び欠陥が存在し、改良が必要である。上記の存在する問題を解決する為、関連業者は、解決の道を追求しているが、未だ適した設計が完成されておらず、一般の製造方法は、上記問題を解決することができておらず、これは、関連業者が早急に解決を欲する問題となっている。従って、新たな薄膜製造方法を如何に創設し、現在研究開発する課題の1つであり、当業界の改良を必要とする目標となっている。
上記既存の薄膜製造方法に存在する欠陥に鑑み、本発明者は、この種の製品設計の製造に長年従事した豊富な実務経験及び専門知識に基づき、合理的な運用を組み合わせ、積極的に研究を行い、一般の現有の薄膜製造方法を改良し、実用性を具えた新たな薄膜製造方法を創設する。絶え間ない研究、設計、及び試作及び改良の繰り返しを経て実用価値を確かに具えた本発明を創設している。
米国特許第5,374,564号明細書 米国特許第5,882,987号明細書
本発明の目的は、現有の薄膜製造方法の欠陥を克服し、新たな薄膜製造方法を提供することであり、解決しようとする技術的問題は、犠牲層をエッチング停止薄膜層上に設置することにより、犠牲層の厚度及びイオン注入するエネルギー量を制御し、注入されるイオンが極薄の有効転移薄膜層を定義できるようにし、ナノメートルオーダーの膜厚を達成し、非常に実用に適するようにすることである。
本発明のもう1つの目的は、新たな薄膜製造方法を提供することであり、解決しようとする技術問題は、犠牲層が濾過の機能を有し、注入されたイオン中の不純物イオンを濾過し、これにより、比較的簡易なイオン注入装置を使用することができ、ナノメートルオーダーであり、且つ厚度が均一な薄膜を製造し、実用に適するようにすることである。
本発明の目的及びその技術的問題の解決は、以下の技術試案を採用し、実現される。本発明が提出する薄膜製造方法は、以下のステップを含む:オリジナル基板を提供する;エッチング停止薄膜層を該オリジナル基板上に形成する;少なくとも1つの犠牲層を該エッチング停止薄膜層上に形成する;気体イオンを注入し、それは、イオン注入技術を利用し、該犠牲層から気体イオンを注入し、該エッチング停止薄膜層を貫通し、該オリジナル基板内にイオン分布濃度ピーク層を形成し、有効転移薄膜層及び残留層を定義する;該有効転移薄膜層及び該残留層を分離し、それは、エネルギー量入力処理により注入したイオンを重合化し、それを分離する。
本発明の目的及びその技術的問題の解決は、更に以下の技術措置を採用し実現される。
前記の薄膜製造方法において、そのうち、前記のオリジナル基板の材質が第4族材料、3-5族材料又は2-6属材料である。
前記の薄膜製造方法において、そのうち、前記のオリジナル基板がシリコン基板、ゲルマニウム基板、炭化珪素基板、GaAs基板、InP基板、GaP基板、窒化アルミニウム基板、GaN基板又は硫化物基板である。
前記の薄膜製造方法において、更に、犠牲層を除去するステップを含み、それは、エッチング処理、化学溶液エッチング処理又はイオンエッチング処理により該犠牲層を除去することである。
前記の薄膜製造方法において、そのうち、前記のエッチング停止薄膜層が絶縁層である。
前記の薄膜製造方法において、そのうち、前記のエッチング停止薄膜層材質が酸化物材質、窒化物材質又はカーボンベースダイヤモンド材質である。
前記の薄膜製造方法において、そのうち、前記の犠牲層は、化学蒸着技術、物理蒸着技術、分子線エピタキシー技術、液相エピタキシャル成長技術又は気相エピタキシャル成長技術により形成される。
前記の薄膜製造方法において、そのうち、前記の犠牲層がアモルファスシリコン、多結晶シリコン、単結晶シリコン、シリコン酸化膜又は二酸化シリコン層である。
前記の薄膜製造方法において、そのうち、前記の犠牲層が2層以上である時、各該犠牲層構成元素が同一又は異なる。
前記の薄膜製造方法において、更に、ウエハボンディングステップを含み、それは、該犠牲層を目標基板とボンディングすることである。
前記の薄膜製造方法において、そのうち、前記のウエハボンディングステップは、更に、表面イオン化処理を含む。
前記の薄膜製造方法において、そのうち、前記のウエハボンディングステップは、更に、予熱ステップを含む。
前記の薄膜製造方法において、更に、ウエハボンディングステップを含み、該エッチング停止薄膜層を目標基板とボンディングする。
前記の薄膜製造方法において、そのうち、前記のウエハボンディングステップは、更に、表面イオン化処理を含む。
前記の薄膜製造方法において、そのうち、前記のウエハボンディングステップは、更に、予熱ステップを含む。
前記の薄膜製造方法において、そのうち、前記のイオン注入技術がプラズマ浸漬イオン注入技術又はイオンシャワードーピング技術である。
前記の薄膜製造方法において、そのうち、前記のイオン注入技術が注入するイオンが水素イオン又は分子イオンである。
前記の薄膜製造方法において、そのうち、前記の分子イオンが水素分子イオンである。
前記の薄膜製造方法において、そのうち、前記のエネルギー量入力処理が高周波交替電界処理又は磁界照射処理である。
前記の薄膜製造方法において、そのうち、前記の高周波交換電界処理又は該磁界照射処理が使用する装置は、マイクロ波発生装置、無線周波数発生装置又は誘導結合フィールド発生装置である。
前記の薄膜製造方法において、そのうち、前記の高周波交替電界処理又は該磁界処理装置が使用するマイクロ波発声装置は、固定周波数マイクロ波発生装置又は、可変周波数マイクロ波発生装置であり、該固定周波数マイクロ波発生装置は、2.45 GHz又は900 MHz周波数のマイクロ波を使用する。
前記の薄膜製造方法において、そのうち、前記のマイクロ波発生装置のマイクロ波照射時間は、1分間より大きい。
前記の薄膜製造方法において、そのうち、前記のエネルギー量入力処理が熱処理である。
前記の薄膜製造方法において、そのうち、前記の熱処理の温度が室温より高く、1250℃より低い。
前記の薄膜製造方法において、更に、アニーリングを含み、それは、該有効転移薄膜層及び該残留層を分離した後、該犠牲層を再結晶することである。
前記の薄膜製造方法において、そのうち、前記の犠牲層は、該イオン注入技術が注入する気体イオン中の不純物イオンを濾過することに用いる。
前記の薄膜製造方法において、そのうち、前記の犠牲層は、該イオン注入技術が気体イオンを注入する時のチャネル効果を除去する。
本発明は、現有技術と比較し、明らかな利点及び有益効果を有する。上記の技術試案により、本発明の薄膜製造方法は、相当な技術進歩性及び実用性を達成し、産業上の幅広い利用価値を有することができ、少なくとも以下の利点を有する:
一、ナノメートルオーダー厚度の薄膜をできる。
二、有効転移薄膜層を円滑に剥離し、且つ響有効転移薄膜層の膜厚均一度に影響を及ぼさない。
三、犠牲層が濾過の特性を有することにより、注入するイオン中の不純物イオンを濾過し、これにより、簡易なイオン注入装置を利用し、薄膜を製造することができる。
上記のように、本発明の新規的な薄膜製造方法は、多くの利点及び実用価値を有し、製造方法又は機能上において、何れも比較的大きな改良を有し、技術上において顕著な進歩を有し、用い易く、実用的な効果を発生し、且つ現有的薄膜製造方法と比較し、突出する複数の効果を有し、実用に適し、産業の幅広い利用価値を有し、新規、進歩、実用的な新設計となっている。
上記説明は、本発明の技術試案の概要を説明するだけであり、本発明の技術手段をより明確に理解し、明細書の内容に基づき実施可能にする為、また、本発明の上記及びその他の目的、特徴及び利点を分かり易くするため、以下に好適実施例を挙げ、図面に合わせて、詳細に説明を行う。
本発明の薄膜製造方法S10のフロー実施例図1である。 図1の薄膜製造方法S10の製造プロセスの状態実施例図である。 図1の薄膜製造方法S10の製造プロセスの状態実施例図である。 図1の薄膜製造方法S10の製造プロセスの状態実施例図である。 図1の薄膜製造方法S10の製造プロセスの状態実施例図である。 図1の薄膜製造方法S10の製造プロセスの状態実施例図である。 図1の薄膜製造方法S10の製造プロセスの状態実施例図である。 本発明の薄膜製造方法S10’のフロー実施例図2である。 図8の薄膜製造方法S10’の製造プロセスの状態実施例図である。 図8の薄膜製造方法S10’の製造プロセスの状態実施例図である。 図8の薄膜製造方法S10’の製造プロセスの状態実施例図である。 薄膜製造方法S10’’のフロー実施例図3である。 図12の薄膜製造方法S10’’の製造プロセス状態実施例図である。 図12の薄膜製造方法S10’’の製造プロセス状態実施例図である。 図12の薄膜製造方法S10’’の製造プロセス状態実施例図である。 イオン注入エネルギー量及びイオン注入深度の関係図である。 電界放出走査型電子顕微鏡を利用し撮影した単結晶シリコン薄膜層の断面図である。 透過型電子顕微鏡を利用し撮影した単結晶シリコン薄膜層の断面図である。 単結晶シリコン薄膜層のX線(X-ray)エネルギー散布スペクトラムである。
本発明が発明の目的を達成するために採用する技術手段及び効果について、以下に図面及び実施例を合わせて、本発明が提示する薄膜製造方法に基づくその具体的実施方式、製造方法、ステップ、特徴及びその効果について、詳細に説明する。
本発明の前記及びその他の技術内容、特徴及び効果について、以下に図面に合わせた実施例の詳細な説明で明確に表すことができる。
具体的な実施方式の説明を介し、本発明が目的を達成するために採用する技術手段及び効果に対し、更に深く、且つ具体的に理解可能となるが、図面は、参考及び説明に用いるだけであり、本発明に制限を加えるものではない。
図1は、本発明の薄膜製造方法S10のフロー実施例図1である。図2〜図7は、図1の薄膜製造方法S10の製造プロセスの状態実施例図である。図8は、本発明の薄膜製造方法S10’のフロー実施例図2である。図9〜図11は、図8の薄膜製造方法S10’の製造プロセスの状態実施例図である。図12薄膜製造方法S10’’のフロー実施例図3である。図13〜図15は、図12の薄膜製造方法S10’’の製造プロセス状態実施例図である。図16は、イオン注入エネルギー量及びイオン注入深度の関係図である。図17は、電界放出走査型電子顕微鏡を利用し撮影した単結晶シリコン薄膜層の断面図である。図18は、透過型電子顕微鏡を利用し撮影した単結晶シリコン薄膜層の断面図である。図19は、単結晶シリコン薄膜層のX線(X-ray)エネルギー散布スペクトラムである。
図1に示すように、本実施例は、薄膜製造方法S10であり、それは、以下のステップを含む:オリジナル基板を提供するS20;エッチング停止薄膜層をオリジナル基板上に形成するS30;少なくとも1つの犠牲層をエッチング停止薄膜層上に形成するS40;気体イオンを注入するS50;有効転移薄膜層及び残留層を分離するS60。
オリジナル基板を提供するS20:図2に示すように、使用の要求に応じて異なる材質のオリジナル基板10を選択し、例えば、オリジナル基板10の材質は、第4族材料(Group IV)であることができ、例えば、オリジナル基板10は、シリコン(Si)基板又はゲルマニウム(Ge)基板等であることができる。また、オリジナル基板10の材質は、3-5族材料(Group III-V)であることもでき、オリジナル基板10は、GaP基板、窒化アルミニウム基板又はGaN基板等である。また、オリジナル基板10の材質は、2−6族材料(Group II-VI)であることができ、又は、オリジナル基板10は、硫化物基板であることができ、例えば、SeS基板又はCdS基板等であり、または、オリジナル基板10は、SiC基板であることができる。
エッチング停止薄膜層をオリジナル基板上に形成するS30:図3に示すように、薄膜生長技術によりオリジナル基板10上にエッチング停止薄膜層20を形成し、エッチング停止薄膜層20は、絶縁層であることができ、エッチング停止薄膜層20の材料は、酸化物材料、窒化物材料、又はカーボンベースダイヤモンド材料等であることができる。アルカリ性溶液又は有機溶液を使用し、犠牲層を除去する時、エッチング停止薄膜層20は、アルカリ性溶液又は有機溶液によりエッチングされ難いので、オリジナル基板10がエッチングされることを回避することができる。
少なくとも1つの犠牲層をエッチング停止薄膜層上に形成するS40:図4に示すように、化学蒸着(CVD)技術、物理蒸着(PVD)技術、分子線エピタキシー(MBE)成長技術、液相エピタキシャル(LPE)成長技術又は気相エピタキシャル(VPE)成長技術により形成される等の技術で犠牲層30をエッチング停止薄膜層20上に形成する。また、犠牲層30は、非結晶シリコン、多結晶シリコン又は単結晶シリコンであることができ、又は、犠牲層30は、酸化シリコン層又は二酸化シリコン層であることもできる。犠牲層30が二層以上である時、各犠牲層30の構成元素は異なるものであることができる。
気体イオンを注入するS50:図5に示すように、イオン注入(Ion Implantation)技術、例えば、プラズマ浸漬イオン注入技術(PIII, plasma immersion ion implantation technology)又はイオンシャワードーピング技術等により気体イオンを注入する。注入するイオンは、水素イオン(H+)または分子イオン(Molecular Ions)であることができ、分子イオンは、更に、水素分子イオン(H2 +)を含むことができる。気体イオンを注入する過程において、注入する温度は、温度が異なる段階で、それぞれ気体イオンを注入するように設計することができる。
図6に示すように、イオン注入技術を利用し注入したイオンは、犠牲層30及びエッチング停止薄膜層20を通過し、オリジナル基板10内に進入し、注入した気体イオンの注入イオン濃度分布により、イオン分布濃度ピーク層40を形成し、オリジナル基板10内に有効転移薄膜層50及び残留層60を定義する。犠牲層30の設置により、厚度を増加し、イオン分布濃度ピーク層40がオリジナル基板10の比較的浅い位置に配置され、比較的薄い有効転移薄膜層50を定義することができる。
イオン注入するエネルギー量を制御することにより、イオン注入の深度を精確に制御でき、これにより、有効転移薄膜層50の厚度をナノメートルオーダーまで精確に制御することができる。また、犠牲層30の厚度も、エピタキシャル薄膜生長技術によりナノメートルオーダーまで精確に制御することができる。従って、犠牲層30の厚度及び注入気体イオンのエネルギー量を制御し、有効転移薄膜層50の厚度に良好な制御を獲得させることができる。例えば、80KeVのイオン注入エネルギー量、注入ドーズが1017/cm2である水素イオン(H+)をオリジナル基板10に注入する場合、注入するイオンは、オリジナル基板10表面下の約700ナノメートル箇所に水素イオン注入濃度ピーク層を形成し、即ち、有効転移薄膜層50の厚度を約700ナノメートルに制御することができる。
また、イオンが犠牲層30を通過する時、犠牲層30が非結晶シリコン又は多結晶シリコンであることができるので、イオンが犠牲層30を通過する時、犠牲層30は、濾過の機能を有することもでき、イオン注入するエネルギー量を均一にし、有効転移薄膜層50の粗度を低減することができる。また、犠牲層30は、イオン注入技術が気体イオンを注入する時のチャネル効果(Channeling Effect)を除去することができ、注入するイオン濃度を均一にし、同一平面に均一に注入し、分離後の有効転移薄膜層が相当均一な平坦度及び平滑な粗度を有することができる。
また、犠牲層30は、注入するイオンの不純物イオンを濾過することができ、これにより、比較的簡易なイオン注入装置を使用することができ、精密且つ高価なイオン注入装置を必要とせず、極薄の有効転移薄膜層50を製造でき、製造コストを低減することができる。
有効転移薄膜層及び残留層を分離するS60:図7に示すように、エネルギー量入力処理によりイオン分布濃度ピーク層40中のイオン及び周囲に散布されたイオンを重合化する。注入するイオンは、気体イオンであり、これにより、重合化した後のイオンは、気体核を形成することができ、更に、その他の気体イオンの注入により発生する気体を結集し、気体分子により生じる気体核中に充填し、周囲の固体構造の断片化を膨張させ、これにより有効転移薄膜層50を平滑に残留層60と分離する。
エネルギー量入力処理は、高周波交替電界処理又は磁界照射処理であることができる。そのうち、高周波交替電界処理又は磁界照射処理が使用する装置は、マイクロ波(Microwave)発生装置、無線周波数(Radio Frequency)発生装置又は誘導結合(Inductive Coupled)フィールド発生装置である。また、エネルギー量入力処理は、熱処理(Thermal treatment)であることもでき、熱処理の温度は、室温より高く、1250℃より低いものであることできる。
また、高周波交替電界処理又は磁界照射処理が使用するマイクロ波発生装置は、固定周波数マイクロ波発生装置又は可変周波数マイクロ波発生装置であることができ、固定周波数マイクロ波発生装置は、2.45 GHz又は900 MHzの周波数のマイクロ波を使用でき、且つマイクロ波発生装置のマイクロ波照射時間は、1分間より長いことができる。
図8に示すように、薄膜製造方法S10’は、更に、犠牲層を除去するステップS70及びウエハボンディング(Wafer Bonding)ステップS80を含むことができ、それは、気体イオンステップS50及び有効転移薄膜層及び残留層を分離するステップS60の間で実行される。
犠牲層を除去するS70:図9に示すように、エッチング処理、化学溶液エッチング処理又はプラズマイオンエッチング処理等により、図6中の犠牲層30を除去する。例えば、アルカリ性溶液又は有機溶液を使用し、犠牲層30を除去し、アルカリ性溶液又は有機溶液は、例えば、水酸化カリウム(potassium hydroxide, KOH)、TMAH及び (EthyleneDamine Pyrocatochol, EDP)、TMAH(TetraMethy Ammonium Hydroxide, TMAH)標準エッチング溶液等である。
ウエハボンディングS80:図10に示すように、ウエハボンディング技術により、例えば、直接ボンディング技術、陽極ボンディング技術、低温ボンディング技術、真空ボンディング技術、又はプラズマイオン強化ボンディング技術等の技術により、エッチング停止薄膜層20を目標基板70と一体にボンディングする。また、ウエハボンディングステップS80は、更に、表面イオン化処理を含み、エッチング停止薄膜層20と目標基板70のボンディング強度を強化することができる。
図11に示すように、有効転移薄膜層及び残留層を分離するステップS60により、有効転移薄膜層50を平滑に残留層60と分離し、エッチング停止薄膜層20及び有効転移薄膜層50を円滑に目標基板70上に転移する。
また、ウエハボンディングステップS80は、更に、予熱ステップを含むことができ、これにより、エッチング停止薄膜層20、有効転移薄膜層50、イオン分布濃度ピーク層40及び残留層60の温度を上昇し、有効転移薄膜層50及び残留層60を分離するのに要する時間を短縮する。例えば、エネルギー量入力処理は、熱処理であり、且つ熱処理の温度は、500℃より大きい時、30分以上必要として始めて有効転移薄膜層50及び残留層60を分離することができ、先に300℃の温度で予熱ステップを1時間行い、エッチング停止薄膜層20及び目標基板70をボンディングする場合、500℃の条件では、10分間のみを要し、有効転移薄膜層50及び残留層60を分離することができる。
図12に示すように、薄膜製造方法S10”は、更にウエハボンディングステップS80’及びアニーリングステップS90を含むことができ、そのうち、ウエハボンディングステップS80’は、気体イオンを注入するステップS50及び有効転移薄膜層及び残留層を分離するステップS60の間で行い、アニーリングステップS90は、有効転移薄膜層及び残留層を分離するステップS60の後で行う。
ウエハボンディングステップS80’:図13に示すように、ウエハボンディング技術、例えば、直接ボンディング技術、陽極ボンディング技術、低温ボンディング技術、真空ボンディング技術、又はプラズマイオン強化ボンディング技術等の技術により、犠牲層30及び目標基板70を一体にボンディングする。また、ウエハボンディングステップS80’は、更に、表面イオン化処理を含むことができ、ウエハボンディングの強度を強化する。また、同様にウエハボンディングステップS80’は、更に、予熱ステップを含むことができ、これにより、犠牲層30、エッチング停止薄膜層20、有効転移薄膜層50、イオン分布濃度ピーク層40及び残留層60の温度を上昇させ、有効転移薄膜層50及び残留層60の分離に要する時間を短縮することができる。
図14に示すように、有効転移薄膜層及び残留層を分離するステップS60を分離し、有効転移薄膜層50を平滑に残留層60と分離し、犠牲層30、エッチング停止薄膜層20及び有効転移薄膜層50を円滑に目標基板70上まで転移させる。
アニーリングS90:図15に示すように、犠牲層30の結晶体構造を改善する為、犠牲層30の結晶体構造を目標基板70の結晶体構造と近づけ、従って、アニーリングステップS90により、犠牲層30を再結晶させる。アニーリングステップS90の後、目標基板70まで転移された犠牲層30は、再結晶することができ、比較的良好な結晶体構造を有する犠牲層30’を形成し、犠牲層30’及び目標基板70の間の結晶体構造の結晶格子適合度に近づける。
本実施例の方法は、薄膜生長技術により犠牲層30の厚度をナノメートルオーダーまで精確に制御し、犠牲層30の厚度に合わせて、イオン注入のエネルギー量を制御し、イオン分布濃度ピーク層40を比較的浅い層の位置に配置させ、有効転移薄膜層50の厚度をナノメートルオーダーにする。犠牲層30は、ウエハボンディングステップS80を実行する前、化学エッチング方式で除去するか、又は犠牲層30を除去しないことができ、犠牲層30、エッチング停止薄膜層20及び有効転移薄膜層50を目標基板70まで転移した後、更に、アニーリングステップS90により犠牲層30’の結晶格子適合度を目標基板70に近づける。
本実施例の効果を分かり易くする為、以下に好適な具体的実施例を提供し、更に本実施方式の構築製造方法及び利点を説明する。
<第1具体的応用例>
オリジナルシリコンウエハをオリジナル基板10とし、二酸化シリコン層をエッチング停止薄膜層20とし、多結晶シリコン犠牲層を犠牲層30とし、水素イオン注入を例とし、更に以下に詳細に説明する。図16は、SRIMTMプログラムで一定注入エネルギー量及び相対するイオン注入深度分布を計算した関係図であり、これによりオリジナルシリコンウエハ上から転移した単結晶シリコン薄膜層の厚度を見積もることができる。
図16に示すように、水素イオン注入エネルギー量を160keVに設定し、注入傾斜角を7°とし、二酸化シリコン層の厚度が300ナノメートルであり、多結晶シリコン犠牲層の厚度が400ナノメートルであるので、図16から分かるように、水素イオン濃度分布ピーク値730-810ナノメートルの深度に位置し、従って、イオン分布濃度ピーク層40が定義する有効転移薄膜層50が30-110ナノメートルの厚度を有する。
水素イオンを注入した後、アルカリ性溶液又は有機溶液により多結晶シリコン犠牲層を除去することができ、アルカリ性溶液又は有機溶液は、例えば、水酸化カリウム(potassium hydroxide, KOH)、TMAH及びEDP (EthyleneDamine Pyrocatochol, EDP)等の良く見られる非等向性シリコンエッチング溶液等である。一般的に、TMAHを、多結晶シリコン犠牲層を除去するエッチング液として選択するが、なぜならば、TMAHは、無色無毒な有機溶剤であるからである。また、TMAHは、CMOS(Complementary Metal-Oxide-Semiconductor)製造プロセスと高度な相容性を有し、且つ二酸化シリコン及び窒化シリコンに対し、低エッチング率の利点を有する。
TMAH溶液により多結晶シリコン犠牲層を除去した後、原子力顕微鏡(Atomic Force Microscope, AFM)で測量することによってその表面粗度が0.586ナノメートルであり、この結果、エッチング後、ウエハボンディングの品質に深刻な影響を及ぼさないことが実証される。また、エリプソメーター(ellipsometer)の測量により単結晶シリコン薄膜層の転移後の厚度が約97ナノメートルであり、そのうち、二酸化シリコン層の厚度が約313ナノメートルである。
図17に示すように、上層の単結晶シリコン薄膜層の厚度が約100.6nmであり、二酸化シリコン層が283.8nmである。図18に示すように、ボンディングの境界面が相当平らで、均一であり、如何なるボンディングされていない領域もないことが分かる。図17及び図18から分かるように、SRIMTMがシミュレーションした結果と近く、水素イオン濃度の最大箇所が薄膜の分離箇所であることを示している。
図19は、図17中の二酸化シリコン層上層に位置するシリコンが<100>の単結晶シリコンであることを説明することに用いる。多結晶シリコン犠牲層を犠牲層30とする時、多結晶シリコン犠牲層は、有効なイオン注入遮蔽層とすることができ、イオン注入過程において、結晶格子配列により生じるイオン注入深度の差異を回避することができ、従って、より平滑で、低粗度(Ra約為1.3ナノメートル)の分割面を得ることができる。
また、プラズマ浸漬イオン注入技術により気体イオンを注入する過程において、多結晶シリコン犠牲層は、注入する不純物イオンを効率的に多結晶シリコン犠牲層内に隔絶することができ、更に、多結晶シリコン犠牲層を除去することにより、不純物イオンを併せて濾過することができ、不純物イオンをオリジナル基板10内に進入させないので、比較的簡易なイオン注入設備を使用することができる。
<第2具体応用例>
第2具体応用例は、2片のP型<100>結晶方位、抵抗値15-20ohm-cmのシリコンウエハを提供し、そのうち、1片のシリコンウエハをオリジナル基板10とする。イオン注入の前、先ず、シリコンウエハ上に熱酸化法で1層の300ナノメートル厚度の酸化層をエッチング停止薄膜層20として生長し、酸化層上に液相エピタキシャル成長技術により400ナノメートル厚度の多結晶シリコンを堆積し、犠牲層30として用い、その後、イオン注入エネルギー量160keV、注入剤量が4×1016 ions/cm2気体分子イオン(H2 +)であるイオン注入製造プロセスを行う。ウエハボンディングの前、多結晶シリコンをTMAH化学エッチングの方式で除去し、300ナノメートル厚度の酸化層を水素分子イオン注入したシリコンウエハ上に残す。
ウエハボンディングを経た後、低温アニーリングを行い、ボンディングを強化することに用い、900ワットのマイクロ波を10分間照射し、約100ナノメートル厚度の単結晶シリコン及び300ナノメートル厚度の二酸化シリコン層をもう1つのシリコンウエハ上に転移する。
<第3具体応用例>
第3具体応用例は、2片のP型<100>結晶方位、抵抗値が15-20ohm-cmであるシリコンウエハを提供し、そのうち、1片シリコンウエハをオリジナル基板10とする。シリコンウエハ上に湿式酸化方式で1層の厚度が300ナノメートルである二酸化シリコン層を成長させ、エッチング停止薄膜層20とし、その後、更に、低圧化学蒸着技術により1層のドープしない多結晶シリコンを堆積し、犠牲層30として用い、その厚度を400ナノメートルとする。このシリコンウエハに水素気体イオンを注入し、そのイオン注入エネルギー量が160keVであり、注入剤量が4×1016 ions/cm2である。イオン注入後、TMAH溶液により多結晶シリコンを除去し、その後、RCA溶液で表面を洗浄し、更に、ウエハボンディング技術でシリコンウエハを直接もう1つのシリコンウエハと直接ボンディングする。マイクロ波を10分間照射し、約100ナノメートル厚度の単結晶シリコン及び300nm厚度の二酸化シリコン層をもう1つのシリコンウエハ上に転移させることができる。
<第4具体応用例>
第4具体応用例は、2片のP型<100>結晶方位、抵抗値15-20ohm-cmのシリコンウエハを提供し、そのうち、1片シリコンウエハをオリジナル基板10とする。イオン注入する前、先ず、シリコンウエハ上に熱酸化法で1層の300ナノメートル厚度の酸化層を成長し、続いて、液相エピタキシャル成長技術により在酸化層上に400ナノメートル厚度の多結晶シリコンを犠牲層30として堆積する。その後、このシリコンウエハにイオン注入エネルギー量が160keVであり、注入剤量が4×1016 ions/cm2である水素分子イオン(H2 +)注入製造プロセスを行う。
ウエハボンディングの前、多結晶シリコンを保留し、除去しない。ウエハボンディング後、低温アニーリングでボンディングを強化し、900ワットのマイクロ波を10分間照射し、約100ナノメートル厚度の単結晶シリコン、300ナノメートル厚度の二酸化シリコン層、及び400ナノメートル厚度の多結晶シリコンをもう1つのシリコンウエハ上に転移する。もう1つのシリコンウエハが適当な高温アニーリングを経て、多結晶シリコンに再結晶現象を発生し、良好な単結晶体構造を発生し、多結晶シリコン層ともう1つのシリコンウエハの結晶格子適合度を近づける。
上記する方法及び構造が構成する本発明の薄膜製造方法の技術革新は、現在当業者にとって何れも多く採用できる箇所を有し、確実に技術進歩性を有する。
但し、当業者は、本発明の技術分野において、基本的知識を備えていれば、本発明の他の操作可能な実施例に対し改良を行うことができる。本発明において、実質的技術試案に対し特許保護の請求を提出し、その保護範囲は、上記技術特長の一切の変化方式を含むものである。
なお、本発明では好ましい実施例を前記の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない均等の範囲内で各種の変動や潤色を加えることができることは勿論である。
産業上利用性について
本発明が提供する薄膜製造方法は、犠牲層の厚度を制御し、有効転移薄膜層の厚度を効率的に制御する。また、有効転移薄膜層厚度を均一にし、ナノメートルオーダーの厚度の制御を達成する。それは、以下の利点を有する
1.ナノメートルオーダー厚度の薄膜をできる。
2.有効転移薄膜層を円滑に剥離し、且つ響有効転移薄膜層の膜厚均一度に影響を及ぼさない。
3.犠牲層が濾過の特性を有することにより、注入するイオン中の不純物イオンを濾過し、これにより、簡易なイオン注入装置を利用し、薄膜を製造することができる。
S10,S10’,S10’’ 薄膜製造方法
S20 オリジナル基板を提供する
S30 エッチング停止薄膜層をオリジナル基板上に形成する
S40 少なくとも1つの犠牲層をエッチング停止薄膜層上に形成する
S50 気体イオンを注入する
S60 有効転移薄膜層及び残留層を分離する
S70 犠牲層を除去する
S80,S80’ ウエハボンディングする
S90 アニーリングする
10 オリジナル基板
20 エッチング停止薄膜層
30,30’ 犠牲層
40 イオン分布濃度ピーク層
50 有効転移薄膜層
60 残留層
70 目標基板

Claims (21)

  1. 下記のステップ:
    オリジナル基板を提供する;
    エッチング停止薄膜層を該オリジナル基板上に形成する;
    少なくとも1つの犠牲層を該エッチング停止薄膜層上に形成する;
    気体イオンを注入し、イオン注入技術を利用し、該犠牲層から気体イオンを注入し、該エッチング停止薄膜層を貫通し、該オリジナル基板内にイオン分布濃度ピーク層を形成し、有効転移薄膜層及び残留層を定義し、そのうち、該有効転移薄膜層の厚度は、犠牲層の厚度及びイオン注入のエネルギー量を制御することにより制御することができ;
    ウエハボンディングステップを行い、該犠牲層と別の目標基板とボンディングする;
    該有効転移薄膜層及び該残留層を分離し、エネルギー量入力処理により注入したイオンを重合化し、分離する
    アニーリングを行い、それは該有効転移薄膜層及び該残留層を分離した後、前記目標基板とボンディングした該犠牲層を再結晶させることを含むことを特徴とする薄膜製造方法。
  2. 前記オリジナル基板の材質が第4族材料、3−5族材料又は2−6族材料であることを特徴とする請求項1に記載の薄膜製造方法。
  3. 前記オリジナル基板がシリコン基板、ゲルマニウム基板、炭化珪素基板、GaAs基板、InP基板、GaP基板、窒化アルミニウム基板、GaN基板又は硫化物基板であることを特徴とする請求項1に記載の薄膜製造方法。
  4. 前記エッチング停止薄膜層が絶縁層であることを特徴とする請求項1に記載の薄膜製造方法。
  5. 前記エッチング停止薄膜層が酸化物材質、窒化物材質又はカーボンベースダイヤモンド材質であることを特徴とする請求項1に記載の薄膜製造方法。
  6. 前記犠牲層が化学蒸着技術、物理蒸着技術、分子線エピタキシー技術、液相エピタキシャル成長技術又は気相エピタキシャル成長技術により形成されることを特徴とする請求項1に記載の薄膜製造方法。
  7. 前記犠牲層がアモルファスシリコン、多結晶シリコン、単結晶シリコン、シリコン酸化膜又は二酸化シリコン層であることを特徴とする請求項1に記載の薄膜製造方法。
  8. 前記犠牲層が2層以上である時、各該犠牲層構成元素が異なるものであることを特徴とする請求項1に記載の薄膜製造方法。
  9. 前記ウエハボンディングステップは、更に、表面イオン化処理を含むことを特徴とする請求項に記載の薄膜製造方法。
  10. 前記ウエハボンディングステップは、更に、予熱ステップを含むことを特徴とする請求項に記載の薄膜製造方法。
  11. 前記イオン注入技術がプラズマ浸漬イオン注入技術又はイオンシャワードーピング技術であることを特徴とする請求項1に記載の薄膜製造方法。
  12. 前記イオン注入技術が注入するイオンが水素イオン又は分子イオンであることを特徴とする請求項1に記載の薄膜製造方法。
  13. 前記分子イオンが水素分子イオンであることを特徴とする請求項12に記載の薄膜製造方法。
  14. 前記エネルギー量入力処理が高周波交替電界処理又は磁界照射処理であることを特徴とする請求項1に記載の薄膜製造方法。
  15. 前記高周波交換電界処理又は該磁界照射処理が使用する装置は、マイクロ波発生装置、無線周波数発生装置又は誘導結合フィールド発生装置であることを特徴とする請求項14に記載の薄膜製造方法。
  16. 前記高周波交替電界処理又は該磁界処理装置が使用するマイクロ波発生装置は、固定周波数マイクロ波発生装置又は、可変周波数マイクロ波発生装置であり、該固定周波数マイクロ波発生装置は、2.45 GHz又は900 MHz周波数のマイクロ波を使用することを特徴とする請求項15に記載の薄膜製造方法。
  17. 前記のマイクロ波発生装置のマイクロ波照射時間は、1分間より大きいことを特徴とする請求項16に記載の薄膜製造方法。
  18. 前記エネルギー量入力処理が熱処理であることを特徴とする請求項1に記載の薄膜製造方法。
  19. 前記熱処理の温度が室温より高く、1250℃より低いことを特徴とする請求項18に記載の薄膜製造方法。
  20. 前記犠牲層は、該イオン注入技術が注入する気体イオン中の不純物イオンを濾過することに用いることを特徴とする請求項1に記載の薄膜製造方法。
  21. 前記犠牲層は、該イオン注入技術が気体イオンを注入する時のチャネル効果を除去することを特徴とする請求項1に記載の薄膜製造方法。
JP2011513840A 2008-06-20 2008-06-20 薄膜製造方法 Expired - Fee Related JP5452590B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2008/001209 WO2009152648A1 (zh) 2008-06-20 2008-06-20 薄膜制造方法

Publications (2)

Publication Number Publication Date
JP2011524641A JP2011524641A (ja) 2011-09-01
JP5452590B2 true JP5452590B2 (ja) 2014-03-26

Family

ID=41433645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011513840A Expired - Fee Related JP5452590B2 (ja) 2008-06-20 2008-06-20 薄膜製造方法

Country Status (3)

Country Link
US (1) US8088672B2 (ja)
JP (1) JP5452590B2 (ja)
WO (1) WO2009152648A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101913550B (zh) * 2010-08-11 2015-12-02 上海集成电路研发中心有限公司 微电子机械系统微桥结构的制造方法
JP5688709B2 (ja) * 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
FR2991499A1 (fr) * 2012-05-31 2013-12-06 Commissariat Energie Atomique Procede et systeme d'obtention d'une tranche semi-conductrice
US8822314B2 (en) * 2012-06-14 2014-09-02 Palo Alto Research Center Incorporated Method of growing epitaxial layers on a substrate
EP3089205B1 (en) * 2014-01-22 2020-03-18 Huawei Technologies Co., Ltd. Soi substrate manufacturing method and soi substrate
US10049916B2 (en) * 2014-05-23 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
US9466729B1 (en) 2015-05-08 2016-10-11 Qualcomm Incorporated Etch stop region based fabrication of bonded semiconductor structures
CN108701589A (zh) * 2016-02-16 2018-10-23 G射线瑞士公司 用于跨越键合界面传输电荷的结构、系统和方法
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
JP2020082013A (ja) 2018-11-29 2020-06-04 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングMerck Patent GmbH アモルファスシリコン犠牲膜の製造方法およびアモルファスシリコン形成組成物
CN111326409B (zh) * 2018-12-14 2023-01-31 云谷(固安)科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
CN110718486B (zh) * 2019-10-17 2022-10-04 沈阳硅基科技有限公司 一种薄膜转移方法
CN116705605B (zh) * 2023-06-20 2024-06-18 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓hemt器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
CN1193432C (zh) 2003-02-14 2005-03-16 中国科学院上海微系统与信息技术研究所 降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
FR2857503B1 (fr) * 2003-07-10 2005-11-11 Soitec Silicon On Insulator Procede d'implantation au travers d'une surface irreguliere
CN100342486C (zh) * 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Soiウェーハの製造方法
JP2007173694A (ja) * 2005-12-26 2007-07-05 Canon Inc 半導体基板の作製方法
JP5109287B2 (ja) 2006-05-09 2012-12-26 株式会社Sumco 半導体基板の製造方法
US7745309B2 (en) * 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法

Also Published As

Publication number Publication date
US20110097873A1 (en) 2011-04-28
JP2011524641A (ja) 2011-09-01
US8088672B2 (en) 2012-01-03
WO2009152648A1 (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
JP5452590B2 (ja) 薄膜製造方法
US6100165A (en) Method of manufacturing semiconductor article
US8420506B2 (en) Process for cleaving a substrate
EP0843346B1 (en) Method of manufacturing a semiconductor article
US20130089968A1 (en) Method for finishing silicon on insulator substrates
WO2004012268A1 (ja) Soiウェーハの製造方法
KR19980042471A (ko) 반도체물품의 제조방법
US9824891B1 (en) Method of manufacturing the thin film
CN101620983B (zh) 薄膜制造方法
WO2011161190A1 (en) Substrates for semiconductor devices
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
KR20120112533A (ko) 접합 웨이퍼의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
WO2013087707A1 (en) Substrates for semiconductor devices
JP5942948B2 (ja) Soiウェーハの製造方法及び貼り合わせsoiウェーハ
CN109075028B (zh) 贴合式soi晶圆的制造方法
TWI469252B (zh) 薄膜製造方法
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
US20140332934A1 (en) Substrates for semiconductor devices
TW201807805A (zh) 一種在基板上製造薄膜的方法
JP2005101630A (ja) 半導体部材の製造方法
CN106449369B (zh) 绝缘体上半导体结构以及制备方法
KR20210020024A (ko) 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼
WO2004102668A1 (ja) Soiウェーハおよびその製造方法
TW202036657A (zh) 一種在基板上製作薄膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5452590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees