TWI469252B - 薄膜製造方法 - Google Patents
薄膜製造方法 Download PDFInfo
- Publication number
- TWI469252B TWI469252B TW97121038A TW97121038A TWI469252B TW I469252 B TWI469252 B TW I469252B TW 97121038 A TW97121038 A TW 97121038A TW 97121038 A TW97121038 A TW 97121038A TW I469252 B TWI469252 B TW I469252B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- ion
- sacrificial layer
- film layer
- Prior art date
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
本發明係為一種薄膜製造方法,特別為一種在基板上合成薄膜之製造方法。
矽晶絕緣體(Silicon On Insulator, SOI)主要是在矽晶圓下設置絕緣層,用以避免電氣效應並且可降低耗電量以減少電流的損失,此外矽晶絕緣體也可加快積體電路(Integrated Circuit, IC)的處理速度。矽晶絕緣體可應用在需要低耗電量的裝置上,如行動電話、手錶等,為了能充分發揮矽晶絕緣體可高速作業的特點,目前也積極朝高頻積體電路應用發展。
而矽晶絕緣體亦有各種不同之製造方法,將分別描述如後。一九八八年美國的馬舒拉(Dr. W. Maszara)利用一蝕刻停止層(Etch Stop Layer),製造具微米等級薄膜厚度的鍵合背蝕式矽晶絕緣體(Bonding Etch-Back Silicon on Insulator, BESOI)。然而由於蝕刻停止層在晶圓上各點的停止蝕刻的工作時間不一,因此會影響鍵合背蝕式矽晶絕緣體上薄膜的膜厚均勻度(Total Thickness Variation, TTV)。此外,鍵合背蝕式矽晶絕緣體之製程十分費時,而且所產生之廢棄溶液也易造成環境污染問題,並使得製造成本居高不下。
同一時期,國際商業機器公司(IBM)應用氧離子直接植入法(Separation by Implantation Oxygen, SIMOX)製造矽晶絕緣體,由於氧離子直接植入法所製造的矽晶絕緣體具有良好的薄
膜的膜厚均勻度,因此也使得鍵合背蝕式矽晶絕緣體在製造高度積體電路領域之應用幾乎被淘汰。
一九九二年,法國的布魯爾(Dr. M. Bruel)發明一種薄膜製造方法,即「智切法」(Smart Cut®
Process)。智切法可成功地由基板切下具有次微米等級薄膜厚度的薄膜,並將薄膜轉移到另一基板上。智切法能使鍵合背蝕式矽晶絕緣體上薄膜的薄膜厚度具有和利用氧離子直接植入法所製造之薄膜一樣良好的膜厚均勻度。
如美國專利第5,374,564號所揭露之製造半導體材料薄膜之方法,其係於原始基板中植入高劑量離子如氫或鈍氣等氣體離子,並產生一離子層,然後再將原始基板與目標基板鍵合成一體後,藉由加熱處理使離子在離子層中聚合,並產生許多的微氣泡(microbubbles)。而微氣泡會逐漸連成一片,進而使部份的原始基板上下分離,而被分離之原始基板即被轉移至目標基板上,藉此在目標基板上形成薄膜。智切法所得之薄膜的膜厚均勻度十分良好,而且薄膜的缺陷密度小,在製造過程中也不會產生腐蝕液,所逸出之氣體也無毒無害,因此沒有環境污染問題,而且原始基板也還可以回收再次使用。
無論是智切法或是氧離子直接植入法皆以離子植入的能量來控制離子植入的深度,進而控制矽晶絕緣體上薄膜的膜厚。然而,因為智切法中所使用的氫離子質量過低,所以即使降低離子植入的能量,離子植入的深度仍不易縮減至奈米等級,因此難以產生良好離子分佈的淺層佈植,並製造厚度均勻的薄膜。而且利用智切法將薄膜轉移至目標基板後,仍須以化
學拋光方式或氧化蝕刻方式使薄膜的厚度減薄至奈米等級。但如此一來,會使得在大面積晶圓中薄膜轉移後的薄膜厚度的準確度及均勻度良率都將大幅降低。
既使氧離子直接植入法是使用具有較重質量的氧離子佈植,可產生良好離子分佈的淺層佈植,並製作出超薄的矽晶絕緣體薄膜。但是在半導體製程進入奈米等級要求下,氧離子直接植入法所產生的缺陷,特別是因植入氧離子所產生的氧析出物,會危害元件的製程良率。
又為了使智切法達到良好奈米等級的厚度,如美國專利第5,882,987號揭露的一種以智切法製造半導體材料薄膜之方法,其係藉由在目標矽基板上生長一蝕刻停止層(Etch Stop Layer),然後再生長一超薄單晶矽層在蝕刻停止層上,並利用智切法將連同部份在蝕刻停止層下多餘的矽一同自目標矽基板上切下,並轉移至一目標基板。
之後將目標基板表面作表面蝕刻,並將蝕刻停止層上多餘的矽移除,而使得目標基板上剩下超薄單晶矽層和蝕刻停止層,並再利用製造鍵合背蝕式矽晶絕緣體的方法,製作出超薄的矽晶絕緣體晶圓片,但仍會產生膜厚不均勻的缺點。
綜合以上所述,以智切法製作矽晶絕緣體會因為氫離子質量輕,所以不容易製作良好離子分佈的淺層佈植,進而造成轉移後之薄膜厚度難以達到奈米等級的需求。此外,轉移後之薄膜的薄膜厚度又需進一步的減薄步驟,才可達到奈米等級的薄膜厚度,因此會使得薄膜厚度的準確度及均勻度都大幅降低。又因為蝕刻停止層與薄膜間的晶體晶格匹配度會影響薄膜之
品質,因此也會產生產品良率下降的問題。
本發明係為一種薄膜製造方法,其藉由將犧牲層設置於蝕刻停止薄膜層上,並控制犧牲層之厚度及離子佈植之能量,以使得所佈植之離子可界定出極薄之有效轉移薄膜層,以達到奈米等級之膜厚。此外,由於犧牲層具有類似過濾之功能,可過濾掉所佈植之離子中的雜質離子,因此可使用較簡易的離子佈植裝置,即能製造出奈米等級且厚度均勻之薄膜。
為達上述目的,本發明係提供一種薄膜製造方法,其包括下列步驟:提供一原始基板(Primary Substrate);形成一蝕刻停止薄膜層(Etching Stop Layer)於原始基板上;形成至少一犧牲層於蝕刻停止薄膜層上;植入氣體離子,其係利用一離子佈植(Ion Implantation)技術,由犧牲層植入氣體離子並穿越蝕刻停止薄膜層,並在原始基板內形成一離子分佈濃度高峰層以界定出一有效轉移薄膜層及一剩餘層;移除犧牲層;以及分離有效轉移薄膜層與剩餘層,其係藉由一輸入能量處理使植入之離子聚合化(Polymerized)而使其分離之。
藉由本發明的實施,至少可達到下列進步功效:
一、可製造奈米等級厚度之薄膜。
二、可平滑地剝離有效轉移薄膜層,且不影響有效轉移薄膜層的膜厚均勻度。
三、藉由犧牲層具有過濾之特性,可過濾植入之離子中的雜質離子,藉此可利用簡易之離子佈植裝置製造薄膜。
為了使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點,因此將在實施方式中詳細敘述本發明之詳細特徵以及優點。
第1圖係為本發明之一種薄膜製造方法S10流程實施例圖一。第2A圖至第2F圖係為第1圖之薄膜製造方法S10其製程狀態實施例圖。第3圖係為本發明之一種薄膜製造方法S10'流程實施例圖二。第4A圖至第4C圖係為第3圖之薄膜製造方法S10'其製程狀態實施例圖。第5圖係為本發明之一種薄膜製造方法S10"流程實施例圖三。第6A圖至第6C圖係為第5圖之薄膜製造方法S10"其製程狀態實施例圖。第7圖係為離子佈植能量與離子佈植深度之關係圖。第8圖為利用場發射掃描式電子顯微鏡所拍攝之單晶矽薄膜層之斷面圖。第9圖係為利用穿透式電子顯微鏡所拍攝之單晶矽薄膜層之斷面圖。第10圖係為單晶矽薄膜層之X-Ray能量散佈光譜。
如第1圖所示,本實施例係為一種薄膜製造方法S10,其包括下列步驟:提供一原始基板S20;形成一蝕刻停止薄膜層於原始基板上S30;形成至少一犧牲層於蝕刻停止薄膜層上S40;植入氣體離子S50;以及分離有效轉移薄膜層與剩餘層S60。
提供一原始基板S20:如第2A圖所示,可依使用需求選
擇不同材質之原始基板10,例如原始基板10之材質係可以為一第四族材料(Group IV),例如原始基板10可以為一矽(Si)基板或一鍺(Ge)基板…等。另外,原始基板10之材質也可以為三五族材料(Group III-V),使原始基板10可以為一砷化鎵(GaAs)基板、一磷化銦(InP)基板、一磷化鎵基板、一氮化鋁基板或一氮化鎵(GaN)基板…等。此外,原始基板10之材質亦可以為二六族材料(Group II-VI)或者原始基板10可以為一硫化物基板,例如一硫化硒(SeS)基板或一硫化鎘(CdS)基板…等,又或者原始基板10可以為一碳化矽(SiC)基板。
形成一蝕刻停止薄膜層於原始基板上S30:如第2B圖所示,可藉由薄膜生長技術在原始基板10上形成蝕刻停止薄膜層20,而蝕刻停止薄膜層20係可以為一絕緣層,又蝕刻停止薄膜層20之材料係可以為氧化物材料、氮化物材料、或碳基鑽石材料…等。由於在使用鹼性溶液或有機溶液移除犧牲層時,蝕刻停止薄膜層20不易被鹼性溶液或有機溶液蝕刻,因此可進一步避免原始基板10被蝕刻。
形成至少一犧牲層於蝕刻停止薄膜層上S40:如第2C圖所示,可藉由一化學氣相沉積(CVD)技術、一物理氣相沉積(PVD)技術、一分子束磊晶成長(MBE)技術、一液相磊晶(LPE)成長技術或一氣相磊晶(VPE)成長技術…等類似技術形成犧牲層30於蝕刻停止薄膜層20上。此外,犧牲層30可以為一非晶矽、一多晶矽或一單晶矽,或者犧牲層30也可以為氧化矽層或二氧化矽層。當犧牲層30為二層以上時,每一犧牲層30之組成元素係可以為相同或不同。
植入氣體離子S50:如第2D圖所示,藉由一離子佈植(Ion Implantation)技術,例如一浸沒式電漿離子佈植技術(plasma ion implantation immersion technology)或一離子浴摻雜技術…等植入氣體離子。所植入之離子可以為一氫離子(H+
)或一分子離子(Molecular Ions),而分子離子又可包括一氫分子離子(H2 +
)。在植入氣體離子的過程中,植入的溫度可設計為溫度相異之階段,分別植入氣體離子。
如第2E圖所示,利用離子佈植技術所植入之離子可穿越犧牲層30及蝕刻停止薄膜層20進入原始基板10內,並藉由植入之氣體離子的植入離子濃度分佈以形成一離子分佈濃度高峰層40並可界定出一有效轉移薄膜層50及一剩餘層60。由於可藉由犧牲層30之設置而增加厚度,以使得離子分佈濃度高峰層40可位於原始基板10較淺之位置,並界定出較薄之有效轉移薄膜層50。
而藉由控制離子佈植之能量,可準確地控制離子植入之深度,因此可準確地控制有效轉移薄膜層50之厚度至奈米等級。此外,犧牲層30之厚度也可藉由磊晶薄膜生長技術準確地控制至奈米等級。因此,可利用控制犧牲層30之厚度和植入氣體離子之能量,使有效轉移薄膜層50之厚度獲得良好之控制。舉例來說,以80KeV的離子佈植能量、植入劑量為1017
/crm2
的氫離子(H+
)植入原始基板10,而植入之離子可在原始基板10表面下約700奈米處形成一氫離子植入濃度高峰層,也就是說可控制有效轉移薄膜層50之厚度大約為700奈米。
此外,當離子穿越過犧牲層30時,由於犧牲層30可以為
非晶矽或多晶矽,因此當離子穿過犧牲層30時,由於犧牲層30亦具有類似過濾之功能,可使得離子佈植的能量均勻,而降低有效轉移薄膜層50的粗糙度。而且犧牲層30也可消除離子佈植技術植入氣體離子時的通道效應(Channeling Effect),進而使得植入之離子濃度均勻,並且均勻地植入於同一平面,使得分離後的有效轉移薄膜層具有相當均勻的平坦度及平滑的粗糙度。
此外,犧牲層30也可過濾植入之離子的雜質離子,因此可使用較簡易的離子佈植裝置,而不用使用精密且較為昂貴之離子佈植裝置,即能製造出極薄之有效轉移薄膜層50,藉此可降低可觀的製造成本。
分離有效轉移薄膜層與剩餘層S60:如第2F圖所示,藉由一輸入能量處理使離子分佈濃度高峰層40中的離子與周圍散佈之離子聚合化。由於所植入之離子為氣體離子,因此聚合化後之離子可形成氣體核種,並且可結聚其他植入氣體離子所產生之氣體,填充於氣體分子所造成之氣體核種中,進而膨脹碎裂周圍的固體結構,藉此使有效轉移薄膜層50平滑地與剩餘層60分離。
輸入能量處理係可以為施以一高頻交替電場處理或一磁場照射處理。其中高頻交替電場處理或磁場照射處理所使用之裝置係爲一微波(Microwave)產生裝置、一高周波(Radio Frequency)產生裝置或一感應耦合(Inductive Coupled)場産生裝置。此外,輸入能量處理也可以為一熱處理(Thermal treatment),而熱處理之溫度係可高於室溫並且低於1250℃。
又高頻交替電場處理或磁場照射處理所使用之一微波系統係可以為一固定頻率微波系統或一可轉變頻率微波系統,而固定頻率微波系統係可使用2.45GHz或900MHz頻率之微波,且微波系統之微波照射時間係可大於一分鐘。
如第3圖所示,薄膜製造方法S10’又可進一步包括一移除犧牲層步驟S70以及一晶圓鍵合步驟S80,其係執行於植入氣體離子步驟S50及分離有效轉移薄膜層與剩餘層步驟S60之間。
移除犧牲層S70:如第4A圖所示,可藉由一蝕刻處理、一化學溶液蝕刻處理或一離子電漿蝕刻處理…等將第2E圖中之犧牲層30移除。例如可以使用鹼性溶液或有機溶液移除犧牲層30,而鹼性溶液或有機溶液係例如氫氧化鉀(potassium hydroxide,KOH)、EDP(Ethylene Diamine Pyrocatechol,EDP)或TMAH(TetraMethy Ammonium Hydroxide,TMAH)標準蝕刻溶液…等。
晶圓鍵合S80:如第4B圖所示,可以藉由晶圓鍵合技術,例如一直接鍵合技術、一陽極鍵合技術、一低溫鍵合技術、一真空鍵合技術、或一電漿強化鍵合技術…等技術,將蝕刻停止薄膜層20與目標基板70鍵合為一體。又晶圓鍵合步驟S80可進一步包括一表面離子化處理,以加強蝕刻停止薄膜層20與目標基板70之鍵合強度。
如第4C圖所示,接著再藉由分離有效轉移薄膜層與剩餘層步驟S60使有效轉移薄膜層50平滑地與剩餘層60分離,而使得蝕刻停止薄膜層20及有效轉移薄膜層50順利地轉移至目
標基板70上。
此外,晶圓鍵合步驟S80可進一步包括一預熱步驟,藉此提高蝕刻停止薄膜層20、有效轉移薄膜層50、離子分佈濃度高峰層40及剩餘層60之溫度,用以縮短分離有效轉移薄膜層50與剩餘層60所需之時間。例如輸入能量處理為熱處理,且熱處理之溫度大於500℃時,需耗費30分鐘以上才可使有效轉移薄膜層50與剩餘層60分離,若先以300℃之溫度執行預熱步驟1小時,並使蝕刻停止薄膜層20與目標基板70鍵合,則在500℃的條件下只需10分鐘即可分離有效轉移薄膜層50及剩餘層60。
如第5圖所示,薄膜製造方法S10"又可進一步包括一晶圓鍵合步驟S80'以及一退火處理步驟S90,其中晶圓鍵合步驟S80'係執行於植入氣體離子步驟S50及分離有效轉移薄膜層與剩餘層步驟S60之間,而退火處理步驟S90則執行於分離有效轉移薄膜層與剩餘層步驟S60之後。
晶圓鍵合步驟S80':如第6A圖所示,可以藉由晶圓鍵合技術,例如直接鍵合技術、陽極鍵合技術、低溫鍵合技術、真空鍵合技術、或電漿強化鍵合技術…等技術,將犧牲層30與目標基板70鍵合為一體。又晶圓鍵合步驟S80'可進一步包括一表面離子化處理,用以加強晶圓鍵合之強度。此外,同樣地晶圓鍵合步驟S80'亦可進一步包括一預熱步驟,藉此提高犧牲層30、蝕刻停止薄膜層20、有效轉移薄膜層50、離子分佈濃度高峰層40及剩餘層60之溫度,用以縮短分離有效轉移薄膜層50與剩餘層60所需之時間。
如第6B圖所示,接著再藉由分離有效轉移薄膜層與剩餘層步驟S60使有效轉移薄膜層50平滑地與剩餘層60分離,而使得犧牲層30、蝕刻停止薄膜層20及有效轉移薄膜層50順利地轉移至目標基板70上。
退火處理S90:如第6C圖所示,為了改善犧牲層30之晶體結構,並使犧牲層30之晶體結構可與目標基板70之晶體結構相接近,因此可藉由退火處理步驟S90使犧牲層30再結晶。經過退火處理步驟S90後,被轉移至目標基板70之犧牲層30可再結晶,以形成具有較佳晶體結構之犧牲層30',並使犧牲層30'與目標基板70間晶體結構的晶格匹配度相近。
本實施例之方法係藉由薄膜生長技術準確地控制犧牲層30厚度至奈米等級,並可搭配犧牲層30之厚度以控制離子佈植之能量,使離子分佈濃度高峰層40位於較為淺層之位置,進而使得有效轉移薄膜層50之厚度為奈米等級。犧牲層30可以在執行晶圓鍵合步驟S80前,藉由化學蝕刻方式移除,或者可不移除犧牲層30,而在將犧牲層30、蝕刻停止薄膜層20及有效轉移薄膜層50轉移至目標基板70後,再藉由退火處理步驟S90使犧牲層30'之晶格匹配度與目標基板70相近。
為了方便瞭解本實施例之功效,以下將提供一些較佳之具體實施例,藉以進一步說明本實施方式的架構製作方法與特點。
利用原始矽晶圓作為原始基板10、二氧化矽層作為蝕刻停
止薄膜層20、多晶矽犧牲層作為犧牲層30、以及氫離子佈植為例,進一步詳細說明如下。如第7圖係為藉由SRIMTM
程式計算一定佈植能量與相對應之離子佈植深度分佈之關係圖,藉以估計從原始矽晶圓上所轉移下來的單晶矽薄膜層的厚度。
如第7圖所示,將氫離子佈植能量設定為160keV、佈植傾斜角為7∘,而二氧化矽層之厚度為300奈米、多晶矽犧牲層之厚度為400奈米,所以可由第7圖中得知,氫離子濃度分佈高峰值約位在730~810奈米之深度,因此可推知離子分佈濃度高峰層40所界定出之有效轉移薄膜層50大約具有30~110奈米之厚度。
在植入氫離子後,可藉由鹼性溶液或有機溶液移除多晶矽犧牲層,而鹼性溶液或有機溶液係例如氫氧化鉀(potassium hydroxide, KOH)、TMAH和EDP (EthyleneDamine Pyrocatochol, EDP)等為較常見的非等向性矽蝕刻溶液…等。而一般來說較多選用TMAH作為移除多晶矽犧牲層之蝕刻液,因為TMAH是一種無色無毒的有機溶劑。此外,TMAH也與互補式金氧半導體(Complementary Metal-Oxide-Semiconductor, CMOS)製程具有高度的相容性,且具有對二氧化矽及氮化矽有低蝕刻率之優點。
在經過TMAH溶液移除多晶矽犧牲層後,可藉由原子力顯微鏡(Atomic Force Microscope, AFM)量測得知其表面粗糙度為0.586奈米,此結果證實經過蝕刻後,並不會嚴重影響晶圓鍵合的品質。並可藉由構圓儀(ellipsometer)量測單晶矽薄膜層轉移後之厚度約為97奈米,而其中二氧化矽層之厚度約為
313奈米。
如第8圖所示,上層單晶矽薄膜層厚度約為100.6nm、而二氧化矽層則為283.8nm。如第9圖所示,可看出鍵合之界面相當平整、均勻而且沒有任合的未鍵合區域。由第8圖及第9圖中可知其與SRIMTM
所模擬出來的結果相近,這表示氫離子濃度最大處就是薄膜分離的地方。
如第10圖所示,其係用以說明第8圖中位於二氧化矽層上層的矽為<100>之單晶矽。在以多晶矽犧牲層作為犧牲層30時,多晶矽犧牲層可作為有效的離子佈植屏蔽層,可避免在離子佈植過程中,由於晶格排列而造成的離子佈植深度差異,因此可得到更平滑、低粗糙度(Ra約為1.3奈米)的劈裂面。
此外,在以浸沒式電漿離子佈植技術植入氣體離子的過程中,多晶矽犧牲層能夠有效地將植入之雜質離子阻絕於多晶矽犧牲層內,再藉由移除多晶矽犧牲層,也可將雜質離子一併過濾移除,而使雜質離子之不會進入原始基板10內,所以可以使用較簡易的離子佈植設備。
第二具體應用例為提供兩片P型<100>晶向、阻值15-20ohm-cm之矽晶圓,使其中一片矽晶圓作為原始基板10。在離子佈植之前,先在矽晶圓上以熱氧化法成長一層300奈米厚度的氧化層作為蝕刻停止薄膜層20,接者在氧化層上以液相磊晶成長技術沈積400奈米厚度之多晶矽,用以作為犧牲層30,然後施予離子佈植能量160keV、植入劑量為4×1016
ions/cm2
氫分子離子(H2 +
)之離子佈植製程。在晶圓鍵合之前,將多晶矽以TMAH化學蝕刻的方式移除,而剩下300奈米厚度的氧化層在經過氫分子離子佈植的矽晶圓上。
經過晶圓鍵合後,施以低溫退火處理,用以加強鍵能,再由900瓦的微波照射10分鐘,即可將約100奈米厚度之單晶矽及300奈米厚度的二氧化矽層轉移至另一矽晶圓上。
第三具體應用例為提供兩片P型<100>晶向、阻值為15-20ohm-cm之矽晶圓,使其中一片矽晶圓作為原始基板10。並在矽晶圓上以濕式氧化方式成長一層厚度為300奈米的二氧化矽層,作為蝕刻停止薄膜層20,然後再以低壓化學汽相沉積技術沈積一層未摻雜之多晶矽,用以作為犧牲層30並使其厚度為400奈米。將此矽晶圓施以氫氣離子佈植,其離子佈植能量為160keV、植入劑量為4×1016
ions/cm2
。在離子佈植後,以TMAH溶液移除多晶矽,然後以RCA溶液清洗表面,再以晶圓鍵合技術將矽晶圓直接與另一矽晶圓直接鍵合。並施予微波照射10分鐘,以使得約100奈米厚度之單晶矽及300nm厚度的二氧化矽層可轉移至另一矽晶圓上。
第四具體應用例為提供兩片P型<100>晶向、阻值15-20ohm-cm之矽晶圓,使其中一片矽晶圓作為原始基板10。在離子佈植之前,先在矽晶圓上以熱氧化法成長一層300奈米
厚度的氧化層,接者以液相磊晶成長技術在氧化層上沈積400奈米厚度的多晶矽作為犧牲層30。然後將此矽晶圓施以離子佈植能量為160keV、植入劑量為4×1016
ions/cm2
的氫分子離子(H2 +
)佈植製程。
在晶圓鍵合之前,將多晶矽保留不予移除。在晶圓鍵合後,再以低溫退火處理加強鍵能,再以900瓦之微波照射10分鐘,即可將約100奈米厚度之單晶矽、300奈米厚度的二氧化矽層,及400奈米厚度的多晶矽轉移至另一矽晶圓上。並可再將另一矽晶圓經過適當之高溫退火處理,使多晶矽發生再結晶現象,藉以產生更佳之單晶晶體結構,並可使多晶矽層與另一矽晶圓的晶格匹配度相近。
惟上述各實施例係用以說明本發明之特點,其目的在使熟習該技術者能瞭解本發明之內容並據以實施,而非限定本發明之專利範圍,故凡其他未脫離本發明所揭示之精神而完成之等效修飾或修改,仍應包含在以下所述之申請專利範圍中。
S10、S10'、S10"‧‧‧薄膜製造方法
S20‧‧‧提供一原始基板
S30‧‧‧形成一蝕刻停止薄膜層於原始基板上
S40‧‧‧形成至少一犧牲層於蝕刻停止薄膜層上
S50‧‧‧植入氣體離子
S60‧‧‧分離有效轉移薄膜層與剩餘層
S70‧‧‧移除犧牲層
S80、S80'‧‧‧晶圓鍵合
S90‧‧‧退火處理
10‧‧‧原始基板
20‧‧‧蝕刻停止薄膜層
30、30'‧‧‧犧牲層
40‧‧‧離子分佈濃度高峰層
50‧‧‧有效轉移薄膜層
60‧‧‧剩餘層
70‧‧‧目標基板
第1圖係為本發明之一種薄膜製造方法S10流程實施例圖一。
第2A圖至第2F圖係為第1圖之薄膜製造方法S10其製程狀態實施例圖。
第3圖係為本發明之一種薄膜製造方法S10'流程實施例圖二。
第4A圖至第4C圖係為第3圖之薄膜製造方法S10'其製程狀態實施例圖。
第5圖係為本發明之一種薄膜製造方法S10"流程實施例圖三。
第6A圖至第6C圖係為第5圖之薄膜製造方法S10"其製程狀態實施例圖。
第7圖係為離子佈植能量與離子佈植深度之關係圖。
第8圖為利用場發射掃描式電子顯微鏡所拍攝之單晶矽薄膜層之斷面圖。
第9圖係為利用穿透式電子顯微鏡所拍攝之單晶矽薄膜層之斷面圖。
第10圖係為單晶矽薄膜層之X-Ray能量散佈光譜。
S10‧‧‧薄膜製造方法
S20‧‧‧提供一原始基板
S30‧‧‧形成一蝕刻停止薄膜層於原始基板上
S40‧‧‧形成至少一犧牲層於蝕刻停止薄膜層上
S50‧‧‧植入氣體離子
S60‧‧‧分離有效轉移薄膜層與剩餘層
Claims (33)
- 一種薄膜製造方法,其包括下列步驟:提供一原始基板;形成一蝕刻停止薄膜層於該原始基板上;形成至少一犧牲層於該蝕刻停止薄膜層上;植入氣體離子,其係利用一離子佈植技術,由該犧牲層植入氣體離子並穿越該蝕刻停止薄膜層,並在該原始基板內形成一離子分佈濃度高峰層以界定出一有效轉移薄膜層及一剩餘層;移除犧牲層;以及分離該有效轉移薄膜層與該剩餘層,其係藉由一輸入能量處理使植入之離子聚合化而使其分離之。
- 如申請專利範圍第1項所述之方法,其中該原始基板之材質係為一第四族材料。
- 如申請專利範圍第1項所述之方法,其中該原始基板係為一矽基板、一鍺基板、或一碳化矽基板。
- 如申請專利範圍第1項所述之方法,其中該原始基板之材質係為三五族材料。
- 如申請專利範圍第1項所述之方法,其中該原始基板係為一砷化鎵基板、一磷化銦基板、一磷化鎵基板、一氮化鋁基板或一氮化鎵基板。
- 如申請專利範圍第1項所述之方法,其中該原始基板之材質係為二六族材料。
- 如申請專利範圍第1項所述之方法,其中該原始基板係為 一硫化物基板。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係藉由一化學溶液蝕刻處理移除。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係藉由一化學溶液蝕刻處理移除。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係藉由一離子電漿蝕刻處理移除。
- 如申請專利範圍第1項所述之方法,其中該蝕刻停止薄膜層係為一絕緣層。
- 如申請專利範圍第1項所述之方法,其中該蝕刻停止薄膜層之材質係為氧化物材質。
- 如申請專利範圍第1項所述之方法,其中該蝕刻停止薄膜層之材質係為氮化物材質。
- 如申請專利範圍第1項所述之方法,其中該蝕刻停止薄膜層之材質係為碳基鑽石材質。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係利用一化學氣相沉積技術、一物理氣相沉積技術、一分子束磊晶成長技術、一液相磊晶成長技術或一氣相磊晶成長技術所形成。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係為一非晶矽、一多晶矽或一單晶矽。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係為氧化矽層或二氧化矽層。
- 如申請專利範圍第1項所述之方法,其中該犧牲層為二層 以上時,每一該犧牲層之組成元素係為相同或不同。
- 如申請專利範圍第1項所述之方法,其進一步包括一晶圓鍵合(Wafer Bonding)步驟,其係將該蝕刻停止薄膜層與一目標基板鍵合。
- 如申請專利範圍第19項所述之方法,其中該晶圓鍵合步驟進一步包括一表面離子化處理。
- 如申請專利範圍第19項所述之方法,其中該晶圓鍵合步驟進一步包括一預熱步驟。
- 如申請專利範圍第1項所述之方法,其中該離子植入技術係為一浸沒式電漿離子佈植技術(plasma ion implantation immersion technology)或一離子浴(Ion Shower)摻雜技術。
- 如申請專利範圍第1項所述之方法,其中該離子植入技術所植入之離子係為一氫離子(H+ )。
- 如申請專利範圍第1項所述之方法,其中該離子植入技術所植入之離子係為一分子離子(Molecular Ions)。
- 如申請專利範圍第24項所述之方法,其中該分子離子係包括一氫分子離子(H2 + )。
- 如申請專利範圍第1項所述之方法,其中該輸入能量處理係為施以一高頻交替電場處理或一磁場照射處理。
- 如申請專利範圍第26項所述之方法,其中該高頻交替電場處理或該磁場照射處理所使用之裝置係為一微波(Microwave)產生裝置、一高周波(Radio Frequency)產生裝置或一感應耦合(Inductive Coupled)場產生裝置。
- 如申請專利範圍第27項所述之方法,其中該高頻交替電場 處理或該磁場照射處理所使用之一微波系統係為一固定頻率微波系統或一可轉變頻率微波系統,該固定頻率微波系統係使用2.45GHz或900MHz頻率之微波。
- 如申請專利範圍第28項所述之方法,其中該微波系統之微波照射時間係大於一分鐘。
- 如申請專利範圍第1項所述之方法,其中該輸入能量處理係為一熱處理(Thermal treatment)。
- 如申請專利範圍第30項所述之方法,其中該熱處理之溫度係高於室溫且低於1250℃。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係用以過濾該離子佈植技術所植入氣體離子中之雜質離子。
- 如申請專利範圍第1項所述之方法,其中該犧牲層係用以消除該離子佈植技術植入氣體離子時的通道效應(Channeling Effect)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97121038A TWI469252B (zh) | 2007-07-20 | 2008-06-06 | 薄膜製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96126476 | 2007-07-20 | ||
TW97121038A TWI469252B (zh) | 2007-07-20 | 2008-06-06 | 薄膜製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200905792A TW200905792A (en) | 2009-02-01 |
TWI469252B true TWI469252B (zh) | 2015-01-11 |
Family
ID=44722860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97121038A TWI469252B (zh) | 2007-07-20 | 2008-06-06 | 薄膜製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI469252B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8778717B2 (en) | 2010-03-17 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Local oxidation of silicon processes with reduced lateral oxidation |
JP2015156418A (ja) * | 2014-02-20 | 2015-08-27 | 株式会社ニューフレアテクノロジー | 気相成長方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
US6486008B1 (en) * | 2000-02-25 | 2002-11-26 | John Wolf International, Inc. | Manufacturing method of a thin film on a substrate |
US20040137698A1 (en) * | 2002-08-29 | 2004-07-15 | Gianni Taraschi | Fabrication system and method for monocrystaline semiconductor on a substrate |
US20050205930A1 (en) * | 2004-03-16 | 2005-09-22 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
CN1765014A (zh) * | 2003-02-18 | 2006-04-26 | 康宁股份有限公司 | 基于玻璃的soi结构 |
-
2008
- 2008-06-06 TW TW97121038A patent/TWI469252B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
US6486008B1 (en) * | 2000-02-25 | 2002-11-26 | John Wolf International, Inc. | Manufacturing method of a thin film on a substrate |
US20040137698A1 (en) * | 2002-08-29 | 2004-07-15 | Gianni Taraschi | Fabrication system and method for monocrystaline semiconductor on a substrate |
CN1765014A (zh) * | 2003-02-18 | 2006-04-26 | 康宁股份有限公司 | 基于玻璃的soi结构 |
US20050205930A1 (en) * | 2004-03-16 | 2005-09-22 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
Non-Patent Citations (1)
Title |
---|
HongXiao"半導體製程技術導論",台灣培生教育出版股份有限公司,民國96年2月 * |
Also Published As
Publication number | Publication date |
---|---|
TW200905792A (en) | 2009-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5452590B2 (ja) | 薄膜製造方法 | |
US6054363A (en) | Method of manufacturing semiconductor article | |
EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
US5966620A (en) | Process for producing semiconductor article | |
US6221738B1 (en) | Substrate and production method thereof | |
JP3257624B2 (ja) | 半導体部材の製造方法 | |
CA2220600C (en) | Method of manufacturing semiconductor article | |
US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
US7067430B2 (en) | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction | |
TW201705382A (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
CN101620983B (zh) | 薄膜制造方法 | |
TWI469252B (zh) | 薄膜製造方法 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JP3293767B2 (ja) | 半導体部材の製造方法 | |
US20140319612A1 (en) | Semiconductor-on-insulator structure and process for producing same | |
KR20160013037A (ko) | 접합 웨이퍼의 제조방법 | |
CN106449369B (zh) | 绝缘体上半导体结构以及制备方法 | |
JP2002118242A (ja) | 半導体部材の製造方法 | |
TW202036657A (zh) | 一種在基板上製作薄膜方法 | |
CN112262455A (zh) | 贴合soi晶圆的制造方法及贴合soi晶圆 | |
JPH10326882A (ja) | 半導体基板及びその作製方法 | |
JP3293766B2 (ja) | 半導体部材の製造方法 | |
JP2001291851A (ja) | 半導体部材の製造方法 | |
CN115863400A (zh) | 一种高导热GaN基HEMT器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |