JP2003218121A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003218121A
JP2003218121A JP2002011159A JP2002011159A JP2003218121A JP 2003218121 A JP2003218121 A JP 2003218121A JP 2002011159 A JP2002011159 A JP 2002011159A JP 2002011159 A JP2002011159 A JP 2002011159A JP 2003218121 A JP2003218121 A JP 2003218121A
Authority
JP
Japan
Prior art keywords
hydrogen
substrate
manufacturing
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002011159A
Other languages
English (en)
Inventor
Hiroaki Matsuo
浩昭 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002011159A priority Critical patent/JP2003218121A/ja
Publication of JP2003218121A publication Critical patent/JP2003218121A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】予め半導体基板に形成された半導体素子の特性
の変動を抑制しつつ、半導体基板の欠陥に十分に水素を
供給することができ、半導体素子の特性の向上を図るこ
とができる半導体装置の製造方法を提供する。 【解決手段】ガス導入系3を動作させて、例えば、水素
含有ガスとして水素ガスを所定量チャンバ1内に導入す
る。導入された水素ガスの一部は、加熱された熱触媒体
5による触媒作用を伴った接触分解反応により、水素ラ
ジカルや水素イオンといった活性化した水素を生じ、当
該活性化した水素が基板10の表面に到達して、基板1
0の絶縁膜との界面に存在するダングリングボンドを終
端させることで、界面準位を低減させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、半導体基
板に水素を供給して、半導体基板の欠陥に水素を捕獲さ
せる水素化処理工程を有する半導体装置の製造方法に関
する。
【0002】
【従来の技術】固体撮像装置や液晶表示装置等の半導体
装置の製造過程において、イオン注入工程や配線形成工
程、およびコンタクト形成工程時に半導体基板の受ける
ダメージにより、半導体基板における単結晶シリコン、
多結晶シリコン、あるいは非晶質シリコン等のシリコン
活性層と絶縁膜との界面や、当該シリコン活性層中に、
欠陥(シリコンダングリングボンド)や再結合中心を生
じ、このシリコン活性層に形成される素子の特性の劣化
や変動を生じさせてしまう。
【0003】従って、シリコン活性層と絶縁膜との界面
におけるシリコンダングリングボンドに水素を供給し
て、シリコンダングリングボンドを低減させる水素化処
理が、固体撮像装置や液晶表示装置等の半導体装置の製
造工程において一般に行われている。
【0004】これらの水素化処理としては従来各種のも
のが存在し、例えば、水素アニール処理、水蒸気アニー
ル処理、水素イオン注入処理、水素プラズマ処理、プラ
ズマ窒化膜からの水素拡散処理等が存在する。
【0005】水素アニール処理は、半導体基板を水素ガ
スあるいは水素と窒素との混合ガスの雰囲気下において
熱処理を行うことで、水素をシリコン活性層へ拡散する
ことにより水素化処理を行う方法である。
【0006】水蒸気アニール処理は、高温の水蒸気雰囲
気中に、所定の温度に加熱した半導体基板をさらすこと
により、水蒸気に含まれる水素をシリコン活性層へ供給
することにより水素化処理を行う方法である。
【0007】水素イオン注入処理は、シリコン活性層と
絶縁膜との界面におけるシリコンダングリングボンドへ
水素が導入されるようなイオンエネルギー等の条件に設
定して、水素イオンをイオン注入法により注入した後、
アニール処理を施すことにより水素化処理を行う方法で
ある。
【0008】水素プラズマ処理は、シリコン活性層を有
する半導体基板と対向電極との間に高周波電圧を印加し
てプラズマ放電を生じさせ、このプラズマのエネルギー
により、導入した水素ガスを分解して活性化した水素イ
オンや水素ラジカル等を発生させ、このような活性化し
た水素をシリコン活性層へ供給することにより水素化処
理を行う方法である。
【0009】プラズマ窒化膜からの水素拡散処理は、素
子が形成された半導体基板の全面に、プラズマCVD
(Chemical Vapor Deposition)法により窒化シリコン膜
からなるパッシベーション膜を形成し、アニール処理を
行うことにより、窒化シリコン膜中に含まれる水素をシ
リコン活性層へ拡散させることにより水素化処理を行う
方法である。
【0010】
【発明が解決しようとする課題】しかしながら、水素ア
ニール処理や水蒸気アニール処理においては、いずれも
800℃以上の高温の熱処理を要することから、このと
き、予め作製したシリコン活性層における不純物の分布
が崩れて再分布が生じ、トランジスタ特性の変動を生じ
させてしまうという問題がある。
【0011】水素イオン注入処理では、シリコン活性層
と絶縁膜との界面におけるシリコンダングリングボンド
へ水素が導入されるようなイオンエネルギー等の条件に
設定する必要があり、このような深さ方向への制御は難
しく、また、装置コストがかかるという問題がある。
【0012】水素プラズマ処理では、半導体基板の上方
でプラズマ放電を生じさせる必要があることから、この
ときに発生したプラズマによってシリコン活性層へダメ
ージを与えてしまい、この結果、シリコン活性層に形成
されたトランジスタのしきい値電圧がシフトしてしまう
等の問題がある。
【0013】プラズマ窒化膜からの水素拡散法では、当
該プラズマCVD法により形成した窒化膜は、パッシベ
ーション膜をも兼用することから、パッシベーション用
途としての膜質の確保と、水素化処理のための窒化膜中
に含有させる十分な水素量の確保との両立が困難である
という問題がある。
【0014】以上のように、従来行われている水素化処
理では、何らかの欠点を有しており、今後の固体撮像装
置や液晶表示装置等の半導体装置のさらなる高性能化の
ためには、水素化処理において、既に形成されたトラン
ジスタ等の半導体素子の特性を劣化させずに、低温で基
板に十分に水素を供給することができる水素化処理が望
まれている。
【0015】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、予め半導体基板に形成された半導
体素子の特性の変動を抑制しつつ、半導体基板の欠陥に
十分に水素を供給することができ、半導体素子の特性の
向上を図ることができる半導体装置の製造方法を提供す
ることにある。
【0016】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、半導体素子が形
成された半導体基板に水素を供給して、前記半導体基板
の欠陥に当該水素を捕獲させる水素化処理工程を有する
半導体装置の製造方法であって、前記水素化処理工程に
おいて、水素を含むガスを加熱された触媒体に吹きつけ
て分解させて活性化した水素を生じさせ、当該活性化し
た水素を前記半導体基板に供給することを特徴とする。
【0017】前記活性化した水素を前記半導体基板に供
給する工程の後に、前記半導体基板上に水素の拡散を抑
止し得る保護膜を形成する工程と、前記半導体基板中の
欠陥への前記供給した水素の捕獲を促進し得る温度で熱
処理を行う工程とを有する。
【0018】前記保護膜を形成する工程において、前記
水素の拡散を抑止し、かつ、前記基板の欠陥に捕獲させ
る水素を含有する前記保護膜を形成する。
【0019】前記保護膜を形成する工程において、水素
を含有する窒化シリコン膜を形成する。
【0020】前記半導体基板には、所定の分布で導電性
不純物が導入されており、前記熱処理を行う工程におい
て、前記導入された導電性不純物の拡散を抑止し得る温
度で熱処理を行う。
【0021】前記水素化処理工程の前に、前記半導体素
子に接続する配線層を形成する工程をさらに有する。
【0022】上記の本発明の半導体装置の製造方法によ
れば、導入された水素ガスを含むガスは、加熱された触
媒体による触媒作用を伴った接触分解反応により、水素
ラジカルや水素イオンといった活性化した水素を生じ、
当該活性化した水素が半導体基板へ供給されて、半導体
基板の欠陥に捕獲させることで、界面準位が低減され
る。
【0023】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。
【0024】第1実施形態 本実施形態に係る半導体装置の製造方法では、触媒CV
D(Chemical Vapor Deposition)装置を利用して水素化
処理を行う。ここで、触媒CVDは、融点未満に加熱さ
れた熱触媒体による触媒作用を伴った接触分解反応によ
り、原料ガスの少なくとも一部を活性化させて、これら
の活性化された堆積種を加熱された基板上に堆積させて
成膜する方法である。通常、触媒CVD装置では、この
ような熱触媒体に原料ガスを導入して、活性化させるこ
とで堆積温度の低温化や堆積膜の高品質化等を図るもの
であるが、本実施形態では、この原理を応用して成膜に
使用するのではなく、水素化処理に使用する。
【0025】図1は、本実施形態に係る半導体装置の製
造方法における、水素化処理に使用する装置の一例を示
す概略構成図である。本実施形態において水素化処理を
行う図1に示す装置は、上述したように、通常、触媒C
VD法により利用されるものである。
【0026】図1に示す装置は、真空容器としてのチャ
ンバ1と、チャンバ1内の所定位置に基板10を配置す
るためのサセプタ2と、水素を含むガス(水素含有ガ
ス)をチャンバ1内に導入するガス導入系3と、基板1
0の表面に臨むようなチャンバ内の位置に設けられた熱
触媒体5と、熱触媒体5を所定温度に加熱する加熱手段
5aとを備えている。なお、一例として、チャンバ1内
に一つの基板10が配設されたシングルウェーハ方式の
装置について説明するが、バッチ方式の装置であっても
よい。
【0027】チャンバ1は、排気系1aを備えた気密な
中空容器から構成されており、その形状は問わない。本
実施形態における排気系1aは、チャンバ1に接続され
た排気用導管に連結された図示しないターボ分子ポンプ
等を備えている。この排気系1aによって、チャンバ1
内を10-6Pa程度の圧力まで下げられるように構成さ
れている。
【0028】サセプタ2は、チャンバ1の下部位置に配
設されており、上面2aが平面に形成され、この上面2
aに基板10を載置するよう構成されている。サセプタ
2には、基板10を所定温度に加熱するためのヒータ2
bとヒータ電源2cが内蔵されている。
【0029】ガス導入系3は、真空容器としてのチャン
バ1内にキャリアガスおよび原料ガスを導入するために
用いられるものであり、所定のガスをチャンバ1に導く
図示しない配管と、当該配管に設けたバルブおよびマス
フローコントローラ等の流量調節器とを備えている。本
実施形態では、当該ガス導入系により水素ガスあるいは
アンモニアガス等の水素含有ガスを導入する。
【0030】サセプタ2に対向したチャンバ1内の位置
には、円盤状のガスシャワーヘッド3aが配設されてい
る。ガスシャワーヘッド3aは、内部が中空であり、前
面に多数のガス吹き出し孔を有している。そして、ガス
を導入する配管の先端は、ガスシャワーヘッド3aに接
続され、多数のガス吹き出し孔から基板10へ向けてガ
スを吹き出せるように構成されている。ガス導入系3に
よって、基板10に水素化処理を施すために導入される
水素含有ガスは、熱触媒体5の近傍を通過して基板10
に到達するようになっている。
【0031】チャンバ1内には、熱触媒体5が配設され
ている。この熱触媒体5は、水素化処理用の水素含有ガ
スに分解等の反応を生じさせて水素化処理を行うために
使用されるものである。すなわち、ガス導入系3によっ
て導入された水素含有ガスが熱触媒体5に接触すると、
所定温度に加熱された熱触媒体5による触媒作用を伴っ
た接触分解反応により、水素含有ガスに分解等の反応が
生じて、水素ラジカルあるいは水素イオン(以下、水素
ラジカルあるいは水素イオンを活性化した水素と称す
る)を発生させて、当該活性化した水素により水素化処
理が行われる。
【0032】本実施形態における熱触媒体5は、例え
ば、直径0.5mm程度のワイヤをコイル状にして構成
されている。本実施形態におけるワイヤの素材として
は、タングステンやパラジウム、白金、タンタルあるい
はモリブデンが用いられる。
【0033】なお、熱触媒体5は、上記のようにコイル
状に形成したものに限らず、網目状、ワイヤを矩形ジグ
ザグにして、複数の平行列を形成した構成、コイル状の
ワイヤを円形に一周巻いて形成した構成、コイル状の熱
触媒体5を二重あるいはそれ以上に巻いた構成、コイル
状のワイヤを複数列並行に併設した構成等としてもよ
い。また、熱触媒体5は、チャンバ1内に複数個配設さ
れていてもよい。
【0034】熱触媒体5は、チャンバ1の外部で加熱手
段5aと接続されている。加熱手段5aは、熱触媒体5
を通電して加熱する通電加熱用電源であり、この通電加
熱用電源は、直流(DC)あるいは交流(AC)、また
は直流に交流を重畳させた電源により構成されている。
このような加熱手段5aにより、熱触媒体5は、800
℃〜1700℃(熱触媒体の融点以下に設定)に加熱さ
れるようになっている。
【0035】上記の装置を用いた水素化処理は、まず、
図示しないゲートバルブを通してチャンバ1内に基板1
0を搬入し、サセプタ2に載置する。次いで、排気系1
aを動作させてチャンバ1内を所定圧力、例えば0.1
〜1.0Pa程度まで排気するとともに、サセプタ2に
内蔵されたヒータ2aを動作させて基板10を所定温度
まで加熱する。このときの基板10の加熱温度は、例え
ば、100℃〜400℃程度の範囲で設定し、400℃
を越えないようにする。また、加熱手段5aにより、熱
触媒体5を800℃〜1700℃程度に加熱しておく。
【0036】そして、ガス導入系3を動作させて、例え
ば、水素含有ガスとして水素ガスを150SCCM程
度、チャンバ1内に導入する。導入された水素ガスの一
部は、加熱された熱触媒体5による触媒作用を伴った接
触分解反応により、水素ラジカルや水素イオンといった
活性化した水素を生じ、当該活性化した水素が基板10
の表面に到達して、基板10のダングリングボンドを終
端させることで、界面準位を低減させることができる。
【0037】次に、上記の装置を用いた水素化処理を半
導体装置の製造方法に適用する一例について説明する。
図2は、本実施形態に係る半導体装置の製造方法におい
て、水素化処理を行う工程を説明するための工程図であ
る。
【0038】まず、図2(a)に示すように、半導体基
板10にトランジスタ等の各種の半導体素子を形成す
る。当該半導体素子の形成工程では、通常、シリコン等
の活性層にイオン注入を行う工程や、ゲート絶縁膜およ
びゲート電極の形成工程等がある。なお、この半導体素
子の形成工程には特に限定はなく、公知のプロセスを用
いた種々のものが挙げられる。
【0039】次に、図2(b)に示すように、図示しな
い各種の半導体素子を形成した半導体基板10上に、例
えば、酸化シリコン等からなる層間絶縁膜20を形成す
る。
【0040】次に、図2(c)に示すように、当該層間
絶縁膜20にコンタクトホールを形成し、当該コンタク
トホールを介して半導体基板10に形成された図示しな
い半導体素子に接続する例えばアルミニウム等からなる
配線層30を形成する。ここで、例えば、アルミニウム
等の配線層30を形成した後には、アルミニウムの融点
を考慮して、400℃以上の熱処理工程を行わないよう
にするのが通常である。
【0041】本実施形態では、水素化処理において40
0℃以上の基板10の加熱を要しないことから、例え
ば、最終配線形成後において水素化処理を行うことがで
きる。従って、図1では一層配線を例示しているが、配
線層30を最終配線とした場合に、当該配線層30を形
成した後に、図1に示した装置へ搬入して水素化処理を
行う。
【0042】そして、水素化処理後、図2(d)に示す
ように、例えば、プラズマCVD法により、水素の拡散
係数が酸化シリコン膜よりも小さい物質からなる窒化シ
リコン膜を堆積させることでパッシベーション膜40を
形成する。パッシベーション膜40を形成するのは、例
えば配線層30を構成するアルミニウム等の金属は外部
の水分によって腐食することから、これらの水分から保
護すること、先の触媒を用いた水素化処理によって基板
10に供給された活性化水素を基板10の外部へ拡散し
ないようにすること、後述するアニール処理によって当
該窒化シリコン膜からなるパッシベーション膜40に含
まれる水素をさらに基板10へ供給すること等の理由か
らである。
【0043】次に、先の水素化処理において供給された
活性化した水素の基板10のシリコンダングリングボン
ドへの終端化を促進し、かつ、パッシベーション膜40
に含まれる水素を基板10へ拡散するため、例えば、4
00℃程度の熱処理を行う。なお、この場合において
も、熱処理温度は、例えば、100℃〜400℃程度に
設定し、400℃を越えないようにすることが好まし
い。以上のようにして、半導体装置の製造工程におい
て、水素化処理が行われる。
【0044】上記の本実施形態に係る半導体装置の製造
方法によれば、基板10の加熱は100℃〜400℃程
度に抑えられることから、基板10にドープされた不純
物の再分布を抑制してトランジスタ等の半導体素子の特
性変動を起こすことなく、シリコン活性層と絶縁膜との
界面におけるシリコンダングリングボンドに水素を供給
して、シリコンダングリングボンドを低減させることが
でき、界面準位を低減させることができる。
【0045】また、水素のシリコンダングリングボンド
の終端化の反応は、熱処理によって水素を基板10まで
供給することによって行われるが、同時に既にシリコン
ダングリングボンドを終端している水素の脱離を伴う可
能性もある。本実施形態では、基板10の加熱を100
℃〜400℃程度の低温で水素化処理を行うことができ
ることから、既に基板10に供給された水素のシリコン
ダングリングボンドへの結合状態を維持したまま、新た
に触媒反応により十分活性なエネルギーをもった水素を
基板10へ供給することができ、さらなるシリコンダン
グリングボンドの終端化に寄与することができることか
ら、従来プロセス以上に基板10の界面準位の低減や、
結晶性の改善を図ることができる。
【0046】また、従来、水素化処理に高温を要する場
合には配線層の形成前に水素化処理を行っていたが、本
実施形態においては水素化処理において、基板10の加
熱は100℃〜400℃程度に抑えられることから、配
線層30の形成後に水素化処理を行うことができ、コン
タクト形成工程や、配線加工工程におけるエッチング等
によるダメージに起因する素子特性の劣化等をも回復す
ることができる。なお、プロセスにおけるダメージを回
復させるには、極力プロセスの後半、すなわち、本実施
形態で説明したように、配線層30の形成後に水素化処
理を施すことが好ましいが、これに限られるものでな
く、配線層30の形成前に水素化処理を行ってもよい。
【0047】また、従来の水素化処理と異なりプラズマ
を使用することもないため、プラズマによる基板10へ
のダメージによって、トランジスタ等のしきい値電圧が
シフトしてしまう等の特性変動の問題もない。
【0048】また、水素化処理後に、比較的水素の拡散
係数の小さいパッシベーション膜40を形成し、その
後、400℃以下の熱処理を行うことで、既に供給した
活性化した水素によるシリコンダングリングボンドの終
端化を促進するとともに、従来と同様のパッシベーショ
ン膜40に含まれる水素をも基板10へ供給することが
できることから、さらなる基板10の界面準位の低減
や、結晶性の改善を図ることができる。なお、この場合
においても、加熱温度は400℃以下に抑えることがで
きることから、基板10に導入された不純物の再分布と
いった問題もない。
【0049】また、水素化処理は主に熱触媒体5による
接触分解反応で生じた活性化した水素により行うため、
当該プラズマCVD法により形成した窒化シリコン膜か
らなるパッシベーション膜40の形成においては、パッ
シベーション用途としての膜質を確保するような条件で
形成することができる。
【0050】以上のように、本実施形態に係る半導体装
置の製造方法では、従来例における水素化処理のそれぞ
れの欠点が解消され、予め半導体基板に形成された半導
体素子の特性の変動を抑制しつつ、半導体基板の欠陥に
十分に水素を供給することができることから、半導体素
子の特性の向上を図ることができる。
【0051】第2実施形態 本実施形態に係る半導体装置の製造方法は、第1実施形
態で説明した触媒CVD装置を利用した水素化処理を、
固体撮像装置の製造方法に適用するものである。従っ
て、第1実施形態で説明した水素化処理については、本
実施形態についても同様である。
【0052】本実施形態に係る水素化処理を適用した固
体撮像装置の製造方法について、図3〜図7を参照して
説明する。なお、各図において、(a)は固体撮像装置
の撮像部(画素部)における形成工程を示す断面図であ
り、(b)は撮像部を駆動する周辺回路部の形成工程を
示す断面図である。
【0053】まず、図3に示す構造に到るまでの製造工
程について説明する。既知の方法に従って、シリコン基
板10の周辺回路部における所定箇所に素子分離絶縁膜
11を形成した後、シリコン基板10内の各種不純物領
域の形成を行う。すなわち、撮像部において、p型のシ
リコン基板またはシリコン基板に形成されたp型ウェル
(以下、基板という)10に、それぞれ所定条件でイオ
ン注入することにより、図示しないチャネルストッパを
形成し、電荷転送部13、13’を形成し、図示しない
読み出しゲート部を形成する。続いて、各種不純物領域
を形成した基板10上に、熱酸化法またはCVD法によ
り、酸化シリコン膜などを堆積させ、絶縁膜14を形成
する。続いて、撮像部における絶縁膜14上に、CVD
法により、不純物が添加されて導電率を高めたポリシリ
コンを堆積させ、当該ポリシリコンをパターニングして
転送電極16を形成し、転送電極16を被覆して絶縁膜
14を形成する。なお、図3(b)に示すように、撮像
部16に形成された転送電極16は、周辺回路部にまで
延伸して形成される。続いて、撮像部において、転送電
極16をマスクとして、n型不純物を所定条件でイオン
注入して受光部12を形成する。さらに、撮像部におい
て、転送電極16を被覆するように、絶縁膜14上にタ
ングステン(W)などの高融点金属膜をCVD法により
堆積させ、当該高融点金属膜を受光部12の上方で開口
部17aを有するようにパターニングして遮光膜17を
形成する。以上で図3に示す構造が形成される。
【0054】次に、図4に示すように、撮像部および周
辺回路部の全面に、CVD法により、BPSG膜を堆積
させリフロー処理を行うことにより、表面が平坦化され
た層間絶縁膜20を形成する。
【0055】次に、図5に示すように、周辺回路部にお
いて、転送電極16等が形成された箇所に、コンタクト
ホールCHを形成する。続いて、各コンタクトホールC
H内および層間絶縁膜20上に、スパッタリング法によ
りアルミニウムを堆積した後にパターニングして、周辺
回路部において、転送電極16に接続する配線層30を
形成する。
【0056】以上のように、配線層30までを形成した
後に、第1実施形態と同様に、図1に示した装置へ搬入
して水素化処理を行う。すなわち、加熱された熱触媒体
5による触媒作用を伴った接触分解反応により、水素ラ
ジカルや水素イオンといった活性化した水素を発生さ
せ、当該活性化した水素を基板表面に供給して、基板1
0の絶縁膜との界面に存在するダングリングボンドを終
端させることで、界面準位を低減させる。以上のように
して、水素化処理が行われる。
【0057】次に、図6に示すように、撮像部および周
辺回路部における層間絶縁膜20および配線層30上
に、プラズマCVD法により窒化シリコンを500nm
〜1μm程度堆積させてパッシベーション膜40を形成
する。続いて、例えば、温度が350℃〜400℃で、
時間が30分〜60分程度、アニールを行う。なお、こ
の場合においても、熱処理温度は、400℃を越えない
ようにすることが好ましい。これにより、第1実施形態
と同様、先の水素化処理において供給された活性化した
水素による基板10のシリコンダングリングボンドの終
端化を促進し、かつ、パッシベーション膜40に含まれ
る水素を基板10へ拡散させることで、受光部12や転
送電極16における基板10と絶縁膜14との界面に存
在するダングリングボンドを消滅させることにより、基
板10と絶縁膜14との界面準位を低減させる。なお、
このときのアニール処理は、いわゆるシンターアニール
処理を兼ねており、従って、各配線層30と転送電極1
6との接続部が合金化される。
【0058】次に、図7に示すように、撮像部における
パッシベーション膜40上に、例えば、染色法等により
オンチップカラーフィルタ51を形成し、撮像部および
周辺回路部の全面に、ネガ型感光性樹脂などの光透過性
樹脂からなるレンズ材52aを形成し、所定の曲率を有
するレンズ形状のレジストパターンをマスクとしたエッ
チングにより、レンズ材52aを加工してオンチップレ
ンズ52を形成することで、固体撮像装置が製造され
る。
【0059】上記の本実施形態に係る固体撮像装置の製
造方法によっても、第1実施形態と同様の効果を奏する
ことができ、従って、受光部12や垂直転送部を構成す
る転送電極16における基板10と絶縁膜14との界面
に存在するダングリングボンドを消滅させ、基板10と
絶縁膜14との界面準位を有効に低減させることができ
る。従って、暗電流が低減され、光電変換効率が向上し
た固体撮像装置を製造することができる。
【0060】第3実施形態 本実施形態に係る半導体装置の製造方法は、第1実施形
態で説明した触媒CVD装置を利用した水素化処理を、
液晶表示装置の製造方法に適用するものである。従っ
て、第1実施形態で説明した水素化処理については、本
実施形態についても同様である。
【0061】本実施形態に係る水素化処理を適用した液
晶表示装置の製造方法について、図8〜図10を参照し
て説明する。なお、各図は、液晶表示装置の表示部(画
素部)における形成工程を示す断面図である。
【0062】まず、図8(a)に示すように、画素部に
おける例えば石英ガラスまたは無アルカリガラス等の透
明な絶縁体からなる基板10上に、導電性遮光膜101
を形成した後、基板表面全体に、例えば、酸化シリコン
膜等からなる絶縁膜102を形成する。続いて、絶縁膜
102上に、例えば、ポリシリコン膜またはアモルファ
スシリコン膜を形成した後、所定の形状にパターニング
して、画素部における導電性遮光膜101上方の絶縁膜
102上に活性層103を形成する。続いて、画素部に
おける活性層103を被覆するように、例えば、熱酸化
法により、酸化シリコン等からなるゲート絶縁膜104
を形成する。
【0063】次に、図8(b)に示すように、基板表面
全体に、例えば不純物が導入された導電性を有するポリ
シリコン膜を堆積する。そして、この導電性を有するポ
リシリコン膜を所定の形状にパターニングして、画素部
のゲート絶縁膜104を横切る画素トランジスタのゲー
ト線105aを形成するとともに、図示しない蓄積容量
部を構成する電極となるシリコン電極105bを形成す
る。こうして、画素部の活性層103上に、ゲート絶縁
膜104を介してゲート線105aが設けられたTFT
よりなる画素トランジスタ100が形成される。
【0064】次に、図8(c)に示すように、基板表面
全体に、例えば、PSG膜等からなる第1の層間絶縁膜
21を堆積した後、この第1の層間絶縁膜21およびゲ
ート絶縁膜104を選択的にエッチング除去する。こう
して、画素トランジスタ100のソース側の活性層10
3を露出させるコンタクトホールを形成する。続いて、
基板全面における第1の層間絶縁膜21上に、アルミニ
ウム等の金属膜を堆積させた後、所定の形状にパターニ
ングする。こうして、画素部において、画素トランジス
タ100のソース側の活性層103にコンタクトホール
を介して接続する配線層(データ線)31を形成する。
【0065】次に、図9(d)に示すように、基板表面
全体に、例えば、CVD法により、PSG膜等からなる
第2の層間絶縁膜22を形成する。
【0066】以上のように、配線層31および第2の層
間絶縁膜22までを形成した後に、第1実施形態と同様
に、図1に示した装置へ搬入して水素化処理を行う。す
なわち、加熱された熱触媒体5による触媒作用を伴った
接触分解反応により、水素ラジカルや水素イオンといっ
た活性化した水素を発生させ、当該活性化した水素を活
性層103に供給して、活性層103とゲート絶縁膜1
04との界面に存在するダングリングボンドを終端させ
ることで、界面準位を低減させる。以上のようにして、
水素化処理が行われる。なお、当該水素化処理工程は、
図8(c)に示す配線層31の形成後、図9(d)に示
す第2の層間絶縁膜の前に行ってもよい。
【0067】次に、図9(e)に示すように、基板表面
全体に、例えば、プラズマCVD法により窒化シリコン
膜を例えば200nm程度堆積させてパッシベーション
膜41を形成する。続いて、例えば、温度が350℃〜
400℃で、時間が30分〜60分程度、アニールを行
う。なお、この場合においても、熱処理温度は、400
℃を越えないようにすることが好ましい。これにより、
第1実施形態と同様、先の水素化処理において供給され
た活性化した水素による活性層103のシリコンダング
リングボンドの終端化を促進し、かつ、パッシベーショ
ン膜41に含まれる水素を活性層103へ拡散させるこ
とで、活性層103とゲート絶縁膜104との界面に存
在するダングリングボンドを消滅させることにより、活
性層103とゲート絶縁膜104との界面準位を低減さ
せ、活性層103におけるキャリア移動度を向上させる
ことができる。
【0068】次に、図9(f)に示すように、基板全面
にTi等の遮光材料を堆積した後、図示しない所定の形
状にパターニングしたレジスト膜をマスクとしてパター
ニングすることで、画素部の画素トランジスタ100や
ゲート線105aを被覆するブラックマトリックスを構
成する遮光膜61を形成する。
【0069】次に、図10(g)に示すように、基板表
面全体に、例えば、酸化シリコン等からなる絶縁膜を堆
積した後、この絶縁膜表面を平坦化して、平坦化膜62
を形成する。続いて、この平坦化膜62に、図示しない
領域において遮光膜61上にコンタクトホールを形成し
た後、当該コンタクトホールにより遮光膜61と電気的
に接続される例えばITO膜からなる透明な画素電極6
3をマトリックス状にパターニング形成する。
【0070】次に、基板10をダイシングした後、更に
一連の組み立て作業を行う。すなわち、図10(h)に
示すように、対向電位をとるための例えばITOからな
る透明な対向電極65が表面に形成された、例えば、無
アルカリガラス基板あるいは石英基板からなる透明な対
向基板64を、基板10の画素トランジスタ100等が
形成された面に対向させてシールする。続いて、基板1
0上の平坦化膜62および画素電極63と、対向基板6
4の対向電極65との間に液晶を注入した後、封止し
て、液晶層66を形成することで、液晶表示装置が作製
される。
【0071】上記の本実施形態に係る液晶表示装置の製
造方法によっても、第1実施形態と同様の効果を奏する
ことができ、従って、薄膜トランジスタ(TFT)の活
性層103とゲート絶縁膜104との界面に存在するダ
ングリングボンドを消滅させることにより、活性層10
3とゲート絶縁膜104との界面準位を有効に低減させ
ることができる。従って、画素トランジスタ100の活
性層103におけるキャリア移動度を向上させることが
でき、特性の優れた液晶表示装置を製造することができ
る。
【0072】本発明の半導体装置の製造方法は、上記の
実施形態の説明に限定されない。例えば、本実施形態に
おいて、プラズマCVD法により形成した窒化シリコン
からなるパッシベーション膜を形成することとしたが、
他の材料によりパッシベーション膜を形成することもで
きる。
【0073】また、第2実施形態において、CCD固体
撮像装置の製造方法に適用する例について説明したが、
他の撮像装置として、例えば、CMOS型固体撮像装置
等にも適用することができる。
【0074】また、第3実施形態において、一例として
薄膜トランジスタ100をトップゲート型のTFTによ
り形成する例について説明したが、ボトムゲート型のT
FTにより形成してもよい。
【0075】また、その他にも、例えば、GaAs等の
化合物半導体装置や、他の表示装置や撮像装置の製造に
おいて、水素化処理を適用することもできる。その他、
本発明の要旨を逸脱しない範囲で、種々の変更が可能で
ある。
【0076】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、予め半導体基板に形成された半導体素子の特性の変
動を抑制しつつ、半導体基板の欠陥に十分に水素を供給
することができ、半導体素子の特性の向上を図ることが
できる。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の製造方法におけ
る、水素化処理に使用する装置の一例を示す概略構成図
である。
【図2】第1実施形態に係る半導体装置の製造方法にお
いて、水素化処理を行う工程を説明するための工程図で
ある。
【図3】第2実施形態に係る半導体装置の製造方法にお
いて、各種不純物領域および転送電極の形成後の断面図
である。
【図4】第2実施形態に係る半導体装置の製造方法にお
いて、層間絶縁膜の形成後の断面図である。
【図5】第2実施形態に係る半導体装置の製造方法にお
いて、配線層の形成後の断面図である。
【図6】第2実施形態に係る半導体装置の製造方法にお
いて、パッシベーション膜の形成後の断面図である。
【図7】第2実施形態に係る半導体装置の製造方法にお
いて、オンチップレンズの形成後の断面図である。
【図8】第3実施形態に係る半導体装置の製造方法にお
いて、配線層の形成後の断面図である。
【図9】第3実施形態に係る半導体装置の製造方法にお
いて、遮光膜の形成後の断面図である。
【図10】第3実施形態に係る半導体装置の製造方法に
おいて、液晶層の形成後の断面図である。
【符号の説明】
1…チャンバ、1a…排気系、2…サセプタ、2a…上
面、2b…ヒータ、2c…ヒータ電源、3…ガス導入
系、3a…ガスシャワーヘッド、5…熱触媒体、5a…
加熱手段、10…基板、11…素子分離絶縁膜、12…
受光部、13,13’…電荷転送部、14…絶縁膜、1
6…転送電極、17…遮光膜、17a…開口部、20…
層間絶縁膜、21…第1の層間絶縁膜、22…第2の層
間絶縁膜、30…配線層、31…配線層、40…パッシ
ベーション膜、41…パッシベーション膜、51…オン
チップカラーフィルタ、52…オンチップレンズ、52
a…レンズ材、61…遮光膜、62…平坦化膜、63…
画素電極、64…対向基板、65…対向電極、66…液
晶層、100…画素トランジスタ、101…導電性遮光
膜、102…絶縁膜、103…活性層、104…ゲート
絶縁膜、105a…ゲート線、105b…シリコン電
極。
フロントページの続き Fターム(参考) 4M118 AA05 BA09 CA03 CA32 GB03 GC07 GD04 5F110 AA01 BB01 CC01 CC03 CC07 DD02 DD03 DD13 EE09 EE42 FF02 FF23 GG02 GG13 GG15 HL03 NN03 NN23 NN24 NN25 NN33 NN35 NN41 NN46 NN72 NN73 QQ19 QQ24

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が形成された半導体基板に水素
    を供給して、前記半導体基板の欠陥に当該水素を捕獲さ
    せる水素化処理工程を有する半導体装置の製造方法であ
    って、 前記水素化処理工程において、 水素を含むガスを加熱された触媒体に吹きつけて分解さ
    せて活性化した水素を生じさせ、当該活性化した水素を
    前記半導体基板に供給することを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】前記活性化した水素を前記半導体基板に供
    給する工程の後に、 前記半導体基板上に水素の拡散を抑止し得る保護膜を形
    成する工程と、 前記半導体基板中の欠陥への前記供給した水素の捕獲を
    促進し得る温度で熱処理を行う工程とを有する請求項1
    記載の半導体装置の製造方法。
  3. 【請求項3】前記保護膜を形成する工程において、前記
    水素の拡散を抑止し、かつ、前記基板の欠陥に捕獲させ
    る水素を含有する前記保護膜を形成する請求項2記載の
    半導体装置の製造方法。
  4. 【請求項4】前記保護膜を形成する工程において、水素
    を含有する窒化シリコン膜を形成する請求項3記載の半
    導体装置の製造方法。
  5. 【請求項5】前記半導体基板には、所定の分布で導電性
    不純物が導入されており、 前記熱処理を行う工程において、前記導入された導電性
    不純物の拡散を抑止し得る温度で熱処理を行う請求項2
    記載の半導体装置の製造方法。
  6. 【請求項6】前記水素化処理工程の前に、前記半導体素
    子に接続する配線層を形成する工程をさらに有する請求
    項1記載の半導体装置の製造方法。
JP2002011159A 2002-01-21 2002-01-21 半導体装置の製造方法 Pending JP2003218121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011159A JP2003218121A (ja) 2002-01-21 2002-01-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011159A JP2003218121A (ja) 2002-01-21 2002-01-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003218121A true JP2003218121A (ja) 2003-07-31

Family

ID=27648703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011159A Pending JP2003218121A (ja) 2002-01-21 2002-01-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003218121A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Soi基板の製造方法
JP2007024588A (ja) * 2005-07-13 2007-02-01 Toshiba Corp X線平面検出器
JP2011199276A (ja) * 2010-02-26 2011-10-06 Ulvac Japan Ltd 表面処理方法及び太陽電池セルの製造方法
JP2014116350A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2016046466A (ja) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019511834A (ja) * 2016-02-16 2019-04-25 ジーレイ スイッツァーランド エスアー 接合インターフェースを横断する電荷輸送のための構造、システムおよび方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Soi基板の製造方法
JP2007024588A (ja) * 2005-07-13 2007-02-01 Toshiba Corp X線平面検出器
JP4653579B2 (ja) * 2005-07-13 2011-03-16 株式会社東芝 X線平面検出器
JP2011199276A (ja) * 2010-02-26 2011-10-06 Ulvac Japan Ltd 表面処理方法及び太陽電池セルの製造方法
JP2011199277A (ja) * 2010-02-26 2011-10-06 Ulvac Japan Ltd 表面処理方法及び太陽電池セルの製造方法
JP2014116350A (ja) * 2012-12-06 2014-06-26 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2016046466A (ja) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019511834A (ja) * 2016-02-16 2019-04-25 ジーレイ スイッツァーランド エスアー 接合インターフェースを横断する電荷輸送のための構造、システムおよび方法

Similar Documents

Publication Publication Date Title
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
JP5085010B2 (ja) 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法
WO2014002353A1 (ja) 固体撮像素子及びその製造方法
JP3160205B2 (ja) 半導体装置の製造方法およびその製造装置
CN100555605C (zh) 固体成像装置的制造方法
JP2003218121A (ja) 半導体装置の製造方法
CN1251331C (zh) 半导体器件
JPH06112222A (ja) 薄膜半導体装置及びその製造方法
JP2003224256A (ja) 光電変換装置、固体撮像装置およびこれらの製造方法
JP3545289B2 (ja) 半導体装置作製方法
JP4599734B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JPH0458564A (ja) 薄膜半導体装置の製造方法
JP3618604B2 (ja) 半導体装置作製方法
JP3467571B2 (ja) 薄膜トランジスタの製造方法
JPH0794692A (ja) 固体撮像装置の製造方法
KR100315018B1 (ko) 디램디바이스의전하저장전극형성방법
JP4737807B2 (ja) タングステン含有シリコン薄膜の製造方法及び半導体装置の製造方法
KR0140632B1 (ko) 전하결합소자 제조방법
JP4011404B2 (ja) 半導体装置の作製方法
JP3950307B2 (ja) 半導体装置の作製方法
JP3126357B2 (ja) 電界効果型半導体装置
JPH11176959A (ja) 半導体装置の製造方法
JP2794071B2 (ja) 電界効果型半導体装置
JPH09252135A (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法