JP2005285963A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP2005285963A JP2005285963A JP2004095491A JP2004095491A JP2005285963A JP 2005285963 A JP2005285963 A JP 2005285963A JP 2004095491 A JP2004095491 A JP 2004095491A JP 2004095491 A JP2004095491 A JP 2004095491A JP 2005285963 A JP2005285963 A JP 2005285963A
- Authority
- JP
- Japan
- Prior art keywords
- soi substrate
- hydrogen
- film
- insulating layer
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 159
- 238000000034 method Methods 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 143
- 239000010703 silicon Substances 0.000 claims abstract description 143
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 142
- 239000001257 hydrogen Substances 0.000 claims abstract description 106
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 106
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 103
- 239000012298 atmosphere Substances 0.000 claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 58
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 7
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 6
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 abstract description 29
- 229910052760 oxygen Inorganic materials 0.000 abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 24
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000000203 mixture Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 121
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 17
- 230000000593 degrading effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000002244 precipitate Substances 0.000 description 6
- 238000005204 segregation Methods 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 5
- 238000001035 drying Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- FEWJPZIEWOKRBE-LWMBPPNESA-N levotartaric acid Chemical class OC(=O)[C@@H](O)[C@H](O)C(O)=O FEWJPZIEWOKRBE-LWMBPPNESA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- LJCNRYVRMXRIQR-OLXYHTOASA-L potassium sodium L-tartrate Chemical compound [Na+].[K+].[O-]C(=O)[C@H](O)[C@@H](O)C([O-])=O LJCNRYVRMXRIQR-OLXYHTOASA-L 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 235000011006 sodium potassium tartrate Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できるＳＯＩ基板の製造方法を提供する。
【解決手段】 シリコン支持体、このシリコン支持体の一面に設けられた酸化膜からなる絶縁層、及び、この絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成した後、このＳＯＩ基板の絶縁層と表面シリコン層との界面部分に水素を導入する水素導入工程を含み、水素導入工程は、ＳＯＩ基板を、水素または水蒸気を含む雰囲気中で熱処理する方法とする。これにより、表面シリコン層中への酸素の混入や、酸窒化膜の形成による表面シリコン層の薄膜化などを生じることなく、水素導入により表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
【選択図】 図１
【解決手段】 シリコン支持体、このシリコン支持体の一面に設けられた酸化膜からなる絶縁層、及び、この絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成した後、このＳＯＩ基板の絶縁層と表面シリコン層との界面部分に水素を導入する水素導入工程を含み、水素導入工程は、ＳＯＩ基板を、水素または水蒸気を含む雰囲気中で熱処理する方法とする。これにより、表面シリコン層中への酸素の混入や、酸窒化膜の形成による表面シリコン層の薄膜化などを生じることなく、水素導入により表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
【選択図】 図１
Description
本発明は、シリコン支持体と表面シリコン層との間に酸化膜からなる絶縁層を設けた構造の基板つまりＳＯＩ基板の製造方法に関する。
近年、高性能トランジスタの半導体基板として、シリコン支持体と表面シリコン層との間に酸化膜からなる絶縁層を挟み込んだ構成を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のウェーハ、すなわちＳＯＩ基板が注目されている。このＳＯＩ基板では、接合容量の低下によるデバイスの高速化、消費電力の低減、基板バイアス効果の低下による動作電圧の低下、素子の完全分離によるソフトエラー耐性の向上、ラッチアップの抑制、基板の干渉ノイズの抑制などといったように、形成した電子デバイスの動作性能や信頼性を向上させることが可能となる。
ところで、このようなＳＯＩ基板を用いて形成した電子デバイスの動作性能や信頼性をさらに向上するため、表面シリコン層と絶縁層との界面の界面準位密度を低減することが望まれている。
これに対して、ＳＯＩ基板を用いて電子デバイス、例えばＭＯＳＦＥＴなどを製造する際、通常のウェーハ、例えばＣＺウェーハやエピタキシャルウェーハなどを用いて電子デバイスを形成する際に用いられる方法、つまり、ゲート絶縁膜を形成した後、水素雰囲気中で熱処理することによりゲート絶縁膜の界面準位密度をパッシベートする方法と同様の方法により、表面シリコン層と絶縁層との界面の界面準位密度を低減することが一般的に行なわれている。
ところが、このような、ＳＯＩ基板を用いて電子デバイスを製造する際、水素雰囲気中で熱処理する方法では、水素により絶縁層中の酸素が還元されて表面シリコン層中に酸素が入り、また、後の熱処理によって、表面シリコン層中に酸素析出物ができることにより、ＳＯＩ基板の品質が低下し、電子デバイスの動作性能や信頼性などを低下させてしまう可能性がある。
そこで、水素雰囲気中で熱処理せずに表面シリコン層と絶縁層との界面の界面準位密度を低減する方法として、ＳＯＩ基板を用いて電子デバイスを製造する際に窒素を所定濃度偏析させた窒素偏析層を形成することにより、表面シリコン層と絶縁層との界面の界面準位密度を低減することが提案されている（例えば、特許文献１参照）。
特開平２００２−２６２９９号公報（第３頁、第１図）
しかし、特許文献１に提案されているような表面シリコン層と絶縁層との界面に窒素偏析層を形成する方法では、表面シリコン層の表面に酸窒化膜が形成されることにより、酸窒化膜が形成された分、表面シリコン層が薄膜化する。このため、酸窒化膜の形成による表面シリコン層の膜厚が減少することにより、やはりＳＯＩ基板の品質が低下し、このＳＯＩ基板を用いて形成した電子デバイスの動作性能や信頼性などが低下してしまう可能性がある。
このため、ＳＯＩ基板を用いて形成した電子デバイスの動作性能や信頼性などをさらに向上するため、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減したＳＯＩ基板が必要となっている。
本発明の課題は、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減することにある。
本発明のＳＯＩ基板の製造方法は、シリコン支持体、このシリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、この絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成した後、このＳＯＩ基板の絶縁層と表面シリコン層との界面部分に水素を導入する水素導入工程を含み、水素導入工程は、ＳＯＩ基板を、水素または水蒸気を含む雰囲気中で熱処理する方法とすることにより上記課題を解決する。
本発明者らは、水素雰囲気ではなく、水素または水蒸気を含む雰囲気中で熱処理をすることでも、熱処理の温度及び時間との兼ね合いにより、表面シリコン層と絶縁層との界面部分に水素を導入でき、界面準位密度を低減できることを見出した。したがって、このような方法とすることにより、水素雰囲気中で熱処理することによりＢＯＸ層中の酸素が還元されて表面シリコン層中に酸素が入るといったことなどを防げ、また、酸窒化膜の形成による表面シリコン層の薄膜化も生じることなく、水素導入により表面シリコン層と絶縁層との界面の界面準位密度を低減できる。このため、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
このとき、水素導入工程は、ＳＯＩ基板を、水素を０.０７重量％以上または水蒸気を０.４重量％以上含む雰囲気中で、３５０℃以上の温度で３分以上熱処理をすることによって、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
ところで、水素を導入するとき、水素はその量に依存して酸素の増速拡散をもたらす。その結果、酸素析出核として作用する微小酸素析出物の形成が加速され、後の熱履歴により、より多くの酸素析出物が表面シリコン層に形成される可能性がある。特に、ＳＯＩ基板では表面シリコン層に酸素析出物が発生すると素子不良つまり品質の低下が生じる場合があるため、水素の導入量は、析出が発生し難い範囲にする必要がある。
ところで、水素を導入するとき、水素はその量に依存して酸素の増速拡散をもたらす。その結果、酸素析出核として作用する微小酸素析出物の形成が加速され、後の熱履歴により、より多くの酸素析出物が表面シリコン層に形成される可能性がある。特に、ＳＯＩ基板では表面シリコン層に酸素析出物が発生すると素子不良つまり品質の低下が生じる場合があるため、水素の導入量は、析出が発生し難い範囲にする必要がある。
したがって、水素導入工程は、ＳＯＩ基板を、水素を０．２重量％以下または水蒸気を３．７重量％以下含む雰囲気中で、７５０℃以下の温度で３０分以下の熱処理とする方法とする。これにより、水素により絶縁層中の酸素が還元されて表面シリコン層中に酸素が入るといったことをより確実に防ぐことができ、微小酸素析出物の増加を確実に抑制できることにより、ＳＯＩ基板の品質の低下をより確実に防ぐことができる。
さらに、熱処理は、加熱したプレート上にＳＯＩ基板を載置することで行なわれる方法とする。このような方法とすれば、熱処理を行なうために炉などを用いる必要がなく、製造を簡素化できる。
また、水素導入工程の前に、ＳＯＩ基板の表面シリコン層の表面に形成された酸化膜を除去する酸化膜除去工程を含む方法とする。これにより、ＳＯＩ基板の製造過程で表面シリコン層の表面に熱処理などによって酸化膜が形成されている場合、この酸化膜を除去することで表面シリコン層と絶縁層との界面部分に水素をより確実に導入できるようになるため、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
さらに、本発明のＳＯＩ基板の製造方法は、ＳＯＩ基板の表面に形成されている酸化膜表面に、水素が発生する反応により膜を形成することでＳＯＩ基板の絶縁層と表面シリコン層との界面部分に水素を導入するための膜形成工程と、この膜形成工程で形成した膜を除去する膜除去工程とを含む方法とすることにより上記課題を解決する。
このような方法とすることにより、水素雰囲気中で熱処理することや、酸窒化膜の形成によるＳＯＩ基板の品質の低下を生じることなく、表面シリコン層と絶縁層との界面に水素を導入できる。したがって、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
また、膜形成工程が、ＳＯＩ基板の表面に形成された酸化膜表面にモノシランガスとアンモニアガスを用いてプラズマＣＶＤ法により窒化膜を形成する方法とする。
このような方法とすることにより、酸化膜表面にモノシランガスとアンモニアガスを用いてプラズマＣＶＤ法により窒化膜を形成する過程において表面シリコン層と絶縁層との界面に水素を導入できる。
このとき、水素導入工程は、窒化膜の膜厚を３００Ａ以上に堆積させる方法とすれば、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
また、膜形成工程が、ＳＯＩ基板の表面に形成された酸化膜表面に硫酸銅溶液を用いた無電解めっき法により銅めっき膜を形成する方法とする。
このような方法とすることにより、酸化膜表面に硫酸銅めっき液を用いた無電解めっき法により銅めっき膜を形成する過程において表面シリコン層と絶縁層との界面に水素を導入できる。
このとき、水素導入工程は、銅めっき膜の膜厚を１０００Ａ以上に堆積させる方法とすれば、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
本発明によれば、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
（第１の実施形態）
以下、本発明を適用してなるＳＯＩ基板の製造方法の第１の実施形態について図１乃至図１１を参照して説明する。図１は、本発明を適用してなるＳＩＭＯＸ法によるＳＯＩ基板の製造方法を示すフロー図である。図２は、ＳＩＭＯＸ法によるＳＯＩ構造の形成方法を模式的に示す図である。図３は、界面準位密度の計測方法を説明する図である。図４は、ＳＩＭＯＸ法で形成したＳＯＩ基板の加熱温度と界面準位密度との関係を示す図である。図５及び図６は、ＳＩＭＯＸ法で形成したＳＯＩ基板の加熱時間と界面準位密度との関係を示す図である。図７は、ＳＩＭＯＸ法で形成したＳＯＩ基板の大気中の水分量と界面準位密度との関係を示す図である。図８は、ＳＩＭＯＸ法で形成したＳＯＩ基板の雰囲気中の水素量と界面準位密度との関係を示す図である。図９は、本発明を適用してなる貼り合わせ法によるＳＯＩ基板の製造方法を示すフロー図である。図１０は、貼り合わせ法によるＳＯＩ構造の形成方法を模式的に示す図である。図１１は、貼り合わせ法で形成したＳＯＩ基板の加熱温度と界面準位密度との関係を示す図である。
以下、本発明を適用してなるＳＯＩ基板の製造方法の第１の実施形態について図１乃至図１１を参照して説明する。図１は、本発明を適用してなるＳＩＭＯＸ法によるＳＯＩ基板の製造方法を示すフロー図である。図２は、ＳＩＭＯＸ法によるＳＯＩ構造の形成方法を模式的に示す図である。図３は、界面準位密度の計測方法を説明する図である。図４は、ＳＩＭＯＸ法で形成したＳＯＩ基板の加熱温度と界面準位密度との関係を示す図である。図５及び図６は、ＳＩＭＯＸ法で形成したＳＯＩ基板の加熱時間と界面準位密度との関係を示す図である。図７は、ＳＩＭＯＸ法で形成したＳＯＩ基板の大気中の水分量と界面準位密度との関係を示す図である。図８は、ＳＩＭＯＸ法で形成したＳＯＩ基板の雰囲気中の水素量と界面準位密度との関係を示す図である。図９は、本発明を適用してなる貼り合わせ法によるＳＯＩ基板の製造方法を示すフロー図である。図１０は、貼り合わせ法によるＳＯＩ構造の形成方法を模式的に示す図である。図１１は、貼り合わせ法で形成したＳＯＩ基板の加熱温度と界面準位密度との関係を示す図である。
シリコン支持体と表面シリコン層との間に酸化膜からなる絶縁層を設けた構成を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のウェーハ、すなわちＳＯＩ基板の製造には２種類の方法が用いられている。一つは、酸素イオンをシリコン基板に注入し、所定の温度の熱をかけるアニール処理することで、シリコン基板内部に埋め込み酸化膜つまりＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層からなる絶縁層を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法である。もう一つは、予めシリコン基板上に酸化膜を形成した後、他のシリコン基板と貼り合わせ、酸化膜を形成したシリコン基板の表面を所定の厚みになるまで薄膜化する貼り合わせ法である。
本発明を適用してなるＳＯＩ基板の製造方法を、まず、ＳＩＭＯＸ法の場合について説明する。本発明を適用してなるＳＩＭＯＸ法によるＳＯＩ基板の製造方法は、図１及び図２に示すように、シリコン基板１に酸素イオンを注入するイオン注入工程（ステップ１０１）、イオン注入工程の後に熱処理により酸化シリコン膜であるＢＯＸ層からなる絶縁層３を形成する絶縁層形成工程（ステップ１０３）、絶縁層形成工程で表面シリコン層５の表面に形成された熱酸化膜を剥離して除去する酸化膜除去工程（ステップ１０５）、そして、水素または水分を含む雰囲気中でアニールつまり熱処理を行なう水素導入工程（ステップ１０７）などからなる。
ステップ１０１のイオン注入工程では、シリコン基板１を用意し、このシリコン基板１内の所定部位に酸素イオンが到達するよう、例えば加速エネルギー１７０ｋｅＶ、ドーズ量５×１０１７／ｃｍ２の条件で酸素イオンを注入する。イオン注入工程の後、ステップ１０３の絶縁層形成工程では、例えば１３００℃で６時間程度以上の熱処理を施すことで、シリコン基板１の酸素イオンを注入した部位に絶縁層３を形成する。また、絶縁層３が形成されることにより、絶縁層３の両側にシリコン支持体７と、活性層となるＳＯＩ層つまり表面シリコン層５が形成され、ＳＯＩ基板９となる。
ステップ１０３の絶縁層形成工程の熱処理において雰囲気が酸化性雰囲気の場合、ＳＯＩ基板９の表面シリコン層５の表面には、酸化シリコン膜からなる熱酸化膜が形成される。そこで、ＳＯＩ基板９が形成された後、ステップ１０５の酸化膜除去工程では、フッ酸などを用いて熱酸化膜を剥離して除去する。そして、酸化膜除去工程の後、ステップ１０７の水素導入工程では、水素または水蒸気を含む雰囲気中で、加熱したプレート上にＳＯＩ基板を載置するか、または、ＳＯＩ基板を炉内に入れることで熱処理を行なって水素を導入し、最終的なＳＯＩ基板９を得る。
ここで、ステップ１０７の水素導入工程における雰囲気中の水素または水蒸気の量、熱処理の温度及び時間に対するＳＯＩ層である表面シリコン層５とＢＯＸ層である絶縁層３との界面の界面準位密度を検討した結果の一例を以下に示す。ここでは、図１に示すステップ１０１からステップ１０７のような工程にしたがって、雰囲気中の種々の水素または水蒸気の量、熱処理の温度、そして熱処理の時間で形成した直径２００mm、Ｐ型（ボロンドープ）のＳＯＩ基板９を試料として用いる。試料となるＳＯＩ基板９は、フッ酸で表面シリコン層５やシリコン支持体７の表面に形成されている自然酸化膜を除去した後、純水を用いて洗浄し、N２ブローで乾燥させる。
洗浄し乾燥した後、図３に示すように、試料となるＳＯＩ基板９の表面シリコン層５に水銀を２箇所接触させてＭＯＳＦＥＴのソース電極１１とドレイン電極１３を形成する。また、シリコン支持体７の表面に金でゲート電極１５を形成する。ソース電極１１、ドレイン電極１３、そして、ゲート電極１５に配線１７を介して電源を接続し、ソース電極１１、ドレイン電極１３、そして、ゲート電極１５にそれぞれ電圧を印加する。これによりＩｄｓ−Ｖｇｓカーブを得、このＩｄｓ−Ｖｇｓカーブから界面準位密度を計算する。
この結果、水蒸気を０.８重量％含む大気中で、加熱したプレート及び炉を用いて３０分間熱処理することで水素導入工程を行なったとき、熱処理の温度と表面シリコン層と絶縁層との界面の界面準位密度との関係は図４のようになった。図４に示すように、熱処理の温度を３５０℃以上としたとき、有意な界面準位密度の低下が生じる。
水蒸気を０.８重量％含む大気中で、加熱したプレートを用いて３５０℃で熱処理することで水素導入工程を行なったとき、熱処理の時間と表面シリコン層と絶縁層との界面の界面準位密度との関係は図５のようになった。図５に示すように、熱処理の時間を３０分以上としたとき、有意な界面準位密度の低下が生じる。加えて、水蒸気を０.８重量％含む大気中で、加熱したプレート及び炉を用いて２５０℃、３５０℃、４５０℃で熱処理することで水素導入工程を行なったとき、熱処理の時間と表面シリコン層と絶縁層との界面の界面準位密度との関係は図６のようになった。図６に示すように、温度が４５０℃のときには、熱処理の時間を３分以上としたとき、温度が３５０℃のときには、熱処理の時間を３０分以上としたとき、有意な界面準位密度の低下が生じる。温度が２５０℃では時間に関係なく、有意な界面準位密度の低下は生じない。
加熱したプレートを用いて３５０℃で３０分間熱処理することで水素導入工程を行なったとき、大気中の水分量つまり水蒸気量と表面シリコン層と絶縁層との界面の界面準位密度との関係は図７のようになった。図７に示すように、雰囲気中の水蒸気量が０.４重量％以上であれば、有意な界面準位密度の低下が生じる。一方、加熱したプレートを用いて３５０℃で３０分間熱処理することで水素導入工程を行なったとき、雰囲気中の水素量と表面シリコン層と絶縁層との界面の界面準位密度との関係は図８のようになった。図８に示すように、雰囲気中の水素量が０.０７重量％以上であれば、有意な界面準位密度の低下が生じる。
これらのことから、図1のステップ１０７の水素導入工程において、雰囲気中の水素量が０.０７重量％以上または雰囲気中の水蒸気量が０.４重量％以上で、３５０℃以上の温度で３分間以上熱処理することにより、界面準位密度を確実に低下できる。さらに、水素を０.２重量％以下または水蒸気を３.７重量％以下含む雰囲気中で、温度を７００℃以下、時間を３０分以下で熱処理することによって、水素によりＢＯＸ層中の酸素が還元されて表面シリコン層中に酸素が入るといったことをより確実に防ぐことができ、表面シリコン層５での微小酸素析出物の増加を確実に抑制できることにより、ＳＯＩ基板の品質の低下をより確実に防ぐことができた。
次に、本発明を適用してなるＳＯＩ基板の製造方法について、貼り合わせ法の場合を例として説明する。本発明を適用してなる貼り合わせ法によるＳＯＩ基板の製造方法は、図９及び図１０に示すように、表面シリコン層５となるシリコン基板１９の表面に酸化膜２１を形成する酸化膜形成工程（ステップ２０１）、酸化膜形成工程後にシリコン基板１９の酸化膜２１の一方とシリコン支持体７の鏡面とを貼り合わせて酸化膜２１によって絶縁層３を形成する貼り合わせ工程（ステップ２０３）、貼り合わせ工程の後にシリコン基板１９のシリコン支持体７に貼り合わされていない側の酸化膜２１側の面を研磨して酸化膜２１を除去すると共に表面シリコン層５を形成する研磨工程（ステップ２０５）、そして、水素または水分を含む雰囲気中でアニールつまり熱処理を行なう水素導入工程（ステップ２０７）などからなる。
ステップ２０１の酸化膜形成工程では、シリコン基板１９を用意し、このシリコン基板１９を、例えば１０００℃の湿雰囲気中で熱処理することで、シリコン基板１９の両表面全体に膜厚１５０ｎｍ程度の酸化膜２１を形成する。酸化膜形成工程の後、ステップ２０３の貼り合わせ工程では、シリコン基板１９の一方の面の酸化膜２１と無処理のシリコン支持体７鏡面とを対面させて貼り合わせ、例えば１１００℃程度で熱処理し、両者を完全に密着させて貼り合わせる。これにより、シリコン基板１９とシリコン支持体７との間の酸化膜２１、つまりシリコン支持体７と張合わされた側の酸化膜２１が絶縁層３となる。貼り合わせ工程の後、ステップ２０５の研磨工程では、貼り合わせたシリコン基板１９を、シリコン支持体７側とは反対側の面の酸化膜２１側から研磨して酸化膜２１を除去すると共に薄くすることにより、活性層となるＳＯＩ層つまり表面シリコン層５を形成することでＳＯＩ基板９となる。
そして、研磨工程でＳＯＩ基板９を形成した後、ステップ２０７の水素導入工程では、ＳＩＭＯＸ法の場合のステップ１０７と同様に、水素または水蒸気を含む雰囲気中で、加熱したプレート上にＳＯＩ基板を載置するか、または、ＳＯＩ基板を炉内に入れることで熱処理を行なって水素を導入し、最終的なＳＯＩ基板９を得る。
ここで、ＳＩＭＯＸ法の場合と同様に、図９に示すステップ２０１からステップ２０７のような工程にしたがって、雰囲気中の種々の水素または水蒸気の量、熱処理の温度、そして熱処理の時間で形成した直径２００mm、Ｐ型（ボロンドープ）のＳＯＩ基板９を試料として用い、自然酸化膜の除去を行い洗浄し乾燥した後、図３に示すようなＭＯＳＦＥＴ構造として表面シリコン層５と絶縁層３との界面の界面準位密度を検討した結果の一例を以下に示す。
水蒸気を０.８重量％含む大気中で、加熱したプレートを用いて３５０℃で熱処理することで水素導入工程を行なったとき、熱処理の時間と表面シリコン層と絶縁層との界面の界面準位密度との関係は図１１のようになった。図１１に示すように、ＳＩＭＯＸ法の場合と同様、熱処理の時間を３０分以上としたとき、有意な界面準位密度の低下が生じる。雰囲気中の水素量や水蒸気量、温度に関してもＳＩＭＯＸ法の場合と同様の結果が得られた。
このように、本実施形態のＳＯＩ基板の製造方法では、水素導入工程は、ＳＯＩ基板９の絶縁層３と表面シリコン層５との界面部分に水素または水蒸気を含む雰囲気中で行なうことで水素を導入している。これにより、酸窒化膜の形成により表面シリコン層が薄膜化することなく、水素導入によって、絶縁層３と表面シリコン層５との界面に存在するダングリングボンドが終端されるため、界面準位密度を低減できる。また、水素の導入は、水素雰囲気ではなく、水素または水蒸気を含む雰囲気中で熱処理を行なうため、水素によりＢＯＸ層中の酸素が還元されて表面シリコン層中に酸素が入るといったことを防ぐことができる。したがって、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
さらに、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できることにより、ＳＯＩ基板を用いて形成した電子デバイスにおけるキャリア移動度を向上でき、電子デバイスの高速動作化や低消費電力化などといったように、電子デバイスの動作性能や信頼性などを向上できる。
さらに、ＳＯＩ基板を用いて電子デバイスを製造する際に水素導入処理を行なうことは、製造コストの増大にも繋がっていたが、本実施形態では、ＳＯＩ基板に対して水素導入処理を行なうため、電子デバイスの製造コストを低減できる。加えて、本実施形態では、界面準位密度を低減するために窒素偏析層を形成する方法に比べても、窒素偏析層の形成や酸窒化膜の剥離などの工程などがないため、製造コストを低減できる。
さらに、水素導入工程において、水素を０.０７重量％以上または水蒸気を０.４重量％以上含む雰囲気中で、３５０℃以上の温度で３分以上の熱処理を行なうことにより、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
加えて、熱処理は、加熱したプレート上にＳＯＩ基板を載置することで行なうことで、熱処理を行なうために炉などを用いる必要がなく、製造を簡素化できる。
さらに、本実施形態では、水素導入工程の前に、ＳＯＩ基板９の表面シリコン層５の表面に形成された酸化膜を除去する酸化膜除去工程を行なっているため、表面シリコン層５と絶縁層３との界面部分に水素をより確実に導入できるようになり、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
（第２の実施形態）
以下、本発明を適用してなるＳＯＩ基板の製造方法の第２の実施形態について図１乃至図３、図１２及び図１３を参照して説明する。図１２は、本発明を適用してなるＳＯＩ基板の製造方法を示すフロー図である。図１３は、形成した窒化膜の膜厚と界面準位密度との関係を示す図である。
以下、本発明を適用してなるＳＯＩ基板の製造方法の第２の実施形態について図１乃至図３、図１２及び図１３を参照して説明する。図１２は、本発明を適用してなるＳＯＩ基板の製造方法を示すフロー図である。図１３は、形成した窒化膜の膜厚と界面準位密度との関係を示す図である。
本実施形態のＳＯＩ基板の製造方法が第１の実施形態と相違する点は、水素の導入のため、水素や水蒸気を含む雰囲気中で熱処理を行なわず、化学蒸着による薄膜形成法の一つであるプラズマＣＶＤ法により窒化膜を形成するときに発生する水素を利用することにある。すなわち、本実施形態のＳＯＩ基板の製造方法は、図１２に示すように、第１の実施形態の図１で示したステップ１０１からステップ１０３、または、図９で示したステップ２０１からステップ２０５によりＳＯＩ基板を形成する工程（ステップ３０１）の後、プラズマＣＶＤ法により窒化膜を形成する窒化膜形成工程（ステップ３０３）を行なう。
ステップ３０３の窒化膜形成工程では、図１または図２に示すようなＳＯＩ基板９の表面に熱酸化膜または自然酸化膜が形成している状態で、反応ガスとして窒素で希釈した２０体積％モノシランガス（２０ｖｏｌ％ＳｉＨ４）と、アンモニアガス（ＮＨ３）を用い、温度３５０℃以上４５０℃以下程度で窒化膜をＳＯＩ基板９の表面シリコン層５の表面にプラズマＣＶＤ法で生成する。このとき、モノシランガス及びアンモニアガスの流量は、各々４００ＳＣＣＭ及び３０ＳＣＣＭ とし、２ＳＬＭの窒素ガス（N２）を混合して、圧力４６.６Ｐａ、ＲＦパワー１.０ｋＷで窒化膜を堆積させる。このような窒化膜形成工程で発生する水素が表面シリコン層５と絶縁層３との界面部分へ拡散し、表面シリコン層５と絶縁層３との界面の界面準位密度を低減する。
ステップ３０３の窒化膜形成工程の後、形成した窒化膜は不要であるため、この不要な窒化膜を熱リン酸溶液で除去する窒化膜除去工程（ステップ３０５）を行い、最終的なＳＯＩ基板９を得る。
ここで、第１の実施形態と同様に、図１２に示すステップ３０１からステップ３０５のような工程にしたがって、種々の膜厚で窒化膜を堆積して水素を導入した後、窒化膜を除去した直径２００mm、Ｐ型（ボロンドープ）のＳＯＩ基板を試料として用い、フッ酸などを用いて自然酸化膜の除去を行い洗浄し乾燥した後、図３に示すようなＭＯＳＦＥＴ構造として表面シリコン層５と絶縁層３との界面の界面準位密度を検討した結果の一例を以下に示す。
堆積させた窒化膜の膜厚と表面シリコン層と絶縁層との界面の界面準位密度との関係は図１３のようになった。図１３に示すように、堆積させた窒化膜の膜厚が３００Ａ以上のとき、有意な界面準位密度の低下が生じる。
このように、本実施形態のＳＯＩ基板の製造方法でも、窒素偏析層を形成することなく、また、水素によりＢＯＸ層中の酸素が還元されて表面シリコン層中に酸素が入ることなく、プラズマＣＶＤ法で窒化膜を形成する際に発生し導入された水素によって、絶縁層３と表面シリコン層５との界面に存在するダングリングボンドが終端されるため、界面準位密度を低減できる。したがって、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
さらに、窒化膜の膜厚を３００Ａ以上に堆積させることにより、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
（第３の実施形態）
以下、本発明を適用してなるＳＯＩ基板の製造方法の第３の実施形態について図１乃至図３、図１４及び図１５を参照して説明する。図１４は、本発明を適用してなるＳＯＩ基板の製造方法を示すフロー図である。図１５は、形成した銅めっき膜の膜厚と界面準位密度との関係を示す図である。
以下、本発明を適用してなるＳＯＩ基板の製造方法の第３の実施形態について図１乃至図３、図１４及び図１５を参照して説明する。図１４は、本発明を適用してなるＳＯＩ基板の製造方法を示すフロー図である。図１５は、形成した銅めっき膜の膜厚と界面準位密度との関係を示す図である。
本実施形態のＳＯＩ基板の製造方法が第１の実施形態と相違する点は、第２の実施形態と同様、水素の導入のため、水素や水蒸気を含む雰囲気中で熱処理を行なわないことであるが、第２の実施形態と異なり、無電解めっき法により銅めっき膜を形成している。すなわち、本実施形態のＳＯＩ基板の製造方法は、図１４に示すように、第１の実施形態の図１で示したステップ１０１からステップ１０３、または、図９で示したステップ２０１からステップ２０５によりＳＯＩ基板を形成する工程（ステップ４０１）の後、無電解めっき法により銅めっき膜を形成する銅めっき膜形成工程（ステップ４０３）を行なう。
ステップ４０３の窒化膜形成工程では、図１または図２に示すようなＳＯＩ基板９の表面に熱酸化膜または自然酸化膜が形成している状態で、この熱酸化膜または自然酸化膜の上に、Ｔｉ／ＴｉＮのバリヤメタルをスパッタ法で約５０ｎｍの膜厚で形成し、この後、連続して銅（Ｃｕ）からなるめっきシード膜を約５０ｎｍの膜厚で形成する。そして、このシード膜上に、硫酸銅溶液を使用して無電解めっきを行なって銅を電着させて銅めっき膜を堆積する。このとき、硫酸銅めっき液としては、０.０４モル／Ｌの硫酸銅（ＣｕＳＯ４・５Ｈ２Ｏ）、酒石酸塩として０.１モル／Ｌのロッシェル塩（ＫＮａＣ４Ｈ４Ｏ６・４Ｈ２Ｏ）、還元材として０.１モル／Ｌのホルムアルデヒドを用いた条件で銅めっき膜を形成する。このような銅めっき膜形成工程で発生する水素が表面シリコン層５と絶縁層３との界面部分へ拡散し、表面シリコン層５と絶縁層３との界面の界面準位密度を低減する。
ステップ４０３の銅めっき膜形成工程の後、形成した銅めっき膜、そして、シード膜やバリヤメタルは不要であるため、この不要な銅めっき膜、シード膜、バリヤメタルを熱濃硫酸で除去する銅めっき膜除去工程（ステップ４０５）を行う。さらに、窒素雰囲気中で３５０℃以上４５０℃以下の温度で３０分間熱処理を行う熱処理工程（ステップ４０７）を行ない、最終的なＳＯＩ基板９を得る。
ここで、第１の実施形態と同様に、図１４に示すステップ４０１からステップ４０５のような工程にしたがって、種々の膜厚で銅めっき膜を堆積して水素を導入した後、銅めっき膜を除去した直径２００mm、Ｐ型（ボロンドープ）のＳＯＩ基板を試料として用い、フッ酸などを用いて自然酸化膜の除去を行い洗浄し乾燥した後、図３に示すようなＭＯＳＦＥＴ構造として表面シリコン層５と絶縁層３との界面の界面準位密度を検討した結果の一例を以下に示す。
堆積させた銅めっき膜の膜厚と表面シリコン層と絶縁層との界面の界面準位密度との関係は図１５のようになった。図１５に示すように、堆積させた銅めっき膜の膜厚が１０００Ａ以上のとき、有意な界面準位密度の低下が生じる。
このように、本実施形態のＳＯＩ基板の製造方法でも、窒素偏析層を形成することなく、また、水素によりＢＯＸ層中の酸素が還元されて表面シリコン層中に酸素が入ることなく、無電解めっき法で銅めっき膜を形成する際に発生し導入された水素によって、絶縁層３と表面シリコン層５との界面に存在するダングリングボンドが終端されるため、界面準位密度を低減できる。したがって、ＳＯＩ基板の品質を低下させることなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
さらに、銅めっき膜の膜厚を１０００Ａ以上に堆積させることにより、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる
また、本発明は、第１乃至第３の実施形態で示した方法に限らず、水素または水蒸気を含む雰囲気での熱処理を行なう水素導入工程、または、水素を発生する反応により膜を形成する膜形成工程及びこの膜を除去する膜除去工程を含んでいれば様々な方法にすることができる。
また、本発明は、第１乃至第３の実施形態で示した方法に限らず、水素または水蒸気を含む雰囲気での熱処理を行なう水素導入工程、または、水素を発生する反応により膜を形成する膜形成工程及びこの膜を除去する膜除去工程を含んでいれば様々な方法にすることができる。
１、１９ シリコン基板
３ 絶縁層
５ 表面シリコン層
７ シリコン支持体
９ ＳＯＩ基板
１１ ソース電極
１３ ドレイン電極
１５ ゲート電極
１７ 配線
２１ 酸化膜
３ 絶縁層
５ 表面シリコン層
７ シリコン支持体
９ ＳＯＩ基板
１１ ソース電極
１３ ドレイン電極
１５ ゲート電極
１７ 配線
２１ 酸化膜
Claims (10)
- シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成した後、該ＳＯＩ基板の前記絶縁層と前記表面シリコン層との界面部分に水素を導入する水素導入工程を含み、前記水素導入工程は、前記ＳＯＩ基板を、水素または水蒸気を含む雰囲気中で熱処理するＳＯＩ基板の製造方法。
- 前記水素導入工程は、前記ＳＯＩ基板を、水素を０.０７重量％以上または水蒸気を０.４重量％以上含む雰囲気中で、３５０℃以上の温度で３分以上熱処理することを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
- 前記水素導入工程は、ＳＯＩ基板を、水素を０．２重量％以下または水蒸気を３．７重量％以下含む雰囲気中で、７５０℃以下の温度で３０分以下の熱処理とすることを特徴とする請求項１または２に記載のＳＯＩ基板の製造方法。
- 前記熱処理は、加熱したプレート上に前記ＳＯＩ基板を載置することで行なわれることを特徴とする請求項１乃至３のいずれか１項に記載のＳＯＩ基板の製造方法。
- 前記水素導入工程の前に、前記ＳＯＩ基板の前記表面シリコン層の表面に形成された酸化膜を除去する酸化膜除去工程を含むことを特徴とする請求項１乃至４のいずれか１項に記載のＳＯＩ基板の製造方法。
- シリコン支持体、該シリコン支持体の一面に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成した後、該ＳＯＩ基板の表面に形成されている酸化膜表面に、水素が発生する反応により膜を形成することで前記ＳＯＩ基板の前記絶縁層と前記表面シリコン層との界面部分に水素を導入するための膜形成工程と、該膜形成工程で形成した膜を除去する膜除去工程とを含むＳＯＩ基板の製造方法。
- 前記膜形成工程は、前記ＳＯＩ基板の表面に形成されている酸化膜表面にモノシランガスとアンモニアガスを用いてプラズマＣＶＤ法により窒化膜を形成することを特徴とする請求項６に記載のＳＯＩ基板の製造方法。
- 前記膜形成工程は、前記窒化膜の膜厚を３００Ａ以上に堆積させることを特徴とする請求項７に記載のＳＯＩ基板の製造方法。
- 前記膜形成工程は、前記ＳＯＩ基板の表面に形成されている酸化膜表面に硫酸銅溶液を用いた無電解めっき法により銅めっき膜を形成することを特徴とする請求項６に記載のＳＯＩ基板の製造方法。
- 前記膜形成工程は、前記銅めっき膜の膜厚を１０００Ａ以上に堆積させることを特徴とする請求項９に記載のＳＯＩ基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004095491A JP2005285963A (ja) | 2004-03-29 | 2004-03-29 | Ｓｏｉ基板の製造方法 |
| US11/091,589 US7329589B2 (en) | 2004-03-29 | 2005-03-29 | Method for manufacturing silicon-on-insulator wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004095491A JP2005285963A (ja) | 2004-03-29 | 2004-03-29 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005285963A true JP2005285963A (ja) | 2005-10-13 |
Family
ID=35061102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004095491A Pending JP2005285963A (ja) | 2004-03-29 | 2004-03-29 | Ｓｏｉ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7329589B2 (ja) |
| JP (1) | JP2005285963A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207874A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| JP4849419B2 (ja) * | 2005-02-03 | 2012-01-11 | ソイテック | 半導体ウェーハにおいてトラップ密度を減少させるための方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041241A (ja) * | 1996-07-26 | 1998-02-13 | Sharp Corp | 半導体装置の製造方法 |
| JPH10270373A (ja) * | 1997-03-20 | 1998-10-09 | Siemens Ag | 基板ウェハの加工装置 |
| JP2001237190A (ja) * | 2000-02-24 | 2001-08-31 | Rikogaku Shinkokai | 多結晶シリコン薄膜およびその形成方法 |
| JP2002289820A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| JP2002343800A (ja) * | 2001-05-18 | 2002-11-29 | Fujitsu Ltd | シリコン半導体装置及びその製造方法 |
| JP2003031779A (ja) * | 2001-07-13 | 2003-01-31 | Mitsubishi Electric Corp | Ｓｏｉウェハの製造方法 |
| JP2003218121A (ja) * | 2002-01-21 | 2003-07-31 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5310689A (en) * | 1990-04-02 | 1994-05-10 | Motorola, Inc. | Method of forming a SIMOX structure |
| US6326285B1 (en) * | 2000-02-24 | 2001-12-04 | International Business Machines Corporation | Simultaneous multiple silicon on insulator (SOI) wafer production |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
-
2004
- 2004-03-29 JP JP2004095491A patent/JP2005285963A/ja active Pending
-
2005
- 2005-03-29 US US11/091,589 patent/US7329589B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041241A (ja) * | 1996-07-26 | 1998-02-13 | Sharp Corp | 半導体装置の製造方法 |
| JPH10270373A (ja) * | 1997-03-20 | 1998-10-09 | Siemens Ag | 基板ウェハの加工装置 |
| JP2001237190A (ja) * | 2000-02-24 | 2001-08-31 | Rikogaku Shinkokai | 多結晶シリコン薄膜およびその形成方法 |
| JP2002289820A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| JP2002343800A (ja) * | 2001-05-18 | 2002-11-29 | Fujitsu Ltd | シリコン半導体装置及びその製造方法 |
| JP2003031779A (ja) * | 2001-07-13 | 2003-01-31 | Mitsubishi Electric Corp | Ｓｏｉウェハの製造方法 |
| JP2003218121A (ja) * | 2002-01-21 | 2003-07-31 | Sony Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4849419B2 (ja) * | 2005-02-03 | 2012-01-11 | ソイテック | 半導体ウェーハにおいてトラップ密度を減少させるための方法 |
| JP2007207874A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7329589B2 (en) | 2008-02-12 |
| US20050227454A1 (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN103069552B (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
| KR20080090273A (ko) | Ｓｏｉ 기판 및 그 제작 방법, 및 반도체 장치 | |
| KR20060130089A (ko) | 실리콘 옥시니트라이드 층을 형성하는 방법 | |
| JP4983025B2 (ja) | 半導体装置の製造方法 | |
| CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
| US10600640B2 (en) | Reduction of surface roughness in epitaxially grown germanium by controlled thermal oxidation | |
| KR20100027947A (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| JP2002510437A (ja) | 半導体装置のゲート酸化膜層の窒化方法および得られる装置 | |
| JPH10209147A (ja) | 半導体装置の製造方法 | |
| US7329589B2 (en) | Method for manufacturing silicon-on-insulator wafer | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| US7253069B2 (en) | Method for manufacturing silicon-on-insulator wafer | |
| JP4581348B2 (ja) | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ | |
| JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
| WO2007010921A1 (ja) | 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2001135805A (ja) | 半導体部材及び半導体装置の製造方法 | |
| JP2010093170A (ja) | 半導体装置の製造方法 | |
| CN105140285B (zh) | 一种垂直导电结构SiC MOSFET功率器件 | |
| GB2307790A (en) | Method of removing defects from semiconductor devices. | |
| JP2007080949A (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2000208526A (ja) | シリコン集積回路の製造方法 | |
| JPH11261065A (ja) | シリコンゲートｆｅｔの製造方法 | |
| US20230215760A1 (en) | Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101012 |