JP2003031779A - Ｓｏｉウェハの製造方法 - Google Patents

Ｓｏｉウェハの製造方法

Info

Publication number
JP2003031779A
JP2003031779A JP2001213648A JP2001213648A JP2003031779A JP 2003031779 A JP2003031779 A JP 2003031779A JP 2001213648 A JP2001213648 A JP 2001213648A JP 2001213648 A JP2001213648 A JP 2001213648A JP 2003031779 A JP2003031779 A JP 2003031779A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
soi
boat
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001213648A
Other languages
English (en)
Inventor
Hideki Naruoka
英樹 成岡
Nobumi Hattori
信美 服部
Hidekazu Yamamoto
秀和 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001213648A priority Critical patent/JP2003031779A/ja
Priority to US10/113,291 priority patent/US6844242B2/en
Publication of JP2003031779A publication Critical patent/JP2003031779A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y10S414/138—Wafers positioned vertically within cassette

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 ＳＯＩウェハの熱割れの原因となる支持基板
の傷やスリップ転位の発生を回避し得るＳＯＩウェハの
製造方法を得る。 【解決手段】 ボート４には、積層ウェハ５０を支持す
るための凹部５が形成されている。凹部５は、第１側面
５ａ、第１底面５ｂ、第２側面５ｃ、第２底面５ｄ、及
び第３側面５ｅを有している。ボート４の上面から見
て、第２底面５ｄは第１底面５ｂよりも深い位置に存在
する。積層ウェハ５０は、シリコンウェハ２の側面が凹
部５の第１底面５ｂに接触し、シリコンウェハ１の側面
が凹部５の第２底面５ｄに接触しない状態で、ボート４
に装填されている。また、シリコンウェハ２の第２主面
２ｂは凹部５の第１側面５ａに接触しており、シリコン
ウェハ１の第２主面１ａは凹部５の第３側面５ｅに接触
している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の基
板として使用されるＳＯＩ（Silicon On Insulator）ウ
ェハの製造方法に関するものである。
【０００２】
【従来の技術】ＳＯＩウェハの製造方法の一つに、貼り
合わせ法がある。これは、少なくとも一方にシリコン酸
化膜が形成された２枚のシリコンウェハを、そのシリコ
ン酸化膜を挟んで互いに貼り合わせ、その後、一方のシ
リコンウェハを薄膜化することにより、半導体素子が形
成されるシリコン層（以下「素子形成層」と称する）を
形成する方法である。シリコンウェハを薄膜化する方法
としては、機械化学研磨法、ボンディングアンドエッチ
バック法、水素注入剥離法等が知られている。
【０００３】機械化学研磨法とは、素子形成層となる側
のシリコンウェハを、研磨布と、研磨粒子（シリコン酸
化膜の粒子等）を含有したアルカリ溶液とを用いた研磨
によって薄膜化する方法である。ボンディングアンドエ
ッチバック法とは、素子形成層となる側のシリコンウェ
ハに、エッチングレートの異なる層（高濃度の不純物層
やポーラスシリコン層等）を予め形成しておき、フッ酸
又はフッ酸と硝酸との混合液を用いた化学エッチングに
よって、そのシリコンウェハを薄膜化する方法である。
水素注入剥離法とは、素子形成層となる側のシリコンウ
ェハに予め水素を注入して水素注入層を形成しておき、
５００℃程度の熱処理により水素注入層を剥離すること
によって、そのシリコンウェハを薄膜化する方法であ
る。
【０００４】図３１〜３９は、ＳＯＩウェハの従来の製
造方法を工程順に示す図である。図３１を参照して、ま
ず、ＳＯＩウェハの支持基板となるシリコンウェハ１０
１を準備する。シリコンウェハ１０１は、第１主面１０
１ａ及び第２主面１０１ｂを有している。また、図３２
を参照して、ＳＯＩウェハの素子形成層となるシリコン
ウェハ１０２を準備する。シリコンウェハ１０２は、第
１主面１０２ａ及び第２主面１０２ｂを有している。シ
リコンウェハ１０２の第１主面１０２ａ上には、シリコ
ン酸化膜から成る絶縁層１０３が形成されている。但し
絶縁層１０３は、シリコンウェハ１０２の全表面上に形
成されていてもよい。図３３を参照して、次に、シリコ
ンウェハ１０１とシリコンウェハ１０２とを、絶縁層１
０３を挟んで互いに貼り合わせることにより、シリコン
ウェハ１０１、絶縁層１０３、及びシリコンウェハ１０
２がこの順に積層されたウェハ（以下「積層ウェハ」と
称す）１５０を形成する。
【０００５】次に、シリコンウェハ１０１とシリコンウ
ェハ１０２との貼り合わせ強度を高めるために、熱処理
（１０００℃程度のアニール）を行う。具体的には、図
３４に示した横型拡散炉を用いて、複数枚の積層ウェハ
１５０が装填されたボート１５１を石英チューブ１５２
内に搬送し、ヒータ１５３によって積層ウェハ１５０を
加熱する。あるいは、図３５に示した縦型拡散炉を用い
て、複数枚の積層ウェハ１５０が装填されたボート１５
４を石英チューブ１５５内に搬送し、ヒータ１５６によ
って積層ウェハ１５０を加熱する。
【０００６】図３６，３７は、図３４に示した横型拡散
炉の内部を示す図である。ボート１５１の底部１５７上
には、複数のウェハ支持部１５８が形成されており、積
層ウェハ１５０はウェハ支持部１５８によって支持され
ている。ウェハ支持部１５８は、複数の凹部１６０が等
間隔に形成された帯状の部材１５９である。図３７に示
すように、シリコンウェハ１０１の第２主面１０１ｂは
凹部１６０の側面１６０ｓ１に接触しており、シリコン
ウェハ１０１の側面は凹部１６０の底面１６０ｂに接触
している。また、シリコンウェハ１０２の第２主面１０
２ｂは凹部１６０の側面１６０ｓ２に接触しており、シ
リコンウェハ１０２の側面は凹部１６０の底面１６０ｂ
に接触している。
【０００７】図３８，３９は、図３５に示した縦型拡散
炉の内部を示す図である。図３９では、図３８に示した
線分Ｘ１００−Ｘ１００に沿った位置に関する断面構造
を示している。積層ウェハ１５０は、ボート１５４が有
する複数のウェハ支持部１６１によって支持されてい
る。ウェハ支持部１６１は、複数の凹部１６３が等間隔
に形成された帯状の部材１６２である。図３９に示すよ
うに、シリコンウェハ１０１の第２主面１０１ｂは凹部
１６３の底面１６３ｂに接触しており、シリコンウェハ
１０１の側面は凹部１６０の側面１６３ｓに接触してい
る。また、シリコンウェハ１０２の側面は凹部１６０の
側面１６３ｓに接触している。
【０００８】貼り合わせ強度を高めるための熱処理が行
われた後、上記の機械化学研磨法等によってシリコンウ
ェハ１０２を第２主面１０２ｂ側から薄膜化することに
より素子形成層が形成され、ＳＯＩウェハが完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うなＳＯＩウェハの従来の製造方法には、以下のような
問題点がある。図４０，４１は、ＳＯＩウェハの従来の
製造方法における問題点を説明するための図である。図
３７に示したように、ＳＯＩウェハの支持基板となるシ
リコンウェハ１０１の側面、及びＳＯＩウェハの素子形
成層となるシリコンウェハ１０２の側面は、凹部１６０
の底面１６０ｂにそれぞれ接触しており、また、図３９
に示したように、シリコンウェハ１０１の側面、及びシ
リコンウェハ１０２の側面は、凹部１６３の側面１６３
ｓにそれぞれ接触している。従って、図４０に示すよう
に、シリコンウェハ１０１，１０２の各側面には、凹部
１６０，１６３との接触に起因する傷が発生し、傷発生
部１２５ｂ，１２５ａが形成されている。
【００１０】シリコンウェハ１０２に形成された傷発生
部１２５ａは、図４１に示すように、シリコンウェハ１
０２を薄膜化する工程によって併せて除去される。しか
し、シリコンウェハ１０１に形成された傷発生部１２５
ｂは、薄膜化工程によっては除去されないため、最終的
に製造されたＳＯＩウェハ１２７にも、傷発生部１２５
ｂは残る。この傷発生部１２５ｂはＳＯＩウェハ１２７
の靱性を低下させる原因となるため、ＳＯＩウェハ１２
７の素子形成層１２６内に半導体素子を形成していくプ
ロセスにおいて、傷発生部１２５ｂが原因となってＳＯ
Ｉウェハ１２７の熱割れが起こるという問題がある。
【００１１】しかも、積層ウェハ１５０はボート１５
１，１５４のウェハ支持部１５８，１６１によってのみ
支えられることになるため、積層ウェハ１５０の自重が
ウェハ支持部１５８，１６１との接触部に集中し、スリ
ップ転位が発生する。特に、２枚のシリコンウェハ１０
１，１０２を有する積層ウェハ１５０では、その自重も
大きいため、スリップ転位の発生が促進される。このス
リップ転位は、上記の傷発生部１２５ｂと同様にＳＯＩ
ウェハの靱性を低下させる原因となるため、上記と同様
の問題が生じる。
【００１２】本発明はかかる問題を解決するために成さ
れたものであり、ＳＯＩウェハの熱割れの原因となる支
持基板の傷やスリップ転位の発生を回避し得るＳＯＩウ
ェハの製造方法を得ることを目的とするものである。
【００１３】
【課題を解決するための手段】この発明のうち請求項１
に記載のＳＯＩウェハの製造方法は、（ａ）ＳＯＩウェ
ハの支持基板となる第１の半導体ウェハと、ＳＯＩウェ
ハの素子形成層となる第２の半導体ウェハとを準備する
工程と、（ｂ）第１の半導体ウェハと第２の半導体ウェ
ハとを絶縁層を挟んで互いに貼り合わせることにより、
積層ウェハを形成する工程と、（ｃ）積層ウェハを支持
するためのボートを準備する工程と、（ｄ）積層ウェハ
を、少なくとも第１の半導体ウェハの側面を接触させる
ことなく、ボートに装填する工程と、（ｅ）工程（ｄ）
よりも後に実行され、第１の半導体ウェハと第２の半導
体ウェハとの貼り合わせ強度を高めるための熱処理を行
う工程とを備えるものである。
【００１４】また、この発明のうち請求項２に記載のＳ
ＯＩウェハの製造方法は、請求項１に記載のＳＯＩウェ
ハの製造方法であって、第１の半導体ウェハは、絶縁層
に接触する第１主面と、絶縁層に接触しない第２主面と
を有し、工程（ｄ）において、積層ウェハは、第１の半
導体ウェハの側面及び第２主面を接触させることなく、
ボートに装填されることを特徴とするものである。
【００１５】また、この発明のうち請求項３に記載のＳ
ＯＩウェハの製造方法は、請求項１に記載のＳＯＩウェ
ハの製造方法であって、工程（ｃ）においては、第１底
面と、第１底面よりも深い第２底面とを有する凹部が形
成されたボートが準備され、工程（ｄ）において、積層
ウェハは、第２の半導体ウェハの側面が第１底面に接触
し、第１の半導体ウェハの側面が第２底面に接触しない
状態で、ボートに装填され、（ｆ）工程（ｅ）よりも後
に実行され、第２の半導体ウェハの表面を除去すること
により、ＳＯＩウェハの素子形成層を形成する工程をさ
らに備えることを特徴とするものである。
【００１６】また、この発明のうち請求項４に記載のＳ
ＯＩウェハの製造方法は、請求項３に記載のＳＯＩウェ
ハの製造方法であって、工程（ｃ）においては、第１の
半導体ウェハと第２の半導体ウェハとが積層される方向
に関する第１底面の幅が、第２の半導体ウェハの厚みよ
りも小さい凹部が形成されたボートが準備されることを
特徴とするものである。
【００１７】また、この発明のうち請求項５に記載のＳ
ＯＩウェハの製造方法は、請求項１又は２に記載のＳＯ
Ｉウェハの製造方法であって、工程（ｃ）においては、
第１側面と、第１側面よりも深い第２側面とを有する凹
部が形成されたボートが準備され、工程（ｄ）におい
て、積層ウェハは、第２の半導体ウェハの側面が第１側
面に接触し、第１の半導体ウェハの側面が第２側面に接
触しない状態で、ボートに装填され、（ｆ）工程（ｅ）
よりも後に実行され、第２の半導体ウェハの表面を除去
することにより、ＳＯＩウェハの素子形成層を形成する
工程をさらに備えることを特徴とするものである。
【００１８】また、この発明のうち請求項６に記載のＳ
ＯＩウェハの製造方法は、請求項５に記載のＳＯＩウェ
ハの製造方法であって、工程（ｃ）においては、第１の
半導体ウェハと第２の半導体ウェハとが積層される方向
に関する第１側面の高さが、第２の半導体ウェハの厚み
よりも小さい凹部が形成されたボートが準備されること
を特徴とするものである。
【００１９】また、この発明のうち請求項７に記載のＳ
ＯＩウェハの製造方法は、請求項１又は２に記載のＳＯ
Ｉウェハの製造方法であって、工程（ａ）においては、
第１の半導体ウェハよりも直径が大きい第２の半導体ウ
ェハが準備され、工程（ｃ）においては、所定の凹部が
形成されたボートが準備され、工程（ｄ）において、積
層ウェハは、第２の半導体ウェハが凹部内に差し込ま
れ、第１の半導体ウェハが凹部に差し込まれない状態
で、ボートに装填され、（ｆ）工程（ｅ）よりも後に実
行され、第２の半導体ウェハの表面を除去することによ
り、ＳＯＩウェハの素子形成層を形成する工程をさらに
備えることを特徴とするものである。
【００２０】また、この発明のうち請求項８に記載のＳ
ＯＩウェハの製造方法は、請求項１に記載のＳＯＩウェ
ハの製造方法であって、（ｆ）工程（ｄ）よりも前に実
行され、少なくとも第１の半導体ウェハの側面に保護膜
を形成する工程をさらに備えることを特徴とするもので
ある。
【００２１】また、この発明のうち請求項９に記載のＳ
ＯＩウェハの製造方法は、請求項８に記載のＳＯＩウェ
ハの製造方法であって、工程（ｆ）は、（ｆ−１）複数
枚の第１の半導体ウェハを積み重ねることにより、積み
重ね構造を形成する工程と、（ｆ−２）積み重ね構造の
表面上に保護膜を形成する工程と、（ｆ−３）工程（ｆ
−２）よりも後に実行され、積み重ね構造を、各第１の
半導体ウェハに分離する工程とを有することを特徴とす
るものである。
【００２２】また、この発明のうち請求項１０に記載の
ＳＯＩウェハの製造方法は、請求項８に記載のＳＯＩウ
ェハの製造方法であって、第１の半導体ウェハは、絶縁
層に接触する第１主面と、絶縁層に接触しない第２主面
とを有し、工程（ｆ）において、保護膜は第１の半導体
ウェハの側面及び第２主面上に形成されることを特徴と
するものである。
【００２３】また、この発明のうち請求項１１に記載の
ＳＯＩウェハの製造方法は、請求項１０に記載のＳＯＩ
ウェハの製造方法であって、工程（ｆ）は、（ｆ−１）
２枚の第１の半導体ウェハを、第１主面同士を互いに接
触させて積み重ねることにより、積み重ね構造を形成す
る工程と、（ｆ−２）積み重ね構造の表面上に保護膜を
形成する工程と、（ｆ−３）工程（ｆ−２）よりも後に
実行され、積み重ね構造を、各第１の半導体ウェハに分
離する工程とを有することを特徴とするものである。
【００２４】また、この発明のうち請求項１２に記載の
ＳＯＩウェハの製造方法は、請求項１又は２に記載のＳ
ＯＩウェハの製造方法であって、第２の半導体ウェハ
は、絶縁層に接触する第１主面と、絶縁層に接触しない
第２主面とを有し、工程（ｃ）においては、複数の突起
が形成されたウェハ支持部を有するボートが準備され、
工程（ｄ）において、積層ウェハは、複数の突起と第２
の半導体ウェハの第２主面とを互いに接触させてウェハ
支持部上に載置されることを特徴とするものである。
【００２５】また、この発明のうち請求項１３に記載の
ＳＯＩウェハの製造方法は、（ａ）第１及び第２主面を
有し、ＳＯＩウェハの支持基板となる第１の半導体ウェ
ハと、第１及び第２主面を有し、ＳＯＩウェハの素子形
成層となる第２の半導体ウェハとを準備する工程と、
（ｂ）第１及び第２の半導体ウェハの各第１主面同士で
絶縁層を挟んで、第１の半導体ウェハと第２の半導体ウ
ェハとを互いに貼り合わせることにより、積層ウェハを
形成する工程と、（ｃ）積層ウェハを、第２の半導体ウ
ェハの第２主面を接触させて、ウェハ載置面上に載置す
る工程と、（ｄ）工程（ｃ）よりも後に実行され、第１
の半導体ウェハと第２の半導体ウェハとの貼り合わせ強
度を高めるための熱処理を行う工程とを備えるものであ
る。
【００２６】また、この発明のうち請求項１４に記載の
ＳＯＩウェハの製造方法は、請求項１３に記載のＳＯＩ
ウェハの製造方法であって、ウェハ載置面はベルトコン
ベア上に規定されており、工程（ｄ）においては、ヒー
タの下でベルトコンベアを走行させてヒータによって積
層ウェハを加熱することにより、熱処理が行われること
を特徴とするものである。
【００２７】また、この発明のうち請求項１５に記載の
ＳＯＩウェハの製造方法は、請求項１３に記載のＳＯＩ
ウェハの製造方法であって、ウェハ載置面はホットプレ
ート上に規定されており、工程（ｄ）においては、ホッ
トプレートによって積層ウェハを加熱することにより、
熱処理が行われることを特徴とするものである。
【００２８】また、この発明のうち請求項１６に記載の
ＳＯＩウェハの製造方法は、請求項１３〜１５のいずれ
か一つに記載のＳＯＩウェハの製造方法であって、
（ｅ）工程（ｄ）よりも後に実行され、第２の半導体ウ
ェハの表面を除去することにより、ＳＯＩウェハの素子
形成層を形成する工程をさらに備えることを特徴とする
ものである。
【００２９】また、この発明のうち請求項１７に記載の
ＳＯＩウェハの製造方法は、（ａ）ＳＯＩウェハの支持
基板となる第１の半導体ウェハと、ＳＯＩウェハの素子
形成層となる第２の半導体ウェハとを準備する工程と、
（ｂ）第１の半導体ウェハと第２の半導体ウェハとを絶
縁層を挟んで互いに貼り合わせることにより、積層ウェ
ハを形成する工程と、（ｃ）積層ウェハを支持するため
のボートを準備する工程と、（ｄ）積層ウェハを、第１
の半導体ウェハとボートとを互いに接触させて、ボート
に装填する工程と、（ｅ）工程（ｄ）よりも後に実行さ
れ、第１の半導体ウェハと第２の半導体ウェハとの貼り
合わせ強度を高めるための熱処理を行う工程と、（ｆ）
工程（ｅ）よりも後に実行され、第１の半導体ウェハと
ボートとの接触箇所に発生している傷発生部を除去する
工程とを備えるものである。
【００３０】また、この発明のうち請求項１８に記載の
ＳＯＩウェハの製造方法は、請求項１７に記載のＳＯＩ
ウェハの製造方法であって、工程（ｄ）において、積層
ウェハは、第１及び第２の半導体ウェハとボートとが互
いに接触した状態で、ボートに装填され、（ｇ）工程
（ｅ）よりも後に実行され、第２の半導体ウェハの表面
を除去することにより、ＳＯＩウェハの素子形成層を形
成する工程をさらに備えることを特徴とするものであ
る。
【００３１】
【発明の実施の形態】実施の形態１．図１〜７は、本発
明の実施の形態１に係るＳＯＩウェハの製造方法を工程
順に示す図である。図１を参照して、まず、最終的にＳ
ＯＩウェハの支持基板となるシリコンウェハ１を準備す
る。シリコンウェハ１は、第１主面１ａ及び第２主面１
ｂを有している。図１に示すように、シリコンウェハ１
の直径はＬ１（例えば２００ｍｍ）である。また、図２
を参照して、最終的にＳＯＩウェハの素子形成層となる
シリコンウェハ２を準備する。シリコンウェハ２は、第
１主面２ａ及び第２主面２ｂを有している。シリコンウ
ェハ２の第１主面２ａ上には、シリコン酸化膜から成る
絶縁層３が形成されている。但し絶縁層３は、第１主面
２ａ上のみならず、シリコンウェハ２の全表面上に形成
されていてもよい。図２に示すように、シリコンウェハ
２の直径は、シリコンウェハ１の直径に等しいＬ１であ
り、また、シリコンウェハ２の厚みはＴ１（例えば７２
５μｍ）である。
【００３２】図３を参照して、次に、シリコンウェハ１
とシリコンウェハ２とを、絶縁層３を挟んで互いに貼り
合わせることにより、シリコンウェハ１、絶縁層３、及
びシリコンウェハ２がこの順に積層された積層ウェハ５
０を形成する。絶縁層３には、シリコンウェハ１の第１
主面１ａが接触している。
【００３３】次に、シリコンウェハ１とシリコンウェハ
２との貼り合わせ強度を高めるために、熱処理（１００
０℃程度のアニール）を行う。図４は、横型炉を用いる
場合に、積層ウェハ５０がボート４に装填された状況を
示す断面図である。ボート４には、積層ウェハ５０を支
持するための凹部５が形成されている。凹部５は、第１
側面５ａ、第１底面５ｂ、第２側面５ｃ、第２底面５
ｄ、及び第３側面５ｅを有している。ボート４の上面か
ら見て、第２底面５ｄは第１底面５ｂよりも深い位置に
存在する。積層ウェハ５０は、シリコンウェハ２の側面
が凹部５の第１底面５ｂに接触し、シリコンウェハ１の
側面が凹部５の第２底面５ｄに接触しない状態で、ボー
ト４に装填されている。また、シリコンウェハ２の第２
主面２ｂは凹部５の第１側面５ａに接触しており、シリ
コンウェハ１の第２主面１ｂは凹部５の第３側面５ｅに
接触している。また、シリコンウェハ１とシリコンウェ
ハ２とが積層されている方向（紙面の左右方向）に関す
る凹部５の第１底面５ｂの幅Ｗ１は、シリコンウェハ２
の厚みＴ１よりも小さい。
【００３４】図５は、ボート４の他の構造を示す断面図
である。凹部５は、シリコンウェハ１の第２主面１ｂに
接触する第３側面５ｅの代わりに、シリコンウェハ１の
第２主面１ｂに接触しない第３側面５ｆを有している。
凹部５の第３側面５ｆには、突起５ｇが形成されてい
る。シリコンウェハ１の第２主面１ｂは、突起５ｇに接
触している。
【００３５】図６は、縦型炉を用いる場合に、積層ウェ
ハ５０がボート６に装填された状況を示す断面図であ
る。ボート６には、積層ウェハ５０を支持するための凹
部７が形成されている。凹部７は、第１底面７ａ、第１
側面７ｂ、第２底面７ｃ、第２側面７ｄ、及び上面７ｅ
を有している。ボート６の側面から見て、第２側面７ｄ
は第１側面７ｂよりも深い位置に存在する。積層ウェハ
５０は、シリコンウェハ２の側面が凹部７の第１側面７
ｂに接触し、シリコンウェハ１の側面が凹部７の第２側
面７ｄに接触しない状態で、ボート６に装填されてい
る。また、シリコンウェハ２の第２主面２ｂは凹部７の
第１底面７ａに接触しており、シリコンウェハ１の第２
主面１ｂは凹部７の上面７ｅに接触していない。また、
シリコンウェハ１とシリコンウェハ２とが積層されてい
る方向（紙面の上下方向）に関する凹部７の第１側面７
ｂの高さＨ１は、シリコンウェハ２の厚みＴ１よりも小
さい。
【００３６】複数枚の積層ウェハ５０が装填されたボー
ト４，６を拡散炉の石英チューブ内に搬送し、石英チュ
ーブの周囲に配設されたヒータによって積層ウェハ５０
を加熱する。これにより、シリコンウェハ１とシリコン
ウェハ２との貼り合わせ強度を高めるための熱処理が行
われる。
【００３７】かかる熱処理が行われた後、従来技術の説
明で述べた機械化学研磨法等によってシリコンウェハ２
を第２主面２ｂ側から薄膜化することにより、図７に示
すようにシリコンの素子形成層８が形成され、ＳＯＩウ
ェハ９が完成する。シリコンウェハ２の膜厚が７２５μ
ｍの場合に膜厚が０．２μｍの素子形成層８を得たいと
きは、７２４．８μｍの膜厚分だけシリコンウェハ２を
薄膜化すればよい。
【００３８】このように本実施の形態１に係るＳＯＩウ
ェハの製造方法によれば、図４〜６に示したように、積
層ウェハ５０がボート４，６に装填された状態で、シリ
コンウェハ１の側面はボート４，６に接触していない。
従って、ボートとの接触に起因する傷やスリップ転位が
シリコンウェハ１の側面に発生することを回避すること
ができる。その結果、ＳＯＩウェハ９の素子形成層８内
に半導体素子を形成していくプロセスにおいて、ＳＯＩ
ウェハ９の熱割れが発生することを抑制でき、歩留まり
の向上を図ることができる。
【００３９】実施の形態２．図８〜１１は、本発明の実
施の形態２に係るＳＯＩウェハの製造方法を工程順に示
す図である。まず、図１に示したシリコンウェハ１を準
備するとともに、図８を参照して、最終的にＳＯＩウェ
ハの素子形成層となるシリコンウェハ１０を準備する。
シリコンウェハ１０は、第１主面１０ａ及び第２主面１
０ｂを有している。シリコンウェハ１０の第１主面１０
ａ上には、シリコン酸化膜から成る絶縁層１１が形成さ
れている。シリコンウェハ１０の直径Ｌ２は、シリコン
ウェハ１の直径Ｌ１よりも大きい。図９を参照して、次
に、シリコンウェハ１とシリコンウェハ１０とを、絶縁
層３を挟んで互いに貼り合わせることにより、シリコン
ウェハ１、絶縁層３、及びシリコンウェハ１０がこの順
に積層された積層ウェハ５１を形成する。
【００４０】次に、シリコンウェハ１とシリコンウェハ
１０との貼り合わせ強度を高めるために、熱処理を行
う。図１０は、横型炉を用いる場合に、積層ウェハ５１
がボート１２に装填された状況を示す断面図である。ボ
ート１２には、積層ウェハ５１を支持するための凹部１
３が形成されている。積層ウェハ５１は、シリコンウェ
ハ１０の側面が凹部１３の底面に接触し、シリコンウェ
ハ１の側面がボート１２に接触しない状態で、ボート１
２に装填されている。また、シリコンウェハ１０の第２
主面１０ｂ及び絶縁層１１は、いずれも凹部１３の側面
に接触している。即ち、積層ウェハ５１は、シリコンウ
ェハ１０が凹部１３内に差し込まれることにより、ボー
ト１２によって支持されている。
【００４１】シリコンウェハ１０の直径Ｌ２は、積層ウ
ェハ５１をボート１２に装填したときに、シリコンウェ
ハ１とボート１２との接触を回避し得る大きさに設定さ
れる。例えば、シリコンウェハ１の直径Ｌ１が２００ｍ
ｍであり、凹部１３の深さが５ｍｍである場合を考え
る。シリコンウェハ１とシリコンウェハ１０とが、各ウ
ェハの中心を一致させて貼り合わされている場合は、シ
リコンウェハ１０の直径Ｌ２は、２００＋５×２＝２１
０ｍｍよりも大きい値に設定される。一方、シリコンウ
ェハ１がシリコンウェハ１０の一端に偏って貼り合わさ
れている場合、例えば、図１０においてシリコンウェハ
１の上端とシリコンウェハ１０の上端とが揃っている場
合は、シリコンウェハ１０の下端が凹部１３内に差し込
まれ、このときシリコンウェハ１０の直径Ｌ２は、２０
０＋５＝２０５ｍｍよりも大きい値に設定される。
【００４２】図１１は、縦型炉を用いる場合に、積層ウ
ェハ５１がボート１４に装填された状況を示す断面図で
ある。ボート１４には、積層ウェハ５１を支持するため
の凹部１５が形成されている。積層ウェハ５１は、シリ
コンウェハ１０の第２主面１０ｂが凹部１５の底面に接
触する状態で、ボート１４に装填されている。シリコン
ウェハ１の側面及び第２主面１ｂは、いずれもボート１
４に接触していない。
【００４３】複数枚の積層ウェハ５１が装填されたボー
ト１２，１４を拡散炉の石英チューブ内に搬送し、石英
チューブの周囲に配設されたヒータによって積層ウェハ
５１を加熱する。これにより、シリコンウェハ１とシリ
コンウェハ１０との貼り合わせ強度を高めるための熱処
理が行われる。かかる熱処理が行われた後、上記の機械
化学研磨法等によってシリコンウェハ１０を第２主面１
０ｂ側から薄膜化することにより、図７に示すように素
子形成層８が形成され、ＳＯＩウェハ９が完成する。
【００４４】このように本実施の形態２に係るＳＯＩウ
ェハの製造方法によれば、図１０，１１に示したよう
に、積層ウェハ５１がボート１２，１４に装填された状
態で、シリコンウェハ１の側面及び第２主面１ｂは、い
ずれもボート１２，１４に接触していない。従って、ボ
ートとの接触に起因する傷やスリップ転位がシリコンウ
ェハ１の側面及び第２主面１ｂに発生することを回避す
ることができる。その結果、ＳＯＩウェハ９の素子形成
層８内に半導体素子を形成していくプロセスにおいて、
ＳＯＩウェハ９の熱割れが発生することを抑制でき、歩
留まりの向上を図ることができる。
【００４５】実施の形態３．図１２は、本発明の実施の
形態３に係るＳＯＩウェハの製造方法の一工程を示す断
面図である。上記実施の形態１と同様の工程を経て図３
に示す構造を得た後、４００℃以下の温度で、シリコン
酸化膜１６を積層ウェハ５０の表面上に形成する。シリ
コン酸化膜１６の膜厚は１０ｎｍ以上である。図１２に
示すように、シリコン酸化膜１６は、シリコンウェハ１
の側面及び第２主面１ｂ上にも形成され、シリコンウェ
ハ１の保護膜として機能する。
【００４６】４００℃以下で酸化膜を形成する方法とし
ては、ＳｉＨ4とＮ2Ｏとの混合ガス又はＳｉＨ4とＮ2Ｏ
とＮＨ3との混合ガスをソースに用いた減圧下での熱酸
化法、ＴＥＯＳ等の有機シラン系ガスをソースに用いた
ＲＦプラズマＣＶＤ法、ＳｉＨ4等の無機シラン系ガス
をソースに用いた、バイアスＥＣＲプラズマＣＶＤ法又
はヘリコンプラズマＣＶＤ法、ＳｉＨ4ガスをソースに
用いた低圧熱酸化・低圧水銀灯照射下での光ＣＶＤ法等
が知られている。
【００４７】その後、図１２に示した構造を、図３７，
３９に示した従来のボート１５１，１５４に装填して、
シリコンウェハ１とシリコンウェハ２との貼り合わせ強
度を高めるための熱処理を行う。かかる熱処理が行われ
た後、上記の機械化学研磨法等によってシリコンウェハ
２を第２主面２ｂ側から薄膜化することにより、図７に
示すように素子形成層８が形成され、ＳＯＩウェハ９が
完成する。
【００４８】このように本実施の形態３に係るＳＯＩウ
ェハの製造方法によれば、シリコンウェハ１の側面及び
第２主面１ｂ上には、保護膜として機能するシリコン酸
化膜１６が形成されており、かかる保護膜が形成された
状態で、積層ウェハ５０はボート１５１，１５４に装填
される。従って、シリコンウェハ１とボート１５１，１
５４とが直接的に接触することを回避できる。そのた
め、ボートとの接触に起因する傷やスリップ転位がシリ
コンウェハ１の側面及び第２主面１ｂに発生することを
回避でき、上記実施の形態２と同様の効果を得ることが
できる。
【００４９】実施の形態４．図１３，１４は、本発明の
実施の形態４に係るＳＯＩウェハの製造方法を工程順に
示す図である。まず、図１に示したシリコンウェハ１を
準備した後、図１３に示すように、シリコンウェハ１の
側面に、膜厚が１０ｎｍ以上のシリコン酸化膜１７を形
成する。シリコン酸化膜１７は、シリコンウェハ１の側
面の保護膜として機能する。
【００５０】図１４を参照して、次に、図１３に示した
シリコンウェハ１と図２に示したシリコンウェハ２と
を、絶縁層３を挟んで互いに貼り合わせることにより、
シリコンウェハ１、絶縁層３、及びシリコンウェハ２が
この順に積層された積層ウェハ５２を形成する。
【００５１】その後、保護膜１７が形成されている積層
ウェハ５２を、図３７，３９に示した従来のボート１５
１，１５４に装填して、シリコンウェハ１とシリコンウ
ェハ２との貼り合わせ強度を高めるための熱処理を行
う。かかる熱処理が行われた後、上記の機械化学研磨法
等によってシリコンウェハ２を第２主面２ｂ側から薄膜
化することにより、図７に示すように素子形成層８が形
成され、ＳＯＩウェハ９が完成する。
【００５２】以下、図１３に示した、側面にシリコン酸
化膜１７が形成されたシリコンウェハ１の形成方法につ
いて説明する。図１５，１６は、図１３に示したシリコ
ンウェハ１の形成方法を工程順に示す断面図である。ま
ず、図１に示したシリコンウェハ１を複数枚準備した
後、これらのシリコンウェハ１を、第１主面１ａ同士及
び第２主面１ｂ同士が互いに接触するように、ブロック
状に積み重ねる。図１５を参照して、次に、熱酸化法又
はＣＶＤ法によって、複数枚のシリコンウェハ１が積み
重ねられた構造（以下「積み重ね構造」と称する）の表
面にシリコン酸化膜１７を形成する。
【００５３】図１６を参照して、次に、図１５に示した
積み重ね構造を回転させながら、積み重ねられたシリコ
ンウェハ１同士の境界部分に、フッ酸蒸気１８を噴射す
る。これにより、上記境界部分のシリコン酸化膜１７を
フッ酸蒸気１８によって溶解する。但し、フッ酸蒸気１
８を噴射するのではなく、フッ酸によってはエッチング
されない膜（有機レジスト等）を上記境界部分以外の部
分に形成した後、フッ酸溶液を用いたウェットエッチン
グ法によって、上記境界部分のシリコン酸化膜１７のみ
を溶解してもよい。後述の実施の形態５についても同様
である。
【００５４】その後、シリコンに対して不活性なガス
（例えば窒素やアルゴン等）を上記境界部分に噴射する
ことにより、積み重ねられたシリコンウェハ１同士を剥
離する。以上の工程により、図１３に示した、側面にシ
リコン酸化膜１７が形成されたシリコンウェハ１が形成
される。
【００５５】このように本実施の形態４に係るＳＯＩウ
ェハの製造方法によれば、シリコンウェハ１の側面に
は、保護膜として機能するシリコン酸化膜１７が形成さ
れており、かかる保護膜が形成された状態で、積層ウェ
ハ５２はボート１５１，１５４に装填される。従って、
シリコンウェハ１の側面とボート１５１，１５４とが直
接的に接触することを回避できる。そのため、ボートと
の接触に起因する傷やスリップ転位がシリコンウェハ１
の側面に発生することを回避でき、上記実施の形態１と
同様の効果を得ることができる。
【００５６】実施の形態５．図１７，１８は、本発明の
実施の形態５に係るＳＯＩウェハの製造方法を工程順に
示す図である。まず、図１に示したシリコンウェハ１を
準備した後、図１７に示すように、シリコンウェハ１の
側面及び第２主面１ｂ上に、膜厚が１０ｎｍ以上のシリ
コン酸化膜１９を形成する。シリコン酸化膜１９は、シ
リコンウェハ１の側面及び第２主面１ｂの保護膜として
機能する。
【００５７】図１８を参照して、次に、図１７に示した
シリコンウェハ１と図２に示したシリコンウェハ２と
を、絶縁層３を挟んで互いに貼り合わせることにより、
シリコンウェハ１、絶縁層３、及びシリコンウェハ２が
この順に積層された積層ウェハ５３を形成する。
【００５８】その後、保護膜１９が形成されている積層
ウェハ５３を、図３７，３９に示した従来のボート１５
１，１５４に装填して、シリコンウェハ１とシリコンウ
ェハ２との貼り合わせ強度を高めるための熱処理を行
う。かかる熱処理が行われた後、上記の機械化学研磨法
等によってシリコンウェハ２を第２主面２ｂ側から薄膜
化することにより、図７に示すように素子形成層８が形
成され、ＳＯＩウェハ９が完成する。
【００５９】以下、図１７に示した、側面及び第２主面
１ｂ上にシリコン酸化膜１９が形成されたシリコンウェ
ハ１の形成方法について説明する。図１９，２０は、図
１７に示したシリコンウェハ１の形成方法を工程順に示
す断面図である。まず、図１に示したシリコンウェハ１
を２枚準備した後、これらのシリコンウェハ１を、第１
主面１ａ同士が互いに接触するように積み重ねる。図１
９を参照して、次に、熱酸化法又はＣＶＤ法によって、
２枚のシリコンウェハ１から成る積み重ね構造の表面に
シリコン酸化膜１９を形成する。
【００６０】図２０を参照して、次に、図１９に示した
積み重ね構造を回転させながら、積み重ねられたシリコ
ンウェハ１同士の境界部分に、フッ酸蒸気１８を噴射す
る。これにより、上記境界部分のシリコン酸化膜１９を
フッ酸蒸気１８によって溶解する。その後、シリコンに
対して不活性なガスを上記境界部分に噴射することによ
り、積み重ねられたシリコンウェハ１同士を剥離する。
以上の工程により、図１７に示した、側面及び第２主面
１ｂ上にシリコン酸化膜１９が形成されたシリコンウェ
ハ１が形成される。
【００６１】このように本実施の形態５に係るＳＯＩウ
ェハの製造方法によれば、シリコンウェハ１の側面及び
第２主面１ｂ上には、保護膜として機能するシリコン酸
化膜１９が形成されており、かかる保護膜が形成された
状態で、積層ウェハ５３はボート１５１，１５４に装填
される。従って、シリコンウェハ１の側面及び第２主面
１ｂとボート１５１，１５４とが直接的に接触すること
を回避できる。そのため、ボートとの接触に起因する傷
やスリップ転位がシリコンウェハ１の側面に発生するこ
とを回避でき、上記実施の形態２と同様の効果を得るこ
とができる。
【００６２】実施の形態６．図２１，２２は、本発明の
実施の形態６に係るＳＯＩウェハの製造方法を工程順に
示す図である。まず、上記実施の形態１と同様の工程を
経て図３に示した積層ウェハ５０を形成するとともに、
図２１に示す円板状のウェハ支持部２０を有するボート
を準備する。ウェハ支持部２０には、複数の突起２１が
形成されている。図２１に示した例のように、ウェハ支
持部２０が３個の突起２１を有する場合は、３個の突起
２１を仮想的に結んだ形状が正三角形となる箇所に、突
起２１を配設することが望ましい。
【００６３】図２２を参照して、次に、積層ウェハ５０
をボートのウェハ支持部２０上に載置する。積層ウェハ
５０は、複数の突起２１とシリコンウェハ２の第２主面
２ｂとを互いに接触させて、ボートのウェハ支持部２０
上に載置される。突起２１は半球状をしており、シリコ
ンウェハ２のエッジからウェハの中心に向かって１ｃｍ
以上離れた箇所で、半球の頂点がシリコンウェハ２の第
２主面２ｂに接触している。
【００６４】次に、シリコンウェハ１とシリコンウェハ
２との貼り合わせ強度を高めるための熱処理を行った
後、上記の機械化学研磨法等によってシリコンウェハ２
を第２主面２ｂ側から薄膜化することにより、図７に示
すように素子形成層８が形成され、ＳＯＩウェハ９が完
成する。
【００６５】このように本実施の形態６に係るＳＯＩウ
ェハの製造方法によれば、図２２に示したように、積層
ウェハ５０がボートに装填された状態で、シリコンウェ
ハ１の側面及び第２主面１ｂは、いずれもボートに接触
していない。そのため、ボートとの接触に起因する傷や
スリップ転位がシリコンウェハ１の側面及び第２主面１
ｂに発生することを回避でき、上記実施の形態２と同様
の効果を得ることができる。
【００６６】実施の形態７．図２３は、本発明の実施の
形態７に係るＳＯＩウェハの製造方法の一工程を示す図
である。まず、上記実施の形態１と同様の工程を経て図
３に示した積層ウェハ５０を形成する。図２３を参照し
て、次に、積層ウェハ５０をベルトコンベア２２上に載
置する。積層ウェハ５０は、シリコンウェハ２の第２主
面２ｂを接触させて、ベルトコンベア２２のウェハ載置
面上に載置される。ベルトコンベア２２の走行経路の上
方には、ヒータ２３が配設されている。
【００６７】次に、ヒータ２３を駆動するとともに、ベ
ルトコンベア２２を走行させることにより、ヒータ２３
の下で積層ウェハ５０を自動搬送する。これにより、シ
リコンウェハ１とシリコンウェハ２との貼り合わせ強度
を高めるための熱処理が行われる。その後、上記の機械
化学研磨法等によってシリコンウェハ２を第２主面２ｂ
側から薄膜化することにより、図７に示すように素子形
成層８が形成され、ＳＯＩウェハ９が完成する。
【００６８】このように本実施の形態７に係るＳＯＩウ
ェハの製造方法によれば、図２３に示したように、積層
ウェハ５０がベルトコンベア２２上に載置された状態
で、シリコンウェハ１の側面及び第２主面１ｂは、いず
れもベルトコンベア２２に接触していない。そのため、
ベルトコンベア２２との接触に起因する傷やスリップ転
位がシリコンウェハ１の側面及び第２主面１ｂに発生す
ることを回避でき、上記実施の形態２と同様の効果を得
ることができる。
【００６９】実施の形態８．図２４は、本発明の実施の
形態８に係るＳＯＩウェハの製造方法の一工程を示す図
である。まず、上記実施の形態１と同様の工程を経て図
３に示した積層ウェハ５０を形成する。図２４を参照し
て、次に、積層ウェハ５０をホットプレート２４上に載
置する。積層ウェハ５０は、シリコンウェハ２の第２主
面２ｂを接触させて、ホットプレート２４のウェハ載置
面上に載置される。但し、積層ウェハ５０は、セラミッ
ク板を介してホットプレート２４上に載置されてもよ
い。
【００７０】次に、ホットプレート２４を駆動すること
により、シリコンウェハ１とシリコンウェハ２との貼り
合わせ強度を高めるための熱処理が行われる。その後、
上記の機械化学研磨法等によってシリコンウェハ２を第
２主面２ｂ側から薄膜化することにより、図７に示すよ
うに素子形成層８が形成され、ＳＯＩウェハ９が完成す
る。
【００７１】このように本実施の形態８に係るＳＯＩウ
ェハの製造方法によれば、図２４に示したように、積層
ウェハ５０がホットプレート２４上に載置された状態
で、シリコンウェハ１の側面及び第２主面１ｂは、いず
れもホットプレート２４に接触していない。そのため、
ホットプレート２４との接触に起因する傷やスリップ転
位がシリコンウェハ１の側面及び第２主面１ｂに発生す
ることを回避でき、上記実施の形態２と同様の効果を得
ることができる。
【００７２】実施の形態９．図２５〜３０は、本発明の
実施の形態９に係るＳＯＩウェハの製造方法を工程順に
示す図である。図２５を参照して、まず、図３１〜３９
に示した従来技術と同様の工程を経て、積層ウェハ５４
を形成する。積層ウェハ５４のシリコンウェハ１，２の
側面には、ボートとの接触に起因する傷発生部２５ａ，
２５ｂが形成されている。
【００７３】図２６を参照して、次に、上記の機械化学
研磨法等によってシリコンウェハ２を第２主面２ｂ側か
ら薄膜化することにより、素子形成層２６を有するＳＯ
Ｉウェハ２７を形成する。かかる薄膜化によって、シリ
コンウェハ２の側面に形成されていた傷発生部２５ａは
除去される。
【００７４】次に、図２７を参照して、ＳＯＩウェハ２
７を回転させながら、シリコンウェハ１の側面を研磨布
ベルト２８に押し付けることにより、傷発生部２５ｂを
研磨によって除去する。このとき、ＳｉＯ2の粒子が含
まれたアルカリ溶液で構成される研磨剤２９を、研磨布
ベルト２８とシリコンウェハ１の側面との接触部分に注
入してもよい。
【００７５】あるいは図２８を参照して、ＳＯＩウェハ
２７を回転させながら、シリコンウェハ１の側面を回転
する砥石３０に押し付けることにより、傷発生部２５ｂ
を研磨によって除去する。このとき、上記と同様の研磨
剤２９を、砥石３０とシリコンウェハ１の側面との接触
部分に注入してもよい。
【００７６】また、図２９，３０に示すように、ＳＯＩ
ウェハ２７を上下に動かすことにより、研磨布ベルト２
８又は砥石３０とシリコンウェハ１の側面との接触箇所
を満遍なく変化させてもよい。これにより、傷発生部２
５ｂを確実に除去することができる。
【００７７】以上の工程により、傷発生部２５ｂが除去
されたシリコンウェハ１を備えるＳＯＩウェハ２７が完
成する。その後、各種の製造プロセスを経て、ＳＯＩウ
ェハ２７の素子形成層２６内に半導体素子が形成され
る。
【００７８】このように本実施の形態９に係るＳＯＩウ
ェハの製造方法によれば、ボートとの接触に起因して傷
発生部２５ｂが形成されたＳＯＩウェハ２７を得た後、
半導体素子を形成するためのプロセスが開始されるより
も前に、シリコンウェハ１の傷発生部２５ｂが除去され
る。従って、素子形成層２６内に半導体素子を形成して
いくプロセスにおいて、ＳＯＩウェハ２７の熱割れが発
生することを抑制でき、歩留まりの向上を図ることがで
きる。
【００７９】
【発明の効果】この発明のうち請求項１に係るものによ
れば、ボートとの接触に起因する傷やスリップ転位が第
１の半導体ウェハの側面に発生することを回避すること
ができる。その結果、ＳＯＩウェハの素子形成層内に半
導体素子を形成していくプロセスにおいて、ＳＯＩウェ
ハの熱割れが発生することを抑制でき、歩留まりの向上
を図ることができる。
【００８０】また、この発明のうち請求項２に係るもの
によれば、ボートとの接触に起因する傷やスリップ転位
が第１の半導体ウェハの側面及び第２主面に発生するこ
とを回避することができる。その結果、ＳＯＩウェハの
素子形成層内に半導体素子を形成していくプロセスにお
いて、ＳＯＩウェハの熱割れが発生することを抑制で
き、歩留まりの向上を図ることができる。
【００８１】また、この発明のうち請求項３に係るもの
によれば、積層ウェハがボートに装填された状態で、第
１の半導体ウェハの側面は凹部の第２底面に接触しな
い。従って、ボートとの接触に起因する傷やスリップ転
位が第１の半導体ウェハの側面に発生することを回避で
きる。また、工程（ｆ）において第２の半導体ウェハの
表面は除去されるため、積層ウェハをボートに装填した
ときに第２の半導体ウェハの表面に傷やスリップ転位が
発生したとしても、最終製品としてのＳＯＩウェハに
は、これらの傷やスリップ転位は残らない。
【００８２】また、この発明のうち請求項４に係るもの
によれば、凹部の第１底面の幅が第２の半導体ウェハの
厚みよりも小さいため、積層ウェハがボートに装填され
た状態で、凹部の第１底面が第１の半導体ウェハの側面
に接触することを、効果的に防止することができる。
【００８３】また、この発明のうち請求項５に係るもの
によれば、積層ウェハがボートに装填された状態で、第
１の半導体ウェハの側面は凹部の第２側面に接触しな
い。従って、ボートとの接触に起因する傷やスリップ転
位が第１の半導体ウェハの側面に発生することを回避で
きる。また、工程（ｆ）において第２の半導体ウェハの
表面は除去されるため、積層ウェハをボートに装填した
ときに第２の半導体ウェハの表面に傷やスリップ転位が
発生したとしても、最終製品としてのＳＯＩウェハに
は、これらの傷やスリップ転位は残らない。
【００８４】また、この発明のうち請求項６に係るもの
によれば、凹部の第１側面の高さが第２の半導体ウェハ
の厚みよりも小さいため、積層ウェハがボートに装填さ
れた状態で、凹部の第１側面が第１の半導体ウェハの側
面に接触することを、効果的に防止することができる。
【００８５】また、この発明のうち請求項７に係るもの
によれば、積層ウェハがボートに装填された状態で、第
１の半導体ウェハはボートの凹部に差し込まれない。従
って、ボートとの接触に起因する傷やスリップ転位が第
１の半導体ウェハの側面に発生することを回避できる。
また、工程（ｆ）において第２の半導体ウェハの表面は
除去されるため、積層ウェハをボートに装填したときに
第２の半導体ウェハの表面に傷やスリップ転位が発生し
たとしても、最終製品としてのＳＯＩウェハには、これ
らの傷やスリップ転位は残らない。
【００８６】また、この発明のうち請求項８に係るもの
によれば、少なくとも第１の半導体ウェハの側面には保
護膜が形成されているため、積層ウェハがボートに装填
された状態で、第１の半導体ウェハの側面とボートとは
直接的には接触しない。従って、ボートとの接触に起因
する傷やスリップ転位が第１の半導体ウェハの側面に発
生することを回避できる。
【００８７】また、この発明のうち請求項９に係るもの
によれば、側面に保護膜が形成された第１の半導体ウェ
ハを、比較的簡単な方法によって形成することができ
る。
【００８８】また、この発明のうち請求項１０に係るも
のによれば、第１の半導体ウェハの側面及び第２主面上
には保護膜が形成されているため、積層ウェハがボート
に装填された状態で、第１の半導体ウェハの側面及び第
２主面とボートとは直接的には接触しない。従って、ボ
ートとの接触に起因する傷やスリップ転位が第１の半導
体ウェハの側面及び第２主面に発生することを回避でき
る。
【００８９】また、この発明のうち請求項１１に係るも
のによれば、側面及び第２主面上に保護膜が形成された
第１の半導体ウェハを、比較的簡単な方法によって形成
することができる。
【００９０】また、この発明のうち請求項１２に係るも
のによれば、積層ウェハがボートに装填された状態で、
第１の半導体ウェハの側面及び第２主面はウェハ支持部
の突起に接触しない。従って、ボートとの接触に起因す
る傷やスリップ転位が第１の半導体ウェハの側面及び第
２主面に発生することを回避できる。
【００９１】また、この発明のうち請求項１３に係るも
のによれば、積層ウェハがウェハ載置面上に載置された
状態で、第１の半導体ウェハの側面及び第２主面はウェ
ハ載置面に接触しない。従って、ボートとの接触に起因
する傷やスリップ転位が第１の半導体ウェハの側面及び
第２主面に発生することを回避できる。
【００９２】また、この発明のうち請求項１４に係るも
のによれば、ヒータやベルトコンベアを用いた比較的簡
単な装置構成によって、第１の半導体ウェハと第２の半
導体ウェハとの貼り合わせ強度を高めるための熱処理を
実行することができる。
【００９３】また、この発明のうち請求項１５に係るも
のによれば、ホットプレートを用いた比較的簡単な装置
構成によって、第１の半導体ウェハと第２の半導体ウェ
ハとの貼り合わせ強度を高めるための熱処理を実行する
ことができる。
【００９４】また、この発明のうち請求項１６に係るも
のによれば、工程（ｅ）において第２の半導体ウェハの
表面は除去されるため、積層ウェハをウェハ載置面上に
載置したときに第２の半導体ウェハの表面に傷やスリッ
プ転位が発生したとしても、最終製品としてのＳＯＩウ
ェハには、これらの傷やスリップ転位は残らない。
【００９５】また、この発明のうち請求項１７に係るも
のによれば、ボートとの接触に起因して傷発生部が形成
された積層ウェハを得た後、工程（ｆ）によって第１の
半導体ウェハの傷発生部が除去される。従って、素子形
成層内に半導体素子を形成していくプロセスにおいて、
ＳＯＩウェハの熱割れが発生することを抑制でき、歩留
まりの向上を図ることができる。
【００９６】また、この発明のうち請求項１８に係るも
のによれば、工程（ｇ）において第２の半導体ウェハの
表面は除去されるため、積層ウェハをボートに装填した
ときに第２の半導体ウェハの表面に傷発生部が形成され
たとしても、この傷発生部は最終製品としてのＳＯＩウ
ェハには残らない。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図２】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図３】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図４】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図５】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図６】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図７】 本発明の実施の形態１に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図８】 本発明の実施の形態２に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図９】 本発明の実施の形態２に係るＳＯＩウェハの
製造方法を工程順に示す図である。
【図１０】 本発明の実施の形態２に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図１１】 本発明の実施の形態２に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図１２】 本発明の実施の形態３に係るＳＯＩウェハ
の製造方法の一工程を示す断面図である。
【図１３】 本発明の実施の形態４に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図１４】 本発明の実施の形態４に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図１５】 図１３に示したシリコンウェハの形成方法
を工程順に示す断面図である。
【図１６】 図１３に示したシリコンウェハの形成方法
を工程順に示す断面図である。
【図１７】 本発明の実施の形態５に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図１８】 本発明の実施の形態５に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図１９】 図１７に示したシリコンウェハの形成方法
を工程順に示す断面図である。
【図２０】 図１７に示したシリコンウェハの形成方法
を工程順に示す断面図である。
【図２１】 本発明の実施の形態６に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図２２】 本発明の実施の形態６に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図２３】 本発明の実施の形態７に係るＳＯＩウェハ
の製造方法の一工程を示す図である。
【図２４】 本発明の実施の形態８に係るＳＯＩウェハ
の製造方法の一工程を示す図である。
【図２５】 本発明の実施の形態９に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図２６】 本発明の実施の形態９に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図２７】 本発明の実施の形態９に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図２８】 本発明の実施の形態９に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図２９】 本発明の実施の形態９に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図３０】 本発明の実施の形態９に係るＳＯＩウェハ
の製造方法を工程順に示す図である。
【図３１】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３２】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３３】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３４】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３５】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３６】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３７】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３８】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図３９】 ＳＯＩウェハの従来の製造方法を工程順に
示す図である。
【図４０】 ＳＯＩウェハの従来の製造方法における問
題点を説明するための図である。
【図４１】 ＳＯＩウェハの従来の製造方法における問
題点を説明するための図である。
【符号の説明】
１，２，１０ シリコンウェハ、３，１１ 絶縁層、
４，６，１２，１４ ボート、５，７，１３，１５ 凹
部、８，２６ 素子形成層、９，２７ ＳＯＩウェハ、
１６，１７，１９ シリコン酸化膜、２０ ウェハ支持
部、２１ 突起、２２ ベルトコンベア、２３ ヒー
タ、２４ ホットプレート、２５ａ，２５ｂ傷発生部、
５０〜５４ 積層ウェハ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 秀和 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F031 HA65 5F032 AA91 DA02 DA04 DA21 DA24 DA33 DA53 DA71 DA74

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）ＳＯＩウェハの支持基板となる第
    １の半導体ウェハと、前記ＳＯＩウェハの素子形成層と
    なる第２の半導体ウェハとを準備する工程と、 （ｂ）前記第１の半導体ウェハと前記第２の半導体ウェ
    ハとを絶縁層を挟んで互いに貼り合わせることにより、
    積層ウェハを形成する工程と、 （ｃ）前記積層ウェハを支持するためのボートを準備す
    る工程と、 （ｄ）前記積層ウェハを、少なくとも前記第１の半導体
    ウェハの側面を接触させることなく、前記ボートに装填
    する工程と、 （ｅ）前記工程（ｄ）よりも後に実行され、前記第１の
    半導体ウェハと前記第２の半導体ウェハとの貼り合わせ
    強度を高めるための熱処理を行う工程とを備える、ＳＯ
    Ｉウェハの製造方法。
  2. 【請求項２】 前記第１の半導体ウェハは、前記絶縁層
    に接触する第１主面と、前記絶縁層に接触しない第２主
    面とを有し、 前記工程（ｄ）において、前記積層ウェハは、前記第１
    の半導体ウェハの前記側面及び前記第２主面を接触させ
    ることなく、前記ボートに装填される、請求項１に記載
    のＳＯＩウェハの製造方法。
  3. 【請求項３】 前記工程（ｃ）においては、第１底面
    と、前記第１底面よりも深い第２底面とを有する凹部が
    形成された前記ボートが準備され、 前記工程（ｄ）において、前記積層ウェハは、前記第２
    の半導体ウェハの側面が前記第１底面に接触し、前記第
    １の半導体ウェハの前記側面が前記第２底面に接触しな
    い状態で、前記ボートに装填され、 （ｆ）前記工程（ｅ）よりも後に実行され、前記第２の
    半導体ウェハの表面を除去することにより、前記ＳＯＩ
    ウェハの前記素子形成層を形成する工程をさらに備え
    る、請求項１に記載のＳＯＩウェハの製造方法。
  4. 【請求項４】 前記工程（ｃ）においては、前記第１の
    半導体ウェハと前記第２の半導体ウェハとが積層される
    方向に関する前記第１底面の幅が、前記第２の半導体ウ
    ェハの厚みよりも小さい前記凹部が形成された前記ボー
    トが準備される、請求項３に記載のＳＯＩウェハの製造
    方法。
  5. 【請求項５】 前記工程（ｃ）においては、第１側面
    と、前記第１側面よりも深い第２側面とを有する凹部が
    形成された前記ボートが準備され、 前記工程（ｄ）において、前記積層ウェハは、前記第２
    の半導体ウェハの側面が前記第１側面に接触し、前記第
    １の半導体ウェハの側面が前記第２側面に接触しない状
    態で、前記ボートに装填され、 （ｆ）前記工程（ｅ）よりも後に実行され、前記第２の
    半導体ウェハの表面を除去することにより、前記ＳＯＩ
    ウェハの前記素子形成層を形成する工程をさらに備え
    る、請求項１又は２に記載のＳＯＩウェハの製造方法。
  6. 【請求項６】 前記工程（ｃ）においては、前記第１の
    半導体ウェハと前記第２の半導体ウェハとが積層される
    方向に関する前記第１側面の高さが、前記第２の半導体
    ウェハの厚みよりも小さい前記凹部が形成された前記ボ
    ートが準備される、請求項５に記載のＳＯＩウェハの製
    造方法。
  7. 【請求項７】 前記工程（ａ）においては、前記第１の
    半導体ウェハよりも直径が大きい前記第２の半導体ウェ
    ハが準備され、 前記工程（ｃ）においては、所定の凹部が形成された前
    記ボートが準備され、 前記工程（ｄ）において、前記積層ウェハは、前記第２
    の半導体ウェハが前記凹部内に差し込まれ、前記第１の
    半導体ウェハが前記凹部に差し込まれない状態で、前記
    ボートに装填され、 （ｆ）前記工程（ｅ）よりも後に実行され、前記第２の
    半導体ウェハの表面を除去することにより、前記ＳＯＩ
    ウェハの前記素子形成層を形成する工程をさらに備え
    る、請求項１又は２に記載のＳＯＩウェハの製造方法。
  8. 【請求項８】 （ｆ）前記工程（ｄ）よりも前に実行さ
    れ、少なくとも前記第１の半導体ウェハの前記側面に保
    護膜を形成する工程をさらに備える、請求項１に記載の
    ＳＯＩウェハの製造方法。
  9. 【請求項９】 前記工程（ｆ）は、 （ｆ−１）複数枚の前記第１の半導体ウェハを積み重ね
    ることにより、積み重ね構造を形成する工程と、 （ｆ−２）前記積み重ね構造の表面上に前記保護膜を形
    成する工程と、 （ｆ−３）前記工程（ｆ−２）よりも後に実行され、前
    記積み重ね構造を、各前記第１の半導体ウェハに分離す
    る工程とを有する、請求項８に記載のＳＯＩウェハの製
    造方法。
  10. 【請求項１０】 前記第１の半導体ウェハは、前記絶縁
    層に接触する第１主面と、前記絶縁層に接触しない第２
    主面とを有し、 前記工程（ｆ）において、前記保護膜は前記第１の半導
    体ウェハの前記側面及び前記第２主面上に形成される、
    請求項８に記載のＳＯＩウェハの製造方法。
  11. 【請求項１１】 前記工程（ｆ）は、 （ｆ−１）２枚の前記第１の半導体ウェハを、前記第１
    主面同士を互いに接触させて積み重ねることにより、積
    み重ね構造を形成する工程と、 （ｆ−２）前記積み重ね構造の表面上に前記保護膜を形
    成する工程と、 （ｆ−３）前記工程（ｆ−２）よりも後に実行され、前
    記積み重ね構造を、各前記第１の半導体ウェハに分離す
    る工程とを有する、請求項１０に記載のＳＯＩウェハの
    製造方法。
  12. 【請求項１２】 前記第２の半導体ウェハは、前記絶縁
    層に接触する第１主面と、前記絶縁層に接触しない第２
    主面とを有し、 前記工程（ｃ）においては、複数の突起が形成されたウ
    ェハ支持部を有する前記ボートが準備され、 前記工程（ｄ）において、前記積層ウェハは、前記複数
    の突起と前記第２の半導体ウェハの前記第２主面とを互
    いに接触させて前記ウェハ支持部上に載置される、請求
    項１又は２に記載のＳＯＩウェハの製造方法。
  13. 【請求項１３】 （ａ）第１及び第２主面を有し、ＳＯ
    Ｉウェハの支持基板となる第１の半導体ウェハと、第１
    及び第２主面を有し、前記ＳＯＩウェハの素子形成層と
    なる第２の半導体ウェハとを準備する工程と、 （ｂ）前記第１及び第２の半導体ウェハの各前記第１主
    面同士で絶縁層を挟んで、前記第１の半導体ウェハと前
    記第２の半導体ウェハとを互いに貼り合わせることによ
    り、積層ウェハを形成する工程と、 （ｃ）前記積層ウェハを、前記第２の半導体ウェハの前
    記第２主面を接触させて、ウェハ載置面上に載置する工
    程と、 （ｄ）前記工程（ｃ）よりも後に実行され、前記第１の
    半導体ウェハと前記第２の半導体ウェハとの貼り合わせ
    強度を高めるための熱処理を行う工程とを備える、ＳＯ
    Ｉウェハの製造方法。
  14. 【請求項１４】 前記ウェハ載置面はベルトコンベア上
    に規定されており、 前記工程（ｄ）においては、ヒータの下で前記ベルトコ
    ンベアを走行させて前記ヒータによって前記積層ウェハ
    を加熱することにより、前記熱処理が行われる、請求項
    １３に記載のＳＯＩウェハの製造方法。
  15. 【請求項１５】 前記ウェハ載置面はホットプレート上
    に規定されており、 前記工程（ｄ）においては、前記ホットプレートによっ
    て前記積層ウェハを加熱することにより、前記熱処理が
    行われる、請求項１３に記載のＳＯＩウェハの製造方
    法。
  16. 【請求項１６】 （ｅ）前記工程（ｄ）よりも後に実行
    され、前記第２の半導体ウェハの表面を除去することに
    より、前記ＳＯＩウェハの前記素子形成層を形成する工
    程をさらに備える、請求項１３〜１５のいずれか一つに
    記載のＳＯＩウェハの製造方法。
  17. 【請求項１７】 （ａ）ＳＯＩウェハの支持基板となる
    第１の半導体ウェハと、前記ＳＯＩウェハの素子形成層
    となる第２の半導体ウェハとを準備する工程と、 （ｂ）前記第１の半導体ウェハと前記第２の半導体ウェ
    ハとを絶縁層を挟んで互いに貼り合わせることにより、
    積層ウェハを形成する工程と、 （ｃ）前記積層ウェハを支持するためのボートを準備す
    る工程と、 （ｄ）前記積層ウェハを、前記第１の半導体ウェハと前
    記ボートとを互いに接触させて、前記ボートに装填する
    工程と、 （ｅ）前記工程（ｄ）よりも後に実行され、前記第１の
    半導体ウェハと前記第２の半導体ウェハとの貼り合わせ
    強度を高めるための熱処理を行う工程と、 （ｆ）前記工程（ｅ）よりも後に実行され、前記第１の
    半導体ウェハと前記ボートとの接触箇所に発生している
    傷発生部を除去する工程とを備える、ＳＯＩウェハの製
    造方法。
  18. 【請求項１８】 前記工程（ｄ）において、前記積層ウ
    ェハは、前記第１及び第２の半導体ウェハと前記ボート
    とが互いに接触した状態で、前記ボートに装填され、 （ｇ）前記工程（ｅ）よりも後に実行され、前記第２の
    半導体ウェハの表面を除去することにより、前記ＳＯＩ
    ウェハの前記素子形成層を形成する工程をさらに備え
    る、請求項１７に記載のＳＯＩウェハの製造方法。
JP2001213648A 2001-07-13 2001-07-13 Ｓｏｉウェハの製造方法 Pending JP2003031779A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001213648A JP2003031779A (ja) 2001-07-13 2001-07-13 Ｓｏｉウェハの製造方法
US10/113,291 US6844242B2 (en) 2001-07-13 2002-04-02 Method of manufacturing SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001213648A JP2003031779A (ja) 2001-07-13 2001-07-13 Ｓｏｉウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2003031779A true JP2003031779A (ja) 2003-01-31

Family

ID=19048585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001213648A Pending JP2003031779A (ja) 2001-07-13 2001-07-13 Ｓｏｉウェハの製造方法

Country Status (2)

Country Link
US (1) US6844242B2 (ja)
JP (1) JP2003031779A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Ｓｏｉ基板の製造方法
JP2006165062A (ja) * 2004-12-02 2006-06-22 Sumco Corp Ｓｏｉウェーハの製造方法
JP2009065134A (ja) * 2007-08-10 2009-03-26 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012182234A (ja) * 2011-02-28 2012-09-20 Tokyo Ohka Kogyo Co Ltd 支持方法、これを用いた高温処理方法、及び支持治具
JP2021097094A (ja) * 2019-12-16 2021-06-24 株式会社Sumco Ｓｏｉウェーハの製造方法およびボート
JP2021125647A (ja) * 2020-02-07 2021-08-30 株式会社Sumco Ｓｏｉウェーハの貼合わせ方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US8017062B2 (en) * 2004-08-24 2011-09-13 Yeshwanth Narendar Semiconductor processing components and semiconductor processing utilizing same
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US8425715B2 (en) * 2010-04-12 2013-04-23 Suss Microtec Lithography, Gmbh Apparatus for high throughput wafer bonding
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752180A (en) * 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
US4854986A (en) * 1987-05-13 1989-08-08 Harris Corporation Bonding technique to join two or more silicon wafers
US5306370A (en) * 1992-11-02 1994-04-26 Xerox Corporation Method of reducing chipping and contamination of reservoirs and channels in thermal ink printheads during dicing by vacuum impregnation with protective filler material
US5314107A (en) * 1992-12-31 1994-05-24 Motorola, Inc. Automated method for joining wafers
KR0168348B1 (ko) 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
US5725101A (en) * 1995-06-26 1998-03-10 Kakizaki Manufacturing Co., Ltd. Thin-plate supporting container
JP3480480B2 (ja) 1996-03-06 2003-12-22 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6383890B2 (en) * 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
JP2000294526A (ja) 1999-04-08 2000-10-20 Disco Abrasive Syst Ltd 半導体ウェーハの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Ｓｏｉ基板の製造方法
JP2006165062A (ja) * 2004-12-02 2006-06-22 Sumco Corp Ｓｏｉウェーハの製造方法
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP2009065134A (ja) * 2007-08-10 2009-03-26 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012182234A (ja) * 2011-02-28 2012-09-20 Tokyo Ohka Kogyo Co Ltd 支持方法、これを用いた高温処理方法、及び支持治具
US9064915B2 (en) 2011-02-28 2015-06-23 Tokyo Ohka Kogyo Co., Ltd. Support method, high-temperature treatment method using same, and support jig
KR101555404B1 (ko) * 2011-02-28 2015-10-06 도오꾜오까고오교 가부시끼가이샤 지지 방법, 이것을 이용한 고온 처리 방법, 및 지지 지그
JP2021097094A (ja) * 2019-12-16 2021-06-24 株式会社Sumco Ｓｏｉウェーハの製造方法およびボート
JP7302463B2 (ja) 2019-12-16 2023-07-04 株式会社Sumco Ｓｏｉウェーハの製造方法およびボート
JP2021125647A (ja) * 2020-02-07 2021-08-30 株式会社Sumco Ｓｏｉウェーハの貼合わせ方法
JP7243649B2 (ja) 2020-02-07 2023-03-22 株式会社Sumco Ｓｏｉウェーハの貼合わせ方法

Also Published As

Publication number Publication date
US20030013273A1 (en) 2003-01-16
US6844242B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP2003031779A (ja) Ｓｏｉウェハの製造方法
CN101292341A (zh) 绝缘体上应变硅结构的制造方法
CN102842538B (zh) 用于采用暂时接合制造半导体结构的工艺
JPH03132055A (ja) 半導体基板の製造方法
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
KR20140082652A (ko) 투명 soi 웨이퍼의 제조 방법
US11587824B2 (en) Method for manufacturing semiconductor structure
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
CN104885190A (zh) Soi晶圆的制造方法
JP3055471B2 (ja) 半導体基板の製造方法及びその製造装置
KR101486779B1 (ko) Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
WO2015074478A1 (zh) 低翘曲度的半导体衬底的制备方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
JP4720164B2 (ja) Ｓｏｉウェーハの製造方法
WO2015074479A1 (zh) 低翘曲度的半导体衬底及其制备方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
TW201810380A (zh) 貼合式soi晶圓的製造方法
US6998329B2 (en) SOI wafer producing method, and wafer separating jig
KR101503027B1 (ko) 웨이퍼 접합방법
JP2007019303A (ja) 半導体基板の製造方法及びその半導体基板
JP4581349B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP5852515B2 (ja) Ｓｏｉ基板の作製方法
JPH08236615A (ja) 誘電体分離基板及びその製造方法