JP2007019303A - 半導体基板の製造方法及びその半導体基板 - Google Patents
半導体基板の製造方法及びその半導体基板 Download PDFInfo
- Publication number
- JP2007019303A JP2007019303A JP2005200010A JP2005200010A JP2007019303A JP 2007019303 A JP2007019303 A JP 2007019303A JP 2005200010 A JP2005200010 A JP 2005200010A JP 2005200010 A JP2005200010 A JP 2005200010A JP 2007019303 A JP2007019303 A JP 2007019303A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- laminate
- temperature
- silicon substrate
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】 SOI領域とテラス領域との境界をスムーズにし、これによりデバイス製造工程での発塵を抑制し、デバイス製造プロセスにおける歩留まりを改善する。
【解決手段】 第1半導体基板11又は第2半導体基板12のいずれか一方又は双方に酸化膜11aを形成する。第1半導体基板11にイオン注入して第1半導体基板11内部にイオン注入領域11bを形成し、第1半導体基板11を第2半導体基板12に重ね合せて積層体13を形成する。この積層体13を熱処理して積層体13をイオン注入領域11bで分離することにより第2半導体基板12上に酸化膜11aを介して活性層11cを形成する。上記積層体13の熱処理温度は450℃以上であり、積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃高くする。
【選択図】 図1
【解決手段】 第1半導体基板11又は第2半導体基板12のいずれか一方又は双方に酸化膜11aを形成する。第1半導体基板11にイオン注入して第1半導体基板11内部にイオン注入領域11bを形成し、第1半導体基板11を第2半導体基板12に重ね合せて積層体13を形成する。この積層体13を熱処理して積層体13をイオン注入領域11bで分離することにより第2半導体基板12上に酸化膜11aを介して活性層11cを形成する。上記積層体13の熱処理温度は450℃以上であり、積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃高くする。
【選択図】 図1
Description
本発明は、イオン注入した第1半導体基板を第2半導体基板と結合させた後に分離して貼合せ基板を製造する方法に関する。更に詳しくは、例えば、半導体基板としてシリコン基板を用いた場合、SOI(Silicon On Insulator)基板を製造する方法に関するものである。
従来、SOI基板の製造方法として、イオン注入分離(剥離)法を用いた製造方法が知られている。このイオン注入分離法を用いたSOI基板の製造方法では、水素イオン又は希ガスイオンを注入した第1シリコン基板を第2シリコン基板と接合し、その結合後に第1シリコン基板をイオン注入領域において分離してSOI基板を製造する方法である。しかしこの方法では、第1シリコン基板を第2シリコン基板から分離した段階で第2シリコン基板の接合面の周囲に第1シリコン基板からSOI層が転写されず、その接合面周囲のテラス領域に第2シリコン基板の表面が露出する。これは基板の外周部が基板のエッジに向かってだれているため、その接合面周囲の第2シリコン基板は第1シリコン基板との結合力が弱く、SOI層が第2シリコン基板側に転写されにくいことが主な原因である。この第2シリコン基板の接合面周囲のテラス領域を光学顕微鏡で観察すると、第2シリコン基板の直径が300mmである場合、SOI層が島状に孤立した20〜50μmのSOI島やSOI層の周囲から半島状に突出したSOI島が1000個を著しく越えるような比較的多く発生していることが判っている。このような孤立したSOI島や半島状のSOI島は、デバイス作製プロセスでのフッ酸(HF)を含有する水溶液での洗浄中にSOI島の基部を形成する酸化膜がエッチングで消失することでSOI基板から剥がれ、シリコンパーティクルとなってデバイス作製領域に再付着してデバイスの不良の原因となってしまうことが予想される。特にSOI島はその可能性が高い。
この点を解消するために、第2シリコン基板の表面が露出してSOI島を生じさせる接合面周囲の幅を1mmより狭くしたSOI基板及びその製造方法が提案されている(例えば、特許文献1参照。)。このSOI基板及びその製造方法では、分離のための水素イオン注入条件であるドーズ量を制限し、SOI島を生じさせる接合面周囲の幅を可能な限り狭めてSOI島を減少させようとするものであり、そのSOI島が減少すれば、デバイス作製プロセスにおけるHF洗浄中に埋め込み酸化膜がエッチングで消失することで基板から剥がれ、シリコンパーティクルとなってデバイス作製領域に再付着してデバイス不良を起こすようなことが少なくなり、デバイスの歩留りを向上させることができるとしている。
特開2002−305292号公報(請求項3、段落[0013]、[0015]、[0017]、表1)
しかし、SOI島はSOI層の周囲近傍に比較的多く発生するために、上記従来の特許文献1に示されたSOIウェーハ及びその製造方法においてSOI島を生じさせる接合面周囲の幅を狭めることができても、SOI島の発生の抑制に著しい効果を生じさせることはなく、SOI島を減少させるには限界があった。そして第2シリコン基板の直径が200mm以上の場合、その周囲に生じるSOI島を例えば100個以下にまで著しく減少させることは困難であった。
本発明の目的は、貼合せ基板の活性領域とテラス領域との境界をスムーズにすることができ、これによりデバイス製造工程での発塵を抑制でき、デバイス製造プロセスにおける歩留まりを改善できる、半導体基板の製造方法及びその半導体基板を提供することにある。なお、本明細書において、スムーズとは、境界線が滑らかな軌跡を描いている状態を示す。
本発明の目的は、貼合せ基板の活性領域とテラス領域との境界をスムーズにすることができ、これによりデバイス製造工程での発塵を抑制でき、デバイス製造プロセスにおける歩留まりを改善できる、半導体基板の製造方法及びその半導体基板を提供することにある。なお、本明細書において、スムーズとは、境界線が滑らかな軌跡を描いている状態を示す。
本発明者らは、表面に酸化膜を形成した後にイオン注入領域を形成した第1シリコン基板と第2シリコン基板とを重ね合せて積層体を形成し、この積層体を炉に入れて熱処理すると、積層体の直径方向の面内の温度分布を10℃未満にした均熱環境下では、図5及び図6に示すように、イオン注入領域の分離がSOI基板5の周縁部の全周からほぼ同時に開始するため、SOI基板5の周縁部のどの位置から分離が開始するか特定できず、酸化膜1a上にSOI層1cを有するSOI基板5の全周にわたってSOI島5aが存在することを見出した。また本発明者らは、図7に示すように、上記熱処理において、積層体の直径方向の面内の温度分布を10℃以上とし、かつ積層体の周縁部を最も高くすると、この最も高い部分の近傍が分離を開始する起点Pとなり、この起点PとSOI基板5の中心とを結ぶ線分をSとするとき、線分Sを中心線とし、かつSOI基板5の中心角が約45度の範囲内の基板5の周縁部にSOI島の発生領域が限定されることを見出した。上記知見から本発明者らは、分離を開始する起点を基板周縁部ではなく、基板の内部にすることで、SOI島の発生を抑制できることを発見し、本発明に到達した。
請求項1に係る発明は、図1及び図2に示すように、第1半導体基板11又はこの基板11に貼合わされる第2半導体基板12のいずれか一方又は双方に酸化膜11aを形成し、第1半導体基板11にイオンを注入して第1半導体基板11内部にイオン注入領域11bを形成し、第1半導体基板11を第2半導体基板12に重ね合せて積層体13を形成し、更に積層体13を熱処理して積層体をイオン注入領域11bで分離することにより第2半導体基板12上に酸化膜11aを介して活性層11cを形成する半導体基板の製造方法の改良である。
その特徴ある構成は、積層体13の熱処理温度が450℃以上であり、積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃高くすることにある。
この請求項1に記載された半導体基板の製造方法では、第1半導体基板11をイオン注入領域11bで分離するときに、積層体13の熱処理温度が450℃以上であり、積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃高くすることと、積層体13のうち第1半導体基板11が酸化膜11aの熱膨張係数と酸化膜11a以外の半導体部分の熱膨張係数との差により、第1半導体基板11の直径方向の中央部が膨張して略伏せ椀状に変形する。このため積層体13の直径方向の中央部から分離が開始するので、半導体基板10の周縁部に島状の活性層11cの発生を抑制することができ、活性層11c領域とテラス領域の境界領域をスムーズにすることができる。
また、積層体13の直径方向の中央部温度及び周縁部温度の差を10〜100℃にすることにより、分離を開始する起点を容易に特定でき、積層体13の第1半導体11の直径方向の中央部から確実に分離を開始させることができる。
その特徴ある構成は、積層体13の熱処理温度が450℃以上であり、積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃高くすることにある。
この請求項1に記載された半導体基板の製造方法では、第1半導体基板11をイオン注入領域11bで分離するときに、積層体13の熱処理温度が450℃以上であり、積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃高くすることと、積層体13のうち第1半導体基板11が酸化膜11aの熱膨張係数と酸化膜11a以外の半導体部分の熱膨張係数との差により、第1半導体基板11の直径方向の中央部が膨張して略伏せ椀状に変形する。このため積層体13の直径方向の中央部から分離が開始するので、半導体基板10の周縁部に島状の活性層11cの発生を抑制することができ、活性層11c領域とテラス領域の境界領域をスムーズにすることができる。
また、積層体13の直径方向の中央部温度及び周縁部温度の差を10〜100℃にすることにより、分離を開始する起点を容易に特定でき、積層体13の第1半導体11の直径方向の中央部から確実に分離を開始させることができる。
請求項2に係る発明は、請求項1に係る発明であって、図2に示すように、積層体13の熱処理を積層体13の上方及び下方に設けられたヒータ16,17の加熱により行い、この加熱時に積層体13の上面又は下面のいずれか一方又は双方における直径方向の周縁部にヒータ16,17の輻射熱が直接照射されるのを阻止した状態で、1〜5000℃/分の昇温速度で450℃以上に昇温するように積層体13を熱処理することを特徴とする。
この請求項2に記載されたシリコン基板の製造方法では、積層体13の上下のヒータ16,17により炉内が均熱になるように加熱し、積層体13の直径方向の周縁部にヒータ16,17の輻射熱が直接照射されるのを阻止した状態で、所定の昇温速度で450℃以上に昇温したので、積層体13の直径方向の中央部温度が周縁部温度より10〜100℃高くすることができる。
また、積層体13の直径をDとするとき、積層体13の直径方向の周縁部が積層体13の直径方向の中央部0.3D〜0.8Dの範囲の外側の部分であることが好ましい。
また、外径が積層体13の直径より大きく形成されかつ中央に孔18aを有するリング状のボート18に積層体13を載せた状態で熱処理を行うことができる。
更に、積層体13の直径をDとするとき、リング状のボート18の孔径が0.3D〜0.8Dであることが好ましい。
この請求項2に記載されたシリコン基板の製造方法では、積層体13の上下のヒータ16,17により炉内が均熱になるように加熱し、積層体13の直径方向の周縁部にヒータ16,17の輻射熱が直接照射されるのを阻止した状態で、所定の昇温速度で450℃以上に昇温したので、積層体13の直径方向の中央部温度が周縁部温度より10〜100℃高くすることができる。
また、積層体13の直径をDとするとき、積層体13の直径方向の周縁部が積層体13の直径方向の中央部0.3D〜0.8Dの範囲の外側の部分であることが好ましい。
また、外径が積層体13の直径より大きく形成されかつ中央に孔18aを有するリング状のボート18に積層体13を載せた状態で熱処理を行うことができる。
更に、積層体13の直径をDとするとき、リング状のボート18の孔径が0.3D〜0.8Dであることが好ましい。
請求項6に係る発明は、図1及び図2に示すように、上記請求項1ないし5のいずれか1項に記載の方法で製造された半導体基板である。
この請求項6に記載された半導体基板は、そのテラス領域への島状の活性層の発生及びデバイス製造工程での発塵が抑制されたものとなる。
この請求項6に記載された半導体基板は、そのテラス領域への島状の活性層の発生及びデバイス製造工程での発塵が抑制されたものとなる。
以上述べたように、本発明によれば、積層体をイオン注入領域で分離するための熱処理温度が450℃以上であり、積層体の直径方向の中央部温度を積層体の直径方向の周縁部温度より10〜100℃高くしたので、積層体の第1半導体基板の直径方向の中央部から確実に分離を開始させることができる。例えば、半導体基板がシリコン基板である場合、SOI層の周囲又はその近傍に半島状のSOI島又は孤立したSOI島を著しく減少して、SOI基板のSOI領域とテラス領域との境界をスムーズにすることができる。この結果、分離起点のウェーハ周縁部において観察されるSOI島の発生を抑制することができるので、デバイス製造工程での発塵を抑制でき、デバイス製造プロセスにおける歩留まりを改善できる。
また積層体の上下のヒータにより炉内が均熱になるように加熱し、積層体の直径方向の周縁部にヒータの輻射熱が直接照射されるのを阻止した状態で、1〜5000℃/分の昇温速度で450℃以上に昇温するように積層体を熱処理すれば、積層体の直径方向の中央部温度を周縁部温度より10〜100℃高くすることができるので、上記と同様の効果が得られる。また昇温速度が大きい程、半導体基板の直径方向の面内の熱伝導による均熱化が遅れるため、より面内の温度差が大きくなる。
更に上記方法で製造された半導体基板はそのテラス領域への島状の活性層の発生及びデバイス製造工程での発塵が抑制されたものとなるので、デバイス製造工程での不良の発生を低減できる。
また積層体の上下のヒータにより炉内が均熱になるように加熱し、積層体の直径方向の周縁部にヒータの輻射熱が直接照射されるのを阻止した状態で、1〜5000℃/分の昇温速度で450℃以上に昇温するように積層体を熱処理すれば、積層体の直径方向の中央部温度を周縁部温度より10〜100℃高くすることができるので、上記と同様の効果が得られる。また昇温速度が大きい程、半導体基板の直径方向の面内の熱伝導による均熱化が遅れるため、より面内の温度差が大きくなる。
更に上記方法で製造された半導体基板はそのテラス領域への島状の活性層の発生及びデバイス製造工程での発塵が抑制されたものとなるので、デバイス製造工程での不良の発生を低減できる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
<第1の実施の形態>
図1に示すように、本発明のシリコン基板の製造方法は、第1シリコン基板11の表面に酸化膜11aを形成する酸化膜形成工程(図1(b))と、この第1シリコン基板11にイオンを注入して第1シリコン基板11の内部にイオン注入領域11bを形成するイオン注入工程(図1(c))と、その第1シリコン基板11を支持基板となる第2シリコン基板12に重ね合せることにより積層体13を形成する積層体形成工程(図1(e))と、第1シリコン基板11をイオン注入領域11bで分離して第2シリコン基板12上に酸化膜11aを介して薄膜の単結晶シリコンからなるSOI層11cを形成するSOI層形成工程(図1(f)及び(g))とを含む。
<第1の実施の形態>
図1に示すように、本発明のシリコン基板の製造方法は、第1シリコン基板11の表面に酸化膜11aを形成する酸化膜形成工程(図1(b))と、この第1シリコン基板11にイオンを注入して第1シリコン基板11の内部にイオン注入領域11bを形成するイオン注入工程(図1(c))と、その第1シリコン基板11を支持基板となる第2シリコン基板12に重ね合せることにより積層体13を形成する積層体形成工程(図1(e))と、第1シリコン基板11をイオン注入領域11bで分離して第2シリコン基板12上に酸化膜11aを介して薄膜の単結晶シリコンからなるSOI層11cを形成するSOI層形成工程(図1(f)及び(g))とを含む。
(A) 酸化膜形成工程及びイオン注入工程
第1シリコン基板11はチョクラルスキー法で製造される。この基板の周端縁11dと第1主面11eとの間、及びこの周端縁11dと第2主面11fとの間には、面取り部11gがそれぞれ形成される。先ずシリコンウェーハからなる第1シリコン基板11を900℃以上の高温で熱酸化することにより、この基板11表面全体に絶縁膜である酸化膜1a(SiO2膜)を形成する。上記酸化膜11aの厚さは50〜300nm、好ましくは100〜200nmに形成される。ここで、酸化膜11aの厚さを50〜300nmの範囲に限定したのは、50nm未満では界面に欠陥が発生し易く貼合せ歩留まりが低下し、300nmを越えると通常のイオン注入機の加速電圧では酸化膜を介してのイオン注入の深さが不十分なために必要なSOI層11cの膜厚(20〜100nm)が得られないからである。この全面に酸化膜11aが形成された第1シリコン基板11に第2主面11f側から、水素分子イオン(H2 +)を2.5×1016/cm2以上のドーズ量で、又は水素ガスイオンである水素イオン(H+)を5.0×1016/cm2以上のドーズ量でイオン注入する(図1(c))。このイオン注入領域11bは水素分子イオン又は水素ガスイオンの注入により第1シリコン基板11内部に酸化膜11aと平行に形成される、即ち第2主面11fと平行に形成される。なお、水素ガスイオン(H+)の場合には、水素分子イオン(H2 +)の場合の約2倍の注入量が必要である。また酸化膜11aは、第1シリコン基板11ではなく支持ウェーハとなる第2シリコン基板に形成してもよい。更に上記イオン注入領域11bの厚さは200〜1200nm、好ましくは500〜700nmに設定される。ここで、イオン注入領域11bの厚さを200〜1200nmに限定したのは、200nm未満では分離熱処理後に欠陥が発生し易くなり、1200nmを越えると通常のイオン注入ではそれ以上の深さで注入できないからである。
第1シリコン基板11はチョクラルスキー法で製造される。この基板の周端縁11dと第1主面11eとの間、及びこの周端縁11dと第2主面11fとの間には、面取り部11gがそれぞれ形成される。先ずシリコンウェーハからなる第1シリコン基板11を900℃以上の高温で熱酸化することにより、この基板11表面全体に絶縁膜である酸化膜1a(SiO2膜)を形成する。上記酸化膜11aの厚さは50〜300nm、好ましくは100〜200nmに形成される。ここで、酸化膜11aの厚さを50〜300nmの範囲に限定したのは、50nm未満では界面に欠陥が発生し易く貼合せ歩留まりが低下し、300nmを越えると通常のイオン注入機の加速電圧では酸化膜を介してのイオン注入の深さが不十分なために必要なSOI層11cの膜厚(20〜100nm)が得られないからである。この全面に酸化膜11aが形成された第1シリコン基板11に第2主面11f側から、水素分子イオン(H2 +)を2.5×1016/cm2以上のドーズ量で、又は水素ガスイオンである水素イオン(H+)を5.0×1016/cm2以上のドーズ量でイオン注入する(図1(c))。このイオン注入領域11bは水素分子イオン又は水素ガスイオンの注入により第1シリコン基板11内部に酸化膜11aと平行に形成される、即ち第2主面11fと平行に形成される。なお、水素ガスイオン(H+)の場合には、水素分子イオン(H2 +)の場合の約2倍の注入量が必要である。また酸化膜11aは、第1シリコン基板11ではなく支持ウェーハとなる第2シリコン基板に形成してもよい。更に上記イオン注入領域11bの厚さは200〜1200nm、好ましくは500〜700nmに設定される。ここで、イオン注入領域11bの厚さを200〜1200nmに限定したのは、200nm未満では分離熱処理後に欠陥が発生し易くなり、1200nmを越えると通常のイオン注入ではそれ以上の深さで注入できないからである。
(B) 積層体形成工程
上記第1シリコン基板11と同一表面積を有するシリコンウェーハからなる第2シリコン基板12を用意し(図1(d))、両基板11,12をRCA法により洗浄した後、第2シリコン基板12上に第1シリコン基板11を酸化膜11aを介して室温で重ね合せて積層体13を形成する(図1(e))。このとき第1シリコン基板11の第2主面11f側の酸化膜11aが第2シリコン基板12に接するように重ね合せる。
(C) SOI層形成工程
上記積層体13を炉に入れて熱処理する。この熱処理時に積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より高くする。即ち、積層体13の熱処理温度は450℃以上、好ましくは500〜700℃であり、熱処理時の積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃、好ましくは15〜30℃高くする。ここで、熱処理温度を450℃以上に限定したのは、450℃未満ではイオン注入領域11bで分離できないからである。また積層体13の中央部と周縁部との温度差を10〜100℃の範囲に限定したのは、10℃未満では積層体中心から確実に分離できず、100℃を越えると積層体面内の温度差による過大な熱応力が発生し、スリップ等の結晶欠陥が起こる危険性が高いからである。
上記第1シリコン基板11と同一表面積を有するシリコンウェーハからなる第2シリコン基板12を用意し(図1(d))、両基板11,12をRCA法により洗浄した後、第2シリコン基板12上に第1シリコン基板11を酸化膜11aを介して室温で重ね合せて積層体13を形成する(図1(e))。このとき第1シリコン基板11の第2主面11f側の酸化膜11aが第2シリコン基板12に接するように重ね合せる。
(C) SOI層形成工程
上記積層体13を炉に入れて熱処理する。この熱処理時に積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より高くする。即ち、積層体13の熱処理温度は450℃以上、好ましくは500〜700℃であり、熱処理時の積層体13の直径方向の中央部温度を積層体13の直径方向の周縁部温度より10〜100℃、好ましくは15〜30℃高くする。ここで、熱処理温度を450℃以上に限定したのは、450℃未満ではイオン注入領域11bで分離できないからである。また積層体13の中央部と周縁部との温度差を10〜100℃の範囲に限定したのは、10℃未満では積層体中心から確実に分離できず、100℃を越えると積層体面内の温度差による過大な熱応力が発生し、スリップ等の結晶欠陥が起こる危険性が高いからである。
上記積層体13の中央部と周縁部に温度差を付与する具体的な方法を説明する。炉内は積層体13を水平に収容したときに、この積層体13の上方にアッパヒータ16が所定の間隔をあけて設けられ、積層体13の下方にロアヒータ17が所定の間隔をあけて設けられる(図2)。これらのヒータ16,17の加熱により積層体13の熱処理を行うときに、積層体13の上面又は下面のいずれか一方又は双方であって、積層体13の直径方向の周縁部にアッパヒータ16又はロアヒータ17のいずれか一方又は双方の輻射熱が直接照射されるのを阻止した状態で、室温から450℃以上、好ましくは500〜700℃の範囲の所定温度まで、1〜5000℃/分、好ましくは2〜1000℃/分の昇温速度で昇温した後に、1〜60分間保持する。ここで、昇温速度を1〜5000℃/分の範囲に限定したのは、1℃/分未満では積層体13の中央部と周縁部との温度差を10℃以上にすることができず、5000℃を越えると熱応力による積層体13の変形により、積層体13と支持基板となる第2シリコン基板12のずれにより傷が発生するからである。また昇温後の温度での保持時間を1〜60分間と限定したのは、1分間未満では分離が確実に発生せず、60分間を越えると保持時間が必要以上に長くなり製造コストを押上げるからである。
上記輻射熱の照射が遮蔽される積層体13の直径方向の周縁部とは、積層体13の直径をDとするとき、積層体13の直径方向の中央部の0.3D〜0.8D、好ましくは0.6D〜0.7Dの範囲の外側の部分である、換言すれば、上記輻射熱が直接照射される積層体13の直径方向の中央部が0.3D〜0.8D、好ましくは0.6D〜0.7Dの範囲内となる。ここで、輻射熱が直接照射される積層体13の直径方向の中央部を0.3D〜0.8Dの範囲内に限定したのは、0.3D未満では中心部への入熱が少なくなり、温度差がつき難く、0.8Dを越えると外周部に温度差がつかなくなるからである
この実施の形態では、積層体13をリング状のボート18に乗せた状態で炉に入れて熱処理を行う。これにより積層体13の下面であって積層体13の直径方向の周縁部にロアヒータ17の輻射熱が直接照射されるのを阻止できる。上記リング状のボート18は石英、SiC、カーボン、シリコン等により積層体13の直径より大きく形成され、中央に孔径0.3D〜0.8D、好ましくは0.6D〜0.8Dの孔18aを有する。また上記ボート18の厚さは0.5〜5mm、好ましくは1〜3mmの範囲に設定される。ここでボート18の厚さを0.5〜5mmの範囲内に限定したのは、0.5mm未満では熱遮蔽効果に乏しく、5mmを越えると全体の熱容量が大きくなって、昇温し難くなり、また温度差をつけるために熱処理をより高温、長時間で行う必要があり、製造コストが上がってしまうからである。なお、上記熱処理時の炉内雰囲気は窒素ガス、アルゴンガス等の不活性ガス雰囲気である。
上記輻射熱の照射が遮蔽される積層体13の直径方向の周縁部とは、積層体13の直径をDとするとき、積層体13の直径方向の中央部の0.3D〜0.8D、好ましくは0.6D〜0.7Dの範囲の外側の部分である、換言すれば、上記輻射熱が直接照射される積層体13の直径方向の中央部が0.3D〜0.8D、好ましくは0.6D〜0.7Dの範囲内となる。ここで、輻射熱が直接照射される積層体13の直径方向の中央部を0.3D〜0.8Dの範囲内に限定したのは、0.3D未満では中心部への入熱が少なくなり、温度差がつき難く、0.8Dを越えると外周部に温度差がつかなくなるからである
この実施の形態では、積層体13をリング状のボート18に乗せた状態で炉に入れて熱処理を行う。これにより積層体13の下面であって積層体13の直径方向の周縁部にロアヒータ17の輻射熱が直接照射されるのを阻止できる。上記リング状のボート18は石英、SiC、カーボン、シリコン等により積層体13の直径より大きく形成され、中央に孔径0.3D〜0.8D、好ましくは0.6D〜0.8Dの孔18aを有する。また上記ボート18の厚さは0.5〜5mm、好ましくは1〜3mmの範囲に設定される。ここでボート18の厚さを0.5〜5mmの範囲内に限定したのは、0.5mm未満では熱遮蔽効果に乏しく、5mmを越えると全体の熱容量が大きくなって、昇温し難くなり、また温度差をつけるために熱処理をより高温、長時間で行う必要があり、製造コストが上がってしまうからである。なお、上記熱処理時の炉内雰囲気は窒素ガス、アルゴンガス等の不活性ガス雰囲気である。
上記熱処理を行うと、イオン注入領域11bにおける分離が積層体13の直径方向の周縁部ではなく、積層体13の直径方向の中央部から開始する。具体的には酸化膜11aが900℃以上の高温で形成されており、イオン注入領域11bで分離するための熱処理温度(450℃以上、好ましくは500〜700℃)と比較して高い。このためイオン注入領域11bで分離が開始する場合、第1シリコン基板11は酸化膜11aの熱膨張係数と第1シリコン基板11のシリコン部分の熱膨張係数との差で上記シリコン部分が膨張して略伏せ椀状に変形する、即ち第1シリコン基板11の直径方向の中央部から割れる。この結果、従来、積層体13の直径方向の周縁部を起点として分離を進行させると、その起点近傍にSOI島が発生してしまうけれども、本発明では積層体13の直径方向の中央部から分離を進行させることができるので、SOI島の発生を防止できる。従って、このSOI基板を用いれば、デバイス製造工程での発塵を抑制でき、デバイス製造プロセスにおける歩留まりを改善できる。
<第2の実施の形態>
図3及び図4は本発明の第2の実施形態を示す。図3及び図4において図1と図2と同一符号は同一部品を示す。
本実施の形態では、酸化膜形成工程とイオン注入工程との間に、第1シリコン基板11の少なくとも第2主面11fに酸化膜11aを残留させて(第1主面11eに酸化膜11aを残留させる場合を含む。)その余の酸化膜11aを除去する酸化膜除去工程(図3(c))を更に含む。この酸化膜11aの一部を除去した後に、その酸化膜11aが残留する第2主面11fにイオンを注入して第1シリコン基板11の内部にイオン注入領域11bを形成する(図3(d))。
図3及び図4は本発明の第2の実施形態を示す。図3及び図4において図1と図2と同一符号は同一部品を示す。
本実施の形態では、酸化膜形成工程とイオン注入工程との間に、第1シリコン基板11の少なくとも第2主面11fに酸化膜11aを残留させて(第1主面11eに酸化膜11aを残留させる場合を含む。)その余の酸化膜11aを除去する酸化膜除去工程(図3(c))を更に含む。この酸化膜11aの一部を除去した後に、その酸化膜11aが残留する第2主面11fにイオンを注入して第1シリコン基板11の内部にイオン注入領域11bを形成する(図3(d))。
上記酸化膜除去工程では、第1シリコン基板11を水平回転させながらその周端縁11d及び面取り部11gにフッ酸水溶液を吹きかけてその部分における酸化膜11aを除去し、第1主面11e及び第2主面11fのみ酸化膜11aを残留させる。上記以外は第1の実施の形態と同一に構成される。
上記第1シリコン基板11を第2シリコン基板12に重ね合わせて積層体13を形成した後に、第1シリコン基板11をイオン注入領域11bで分離するとき、イオン注入領域11bにおける分離が積層体13の直径方向の中央部から開始するとともに、積層体13の第1シリコン基板11の周端縁11d及び面取り部11gの酸化膜11a除去されているため、第1の実施の形態よりSOI島の発生を効果的に防止できる。上記以外の動作は第1の実施の形態と略同様であるので、繰返しの説明を省略する。
上記第1シリコン基板11を第2シリコン基板12に重ね合わせて積層体13を形成した後に、第1シリコン基板11をイオン注入領域11bで分離するとき、イオン注入領域11bにおける分離が積層体13の直径方向の中央部から開始するとともに、積層体13の第1シリコン基板11の周端縁11d及び面取り部11gの酸化膜11a除去されているため、第1の実施の形態よりSOI島の発生を効果的に防止できる。上記以外の動作は第1の実施の形態と略同様であるので、繰返しの説明を省略する。
なお第1及び第2の実施の形態では、半導体としてシリコンを挙げたが、SiGe、SiC、Ge等の半導体にも適用できる。また第1及び第2の実施の形態では酸化膜を第1シリコン基板の表面に形成したが、第2シリコン基板の表面あるいは第1シリコン基板の表面及び第2シリコン基板の表面の双方に形成してもよい。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
図1に示すように、先ず直径が300mmであり、結晶方位が<100>であり、抵抗率が10〜20ΩcmであるP型シリコンウェーハからなる第1シリコン基板11と第2シリコン基板12とをそれぞれ準備した。次いで第1シリコン基板11を酸素雰囲気中1000℃で5時間放置して熱処理を行い、第1シリコン基板11の表面全体(全面)に150nm(1500Å)の酸化膜11aを形成した。その後、第1シリコン基板11の第2主面11fに50keVの注入エネルギーで、水素分子イオン(H2 +)6×1016/cm2のドーズ量でイオン注入し、第1シリコン基板11の内部にイオン注入領域11bを形成した。次に第1シリコン基板11と第2シリコン基板12を重ねる前に洗浄を行った後、第1シリコン基板11の第2主面11f側の酸化膜11aが第2シリコン基板12に密着するように、第1シリコン基板11を第2シリコン基板12に重ね合せることにより、積層体13を形成した。
<実施例1>
図1に示すように、先ず直径が300mmであり、結晶方位が<100>であり、抵抗率が10〜20ΩcmであるP型シリコンウェーハからなる第1シリコン基板11と第2シリコン基板12とをそれぞれ準備した。次いで第1シリコン基板11を酸素雰囲気中1000℃で5時間放置して熱処理を行い、第1シリコン基板11の表面全体(全面)に150nm(1500Å)の酸化膜11aを形成した。その後、第1シリコン基板11の第2主面11fに50keVの注入エネルギーで、水素分子イオン(H2 +)6×1016/cm2のドーズ量でイオン注入し、第1シリコン基板11の内部にイオン注入領域11bを形成した。次に第1シリコン基板11と第2シリコン基板12を重ねる前に洗浄を行った後、第1シリコン基板11の第2主面11f側の酸化膜11aが第2シリコン基板12に密着するように、第1シリコン基板11を第2シリコン基板12に重ね合せることにより、積層体13を形成した。
一方、上記積層体13を熱処理するための炉に積層体13を収容し、この炉内を窒素(N2)ガス雰囲気中で500℃に昇温したときに、積層体13の直径方向の面内の温度分布が10℃未満となるように、予め熱電対付き積層体を用いてアッパヒータ16及びロアヒータ17の発熱量を調整した(図2)。また直径×厚さ×孔径が310mm×2mm×200mmである石英製のリング状のボート18を用意した。そしてこのボート18上に積層体13を載せた状態で炉に収容し、この炉内雰囲気を窒素ガスに置換した後、50℃/分の昇温速度で500℃まで昇温し、500℃に30分間保持することにより、積層体13をイオン注入領域11bで分離した。これにより酸化膜11aを介してSOI層11cが積層された第2シリコン基板12からなるSOI基板10を得た。このSOI基板10を実施例1とした。
<比較例1>
リング状のボートを用いずに積層体を炉内で分離する熱処理を行ったことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例1とした。
<比較例2>
リング状のボートを用いずに積層体を炉内で分離する熱処理を行い、この熱処理時に炉内のヒータを調整することにより、積層体の直径方向の周縁部温度を直径方向の中央部温度よりも10℃高く設定したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例2とした。
<比較例3>
積層体を炉内で10℃/分の昇温速度で昇温したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例3とした。
リング状のボートを用いずに積層体を炉内で分離する熱処理を行ったことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例1とした。
<比較例2>
リング状のボートを用いずに積層体を炉内で分離する熱処理を行い、この熱処理時に炉内のヒータを調整することにより、積層体の直径方向の周縁部温度を直径方向の中央部温度よりも10℃高く設定したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例2とした。
<比較例3>
積層体を炉内で10℃/分の昇温速度で昇温したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例3とした。
<比較試験及び評価>
実施例1〜3及び比較例1のSOI基板の周縁部、特に面取り部を光学顕微鏡で観察し、その部分に生じたSOI島の数を数えた。この結果を表1に示す。なお、表1において、積層体面内の温度差は事前に熱電対付き積層体を炉に収容して、積層体の直径方向の中心位置と周端縁から10mm直径方向の中心に向って内側に入った位置で温測して確認した。また上記積層体面内の温度差は昇温中450℃での温度差であり、この温度差は周端縁から10mm内側の温度から中心位置温度を引いた値であり、「−」(マイナス)は中心温度が高いことを示す。更に表1のSOI島の発生領域はSOI発生領域長さを積層体の円周長さで割った値を100倍(百分率)した値と定義した。
実施例1〜3及び比較例1のSOI基板の周縁部、特に面取り部を光学顕微鏡で観察し、その部分に生じたSOI島の数を数えた。この結果を表1に示す。なお、表1において、積層体面内の温度差は事前に熱電対付き積層体を炉に収容して、積層体の直径方向の中心位置と周端縁から10mm直径方向の中心に向って内側に入った位置で温測して確認した。また上記積層体面内の温度差は昇温中450℃での温度差であり、この温度差は周端縁から10mm内側の温度から中心位置温度を引いた値であり、「−」(マイナス)は中心温度が高いことを示す。更に表1のSOI島の発生領域はSOI発生領域長さを積層体の円周長さで割った値を100倍(百分率)した値と定義した。
表1から明らかなように、積層体の中心温度が周縁温度より5℃及び12℃低い比較例1及び2では、SOI島の発生領域が15%及び50%となり、また積層体の中心温度が周縁温度より高いけれども10℃未満の8℃である比較例3では、SOI島の発生領域が10%であったのに対し、積層体の中心の温度が周縁温度より10℃高い実施例1では、SOI島発生領域が5%以下に抑制されることが分かった。
なおリングを使用せず、周縁の温度が中心温度よりも高い場合、温度差が小さい比較例1ではSOI島の発生領域が小さくなり、温度差が大きい比較例2ではSOI島の発生領域が大きくなることが分かった。
なおリングを使用せず、周縁の温度が中心温度よりも高い場合、温度差が小さい比較例1ではSOI島の発生領域が小さくなり、温度差が大きい比較例2ではSOI島の発生領域が大きくなることが分かった。
10 SOI基板(半導体基板)
11 第1シリコン基板(第1半導体基板)
11a 酸化膜
11b イオン注入領域
11c SOI層(活性層)
12 第2シリコン基板(第2半導体基板)
13 積層体
16,17 ヒータ
18 ボート
18a 孔
11 第1シリコン基板(第1半導体基板)
11a 酸化膜
11b イオン注入領域
11c SOI層(活性層)
12 第2シリコン基板(第2半導体基板)
13 積層体
16,17 ヒータ
18 ボート
18a 孔
Claims (6)
- 第1半導体基板(11)又はこの基板(11)に貼合わされる第2半導体基板(12)のいずれか一方又は双方に酸化膜(11a)を形成し、前記第1半導体基板(11)にイオン注入して前記第1半導体基板(11)内部にイオン注入領域(11b)を形成し、前記第1半導体基板(11)を前記第2半導体基板(12)に重ね合せて積層体(13)を形成し、更に前記積層体(13)を熱処理して前記積層体(13)を前記イオン注入領域(11b)で分離することにより前記第2半導体基板(12)上に酸化膜(11a)を介して活性層(11c)を形成する半導体基板の製造方法において、
前記積層体(13)の熱処理温度が450℃以上であり、前記積層体(13)の直径方向の中央部温度を前記積層体(13)の直径方向の周縁部温度より10〜100℃高くすることを特徴とする半導体基板の製造方法。 - 積層体(13)の熱処理を前記積層体(13)の上方及び下方に設けられたヒータ(16,17)の加熱により行い、前記加熱時に前記積層体(13)の上面又は下面のいずれか一方又は双方における直径方向の周縁部に前記ヒータ(16,17)の輻射熱が直接照射されるのを阻止した状態で、1〜5000℃/分の昇温速度で450℃以上に昇温するように前記積層体(13)を熱処理する請求項1記載の半導体基板の製造方法。
- 積層体(13)の直径をDとするとき、前記積層体(13)の直径方向の周縁部が前記積層体(13)の直径方向の中央部の0.3D〜0.8Dの範囲の外側の部分である請求項2記載の半導体基板の製造方法。
- 外径が積層体(13)の直径より大きく形成されかつ中央に孔(18a)を有するリング状のボート(18)に前記積層体(13)を載せた状態で熱処理を行う請求項2記載のシリコン基板の製造方法。
- 積層体(13)の直径をDとするとき、リング状のボート(18)の孔径が0.3D〜0.8Dである請求項4記載の半導体基板の製造方法。
- 請求項1ないし5のいずれか1項に記載の方法で製造された半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200010A JP2007019303A (ja) | 2005-07-08 | 2005-07-08 | 半導体基板の製造方法及びその半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200010A JP2007019303A (ja) | 2005-07-08 | 2005-07-08 | 半導体基板の製造方法及びその半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019303A true JP2007019303A (ja) | 2007-01-25 |
Family
ID=37756180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005200010A Pending JP2007019303A (ja) | 2005-07-08 | 2005-07-08 | 半導体基板の製造方法及びその半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019303A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170652A (ja) * | 2008-01-16 | 2009-07-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
WO2009141954A1 (ja) * | 2008-05-21 | 2009-11-26 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
JP2011181907A (ja) * | 2010-02-03 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | Soi基板、soi基板の作製方法 |
JP2015041666A (ja) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2005
- 2005-07-08 JP JP2005200010A patent/JP2007019303A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170652A (ja) * | 2008-01-16 | 2009-07-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
WO2009141954A1 (ja) * | 2008-05-21 | 2009-11-26 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
JP2009283582A (ja) * | 2008-05-21 | 2009-12-03 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
JP2011181907A (ja) * | 2010-02-03 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | Soi基板、soi基板の作製方法 |
JP2015041666A (ja) * | 2013-08-21 | 2015-03-02 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
JP6228462B2 (ja) | ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP2014512091A5 (ja) | ||
JP4552856B2 (ja) | Soiウェーハの作製方法 | |
JP2007059704A (ja) | 貼合せ基板の製造方法及び貼合せ基板 | |
EP3309820B1 (en) | Method of manufacturing soi wafer | |
WO2007125771A1 (ja) | Soiウエーハの製造方法 | |
JP5280015B2 (ja) | Soi基板の製造方法 | |
JP4285244B2 (ja) | Soiウェーハの作製方法 | |
JP6056516B2 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP2007019303A (ja) | 半導体基板の製造方法及びその半導体基板 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP2008187165A (ja) | 半導体基板の製造方法 | |
JP5239183B2 (ja) | Soiウェーハ及びその製造方法 | |
JP5703853B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008166646A (ja) | 半導体基板の製造方法 | |
TWI549192B (zh) | Method of manufacturing wafers | |
JP2008159692A (ja) | 半導体基板の製造方法 | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
WO2017217129A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2009218381A (ja) | SOI(Silicononinsulator)基板の製造方法 | |
JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5710429B2 (ja) | 貼り合わせウェーハの製造方法 |