JP2014512091A5 - - Google Patents

Download PDF

Info

Publication number
JP2014512091A5
JP2014512091A5 JP2013558114A JP2013558114A JP2014512091A5 JP 2014512091 A5 JP2014512091 A5 JP 2014512091A5 JP 2013558114 A JP2013558114 A JP 2013558114A JP 2013558114 A JP2013558114 A JP 2013558114A JP 2014512091 A5 JP2014512091 A5 JP 2014512091A5
Authority
JP
Japan
Prior art keywords
wafer
handle
handle wafer
resistivity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013558114A
Other languages
English (en)
Other versions
JP2014512091A (ja
JP6228462B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2012/028920 external-priority patent/WO2012125632A1/en
Publication of JP2014512091A publication Critical patent/JP2014512091A/ja
Publication of JP2014512091A5 publication Critical patent/JP2014512091A5/ja
Application granted granted Critical
Publication of JP6228462B2 publication Critical patent/JP6228462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
[関連出願の相互参照]
本出願は米国仮特許出願第61/453,409号(2011年3月16出願)、米国仮特許出願第61/545,891号(2011年10月11日出願)の優先権を主張し、参照することによりその両方が本明細書に取り込まれる。
本開示の分野はシリコン・オン・インシュレータ構造体に関連し、とりわけシリコン・オン・インシュレータ構造体のハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体に関する。本開示は、このようなシリコン・オン・インシュレータ構造体の製造方法にも関連する。
高抵抗率のシリコンは、高周波(“RF”)の用途(または印加、application)に好適であると知られてきた。とりわけ、高抵抗率のシリコンは、RFシステムの能動素子および受動素子に有利となるRF電力損失を低減すること、および絶縁特性を向上することが知られてきた。高抵抗率のハンドルウエハを有するシリコン・オン・インシュレータ構造体(“SOI構造体”)は、高抵抗率のバルクシリコンウエハと比較して、増大した収量および増大した装置の性能を特徴とする。
このようなSOI構造体は、多くのRF用途で適応性を有する。Fiorenzaおよびその他の者によって、“RF Power Performance of an LDMOSFET on High−Resistivity SOI”(IEEE Electron Device Letters,Vol.26,No.1(2005))に記載されるように、例えば高抵抗率のハンドルウエハを有するSOI構造体は、デジタル論理およびデジタルメモリーを同一のチップ上に備える高性能のRF回路に用いられてもよい。高抵抗率のSOI構造体上に形成されたLDMOSFETsは、例えば、携帯電話、無線LAN、固定無線および耐放射線利用を含む、統合されたRF電力利用での様々な用途を有する。
高抵抗率の基板上に形成されたSOI構造体は、いわゆるチョクラルスキー法によって、(抵抗率を高めるように不純物をその中にカウンタードープ(counter-doped)してもよい)シリコン溶液から引き上げられるインゴットから作られたハンドルウエハを用いて形成されてもよい。しかし、多結晶シリコン融液および/または坩堝等の中の微量のドーパント不純物が抵抗率を目標値から著しく変化させるかもしれないためまた、大半のドーパント不純物の析出係数は1ではない(または統一して同じではない:not equal to unity)ので、結晶が引き上げられるときに融液内のドーパント不純物濃度が変化し得るため、このようなハンドルウエハを確実に製造することは困難である。さらに、チョクラルスキー法により成長したシリコンは、比較的高い格子間酸素濃度を有し得る。いくつかのデバイス処理工程中に、この酸素は凝集し、ウエハの抵抗率に影響を及ぼすサーマルドナー(または熱ドナー、thermal donor)を形成し得る。さらに、高抵抗率のハンドルウエハは、誘電体層(例えば、埋め込み酸化層)近傍の表面反転層の形成による影響を受けやすい。基板表面の反転を防ぐ方法(例えば、界面の損傷、または界面での多結晶シリコン層の使用)は、費用がかかりSOIの製造方法を複雑にするので、一般的に望ましくない。
RF用途、特に高性能RF回路使用され場合、向上した信頼性と収率を示すSOI構造体については、継続的な要求が存在する。このようなSOI構造体を調製する方法、特にこのような構造、確実かつ(または信頼性があり費用効率の高い方法により製造できる方法についても、継続的な要求がある。
本開示の1つの態様は、ハンドルウエハと、シリコンデバイス層(silicon device layer)と、ハンドルウエハとシリコンデバイス層との間の誘電体層とを有するシリコン・オン・インシュレータ構造体を調製する方法に関する。ハンドルウエハは軸と、半径と、前面と、後面と前面から後面に軸方向に延在する周縁とを有する。ハンドルウエハの前面は、誘電体層との間にハンドル−誘電体界面を形成する。ハンドル−誘電体界面および後面は、軸に垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面へ前記軸方向に深さD sl 延在する表層をさらに含む。表層は、高抵抗率領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは、高抵抗率領域ピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、ピーク抵抗率からバルク層に向かって概ね低下する。方法は、所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハの選択を含む。ハンドルウエハは第1型のドーパントでドープされ、第1型のドーパントはp型またはn型のドーパントである。高抵抗率領域は、(1)ハンドルウエハ内の酸素の不均一な分布を形成するために、ハンドルウエハまたはハンドルウエハ外に酸素を拡散し、そして、不均一なサーマルドナーの分布を形成するために、不均一な酸素の分布を有するウエハをアニールすることおよび(2)p型またはn型のドーパントであり、第1型とは異なる型である第2型のドーパントを、ハンドルウエハの表層にドープすること、の少なくとも1つによって、ハンドルウエハの表層に形成される。誘電体層は、ドナーウエハの少なくとも一方の表面および/またはハンドルウエハの前面に形成される。貼り合わせウエハを形成するために、ドナーウエハおよびハンドルウエハは張り合わせられ、ドナーウエハとハンドルウエハは誘電体層によって軸に沿って分離されている。誘電体層は、ドナーウエハと誘電体層との間にドナー−誘電体界面を形成し、誘電体層とハンドルウエハの前面との間にハンドル−誘電体界面を形成する。張り合わせウエハは、ドナー−誘電体界面、ハンドル−誘電体界面またはそれら2つの界面の間の誘電層内、のいずれかに位置する貼り合わせ界面を有する。シリコン・オン・インシュレータ構造体を形成するために、シリコン層は誘電体層に張り合わされたままとなるようにドナーウエハの一部は貼り合わせウエハから取り除かれる。
本開示の別の態様は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面へ前記軸方向に深さDsl 延在する表層を含む。表層は、高抵抗率領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは、高抵抗率領域内にピーク抵抗率R peak 存在する抵抗率プロファイルを有し、抵抗率はピーク抵抗率からハンドル−誘電体界面に向かって、およびピーク抵抗率からバルク層に向かって概ね低下する。ピーク抵抗率は、ハンドル−誘電体界面から少なくとも1μmに生じる
本開示のさらなる態様は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。ハンドルウエハは、ハンドル−誘電体界面から後面へ前記軸方向深さD sl 延在する表層を含む。表層は、高抵抗率領域を含む。ハンドルウエハは、表層から後面に向かって延在するバルク層を含み、バルク層は平均抵抗率Rbulkを有する。高抵抗率領域は、高抵抗率領域の全体にわたって、バルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、高抵抗率領域は軸方向に測定したときに、少なくとも約1μmの厚さDresを有する。
本開示の更なる態様は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層と、を含むシリコン・オン・インシュレータ構造体に関する。ハンドルウエハは誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。表層は、ハンドル−誘電体界面から後面へ前記軸方向深さD sl 延在する。表層はその中にpn接合を有する。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは第1型のドーパントを含み、第1型のドーパントはp型またはn型のドーパントである。ハンドルウエハは第2型のドーパントも含み、第2型のドーパントはp型またはn型のドーパントであり、第1型とは異なる型である。第2型のドーパントは、ハンドルウエハの表層に、または表層付近ピーク濃度を有する。前面における第2型のドーパントの濃度は、ハンドルウエハ内の第1型のドーパントの平均濃度を超える。第2型のドーパントの濃度は、ハンドルウエハの前面からバルク層に向かって概ね低下する。表層内の点P equal において、第2型のドーパントの濃度は、第1型のドーパントの濃度と実質的に等しい。 equal からバルク層に向かって、第2型のドーパントの濃度は、第1型のドーパント濃度より低い。
さらに本開示の別の態様において、シリコン・オン・インシュレータ構造体は、ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間の誘電体層を含む。ハンドルウエハは、誘電体層との間にハンドル−誘電体界面を形成し、軸と、半径と、後面とハンドル−誘電体界面から後面に軸方向に延在する周縁とを有する。ハンドル−誘電体界面および後面は、軸に対して垂直である。表層は、ハンドル−誘電体界面から後面へ前記軸方向深さD sl 延在する。ハンドルウエハは、表層から後面に向かって延在するバルク層を含む。ハンドルウエハは第1型のドーパントを含み、第1型のドーパントはp型またはn型のドーパントである。ハンドルウエハは、ハンドルウエハがその後のサーマルドナー形成アニールに際して表層内にpn接合を形成することができるように、表層内に酸素濃度プロファイルを有する。
本開示の上述の態様に関連して述べられた特徴の、様々な改良が存在する。なお、さらなる特徴が本開示の上述の態様に取り込まれてもよい。これらの改良および付加的な特徴は個別に、または任意の組み合わせで存在してもよい。例えば、本開示において示される任意の実施形態に関して後述する様々な特徴が、単独または任意の組み合わせで、任意の上述する本開示の態様内に取り込まれてもよい。
図1は、高抵抗率領域をその中に有する(後述するように必ずしも表面自体にあるわけではない)表層を備えるハンドルウエハを有するシリコン・オン・インシュレータ構造体である。 図2は、ウエハバルクの全体にわたって概ね均一な高抵抗率を有し、表層内にピーク抵抗率を有する抵抗率プロファイルを形成するようにさらなる処理を受け得る、本開示の実施形態に係る例示的なp型のハンドルウエハにおけるアクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図3は、図2のハンドルウエハが、酸素内方拡散処理(oxygen in-diffusion process)およびサーマルドナー形成アニールを受けた後の、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図4は、ドライブインアニール(drive-in anneal)前面を通てn型のドーパントをドープした例示的なp型のハンドルウエハにおける、アクセプタ(p型のドーパント)とドナー(n型のドーパント)の数を示すグラフである。 図5は、ドライブインアニール後前面を通てn型のドーパントをドープした例示的なp型のハンドルウエハ内における、アクセプタ(p型のドーパント)と、ドナー(n型のドーパント)と、サーマルドナーの数を示すグラフである。 図6は、ウエハバルクの全体にわたって、概ね均一な高抵抗率を有し、表層内にピーク抵抗率を有する抵抗率プロファイルを形成するようにさらなる処理を受け得る、本開示の実施形態に係る例示的なp型のハンドルウエハにおけるアクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図7は、図7のハンドルウエハが酸素外方拡散処理(oxygen out-diffusion process)およびサーマルドナー形成アニールを受けた後の、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図8は、p型の表面不純物(surface contamination)を有するハンドルウエハが酸素外方拡散処理、サーマルドナー形成アニールおよびドライブインアニールを受けた後の、アクセプタ(p型のドーパント)とサーマルドナーの数を示すグラフである。 図9は、表層内にピーク抵抗率を有する抵抗率プロファイルを形成するのに適した本開示の実施形態に係る例示的なn型ハンドルウエハにおける、ドナー(n型)とサーマルドナーの数を示すグラフである。 図10は、ドライブインアニール後前面を通て図8のハンドルウエハがp型のドーパントでドープされた後の、ドナー(n型のドーパント)とアクセプタ(p型のドーパントの)とサーマルドナーの数を示すグラフである。 図11は、実施例1作られた2つのハンドルウエハの抵抗率プロファイルを示すグラフである。 図12は、その上に配置された誘電体層を備えるドナーウエハの断面図である。 図13は、ドナーウエハおよびハンドルウエハに結合した誘電体層の断面図である。 図14は、ドナーウエハを切断面で切断したSOI構造体の断面図である。 図15は、実施例2作られた第1のハンドルウエハの抵抗率プロファイルと、モデル化した酸素濃度(modeled oxygen content)と、p型およびn型の抵抗率を示すグラフである。 図16は、実施例2作られた第2のハンドルウエハの抵抗率プロファイルと、モデル化した酸素濃度と、p型およびn型の抵抗率を示すグラフである。
図面を通して、対応する符号は対応する部分を意味する。
本開示によれば誘電体層との界面またはその付近に高抵抗率領域を有する表層を備えハンドルウエハを有するSOI構造体が提供される。一般的に、ハンドルウエハは、高抵抗率領域内にピーク抵抗率が存在し、抵抗率がハンドルウエハの後面に向かって概ね低下する抵抗率プロファイルを有する。いくつかの実施形態では、抵抗率はまた誘電体−ハンドル界面に向かって低下する。特定の理論に束縛されるものではないが、このような抵抗率プロファイルを持つSOI構造体はより少ない高調波歪み(harmonic distortion)を有し、および/またはよりハンドルウエハ表面の反転(inversion)の影響を受けにくいことと考えられている。
図1を参照すると、本開示の1つ以上の実施形態に従って作られたSOI構造体31が示される。SOI構造体31はハンドルウエハ10と、シリコン層25と、ハンドルウエハ10とシリコン層25との間の誘電体層15と、を含む。ハンドルウエハ10は誘電体層15との間に界面40を形成する。ハンドルウエハ10は概して薄い円柱形状(cylinder)であり、軸、半径、後面43と、ハンドル−誘電体界面40から後面43へ軸方向に延在する周縁39と、を有する。ハンドル−誘電体界面40と後面43は軸に対して垂直である。ハンドルウエハ10はハンドル−誘電体界面40から後面43へ軸方向深さD sl で延在する表層44を含む。表層44は、その中にピーク抵抗率を有する高抵抗率領域(非表示)を含む。バルク層52は、表層44から後面43に向かって延在する。ハンドルウエハ10は、高抵抗率領域内にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、ピーク抵抗率からバルク層52に向かって概ね低下する。いくつかの実施形態では、抵抗率はまた、ピーク抵抗率からハンドル−誘電体界面40に向かって概ね低下する。
多層構造特にシリコン・オン・インシュレータ構造体およびシリコン・オン・インシュレータ構造体の製造方法は、一般に当業者に知られている(例えば、米国特許第5,189,500号、第5,436,175号および第6,790,747号に示され、参照することにより、全ての関連した一貫した目的のために、それぞれが本明細書に取り込まれる)。多層構造を作る例示的な方法において、2つの分離した構造体が調製され、付着界面に沿って互いに貼り合わされ、それから薄くされる(例えば、注入により形成され得る分離面に沿った層間剥離により、および/またはエッチング、研磨によりその一部分を取り除く)。一方の構造体が、典型的には“ハンドル”ウエハ(または構造体)とされ、もう一方が、典型的には“ドナー”ウエハ(または構造体)とされる。誘電体層、ドナーウエハとハンドルウエハを貼り合わせる前に、ドナーウエハの表面、ハンドルウエハの表面、またはそれら両方の表面に形成(例えば、蒸着または成長)されてもよい。この点について、本開示の範囲から逸脱することなく、例えばエピタキシャル層転写法(epitaxial layer transfer process)などの、SOI構造体を調製する他の方法が使用されてもよい。
典型的には、少なくともドナーウエハが、より典型的にはドナーウエハとハンドルウエハの両方が、単結晶シリコンウエハから成るが、当然ながら多層構造および/またはヘテロ層(heterolayered)構造などの他の出発構造体(starting stricture)(および特に他のドナーウエハ構造)が、本開示から逸脱することなく使用されてもよいことに留意するべきである。
ハンドルウエハは単結晶シリコンまたはシリコンゲルマニウム合金であってもよく、好ましくは単結晶シリコンウエハである。ドナーウエハはシリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウムおよびこれらの組み合わせであってもよい。しかし典型的には、本開示の方法使用されるハンドルウエハおよびドナーウエハは単結晶シリコンウエハであり、通常は、従来のチョクラルスキー結晶成長法により成長した単結晶インゴットからスライスされた単結晶シリコンウエハである。よって、以下の記述はしばしば特定の種類の多層構、すなわちSOI構造について、例を目的として言及する。この点について、本開示使用されるハンドルウエハおよび/またはドナーウエハ(さらに、後述する研磨工程および洗浄工程を受けるバルクシリコンウエハ)は、当業者が使用するのに適した任意の直径であってもよく、例えば、150mm、200mmm、300mm、300mmを超える、または450mmの直径のウエハを含む。
本開示の実施形態によれば、本開示SOI構造体を作るのに用いられる出発ハンドルウエハは、1つ以上のp型ドーパントまたは1つ以上のn型ドーパントをドープされる。典型的なn型ドーパントは、例えば、リン、ヒ素およびアンチモンを含む。典型的なp型ドーパントは、例えば、ホウ素、アルミニウムおよびガリウムを含む。(1つまたは複数の)ドーパントに関わらず、(1つまたは複数の)ドーパントの総濃度は、ハンドルウエハが少なくとも約50Ω−cmの抵抗率(すなわち、バルク抵抗率)を有するようにされる。本開示のいくつかの実施形態では、出発基板は少なくとも約100Ω−cm、少なくとも約250Ω−cm、少なくとも約500Ω−cm、少なくとも約1000Ω−cmまたは少なくとも約5,000Ω−cm(例えば、約50Ω−cmから約10,000Ω−cm、約100Ω−cmから約5,000Ω−cmまたは約100Ω−cmから約1,000Ω−cm)の抵抗率を有する。
1つ以上のp型またはn型ドーパントに加えて、後述する本開示の方法に従って高抵抗率領域が形成される出発ハンドルウエハは、酸素を含む。通常は、出発ハンドルウエハは、典型的にはチョクラルスキー法により成長したシリコンに備わる酸素濃度を有し、例えば、約1.5×1017 約9×1017atoms/cmの範囲内または約1.5×1017から約9×1017atoms/cm(例えば、約3ppmaから約18ppma、より好ましくは約4ppmaから約7ppmaまたは約8ppma)の範囲の酸素濃度を有する。いくつかの実施形態では、酸素濃度は約3ppmaよりも低くてもよい。しかし当然ながら、本開示の範囲から逸脱することなく酸素濃度は幅広く異なってもよいことを留意すべきである。通常は、単結晶シリコンウエハは、チョクラルスキー法によって典型的に到達可能な酸素濃度の範囲内または範囲外のいずれの酸素濃度を有してもよい。
ハンドルウエハが選択されたら、複数の代わりの処理工程の少なくとも1つ(組み合わせて実施してもよい)を受け、ウエハバルクに向かって概ね低下する抵抗率を有し、ハンドルウエハの表面から離れて(例えば、表面から1μmまたはそれ以上)またはハンドルウエハの表面においてピーク抵抗率が形成される抵抗率プロファイルを形成する。抵抗率プロファイルを操作するように用いられる処理工程は、ドーパントの型(すなわち、p型またはn型)と濃度、および/または出発ハンドルウエハの酸素濃度に基づいて選ばれる。
ドーパントの型と濃度に応じて、そして後のサーマルドナーの形成に影響を及ぼす酸素濃度に応じて、外方拡散または内方拡散処理によってハンドルウエハ内の酸素プロファイルは操作されてもよく、および/または抵抗率がハンドルウエハのバルク抵抗率を超える、ハンドルウエハの高補償領域(highly compensated region)を形成するようにドーパント濃度は異なってもよい。後述するこのような高抵抗率領域を形成するための方法は例示であり、意味を限定するように考えられるべきでないことに留意すべきである。この点について、ドーパントの型、ドーパント濃度および酸素濃度の全ての組み合わせ、組み合わせの多さゆえ記載されないだろう。例示されない組み合わせについてのハンドルウエハ内に高抵抗率領域を形成する方法は、後述する例示的な方法を参照することにより当業者によって決定されてもよい。
・p型出発ハンドルウエハ
p型ハンドルウエハ内の高抵抗率領域は、ウエハ内の酸素濃度(すなわち酸素に起因するサーマルドナーの形成)およびp型ドーパントの濃度に依存する2つの方法のうちの少なくとも1つにより形成されてもよい。p型ドーパントはハンドルウエハ内の電子アクセプタとして機能する。その結果、以下の方法により、補償(compensation)はウエハ内で達成される。(1)ウエハ内サーマルドナー形成するためのテンプレート(template)として機能する酸素プロファイルを作ることにより補償は達成される。酸素プロファイルを形成したウエハが、サーマルドナーを引き起こすアニールにさらされると、テンプレートに従ってサーマルドナーは形成され、電子アクセプタと結合し、それにより抵抗率プロファイルに影響をおよぼす。いくつかの実施形態では、(サーマルドナー形成前の酸素の内方拡散または外方拡散により操作される)ウエハ内のサーマルドナープロファイルは、サーマルドナーの数が、ウエハの厚み内部ある点で実質的にドーパントアクセプタ(すなわちp型ドーパント)の数に等しくなるようになり、および/または(2)n型ドーパント(そして、存在するときはサーマルドナーも)の数が実質的にドーパントアクセプタに等しくなるように、ウエハはn型ドーパントでドープされる。
本開示のいくつかの実施形態では、図2に示されるように、出発p型ウエハは比較的に低い酸素濃度を有するので、ウエハがサーマルドナー形成アニール(例えば、12時間で約400℃450℃)にさらされたときに、サーマルドナーの数(NTD)はアクセプタ(すなわちp型ドーパント)の数(N)より少ない。このハンドルウエハは、p型ウエハ(N eff として効果的に機能する。この点について、図2〜9においてアクセプタ(N であり、時々Neff)は実線で示され、ドナー(N であり、時々Neff)は点線で示されることに留意すべきである。また、ハンドルウエハの抵抗率が1/Neffに比例する(すなわちNeffが低いとき抵抗率は高く、その逆も同じである)ことも留意すべきである。
本開示によれば、図3に示されるように、ハンドルウエハ内に不均一な酸素分布を形成するように、サーマルドナー形成アニールに先立って、酸素の内方拡散によって高抵抗率領域が図2のウエハ内に形成されてもよい。ハンドルウエハの表面付近の領域の付加的な酸素は、この領域に形成されるサーマルドナーの数を増加させる。サーマルドナーのこの増加は、サーマルドナーの数をアクセプタの数と実質的に等しくなるようにし、これによりこの領域内のウエハを補償し、抵抗率を上昇させる。図3から分かるように、Neffは表面領域付近で0に近づき、後述する図10に示すピーク抵抗率値と似ピーク抵抗率をもたらす。これにより、これに関して、拡散酸素の酸素濃度が高いところでは、追加的なサーマルドナーはウエハ内にpn接合の形成をもたらし、補償は、pn接合で達成される。本開示の目的のために、“pn接合”は、(1)サーマルドナーおよびn型ドーパントの合計と(2)p型ドーパントとの間の補償の結果として生じる接合であることに留意すべきである。図3のウエハのいくつかの実施形態では、ハンドルウエハの表面に向かって進むと、ハンドルウエハの前面においてサーマルドナーがアクセプタの数を超えない(すなわち、表面においてアクセプタは実質的にサーマルドナーの数と等しい、または超える)ような割合(増加率)で、サーマルドナーの数は増加してもよい。このような実施形態では、pn接合はウエハ内に形成されないが、抵抗率は表面に向かって増加し、図3に示すように、表面から離れたところよりもむしろ表面においてピーク抵抗率が成される。
本開示のいくつかの実施形態では、図4に示すように、高抵抗率領域は、p型のハンドルウエハにn型のドーパント量をドープすることにより、p型のハンドルウエハ内に作られてもよく、ドープは通常はハンドルウエハの前面を通て生じる。通常は、表面ドーピングは、ハンドルウエハの表面にn型のドーパントのピーク濃度を引き起こし、濃度はハンドルウエハの内部に向かって低下する。このドーパントプロファイルはp型のドーパントを補償する。いくつかの実施形態では、ドーパントの補償は表面を反転し、ハンドルウエハ内でpn接合の形成を引き起こすほど十分に高くてもよい。ウエハ内の離れたところで、n型のドーパント(すなわち、ドナー)p型のドーパント(すなわち、アクセプタ)の数は、実質的に等しくなり(すなわち、pn接合において)、補償ハンドルウエハ内のピーク抵抗率を引き起こす。いくつかの実施形態では、ウエハ内のp型ドーパントおよびn型ドーパントの数は、ハンドルウエハの表面において実質的に等しく、表面に生じるピーク抵抗率をもたらす。
図4はサーマルドナーを説明(account for)していないことを留意すべきである。いくつかの実施形態では、ハンドル内の酸素濃度は補償が達成される点に影響を及ぼすほど十分に高いこれに関して、サーマルドナーおよびn型ドーパントは、両方とも電子供与体として追加的な効果を有する。図5は、図4に似ているウエハプロファイルを示すが、図5のプロファイルはサーマルドナーの存在を示している。図5に示されるように、サーマルドナーおよびn型のドーパントの追加的な効果は、ハンドルウエハの前面において抵抗率を低下させ、図4と比べてハンドルウエハの表面から離れたピーク抵抗率を生じる。いくつかの実施形態では、酸素濃度はごく少量のサーマルドナーを形成する程度に十分に低く、ウエハは、サーマルドナーが抵抗率のプロファイルに著しく影響を及していない図4のハンドルウエハのように機能する理解されるべきである。
いくつかの実施形態では、図6に示すように、サーマルドナー形成アニール後にハンドルウエハ内形成するサーマルドナーは、比較的に高い酸素濃度によってp型ドーパントの数を上回る。その結果、図6のハンドルウエハは、実際上はn型ウエハとして機能する。本開示の実施形態によれば、高抵抗率領域(特にこのような領域内のピーク抵抗率)は、不均一な酸素の分布を形成するように、ハンドルウエハの前面を通ってハンドルウエハから酸素の外方拡散すること(後述にて詳細を説明する)によって図6のウエハ内に形成されてもよく、その結果として図7に示すようなサーマルドナーをもたしてもよい。外方拡散処理は、ハンドルウエハの表面付近でのより少ないサーマルドナーの形成をもたらし、そのことでウエハ表層内で補償されるようになり、それにより表面付近(または表面そのものに)ピーク抵抗率を形成する。n型のドーパントは、追加的なn型ドーパントを相殺し補償を成するために追加的な酸素の外方拡散を必要とするので、図6のp型のウエハは、特にウエハの表層においては、p型のドーパントに加えてn型のドーパントでドープされないことが好ましいこと留意するべきである。
いくつかの実施形態では、図6に示すように、p型のウエハは、その中に比較的均一なp型のドーパント濃度を備えるp型のウエハであった。しかしながら、ウエハは、その前面を通して(例えば、アルミニウムなどのp型の不純物をドライブインすることにより)追加的なp型のドーパントでドープされ。図8に示すように、ウエハが比較的多数のサーマルドナーを含む場合(すなわち、サーマルドナーがp型ドーパントを上回る場合)、pn接合は、その後に続くサーマルドナー形成アニール後にハンドルウエハの表面付近でサーマルドナーの数(N TD )が減少するようにウエハから酸素外方拡散することによって、形成されてもよい。サーマルドナーの数が最初からp型ドーパント(非表示)より少ない場合、酸素ウエハ内に内方拡散させてpn接合を作ってもよい。
これに関して、p型の出発ハンドルウエハは、酸素の外方拡散、酸素の内方拡散および/またはn型のドーピングの任意の組み合わせを受けて、ハンドルウエハ内で補償、その結果として補償領域付近で生じるピーク抵抗率と、を達成してもよいことが理解されるべきである。外方拡散、内方拡散および/またはドーピングの相対量は、このような補償を成すのに十分であるべきであり、出発ハンドルウエハのp型のドーパント濃度および酸素濃度によって決まるべきである。ピーク抵抗率(すなわち、N eff の低下)は、図3、4、5、7および8では表面から離れたところ生じる示されているがそのピークは表面そのもので生じてもよいことに留意するべきである。さらに特に指定がない限り、図2〜10におけるハンドルウエハの前面はy軸に相当すること留意するべきである。また、いくつかの実施形態では、p型またはn型のドーパント自体が、1つ以上のアニール工程の結果としてウエハから外方拡散してもよく、そしてこのドーパントの外方拡散は当業者に認められているように、ウエハの抵抗率プロファイルに影響を及ぼしてもよいことも理解されるべきである。
図2〜8のp型の出発ハンドルウエハは、不純物(たとえば、結晶融液内に存在した複数の不純物)としてウエハ内に存在する多数のn型ドーパントを含んでもよく、これらのドーパントはハンドルウエハの抵抗率プロファイルに影響を与え得ることに留意すべきである。さらに、後述する図9および10におけるn型の出発ハンドルウエハは、抵抗率プロファイルに影響を及ぼし得るp型のドーパントの不純物を含んでもよいことに留意すべきである。これに関し、本明細書で記載される“p型”の出発ハンドルウエハは、結晶が形成される時にn型のドーパントの不純物で補償されているもの考えられ、その逆もまた同様であると理解されるべきである。
・n型出発ハンドルウエハ
n型出発ハンドルウエハ(すなわち、バルク全体に渡ってn型のドーパントを備えたウエハ)は、補償によって高抵抗率領域を作るようにウエハのサーマルドナープロファイルを単独で操作できないので、p型の出発ハンドルウエハとは異なる。高抵抗率領域は、1つ以上のp型ドーパントによってウエハをドーピングすることにより、n型の出発ウエハ内に形成されてもよい。例えば図9に示すようにハンドルウエハは、出発時のn型のドーパント濃度(N)とサーマルドナーの数(NTDを有する。図10に示されるように、高抵抗率領域は、多数のp型のドーパント(N)を、ウエハの表面を通してウエハにドーピングすることにより、図9のハンドルウエハ内に形成されてもよい。p型のドーパントは、n型のハンドルウエハ内に、ウエハの抵抗率が増加する高い補償領域を作り出すpn接合の形成をもたらす。
n型の出発ハンドルウエハへの酸素の外方拡散または内方拡散だけでは、通常はハンドルウエハ内に高抵抗率プロファイルを形成することはできないが、外方拡散および/または内方拡散の工程はハンドルウエハの抵抗率プロファイルに影響を及ぼし得ることに留意すべきである。例えば、ハンドルウエハの表面からの酸素の外方拡散は、ウエハ表面におけるサーマルドナーの数を減少し、それにより高い補償領域を形成するのに使われるp型のドーパント数を低減する。さらに、酸素がウエハ内に内方拡散された場合、ウエハ内のピーク抵抗率を形成するためには、比較的多数のp型ドーパントが必要とされる。
これに関して、n型の出発ハンドルウエハ、ハンドルウエハ内に高抵抗率領域を形成するために、p型ドーピング、酸素の外方拡散または酸素の内方拡散、の任意の組み合わせを受けてもよいことが理解されるべきである。p型のドーピングは、ウエハ内に高い補償領域を形成するに十分であるべきであり、出発ハンドルウエハのn型ドーパントの濃度および酸素濃度によって決まるべきである。図10のピーク抵抗率は表面から離れたところに生じると示されているが、そのピークは表面そのもので生じてもよいことに留意すべきである。
・酸素の内方拡散および外方拡散の方法とサーマルドナーの形成
上述のように、本開示のいくつかの実施形態では、出発ハンドルウエハへの酸素の内方拡散または外方拡散は、その抵抗率プロファイルに影響を及ぼすのに望ましい。これに関して、酸素の内方拡散および外方拡散を達成するように、当業者に知られたいくつかの方法が使用されてもよい。本開示のいくつかの実施形態では、酸素の内方拡散または外方拡散は、さらに後述するように、酸素の内方拡散または外方拡散に都合のよい一連の処理条件の下で、ウエハをアニールすることにより達成される。
ハンドルの前面が酸素の影響を受けていない(例えば、その上に配置される自然酸化膜などの酸化物層が存在しない)実施形態、および表面が酸素を含む(例えば、自然酸化膜またはSOI製造後の誘電などの酸化物層がハンドルウエハの前面に存在する)実施形態において、酸素はハンドルウエハから外方拡散されてもよい。酸化物層がない実施形態では、比較的酸素の影響を受けない環境(例えば、約100ppmに満たない)ウエハを加熱することにより、酸素はハンドルウエハの前面から外方拡散され得る。このような実施形態では外方拡散は、周囲環境より高い任意の温度で生じてもよく、より高い温度はより速い外方拡散速度相当する。ハンドルが表面の酸化物層を含まない実施形態において外方拡散のアニールが実行されるのに適切な環境は、例えば、実質的にシリコンと不活性のガス(例えば、希ガス)および水素ガスを含む。
ハンドルウエハがその表面に酸化物層を有する実施形態ではウエハを、酸素の平衡溶解度限界Oequilがバルク酸素の濃度Oよりも小さくなる温度でアニールすることにより、酸素外方拡散され得る。別の言い方をすれば、通常は、アニールの温度は、平衡酸素濃度Oequilがバルク酸素の濃度Oと等しくまたは超える温度よりも低くなるように維持されるべきである。大気中の酸素の許容量はアニールの温度に依存してもよく、逆にアニールの温度が、大気中の酸素量を考慮して選択されてもよいことに留意すべきである。ウエハの表面に酸化物層がある場合、環境の酸素含有量は大きく変化させることができ、適切な環境は、例えば、不活性ガス、水素および酸素を含む。
ハンドルウエハがその前面上に表面酸化物を含むかどうかに関わらず、外方拡散のアニールの時間は、ハンドルウエハの前面からウエハ内への酸素の拡散が望まれる位置までの深さによって決まる。好ましくは、アニールは少なくとも約10分間の長さ、または少なくとも30分、少なくとも1時間、少なくとも2時間もしくは少なくとも4時間である(例えば、約10分から約6時間)。酸素プロファイルも、SOI製造方法(例えば、約1100℃約1125℃での約1〜4時間のアニールなどの、高温の貼り合わせアニール(bond anneal))および/または電子デバイス製造方法の一部として生じるサーマルアニール(thermal anneal)によって影響を及ぼされ得ることに留意するべきである。さらに、外方拡散のアニール自体が、このような製造方法に起こるアニールであってもよい。
通常は、アニールの時間およびアニールの温度は、ハンドルウエハの表面領域で高抵抗率領域を十分に形成するように(例えば、ピーク抵抗率が概ね接合部生じるか、またはハンドルウエハの前面に向かってウエハがますます補償されるような、pn接合)選択されるべきである。これに関して、これらのパラメータは、ウエハが、バルクウエハのドーパントの型と異なる型のドーパントによってもドープされるかどうか(例えば、p型ハンドルウエハがウエハの前面を通てn型ドーパントによりドープされるかどうかまたはその逆の状況でドープされるかどうか)に依存してもよく、また、出発ハンドルウエハの酸素含有量に依存してもよいこと留意するべきである。
酸素の内方拡散に関して、表面に酸化物を形成し(例えば、自然酸化物またはSOI製造後の誘電層)、そして平衡酸素濃度Oequialがバルク酸素濃度Obulkを超える温度まで加熱することにより、酸素は、ウエハの前面を通して内方拡散されてもよい。これに関して、アニール温度は、酸素の平衡濃度Oequialがバルク濃度Obulkと実質的に等しくなる温度よりも、高くなるべきである。酸素を含む大気中でのアニールによるそれ自体のアニールの間、例えば、表面酸化物層はウエハの表面上に形成されてもよいことに留意すべきである。様々な実施形態において、内方拡散のアニールは少なくとも約10分の長さ、または約30分、少なくとも約1時間、少なくとも約2時間もしくは少なくとも約4時間(例えば、約10分から約6時間)である。
上述の外方拡散の方法と同様に、通常は、アニールの気体中の酸素含有量(もしあれば)、内方拡散のアニールの時間およびアニールの温度は、ハンドルウエハの表面領域内に高抵抗率領域を十分に形成するように選択されるべきである。これらのパラメータは、ウエハもバルクウエハのドーパントの型とは異なる型のドーパントによりドープされるかどうかに依存してもよく、出発ハンドルウエハ酸素含有量と所望の抵抗層の厚さに依存してもよい。
酸素外方拡散のアニールおよび酸素内方拡散のアニールについて上述で列挙した処理条件(the process conditions)は例示であり、上述以外の条件が使用されてもよいことに留意すべきである。ハンドルウエハ内で所望の抵抗率プロファイルが得られるように、パラメータの任意の組み合わせが選択されてもよい。これに関して、このようなパラメータの選択は概して当業者の有する技術の範囲内でり、例えば、日常の実験を通じて経験的に決定してもよい。
酸素の内方拡散に望まれる実施形態(例えば、p型のウエハ内にサーマルドナーを形成する)において、サーマルドナーは、サーマルドナーを形成するように格子間酸素が凝集するサーマルドナー形成アニールを実行することにより、形成されてもよい。これに関して、本明細書における“サーマルドナー”という言葉の使用は、いかなる特定の構造にも限定されるべきではない。このようなサーマルドナーは、例えば、酸素の凝集(例えば、少なくとも2つまたは3つの酸素原子の凝集)を含んでもよい。
本開示の様々な実施形態において、サーマルドナー形成アニールは少なくとも約350℃の温度で実行される。約550℃を超える温度は、サーマルドナーを格子間酸素に再び分離してしまうので、通常は、サーマルドナー形成アニールは約550℃より低い温度で実行される。いくつかの実施形態では、サーマルドナー形成され、それからSOI形成またはRF処理などのその後の処理によって分離される。このような実施形態では、2回目のサーマルドナー形成アニールは、ハンドルウエハ内にサーマルドナーを形成するように実行されてもよい(すなわち、550℃を超える全ての処理工程が実行された後、サーマルドナー形成アニールが実行されてもよい)。
サーマルドナー形成アニールは、少なくとも約5分間、または少なくとも10分間、少なくとも30分間もしくは少なくとも約1時間(例えば、約5分間から約5時間、約5分間から約3時間または約30分から約3時間)行われてもよい。通常は、サーマルドナー形成アニールは、いかなる環境で行われてもよい。例示的な環境は、例えば、希ガス(例えば、アルゴン)、窒素、酸素、水素およびこれらの気体の組み合わせを含む。
サーマルドナー形成アニールは、SOI製造方法の部分を形成してもよく、および/またはRF回路製造方法の部分を形成してもよいことに留意すべきである。通常は、ハンドルウエハが約350℃から約550℃まで加熱され、およびその後の解離事象が生じない任意の方法(例えば、ウエハが約550℃を超えて加熱される方法)が適している。サーマルドナー形成アニールがデバイスの製造方法(例えば、RF製造方法)の一部を形成するいくつかの実施形態では、SOI構造体のハンドルウエハは、このような製造方法に先立って、その後サーマルドナー形成アニールにハンドルウエハが表層にpn接合を形成できるように(または、他の実施形態のように、ハンドルウエハの前面にピーク濃度を形成するように)、表層に酸素濃度プロファイルを有してもよい。このようなSOI構造は、n型またはp型であってもよい(すなわち、n型ドーパントのみもしくはp型ドーパントの不純物濃度に満たない追加的な多数のp型ドーパントのみを含む、またはp型ドーパントのみ、もしくはn型ドーパントの不純物濃度に満たない追加的な多数のn型ドーパントのみを含む)。
さらに、サーマルドナーは、n型出発ハンドルウエハ内にpn接合を形成することできないが、n型ウエハ酸素の量を含み、かつサーマルドナー形成アニールSOIまたはRF装置製造の一部として起こってもよいので、このようなサーマルドナーは典型的にこのようなウエハ内に付随的に形成する。このような処理の不可避的形成部分であるサーマルドナー形成アニールの結果として、本開示のいくつかの実施形態では、このような付随的に形成されるサーマルドナーのプロファイルを制御するように、酸素は外方拡散される。
これに関して、サーマルドナー形成アニールが実行される温度および実行される時間の長さが、サーマルドナープロファイルに影響を及ぼしてもよく、より高い温度およびより長いアニールにより、比較的多いサーマルドナー形成されることに留意すべきである。温度およびアニールの時間、酸素の外方拡散または内方拡散のパラメータと組み合わせて選択されるべきであり、いくつかの実施形態では、ウエハ内に所望の抵抗率プロファイルを作るようにドーパントプロファイルと組み合わせて選択されるべきである。概して、これらのパラメータの組み合わせの選択は当業者の有する技術の範囲内である。
・pn接合を形成するハンドルウエハドーピング
上述のように、p型の出発ハンドルウエハは、多くの補償領域を形成するように、その前面を通して多数のn型のドーパントでドープされてもよく、ハンドルウエハまたはn型の出発ハンドルウエハの表層内のpn接合は、当該接合およびその結果としての高抵抗率領域を形成するように、多数のp型のドーパントでドープされてもよい。当業者にとって既知の任意の数の技術利用して、ハンドルウエハに第2型のドーパントをドープしてもよい。例えば、出発ハンドルウエハは、ハンドルウエハの前面に適用されるドーパント原子の注入(implantation)または“ドライブイン(driving in)”によってドープされてもよい。ドーパント原子は、ウエハの前面ドーパント原子を含む溶液に接触させることにより、もしくは液体金属ドーパントに接触させることにより、またはスパッタリングにより、ウエハの表面に適用されてもよい。適用したら、バルク内のドーパントの平衡溶解度が第2型のドーパントの濃度を超える温度まで、ウエハをアニールすることにより、第2型のドーパントがウエハにドライブインされてもよい。典型的なドーパント(例えば、ホウ素またはリン)については、ドライブインアニールは、少なくとも約900℃、少なくとも約1,000℃または少なくとも約1,100℃の温度で実行されてもよく、アニールの時間は少なくとも約15分間、少なくとも約30分間または少なくとも約1時間であってもよい。特定される温度およびアニール時間は単なる例示であり、他の温度およびアニール時間が制限無く用いられてもよいことに留意するべきである。
これに関して、アニールは、ウエハにドーパントをドライブインする目的のために、既存の製造方法の一部構成てもよく、単独で実施される独立したアニールである必要はないことが理解されるべきである。さらにドライブインアニールは、上述したサーマルドナー形成アニールと同じアニール工程に起こってもよい。しかしながら、十分な量のドーパントの拡散をもたらすためには、独立したアニールが好ましいことに留意すべきである。本開示のいくつかの実施形態では、第2型のドーパントは独立した処理工程によりウエハの前面に適用されるのではなく、むしろウエハの表面上のこれらの第2型のドーパントは1つ以上の既存の処理工程に起因する不純物であることに留意すべきである。このような表面の不純物を作るかもしれない例示的な処理工程は、例えば、ウエハ洗浄工程、およびウエハの前面が空気中の不純物にさらされる任意の工程(例えば、ハンドルウエハの表面にホウ素を積もらせるかもしれないクリーンルーム環境にさらすこと)を含む。
ドーピングの量は、ハンドルウエハ内にpn接合が形成されるように(または、いくつかの実施形態では、表面に向かってウエハがますます補償され、それによりピーク抵抗率を表面に作るようになるように)選択されるべきである。これに関して、ドーピングもハンドルウエハ内のサーマルドナーのプロファイルによって決まるだろう。さらに、ハンドルウエハがn型のハンドルウエハで(すなわち、ウエハの至る所で、n型のドーパントが比較的均一な濃度でドープされる)、前面を通してp型のドーパントによりドープされるいくつかの実施形態では、ハンドルウエハのバルク層に向かって概ね低下するp型のドーパントの濃度を有するウエハの表面付近で、一般的にp型のドーパントの濃度は、n型のドーパントの濃度を超える。p型のドーパントは、実質的にn型ドーパント(および、必要に応じてサーマルドナー)の数等しくなる点Pequalまで、減少する。この点(または領域)では、ウエハは大いに(高度に)補償され、ピーク抵抗率をもたらす(Pequal に生じるか否かは、サーマルドナーの存在の有無により決まる)。ウエハ内のこの点を超えると、ドナーの濃度は、p型のドーパントの濃度を超える。ハンドルウエハがp型のハンドルウエハで、前面を通してn型のドーパントでドープされている実施形態では、通常は、n型ドーパントの濃度は、ウエハの表面付近ではp型ドーパントの濃度を上回り、点Pequalにおいて2つの型のドーパントの濃度が実質的に等しくなるまで、n型ドーパントの濃度はハンドルウエハのバルク層に向かって概ね低下する。Pequalからバルク層に進むと、p型ドーパントの濃度はn型ドーパントの濃度を概ね上回る。
記載されたものとはのn型およびp型のドーパントのそれぞれの濃度プロファイルが限定されることなしに利用されてもよいことに留意するべきである。例えば、出発ハンドルウエハ内の第1型のドーパントは、ウエハの全体にわたって比較的均一として通常は記載される。しかし、出発ドーパントの濃度は、ハンドルウエハ内で変化してもよい。例えば、出発ハンドルウエハは、ウエハの表面からある距離Dだけ第1型のドーパントでドープされてもよい。一般的に、これらの実施形態では、第2型のドーパントは距離D(DはDより小さい)だけウエハにドライブインされる
・ハンドルウエハの抵抗率プロファイル
実施例1に従って調製された、いくつかのハンドルウエハの抵抗率プロファイルは、図11に示される。図11に示されるように、本開示のいくつかの実施形態よれば、ハンドルウエハはピーク抵抗率(Rpeak)がハンドルウエハの前面から離れて生じる抵抗率プロファイルを有する。しかし図11の抵抗率プロファイルは単なる例示であり、本開示の他の実施形態では、ウエハの表面においてピークが生じることを理解すべきである。表面から離れてピークが生じる実施形態では、Rpeakは表面(またはSOIウエハに組み込まれた場合には誘電体−ハンドル界面)から少なくとも約0.1μm、または表面から少なくとも約1μm、もしくは少なくとも約2μmで生じてもよい(例えば、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μmまたは約1μmから約5μm)。本開示のいくつかの実施形態では、ピーク抵抗率(Rpeak)は少なくとも約1,000ohm−cmであり、または他の実施形態においては少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cmもしくは少なくとも約25,000ohm−cmである(例えば、約1,000ohm−cmから約100,000ohm−cm、約1,000ohm−cmから約50,000ohm−cm、約1,000ohm−cmから約25,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。
さらにこれに関して、ピーク抵抗率Rpeakとバルク抵抗率Rbulkとの抵抗率のは、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cmまたは少なくとも約10,000ohm−cmであってもよい(例えば、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。さらに、バルク抵抗率Rbulkに対するピーク抵抗率Rpeakの比率は、少なくとも約2:1、少なくとも約3:1、少なくとも約5:1または少なくとも約7:1であってもよい(例えば、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1)。
ハンドルウエハはまた、その前面で抵抗率RHDを有し、SOI製造後に前面は誘電体層との界面を形成する。上述したように、いくつかの実施形態ではピーク抵抗率Rpeakは、表面/界面で生じる。このような実施形態では、RpeakはRHDに等しい。しかし、他の実施形態では、図11に示すように、抵抗率はRpeakからウエハの表面まで概ね減少する。これらの実施形態では、RHDに対するRpeakの比率は、少なくとも約2:1、少なくとも約3:1、少なくとも約5:1または少なくとも約7:1であってもよい(例えば、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1)。いくつかの実施形態では、抵抗率Rpeakと抵抗率RHDとの抵抗率のは、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cmまたは少なくとも約10,000ohm−cmであってもよい(例えば、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cm)。
本開示の実施形態のハンドルウエハは概して、抵抗率がウエハバルク内のハンドルウエハの抵抗率を上回る高抵抗率領域を有する。本開示の目的で、ウエハバルクの抵抗率は、ウエハが高抵抗率領域を作る本開示の方法(例えば、ウエハ内でのサーマルドナーの形成および第2型のドーパントの使用)を受ける前の、バルク内の平均抵抗率である。さらにこれに関して、本開示のいくつかの実施形態ではウエハの抵抗率が、あるウエハの深さにおいてバルクの抵抗率を、バルクの抵抗率の少なくとも約50%上回るときに、高抵抗率領域が始る(例えば、約2,000ohm−cmのバルク抵抗率を有するハンドルウエハの高抵抗率領域は、抵抗率が約3,000ohm−cmを上回る任意の軸領域(axial region)を含む)。他の実施形態では、あるウエハの深さにおけるウエハの抵抗率がバルクの抵抗率を少なくとも約75%、少なくとも約100%、少なくとも約150%または少なくとも約200%上回るときに、高抵抗率領域る。
本開示の実施形態のハンドルウエハの高抵抗率領域は、ハンドルウエハの前面から深さDSLに延在するハンドルウエハの表面領域に生じるとして一般的に記載される。いくつかの実施形態では、ピークから表面に向かう抵抗率は、高抵抗率領域閾値(例えば、バルク抵抗率より約50%大きい)を下回って、またはバルク自体の抵抗率を下回って低下するかもしれないので、本開示のハンドルウエハの高抵抗率領域は、ハンドルウエハの前面まで延在しないことに留意するべきである。したがって、高抵抗率領域は、この表層内に存在するが、ハンドルウエハの前面まで延在する必要がないと理解されるべきである。
これに関して、表層の深さDSLは、ウエハの前面から(または、ハンドルウエハがSOI構造体に組み込まれた実施形態では、誘電体−ハンドル界面から)高抵抗率領域の最下点(すなわち、ウエハバルクと高抵抗率領域との間の界面)までの距離に概ね相当する。本開示の1つ以上の実施形態では、表面領域の深さDSLは少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μmまたは少なくとも約25μmである(例えば、約5μmから約100μm、約5μmから約50μm、約5μmから約40μmまたは約10μmから約50μm)。ハンドルウエハは、表層からハンドルウエハの後面に延在するバルク層も含むことに留意すべきである。
上述のように、抵抗率領域自体の厚さDresは、表層の深さDSLよりも小さくてもよい。本開示の様々な実施形態において、抵抗率領域の厚さDresは少なくとも約1μm、少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μmまたは少なくとも約25μmである(例えば、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmまたは約10μmから約50μm)。
図11で示される抵抗率プロファイルおよび上述したプロファイルは、ハンドルウエハのSOI構造体への組み込み前、SOI構造体への組み込みまたはSOI構造体の表面へのRF装置の形成後のハンドルウエハにおけるプロファイルであってもよいことに留意すべきである。これに関して、“下の”、“上の”、“1番上の”および/または“1番下の”という用語は限定された意味で考えられるべきでなく、これらの用語はハンドルウエハおよび/またはSOI構造体の任意の特定の方向を意味するように意図していないことが理解されるべきである。
サーマルドナー形成アニールが実行される(例えば、約2時間で約450℃のアニール)前に、またはこのようなサーマルドナー形成アニールの実行後に、(SOI製造の前または後)ハンドルウエハは、上述の、および/または図(例えば、図11、15および/または16)に示される抵抗率プロファイルを有してもよい。さらに、本開示のいくつかの実施形態が、ハンドルウエハの“前面”に関して記載され、望ましい(複数の)特徴を有するハンドルウエハがSOI構造体に組み込まれてもよく、この“前面”は誘電体層との界面を形成することを理解されるべきである(すなわち、貼り合わせ工程の間および後で、誘電体−ハンドル界面を形成する)。本明細書で参照するハンドルウエハの“前面”は、概して“誘電体−ハンドル界面”と置き換え可能であり、“前面”という用語は限定的な意味で考えられるべきではない。
・SOI構造体の製造
様々な実施形態における上述のハンドルウエハは、当業者に知られたいずれかのSOI構造体を形成するための方法に従ってSOI構造体に組み込みまれる。これに関して、当然ながら上述の1つ以上の処理工程がSOI製造方法の一部を形成してもよいことが理解されるべきである(例えば、サーマルドナー形成アニール、ドーパントドライブイン”アニール等)。SOI構造体を形成するための例示的な方法はウエハ貼り合わせ工程(例えば、ドナーとハンドルウエハ少なくとも一方の表面に取り付けられた誘電体層と貼り合わせることと、エッチングおよび/または研磨、または切断によドナーウエハの一部を除去すること)、および高温のアニールにより埋め込み酸素層に変換される損傷領域を形成するように酸素イオンがバルクシリコン基質に埋め込まれるSIMOX工程を含む。
上述の抵抗率プロファイルを有する(例えば、SOI製造前、SOI製造後または装置(例えば、RF装置)製造後に生じる所望の抵抗率プロファイルを有する)ハンドルウエハが使用されるウエハ貼り合わせ工程に従って作られたSOIウエハは、図12−14に示され、後述される。貼り合わせ工程では、ドナーとハンドルを一緒に貼り合わせるに、ドナーウエハ、ハンドルウエハまたはその両方の表面に誘電体層が形成(例えば、蒸着または成長)されてもよい。これに関して、SOI構造体およびSOI構造体を調製する方法は、ドナーウエハに蒸着または成長させた誘電体層を有するとして、および誘電体層の表面に貼り合わたハンドルウエハの表面を有するとして、本明細書に記載される。しかし、ドナーウエハ上への誘電体層の成長または蒸着の代わりに、またはそれに加えて、誘電体層はハンドルウエハ上に成長または蒸着してもよいことそしてこれらの構造体は、制限されることなく任意の様々な方法(arrangement)で貼り合わされてもよいことを理解されるべきである。本明細書で参照するハンドルウエハ上に個別に蒸着される誘電体層は、限定的な意味で考えられるべきではない。
図12を参照して、誘電体層15(例えば、酸化ケイ素および/または窒化ケイ素の層)は、ドナーウエハ12の研磨された(polished)前面に形成(例えば、蒸着または成長)される。誘電体層15は当業者に既知の任意の技術に従って適用されてもよく、例えば、熱酸化(例えば、湿式酸化または乾式酸化)、化学蒸着またはこれらの技術の組み合わせ等である。ドナーウエハ12の前面にのみあるとして誘電体層が図12に示されるが、ハンドルウエハの全表面上に誘電体層が成長することがより実用的であることに留意すべきである。
一般的に言えば、誘電体層15は、最終的な構造体(final structure)に所望の絶縁特性を提供するのに十分な実質的に均一な厚さに成長する。しかし、典型的には、誘電体層は少なくとも約1nmと約5,000nm未満、約3,000nm未満、約1,000nm未満、約500nm未満、約300nm未満、約200nm未満、約150nm未満、約100nm未満または約50nm未満の厚みを有する。誘電体層15は、SOI構造体での使用に適する任意の電気的な絶縁材料をであってもよく、例えば、SiO2、Siまたは酸化アルミニウム、窒化アルミニウムもしくは酸化マグネシウムを含む材料などである。1つの実施形態では誘電体層15はSiOである(すなわち、誘電体層は本質的にSiOから成る)。
これに関してSOI構造体は本明細書で誘電体層を有するとして記載されるが、いくつかの実施形態では誘電体層が排除されてハンドルウエハドナーウエハ“直接的に貼り合わされる”ことを理解されるべきである。このような誘電体層の本明細書の参照は、限定的な意味で考えられないべきである。このような直接貼り合わされた構造体を作るのに、当業者に知られた多数の技術の任意の1つが使われてもよい。
いくつかの実施形態では、イオン(例えば、水素原子、ヘリウム原子または水素およびヘリウム原子の組み合わせ)は、十分均一に規定された深さで、切断面17を規定するドナーウエハの前面の真下に注入される。イオンの組み合わせが注入される場合、イオンは同時にまたは順次に注入されてもよいことに留意すべきである。イオン注入は当業者に知られた手段を用いて行われてもよい。例えばこの注入は、米国特許第6,790,747で開示される工程と同様の方法で行われてもよい。注入のパラメータは、例えば、約20〜約125keV(例えば、H は20keVのエネルギー、2.4×1016ions/cm)または約40〜約125keVの総エネルギーで、例えば、約1×1015ions/cmから約1×1017のions/cm(例えば、約1×1016ions/cmから約7.5×1016ions/cm)のイオン注入の総量を含んでもよい。イオンの組み合わせが使用される場合き、ドープ(dose)はイオンの組み合わせの間で適宜調整されてもよい(例えば、Heが36keVのエネルギーで注入されてもよく、約1×1016ions/cmの量のHが続いて48keVのエネルギーおよび約5×1015ions/cmの量が注入される。)
誘電体層の蒸着に先立って注入が実行されるとき、それに続くドナーウエハ上の誘電体層の成長または蒸着が、(ウエハ貼り合わせ処理工程より前に)早期分離(premature separation)またはドナー層の平面17に沿っ切断するのを防止するのに十分な低温で適切に実行される。分離または切断の温度は、注入された種類、注入された量および注入された材料の複合関数である。しかし、一般的には早期分離または切断は、蒸着または成長温度を約500℃より低く維持することにより避けることができる。
次に、図33を参照すると、親水性接着工程を通して貼りわされたウエハ20を形成するために(必要に応じて、その上に形成される誘電体層(例えば、酸化物層)を有してもよい)、誘電体層15の前面はそれからハンドルウエハ10の前面に貼り合わされる。誘電体層15とハンドルウエハ10は、ウエハの表面を、例えば酸素または窒素を含むプラズマに曝すことで貼り合わされてもよい。プラズマに曝すことは、しばしば表面活性化として参照される方法で表面の構造を修飾する。ウエハはそれから互いに押し付けられ、貼り合わせ界面18における貼り合わせがれらの間に形成される。
貼り合わせに先立って、誘電体層およびハンドルウエハの表面は、当業者に知られた技術を用いて、その貼り合わせのための表面を調製するように、必要に応じて洗浄および/または簡単なエッチングまたは平坦化受けてもよい。特定の理論にとらわれることなく、SOI構造体のシリコン表面の質は、一部分において、貼り合わせに先立つ表面の質の働きであると、一般的に考えられる。さらに、貼り合わせに先立つ両方の表面の質は、得られ貼り合わせ界面の質または強さに直接的な影響を有する。
ある場合は、それ故に、例えば、貼り合わせに先立って低い表面粗さ(例えば、0.5nm未満の二条平均平方根粗さ(RMS))を得るために、誘電体層および/またはハンドルウエハは1つ以上の次の手順を受けてもよく、(i)例えば、CMPによる平坦化、および/または(ii)例えば、親水性表面処理過程(例えば、約65℃で約20分間、例えば1:2:50の比率の水酸化アンモニウム、過酸化水素および水を含む溶液と表面が接触するRCA SC−1洗浄過程、その後の脱イオン水のすすぎ、乾燥)などの、湿式化学洗浄手順による洗浄である。一方または両方の表面はまた、得られた貼り合わせの強さを増加するために、湿式洗浄処理の後、またはその代わりとして、必要に応じてプラズマ活性化を受けてもよい。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフィンを含んでもよい。
一般的に言えば、ウエハの貼り合わせは、当業者に知られた任意の技術を基本的に用いて実行されてもよく、貼り合わせ界面の形成を達成するのに用いられる供給されるエネルギーは、確実に貼り合わせ界面の完全性(integrity)がその後の処理(すなわち、ドナーウエハ内の、切断面または分離面17に沿った分離による層転写)の間持続することができる十分な量である。しかし、一般的には、ウエハの貼り合わせは、大気圧または低下させた圧力(例えば、約50mTorr)で、室温と後に続く加熱により上昇した温度(例えば、少なくとも約200℃、少なくとも約300℃、少なくとも約400℃または少なくとも約500℃)で、十分な時間(例えば、少なくとも約10秒間、少なくとも約1分間、少なくとも約15分間、少なくとも約1時間または少なくとも約3時間)で、誘電体層とハンドルウエハの表面を(必要に応じて、その上の別の誘電体層と)接触させることにより達成される。例えば、加熱は約350℃で約2時間行われてもよい。結果としての界面は、約500mJ/mより大きい、または約1000mJ/mより大きい、約1500mJ/mより大きい、または約2000mJ/mより大きい貼り合わせ強度を有してもよい。上昇した温度は、ドナーウエハとハンドルウエハとの隣接する表面の間の共有結合の形成を引き起こし、そのようにしてドナーウエハとハンドルウエハとの間の結合を固める。貼り合わされたウエハの加熱またはアニールと同時に、ドナーウエハに早期に注入されたイオンは切断面を弱める。ドナーウエハの一部分はそれから、SOI構造体を形成するように、切断面に沿って貼り合わされたウエハから分離(すなわち切断)される。
貼り合わせ界面が形成された後、結果として生じる貼り合わされた界面は、ドナーウエハ(図14)内の分離または切断面に沿って裂け目を誘発するのに十分な状態にさらされる。一般的に言うと、この裂け目は当業者に知られた技術を用いて達成されてもよく、例えば、熱的および/または機械的に誘発される切断技術等である。しかし、一般的には、割裂(fracturing)は、少なくとも約200℃、少なくとも約300℃、少なくとも約400℃、少なくとも約500℃、少なくとも約600℃、少なくとも約700℃または少なくとも約800℃の温度(温度は、例えば、約200℃から約800℃、または約250℃から約650℃の範囲である)で少なくとも約10秒、少なくとも約1分間、少なくとも約15分間、少なくとも約1時間または少なくとも約3時間の時間(より高い温度はより短いアニール時間を必要とし、その逆も同様である)で、不活性(例えば、アルゴンまたは窒素)雰囲気または周囲の環境の下で、貼り合わされた構造をアニールすることにより達成される。
これに関して、別の実施形態では、この分離は、単独でまたはアニールに加えて機械力の手段により誘発または達成されてもよいことに留意すべきである。例えば、貼り合わされたウエハは、ドナーウエハの一部を貼り合わされたウエハから離れて引っ張るために、貼り合わされたウエハの反対面に対して垂直に機械力が適用される治具内に配置されてもよい。いくつかの手法に従い、吸着カップ(suction cup)が利用されて機械力が適用される。ドナーウエハの部分の分離は、切断面に沿った割れの伝搬を開始するために、機械的なくさび(mechanical wedge)を貼り合わせたウエハの縁の切断面に適用することにより開始される。吸着カップにより適用される機械力はそれから、貼り合わせたウエハからドナーウエハの部分を引っ張り、そのようにしてSOI構造体を形成する。
図14を参照すると、分離した後、2つの構造体30、31が形成される。貼り合わせた構造体20の分離はドナーウエハ12(図13)内の切断面17に沿って起こるので、ドナーウエハの一部分は、両方の構造体の一部に残る(すなわちドナーウエハの一部分は誘電体層と共に移動する)。構造体30はドナーウエハの一部分を含む。構造体31はシリコン・オン・インシュレータ構造体であり、ハンドルウエハ16、電体層15およびシリコン層25を含む。
結果として生じるSOI構造体31は、誘電体層15とハンドルウエハ10の上に配置するシリコンの薄い層25(切断後に残るナーウエハの部分)を含む。SOI構造体の切断層(すなわち、ドナーウエハのシリコンの薄い層)は、付加的な処理により平滑化されてもよい粗い表面を有する。構造体31は、その上へのデバイス製造のための望の特徴を有するシリコン層表面を作るように、付加的な処理を受けてもよい。そのような特徴は、例えば減少した表面粗さ、および/または軽微な(light)点欠陥の減少した濃度を含む。さらに、例えば、層の厚みを増加させるエピタキシャル析出により付加的なシリコンを堆積するように、シリコン25の薄い層はさらに処理される。
SOI構造体はまた、2つのウエハを貼り合わせて、BGSOIまたはBESOI処理のそれぞれで研磨および/またはエッチングすることにより貼り合わせたウエハの1つの部分を除去することによって調製されてもよい。例えばSOI構造体は、別のウエハに1つのウエハを貼り合わせることにより(そのうちの1つは上述のハンドルウエハ)調製することができ、それからウエハの1つの実質的な部分が、既知のウエハを薄くする技術を用いてエッチング除去(etched away)され、デバイス層が得られる(例えば、米国特許第5,024,723号および5,189,500号を参照するが、すべての関連する一貫した目的のために、これらは参照することにより本明細書に取り込まれる)。BESOI製造方法に先立って、BESOI工程の後に、またはBESOI工程により調製されたSOI構造体を用いて電子デバイスが組み立てられる後に、ハンドルウエハは上述の抵抗率プロファイルを有してもよい。
本開示のいくつかの実施形態では、および上述の貼り合わせたウエハの方法に変わる手段として、シリコン・オン・インシュレータ構造体は、バルクウエハが当技術分野で標準的なイオン注入処理を受けるSIMOX方法を用いて調製される(例えば、米国特許第5,436,175号およびPlasma Immersion Ion Implantation for Semiconductor Processing(Materials, Chemistry and Physics 46(1996)132−139)を参照するが、これらの両方ともすべての関連する一貫した目的のために参照することにより本明細書に取り込まれる)。これに関して、SIMOX方法用いられるバルクシリコンウエハは、上述の“ハンドル”ウエハであってもよく、“ハンドルウエハ”という言葉は限定的な意味で考えられるべきでないことを理解されるべきである。そのようなSIMOX方法において、ハンドルウエハへの酸素の内方拡散は、埋め込み酸化層の形成の間起こってもよい(例えば、1325℃付近のアニール)。外方拡散は、実質的により低い温度でのアニールを介して起こってもよい。ドーパントはイオン注入法により注入されてもよい。
・電子デバイスの製造(例えば、RF装置)
これに関して、SOI構造体および上述のハンドルウエハが電子デバイスに取り込まれてもよく、高周波(RF)装置の製造にとりわけよく適していることを理解されるべきである。そのような電子デバイス(例えば、RF装置)は、シリコンデバイス層、誘電体層(例えば、埋め込み酸化層)およびハンドルウエハの少なくとも1つを通して形成される溝(trench)および/または接点(contacts)を有してもよい。さらに、接点および/またはゲート構造は、そのようなデバイスの製品内のシリコン層の表面上に形成されてもよい。デバイス製造方法自体が、上述の抵抗率プロファイルを備えるハンドルウエハを調製するための工程の部分を形成してもよい(例えば、サーマルドナー形成アニールおよび/またはドーパントドライブイン”アニールがデバイス製造方法の一部分であってもよい)ことが理解されるべきである。あるいは、ハンドルウエハは、デバイス(例えば、RFデバイス)製造方法に先立って所望の抵抗率を有していてもよい。上述の抵抗率プロファイルは備えるハンドルウエハを有するSOI構造体上に作られるデバイスは、低減された信号歪み、周波数応答および/または電力損失を特徴としてもよい。
本開示の工程はさらに、次の実施例により示される。これらの実施例は限定的な意味で考えられないべきである。
・実施例1:表層内にピーク抵抗率を有するハンドルウエハの生産
2つのハンドルウエハが調製され、拡がり抵抗プロファイル(SRP)がそれぞれのウエハに対して決定された。抵抗率プロファイルが変わる工程をウエハが受ける前は、それぞれのハンドルウエハはn型ウエハであった。ハンドルウエハの抵抗率プロファイルを変え、ほぼ完全に補償された領域またはpn接合(すなわち、ピーク抵抗率を備える高抵抗率領域)をハンドルウエハの表層内に作るように、それぞれのn型ウエハは、p型の表面不純物および/または酸素の外方拡散もしくは内方拡散処理(サーマルドナー形成アニールを伴う)に曝された。当然ながら、図11の最も高いピークを備えるプロファイルと、最も低いピークを備えるプロファイルは同じウエハであったが、SRPは2回計測された(一方のSRPは社内で決定され、もう一方は外部の実験室により決定された)。
SRP分析の結果は図11に示される。図11に示されるように、それぞれのウエハは約900ohm−cmから約1,500ohm−cmのバルク抵抗率を有し、少なくとも約9,000ohm−cmのピーク抵抗率を有する。通常、ピーク抵抗率はハンドルウエハの前面から約1μmから約5μmの間で起こった。抵抗率プロファイルは、主にp型不純物(例えば、ホウ素および/またはアルミニウム)のウエハの前面からの内方拡散により影響を受けると考えられた。
・実施例2:ハンドルウエハ内のpn接合の形成
いくつかのハンドルウエハの抵抗率プロファイルが、図15および16(凡例にラベル無し)に点線により示される。いくつかのパラメータ(バルク酸素およびpn接合のp型およびn型側の抵抗率)は、ハンドルウエハの抵抗率プロファイルの生産(production)を示すようにモデル化された。これらのパラメータは、ウエハ内のドーパントと酸素のプロファイルに基づいてモデル化された。酸素の外方拡散処理およびサーマルドナー形成アニールを受け、アニール前にその表面でアルミニウム(第2のp型ドーパント)を含む、p型ウエハ(ホウ素でドープされた)の抵抗率プロファイルが図15に示される。格子間酸素の初期濃度は7ppmaであった。アニールに先立って、p型の出発ハンドルウエハは約4,000ohm−cmの抵抗率を有した。酸素の外方拡散処理は、1125℃で4時間(すなわち、典型的なSOI平滑化アニールのアニール状態)実行された(すなわち、シュミレーションされた)。サーマルドナー形成アニールは460℃で2時間実行された。ウエハの表面でのアルミニウム濃度は3×1012atoms/cmであった。酸素の外方拡散のアニールの間(すなわち、外方拡散のアニールおよびドライブインアニールは同じアニール工程の間に起こった)、アルミニウムはウエハに“ドライブインされた”。
サーマルドナー形成アニールの前のウエハ内の酸素プロファイルも、図15に示される。図15に示されるように、酸素濃度はウエハ(すなわち、ウエハは外方拡散処理を受けた)の前面に向かって低下した。図15の“p型の抵抗率”の傾向線(trend line)は、p型ドーパントの濃度がn型ドーパントの濃度を超えるハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。“n型の抵抗率”の傾向線は、n型ドーパント(サーマルドナーを含む)の濃度がn型ドーパントの濃度を超えるハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。図15に示されるように、モデル化されたピーク抵抗率は、ハンドルウエハ内の実際のピーク抵抗率(“ハンドルウエハ抵抗率”)に比較的近接して生じる。ウエハの表面におけるウエハの抵抗率は、付加的なp型ドーパント(アルミニウム)により比較的低い。ウエハの後面に向かって進むと(約10μmの深さ)、アルミニウムのドーパント(すなわちアクセプタ)濃度は低下し、サーマルドナーは増加し、補償およびその結果としてのピーク抵抗率をもたらす。ピーク抵抗率から後面に進むと、著しいサーマルドナーの形成によりドナーはアクセプタを超える。
別のp型ウエハ(ホウ素でドープされた)の抵抗率プロファイルが、図16に示される。いくつかのモデル化されたパラメータが、いかに抵抗率プロファイルが達成されてよいかを実証するように示される。図16のウエハは、内方拡散処理およびサーマルドナー形成アニール(または、ハンドルウエハの表面から酸素濃度が低下する酸素プロファイルを作る処理)を受け、アニール前にその表面でアルミニウム(第2のp型ドーパント)を含む。格子間酸素の初期濃度は5ppmaであった。アニールの前に、p型出発ハンドルウエハは約4,000ohm−cmの抵抗率を有した。酸素の内方拡散処理は、1125℃で4時間(すなわち、典型的なSOI平滑化アニールのアニール状態)実行された(すなわち、シュミレーションされた)。サーマルドナー形成アニールは400℃で2時間実行された。ウエハの表面でのアルミニウム濃度は3×1012atoms/cmであった。酸素の内方拡散のアニールの間(すなわち、内方拡散のアニールおよびドライブインアニールは同じアニール工程の間に起こった)、アルミニウムはウエハに“ドライブインされた”。
サーマルドナー形成アニールの前のウエハ内の酸素プロファイルも、図16に示される。図16に示されるように、酸素濃度はウエハ(すなわち、ウエハは内方拡散処理を受けた)の前面に向かって増加した。図16の“p型の抵抗率”の傾向線は、p型ドーパントの濃度がn型ドーパントの濃度を超える(すなわち、ウエハ全体)ハンドルの部分のハンドルウエハ内の、モデル化された比較的な抵抗率の変化を示す。図16に示されるように、ハンドルウエハの全部分においてp型ドーパントはn型ドーパント(すなわち、サーマルドナー)を超え、結果として“n型の抵抗率”の傾向線は見られない。アルミニウムのドーパントは表面付近のサーマルドナーから補償を相殺する(off-sets compensation)ので、ウエハの表面における抵抗率は比較的低い。アルミニウムのドーパント濃度が表面から低下するにつれ、サーマルドナー補償および抵抗率の増加を引き起こす。サーマルドナーの数はハンドルウエハの中ではさらに減少し、抵抗率をピークにし、ハンドルウエハの後面に向かってピークから減少し始める。図16に示されるように、モデル化されたピーク抵抗率は、ハンドルウエハ内の実際のピーク抵抗率(“ハンドルウエハ抵抗率”)に比較的近接して生じる。
本開示またはその好ましい実施形態の要素を導入するとき、冠詞“a”、“an”、“the”および“said”は、1つ以上の要素があることを意味することを意図する。言葉“含む(comprising)”、“含む(including)”および“有する(having)”は、包含的であることを意図し、記載された要素以外の付加的な要素があってもよいことを意味する。
上述の装置および方法は、本開示の範囲から逸脱することなく様々な変更がされてもよいので、上の記載に含まれ、添付の図面に示される全ての事項は例示であり限定的な意味でないとして解釈されるべきであることを意図する。
なお、本発明は以下の態様を含む。

第1態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが軸と、半径と、前面と、後面および前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面が前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向深さD sl で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、をさらに含み、前記ハンドルウエハは前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、前記ピーク抵抗率から前記バルク層に向かって概ね低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、ハンドルウエハが第1型のドーパントでドープされ、第1型のドーパントがp型またはn型のドーパントのいずれかである、ハンドルウエハを選択する工程と、
ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、
(1)前記ハンドルウエハ内の酸素の不均一な分布を形成するように前記ハンドルウエハの内に、またはハンドルウエハの外に、のいずれかに酸素を拡散し、不均一なサーマルドナーの分布を形成するために、不均一な酸素の分布を有する前記ウエハをアニールすること、および
(2)p型またはn型のドーパントのいずれかであり、かつ前記第1型とは異なる型である第2型のドーパントを、前記ハンドルウエハの前記表層にドープすること
の少なくとも1つによりハンドルウエハの表層内に高抵抗率領域を形成する工程と、
ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
貼り合わせウエハを形成するために、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程であって、前記ドナーウエハとハンドルウエハが前記誘電体層によって前記軸に沿って分離され、前記誘電体層が前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前面との間にハンドル−誘電体界面を形成し、前記張り合わせウエハが、前記ドナー−誘電体界面、前記ハンドル−誘電体界面またはそれら2つの界面の間の前記誘電体層内、のいずれかに位置する貼り合わせ界面を含む、ドナーウエハおよび前記ハンドルウエハを張り合わせる工程と、
シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせたウエハから取り除く工程と、
を含む方法。

第2態様:
前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する第1態様に記載の方法。

第3態様:
前記高抵抗率を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、第1または第2態様に記載の方法。

第4態様:
サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、第1〜第3態様のいずれかに記載の方法。

第5態様:
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること;および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第6態様:
前記ハンドルウエハの内部にその前面を通して酸素を拡散すること;
p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること;
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第7態様:
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること;
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第8態様:
前記ハンドルウエハの外側にその前面を通して酸素を拡散すること;
p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること;および
酸素が凝集しサーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第9態様:
p型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型である第2型のドーパントを、前記ハンドルウエハにその前面を通してドーピングすること、から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第10態様:
第2型のドーパントがp型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型であり、第1型のドーパントがp型で第2型のドーパントがn型であり、前記ハンドルウエハにその前面を通して前記第2型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第11態様:
第2型のドーパントがp型またはn型のドーパントのいずれかであり、かつ前記第1型のドーパントと異なる型であり、第1型のドーパントがn型で第2型のドーパントがp型であり、前記ハンドルウエハにその前面を通して前記第2型のドーパントをドーピングすること、を含む方法により前記ハンドルウエハ内の高抵抗率領域が作られる、第1〜第3態様のいずれかに記載の方法。

第12態様:
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが前記SOI製造方法の一部分である、第1〜第3態様のいずれかに記載の方法。

第13態様:
前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通して前記ハンドルウエハの内部またはハンドルウエハの外側のいずれかに酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、前記サーマルドナー形成アニールが高周波装置製造方法の一部分である、第1〜第3態様のいずれかに記載の方法。

第14態様:
前記ピーク抵抗率Rpeakが、前記ハンドル−誘電体界面から少なくとも約0.1μm、または前記ハンドル−誘電体界面から少なくとも約1μm、少なくとも約2μm、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μm、もしくは約1μmから約5μmで生じる、第1〜第13態様のいずれかに記載の方法。

第15態様:
peakが少なくとも約1000ohm−cmである第1〜第14態様のいずれかに記載の方法。

第16態様:
前記バルク層が平均抵抗率Rbulkを有し、Rbulkに対するRpeakの比率が少なくとも約2:1、または少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1もしくは約3:1から約25:1である、第1〜第15態様のいずれかに記載の方法。

第17態様:
前記バルク層が平均抵抗率bulkを有し、前記Rpeakと前記Rbulkとの抵抗率のが少なくとも約1,000ohm−cm、または少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmもしくは約5,000ohm−cmから約25,000ohm−cmである、第1〜第16態様のいずれかに記載の方法。

第18態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、RHDに対するRpeakの比率が少なくとも約2:1、または少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1もしくは約3:1から約25:1である、第1〜第17態様のいずれかに記載の方法。

第19態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記Rpeakと前記RHDとの抵抗率のが少なくとも約1,000ohm−cm、または少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmもしくは約5,000ohm−cmから約25,000ohm−cmである、第1〜第18態様のいずれかに記載の方法。

第20態様:
前記バルク層が平均抵抗率bulkを有し、前記高抵抗率領域が前記高抵抗率領域の全体にわたって前記バルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約1μm、または少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μm、少なくとも約25μm、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmもしくは約10μmから約50μmの厚さDresを有する、第1〜第19態様のいずれかに記載の方法。

第21態様:
第1〜第20態様のいずれかに方法に従ってSOI構造体を形成する工程と、前記SOI構造体上に高周波装置を形成するように前記SOI構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。

第22態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハが、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向深さD sl で延在する高抵抗率領域を含む表層、および前記表層から前記後面に向かって延在するバルク層を含み、前記ハンドルウエハは、前記高抵抗率領域ピーク抵抗率が存在する抵抗率プロファイルを有し、前記抵抗率が概して前記ピーク抵抗率から前記ハンドル−誘電体界面に向かって低下し、かつ前記ピーク抵抗率から前記バルク層に向かって低下し、前記ピーク抵抗率が前記ハンドル−誘電体界面から少なくとも0.1μmで生じる、シリコン・オン・インシュレータ構造体。

第23態様:
peakが少なくとも約1000ohm−cmである、第22態様に記載のシリコン・オン・インシュレータ構造体。

第24態様:
peakが前記ハンドル−誘電体界面から15μm未満で生じる、第22または第23態様に記載のシリコン・オン・インシュレータ構造体。

第25態様:
前記Rpeakが前記ハンドル−誘電体界面から少なくとも約1μm、または前記ハンドル−誘電体界面から少なくとも約2μm、約0.1μmから約15μm、約1μmから約15μm、約2μmから約10μm、約0.1μmから約5μmもしくは約1μmから約5μmで生じる、第22または第23態様に記載のシリコン・オン・インシュレータ構造体。

第26態様:
前記バルク層が平均抵抗率bulkを有し、Rbulkに対するRpeakの比率が少なくとも約2:1、少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1である、第22〜第25態様のいずれかに記載のシリコン・オン・インシュレータ構造体。

第27態様:
前記バルク層が平均抵抗率bulkを有し、前記Rpeakと前記Rbulkとの抵抗率のが、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、少なくとも約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cmである、第22〜第26態様のいずれかに記載のシリコン・オン・インシュレータ構造体。

第28態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、RHDに対するRpeakの比率が少なくとも約2:1、少なくとも約3:1、少なくとも約5:1、少なくとも約7:1、約2:1から約100:1、約2:1から約75:1、約2:1から約50:1、約3:1から約50:1または約3:1から約25:1である、第22〜第27態様のいずれかに記載のシリコン・オン・インシュレータ構造体。

第29態様:
前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記Rpeakと前記RHDとの抵抗率のが、少なくとも約1,000ohm−cm、少なくとも約2,000ohm−cm、少なくとも約5,000ohm−cm、少なくとも約7,500ohm−cm、約10,000ohm−cm、約1,000ohm−cmから約75,000ohm−cm、約1,000ohm−cmから約25,000ohm−cm、約1,000ohm−cmから約15,000ohm−cmまたは約5,000ohm−cmから約25,000ohm−cmである、第22〜第28態様のいずれかに記載のシリコン・オン・インシュレータ構造体。

第30態様:
第22〜第29態様のいずれかのSOI構造体の少なくとも一部を含む高周波装置。

第31態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、前記ハンドルウエハ、前記軸方向に前記ハンドル−誘電体界面から前記後面へ前記軸方向深さD sl で延在する高抵抗率領域を含む表層と、平均抵抗率bulkを有し前記表層から前記後面に向かって延在するバルク層を含み、前記高抵抗率領域が前記高抵抗率領域の全体にわたってバルクの抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域は、軸方向に測定したときに、少なくとも約1μmの厚さDresを有する、シリコン・オン・インシュレータ構造体。

第32態様:
前記高抵抗率領域の前記厚さDresが、少なくとも約5μm、少なくとも約10μm、少なくとも約15μm、少なくとも約20μm、少なくとも約25μm、約1μmから約100μm、約1μmから約50μm、約5μmから約40μmまたは約10μmから約50μmである、第31態様に記載のシリコン・オン・インシュレータ構造体。

第33態様:
第31または第32態様に記載のSOI構造体の少なくとも一部を含む高周波装置。

第34態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向深さD sl 延在し、表層がその中にpn接合を有し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第1型のドーパントを含み、第1型のドーパントがp型またはn型のドーパントのいずれかであり、前記ハンドルウエハが第2型のドーパントを含み、第2型のドーパントがp型またはn型のドーパントのいずれかで、第1型のドーパントと異なる型であり;第2型のドーパントが前記ハンドルウエハの前記表層に、または表層付近ピーク濃度を有し、前記前面における第2型のドーパントの前記濃度が前記ハンドルウエハ内の第1型のドーパントの前記平均濃度を超え、前記第2型のドーパントの前記濃度が概して前記ハンドルウエハの前記前面から前記バルク層に向かって低下し、表層内の点P equal において前記第2型の前記ドーパントの前記濃度前記第1型の前記ドーパントの前記濃度に実質的に等しく、 equal からバルク層に向かって、前記第2型の前記ドーパントの前記濃度前記第1型の前記ドーパントの前記濃度より低い、シリコン・オン・インシュレータ構造体。

第35態様:
equalが前記pn接合が生じる点である、第34態様に記載のシリコン・オン・インシュレータ構造体。

第36態様:
前記表層がサーマルドナーを含み、かつPequalと異なる点においてpn接合が生じる、第34態様に記載のシリコン・オン・インシュレータ構造体。

第37態様:
ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含み、前記ハンドルウエハが前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドルウエハが軸と、半径と、後面と前記ハンドル−誘電体界面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドル−誘電体界面および後面が前記軸に垂直であり、表層が前記ハンドル−誘電体界面から前記後面へ前記軸方向深さD sl で延在し、バルク層が前記表層から前記後面に向かって延在し、前記ハンドルウエハが第1型のドーパントを含み、第1型のドーパントがp型またはn型のドーパントのいずれかであり、前記ハンドルウエハは、当該ハンドルウエハがその後のサーマルドナー形成アニールに際し前記表層内にpn接合を形成することができるように、前記表層内に酸素濃度プロファイルを有する、シリコン・オン・インシュレータ構造体。

第38態様:
前記シリコン・オン・インシュレータ構造体が第2型のドーパントを含み、前記第2型のドーパントがp型またはn型のドーパントのいずれかであり、前記第1型のドーパントと異なる型であり、前記第2型のドーパントの前記濃度が、前記第2型のドーパントの不純物準位を上回らない、第37態様に記載のシリコン・オン・インシュレータ構造体。

Claims (21)

  1. ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さDslで延在する高抵抗率領域を含む表層と前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
    所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがp型のドーパントでドープされる、ハンドルウエハを選択する工程と、
    記ハンドルウエハ内酸素の不均一な分布を形成するために前記ハンドルウエハ内に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程と、
    ナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
    貼り合わせウエハを形成するために、前記ドナーウエハ前記ハンドルウエハを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハ前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有しここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の2つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハ前記ハンドルウエハを張り合わせる工程と、
    前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
    を含む方法。
  2. 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項1に記載の方法。
  3. 前記高抵抗率領域を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、請求項1または2に記載の方法。
  4. サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
  5. 前記ハンドルウエハの内部にその前面を通じて酸素を拡散すること;および
    酸素を凝集させ、サーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
    から本質的に成る方法により、前記ハンドルウエハ内の高抵抗率領域が作られている、請求項1〜3のいずれか1項に記載の方法。
  6. 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの内部に酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、サーマルドナー形成アニールがシリコン・オン・インシュレータ構造体の製造方法の一部分または高周波装置製造方法の一部分である、請求項1〜3のいずれか1項に記載の方法。
  7. ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
    所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがp型のドーパントでドープされる、ハンドルウエハを選択する工程と、
    ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ外に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程であって、ここで、
    酸素を外へ拡散する工程の前に、酸化層が前記ハンドルウエハの前記前面上に形成されている前記高抵抗率領域を形成する工程と、
    ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
    貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の2つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
    前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
    を含む方法。
  8. ハンドルウエハと、シリコンデバイス層と、前記ハンドルウエハと前記シリコンデバイス層との間の誘電体層とを含むシリコン・オン・インシュレータ構造体を調製する方法であって、前記ハンドルウエハは、軸と、半径と、前面と、後面と、前面から後面へ軸方向に延在する周辺端部とを有し、前記ハンドルウエハの前記前面は前記誘電体層との間にハンドル−誘電体界面を形成し、前記ハンドル−誘電体界面および前記後面は前記軸に垂直であり、前記ハンドルウエハは、さらに、前記ハンドル−誘電体界面から前記後面へ前記軸方向に深さD sl で延在する高抵抗率領域を含む表層と、前記表層から前記後面に向かって延在するバルク層と、を含み、前記ハンドルウエハは、前記高抵抗率領域にピーク抵抗率が存在する抵抗率プロファイルを有し、抵抗率は、概して前記ピーク抵抗率から前記バルク層に向かって低下する、シリコン・オン・インシュレータ構造体を調製する方法であって、
    所定のドーパント濃度および格子間酸素濃度を備えるハンドルウエハを選択する工程であって、前記ハンドルウエハがn型のドーパントでドープされる、ハンドルウエハを選択する工程と、
    ハンドルウエハの表層内に高抵抗率領域を形成する工程であって、前記ハンドルウエハ内に酸素の不均一な分布を形成するために前記ハンドルウエハ外に酸素を拡散すること、および不均一なサーマルドナーの分布を形成するために前記酸素の不均一な分布を有する前記ハンドルウエハをアニールすることにより、前記ハンドルウエハの前記表層内に前記高抵抗率領域を形成する工程であって、ここで、
    酸素を外へ拡散する工程の前に、酸化層が前記ハンドルウエハの前記前面上に形成されており、
    p型のドーパントを前記ハンドルウエハにドーピングすることにより、前記高抵抗率領域を形成する工程と、
    ドナーウエハの少なくとも一方の表面および/または前記ハンドルウエハの前記前面に誘電体層を形成する工程と、
    貼り合わせウエハを形成するために、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程であって、前記ドナーウエハと前記ハンドルウエハは前記誘電体層によって前記軸に沿って分離され、前記誘電体層は、前記ドナーウエハと前記誘電体層との間にドナー−誘電体界面を形成し、前記誘電体層と前記ハンドルウエハの前記前面との間に前記ハンドル−誘電体界面を形成し、前記張り合わせウエハは貼り合わせ界面を有し、ここで前記貼り合わせ界面は、前記誘電体層が前記ハンドルウエハの前記前面にのみ形成されたときは前記ドナー−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面にのみ形成されたときは前記ハンドル−誘電体界面に位置し、前記誘電体層が前記ドナーウエハの前記少なくとも一方の表面および前記ハンドルウエハの前記前面に形成されたときは、前記ハンドル−誘電体界面および前記ハンドル−誘電体界面の2つの界面の間にある前記誘電体層内に位置する、前記ドナーウエハと前記ハンドルウエハとを張り合わせる工程と、
    前記シリコン・オン・インシュレータ構造体を形成するために、シリコン層が前記誘電体層に貼り合わせたままとなるように、前記ドナーウエハの一部分を前記貼り合わせウエハから取り除く工程と、
    を含む方法。
  9. 前記ピーク抵抗率が、前記ピーク抵抗率から、前記ハンドル−誘電体界面まで概して減少する請求項7または8に記載の方法。
  10. 前記高抵抗率領域を形成する前に、前記ハンドルウエハが少なくとも50ohm−cmのバルク抵抗率を有する、請求項7〜9のいずれか1項に記載の方法。
  11. サーマルドナーを形成する前記アニールが、シリコン・オン・インシュレータ構造体の製造方法または電子デバイス製造方法の一部分である、請求項7〜10のいずれか1項に記載の方法。
  12. 前記ハンドルウエハの外側にその前面を通じて酸素を拡散することであって、酸素を外に拡散する前に、酸化層が前記ハンドルウエハの前記前面上に形成され、前記酸化層が前記誘電体層であること;
    酸素を凝集させ、サーマルドナーを形成する、サーマルドナー形成アニールを実行すること、
    から本質的に成る方法により前記ハンドルウエハ内の高抵抗率領域が作られている、請求項7に記載の方法。
  13. 前記ハンドルウエハ内に不均一な酸素の分布を形成するように、その前面を通じて前記ハンドルウエハの外側に酸素が拡散され、サーマルドナーを形成するように不均一な酸素の分布を有する前記ウエハがアニールされ、サーマルドナー形成アニールがシリコン・オン・インシュレータ構造体の製造方法の一部分または高周波装置製造方法の一部分である、請求項7〜10のいずれか1項に記載の方法。
  14. 前記ピーク抵抗率peak が、前記ハンドル−誘電体界面から少なくとも約0.1μmで生じる、請求項1〜13のいずれか1項に記載の方法。
  15. 前記ピーク抵抗率(peak が少なくとも約1000ohm−cmである請求項1〜14のいずれか1項に記載の方法。
  16. 前記バルク層が平均抵抗率Rbulkを有し、前記バルク層の平均抵抗率bulkに対する前記ピーク抵抗率(peak の比率が少なくとも約2:1である、請求項1〜15のいずれか1項に記載の方法。
  17. 前記バルク層が平均抵抗率Rbulkを有し、前記ピーク抵抗率(Rpeak)と前記バルク層の平均抵抗率Rbulkとの抵抗率の相違が少なくとも約1,000ohm−cmである、請求項1〜16のいずれか1項に記載の方法。
  18. 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記ハンドルウエハの抵抗率HDに対する前記ピーク抵抗率(peak の比率が少なくとも約2:1である、請求項1〜17のいずれか1項に記載の方法。
  19. 前記ハンドル−誘電体界面において前記ハンドルウエハが抵抗率RHDを有し、前記ピーク抵抗率(peak と前記ハンドルウエハの抵抗率HDとの抵抗率の相違が少なくとも約1,000ohm−cmである、請求項1〜18のいずれか1項に記載の方法。
  20. 前記バルク層が平均抵抗率Rbulkを有し、前記高抵抗率領域は、前記高抵抗率領域の全体にわたって、前記バルク平均抵抗率Rbulkを少なくとも約50%上回る抵抗率を有し、前記高抵抗率領域が軸方向に測定された少なくとも約1μmの厚さDresを有する、請求項1〜18のいずれか1項に記載の方法。
  21. 請求項1〜20のいずれか1項の方法に従ってシリコン・オン・インシュレータ構造体を形成する工程と、前記シリコン・オン・インシュレータ構造体上に高周波装置を形成するように前記シリコン・オン・インシュレータ構造体にさらなる処理を行う工程とを含む、高周波装置を調製する方法。
JP2013558114A 2011-03-16 2012-03-13 ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法 Active JP6228462B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161453409P 2011-03-16 2011-03-16
US61/453,409 2011-03-16
US201161545891P 2011-10-11 2011-10-11
US61/545,891 2011-10-11
PCT/US2012/028920 WO2012125632A1 (en) 2011-03-16 2012-03-13 Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures

Publications (3)

Publication Number Publication Date
JP2014512091A JP2014512091A (ja) 2014-05-19
JP2014512091A5 true JP2014512091A5 (ja) 2017-05-18
JP6228462B2 JP6228462B2 (ja) 2017-11-08

Family

ID=45955089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558114A Active JP6228462B2 (ja) 2011-03-16 2012-03-13 ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法

Country Status (7)

Country Link
US (2) US20120235283A1 (ja)
EP (1) EP2686878B1 (ja)
JP (1) JP6228462B2 (ja)
KR (1) KR101870476B1 (ja)
CN (1) CN103430298B (ja)
TW (1) TWI550834B (ja)
WO (1) WO2012125632A1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113549B4 (de) * 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US8884427B2 (en) * 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9209069B2 (en) * 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US10312134B2 (en) 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10381260B2 (en) 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
EP3378094B1 (en) 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
JP6545608B2 (ja) * 2015-11-30 2019-07-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019501524A (ja) * 2015-12-04 2019-01-17 ザ・シランナ・グループ・プロプライエタリー・リミテッドThe Silanna Group Pty Limited 絶縁体上半導体基板
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10026642B2 (en) 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
SG11201810486VA (en) 2016-06-08 2018-12-28 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US20180030615A1 (en) * 2016-07-28 2018-02-01 Sunedison Semiconductor Limited (Uen201334164H) Methods for producing single crystal silicon ingots with reduced seed end oxygen
EP3288067B1 (en) 2016-08-25 2021-10-27 IMEC vzw Method for transferring a group iii-iv semiconductor active layer
EP3533081B1 (en) * 2016-10-26 2021-04-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
EP3549162B1 (en) 2016-12-05 2022-02-02 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
EP3653761B1 (en) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
SG10201913357QA (en) 2017-02-10 2020-02-27 Globalwafers Co Ltd Methods for assessing semiconductor structures
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
EP3989272A1 (en) 2017-07-14 2022-04-27 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
CN109935626A (zh) * 2017-12-17 2019-06-25 微龛(北京)半导体科技有限公司 一种绝缘层上硅总剂量效应版图加固技术
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
FR3106019B1 (fr) * 2020-01-07 2021-12-10 Soitec Silicon On Insulator Procede de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
CN113109625A (zh) * 2021-04-07 2021-07-13 上海新昇半导体科技有限公司 硅片导电类型的判定方法
TWI768957B (zh) 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微系统与信息技术研究所 一种晶圆表面处理方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法
WO2024097891A2 (en) * 2022-11-04 2024-05-10 Murata Manufacturing Co., Ltd. Methods for maintaining stable high resistivity of soi wafers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278766A (ja) * 1989-04-19 1990-11-15 Fujitsu Ltd 半導体装置の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5376579A (en) 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Soiウエーハの製造方法
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Sumco 高抵抗シリコンウェーハの製造方法
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8089126B2 (en) 2009-07-22 2012-01-03 International Business Machines Corporation Method and structures for improving substrate loss and linearity in SOI substrates
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming

Similar Documents

Publication Publication Date Title
JP6228462B2 (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
JP2014512091A5 (ja)
TWI698907B (zh) 貼合式soi晶圓的製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP4552856B2 (ja) Soiウェーハの作製方法
TWI355711B (en) Method of producing simox wafer
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
WO2007125771A1 (ja) Soiウエーハの製造方法
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP4624812B2 (ja) Soiウエーハの製造方法
EP1965413B1 (en) Method for manufacturing soi substrate
JP2008187165A (ja) 半導体基板の製造方法
TWI549192B (zh) Method of manufacturing wafers
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP2008159692A (ja) 半導体基板の製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2007318097A (ja) Soiウエーハの製造方法
WO2011118205A1 (ja) Soiウェーハの製造方法