JP2000100676A

JP2000100676A - 半導体基板とその作製方法

Info

Publication number: JP2000100676A
Application number: JP11194282A
Authority: JP
Inventors: Katsu Shioda; 活塩田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-07-23
Filing date: 1999-07-08
Publication date: 2000-04-07

Abstract

(57)【要約】【課題】高周波トランジスタの作製に適したＳＯＩ基
板となり得る半導体基板を提供する。【解決手段】半導体層領域を含む第１の基材を第２の
基材に貼り合わせ、該第２の基材上に該半導体層領域を
残して該第１の基材を除去する半導体基板の作製方法に
おいて、前記貼り合わせの雰囲気中におけるＰ型不純物
の濃度とＮ型不純物の濃度の大小関係を第２の基材の構
成に応じて選択することを特徴とする方法により半導体
基板を作製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＳＯＩ基板等と呼ば
れる半導体基板及びその作製方法に関する。

【０００２】

【従来の技術】第１の基材としてのＳｉウエハを、第２
の基材としての別のＳｉウエハに絶縁層を介して貼り合
わせ、第１の基材の裏面側の部分を除去することによ
り、第２の基材上に移設された単結晶半導体薄膜を有す
るＳＯＩ基板を作製する方法が知られている。

【０００３】特に特許第２６０８３５１号公報、米国特
許第５３７１０３７号公報に記載された多孔質層を利用
する方法は、良質のＳＯＩ基板が得られる優れた方法で
ある。

【０００４】又、水素イオンのイオン注入及び熱処理を
行うことにより形成される微小気泡の層（多孔質層）を
利用したＳＯＩ基板の作製方法も米国特許第５３７４５
６４号公報に記されている。

【０００５】

【発明が解決しようとする課題】本発明者は、上記公報
の記載に従って、ＳＯＩ基板を作製してみた。そして、
このＳＯＩ基板を用いてＭＯＳトランジスタを作製した
ところ、このトランジスタを高周波回路に用いる時に
は、その高周波特性をより向上させることが求められる
場合もあることが判明した。

【０００６】（発明の目的）本発明の目的は、高周波ト
ランジスタの作製に適したＳＯＩ基板となり得る半導体
基板を高歩留まりで提供することにある。

【０００７】本発明の別の目的は、半導体からなる支持
基板上に絶縁層を介して単結晶半導体からなる半導体層
領域を有する半導体基板において、前記支持基板は、前
記絶縁層直下の半導体表面部分の比抵抗が１００Ωｃｍ
以上の半導体からなる構成及び／又は比抵抗が厚さ方向
において前記絶縁層に向かうに従って高くなる領域を有
する構成をもつことを特徴とする半導体基板、及びその
作製方法を提供することにある。

【０００８】本発明の更に別の目的は半導体層領域を含
む第１の基材と第２の基材とを貼り合せ、該第２の基材
上に該半導体層領域を残して該第１の基材を除去する工
程を含む半導体基板の作製方法において、該第２の基材
の構成に応じて、前記張り合せの工程を行う雰囲気中の
Ｎ型不純物の濃度とＰ型不純物の濃度の大小関係を定め
ることを特徴とする半導体基板の作製方法を提供するこ
とにある。

【０００９】本発明の他の目的は、半導体からなる支持
基板上に絶縁層を介して単結晶半導体からなる半導体層
領域を有する半導体基板に作り込まれた半導体装置にお
いて、前記支持基板は、前記絶縁層直下の半導体表面部
分の比抵抗が１００Ωｃｍ以上の半導体からなる構成及
び／又は比抵抗が厚さ方向において前記絶縁層に向かう
に従って高くなる領域を有する構成をもつことを特徴と
する半導体装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明の半導体基板の作
製方法は、半導体層領域を含む第１の基材を第２の基材
に貼り合わせ、該第２の基材上に該半導体領域を残して
該第１の基材を除去する工程を含む半導体基板の作製方
法において、前記貼り合わせの工程をＮ型不純物の濃度
がＰ型不純物の濃度より低い雰囲気中で行うとともに、
前記第２の基材として貼り合わせ面側に比抵抗が１００
Ωｃｍ以上のＮ型半導体からなる部分を少なくとも含む
基材を用いることを特徴とする。

【００１１】本発明にかかる別の半導体基板の作製方法
は、半導体層領域を含む第１の基材を第２の基材に貼り
合わせ、該第２の基材上に該半導体層領域を残して該第
１の基材を除去する工程を含む半導体基板の作製方法に
おいて、前記貼り合わせの工程をＰ型不純物の濃度がＮ
型不純物の濃度より低い雰囲気中で行うとともに、前記
第２の基材として貼り合わせ面側に比抵抗が１００Ωｃ
ｍ以上のＰ型半導体からなる部分を少なくとも含む基材
を用いることを特徴とする。

【００１２】本発明にかかる、更に別の半導体基板の作
製方法は、半導体層領域を含む第１の基材を第２の基材
に貼り合わせ、該第２の基材上に該半導体層領域を残し
て該第１の基材を除去する工程を含む半導体基板の作製
方法において、前記貼り合わせの工程をＰ型不純物の濃
度がＮ型不純物の濃度より低い雰囲気中で行うととも
に、前記第２の基材として貼り合わせ面側に絶縁層を形
成した比抵抗が３００Ωｃｍ以上のＮ型半導体からなる
部分を少なくとも含む基材を用いることを特徴とする。

【００１３】本発明にかかる半導体からなる支持基板上
に絶縁層を介して単結晶半導体からなる半導体層領域を
有する半導体基板は、前記支持基板が、その比抵抗が厚
さ方向において前記絶縁層に向かうに従って高くなる領
域を前記絶縁層近傍に有することを特徴とする。

【００１４】本発明にかかるＮ型の半導体からなる支持
基板上に絶縁層を介して単結晶半導体からなる半導体層
領域を有する半導体基板は、前記支持基板が、その比抵
抗が厚さ方向において前記絶縁層に向かうに従って低く
なる領域を有し、前記絶縁層直下の部分の比抵抗が１０
０Ω・ｃｍ以上であることを特徴とする。

【００１５】上述した本発明によれば、ＳＯＩ基板を作
製した際、絶縁層直下の支持基板の表面近傍において、
その比抵抗の低下が抑制される。

【００１６】本発明の理解を容易にする為に発明の実施
の形態を説明する前に、本発明をなすに至った技術的知
見について述べる。

【００１７】（実験１）図１９を参照して本発明者がま
ず行ったＳＯＩ基板の作製の実験について説明する。

【００１８】第１の基材として、多孔質層１１、単結晶
半導体からなる半導体層領域１２及び酸化シリコンから
なる絶縁層２を有するＳｉウエハを用意する（図１９の
（ａ））。

【００１９】詳しくは、Ｓｉウエハの表面を陽極化成に
より多孔質化した後、エピタキシャル成長を行い、半導
体層領域１２の表面を熱酸化すれば図１９の（ａ）に示
したようなＳｉウエハとなる。

【００２０】或いはＳｉウエハの表面を熱酸化した後、
水素イオンをイオン注入して微小気泡を形成することに
より多孔質層を得てもよい。

【００２１】次に、図１９（ｂ）に示すように例えば、
第２の基材１０としてＳｉウエハを別に用意し、そのＳ
ｉからなる貼り合わせ面に、上記第１の基材の絶縁層２
の貼り合わせ面を接触させて、９００℃〜１２００℃程
度の温度で熱処理することにより、第１及び第２の基材
１、１０を貼り合わせて、多層構造対を得る。４は貼り
合わせ界面を示す。

【００２２】そして、図１９（ｃ）に示すように、多孔
質層１１及びそれより裏面側にある第１の基材１を、研
削、研磨、ウエットエッチング又はドライエッチングに
より除去する。あるいは多孔質層１１を境に分割するこ
とにより第１の基材１を除去する。

【００２３】こうして得られた半導体層領域１２の表面
（露出面）は多孔質層１１の影響により粗面１９となっ
ている。

【００２４】該粗面１９は、研磨又は水素を含む還元性
雰囲気中での熱処理により平滑化される。こうして図１
９（ｄ）に示すようなＳｉウエハからなる第２の基材３
を支持基板とし、その上に絶縁層（埋込絶縁層）２を介
して単結晶Ｓｉの半導体層領域１２を有するＳＯＩ基板
が得られる。

【００２５】具体的には、本実験１では、第１及び第２
の基材として、最も入手し易い硼素（Ｂ）がドープされ
た比抵抗１０ΩｃｍのＰ型単結晶ＳｉからなるＣＺウエ
ハを用いた。そいて、上述した工程によりＳＯＩ基板を
作製した。

【００２６】ＣＺウエハとは、チョクラルスキー法によ
り形成された単結晶インゴットから得られるウエハであ
る。

【００２７】そして、このＳＯＩ基板を用いてトランジ
スタ回路を作製した。

【００２８】しかしながらこのトランジスタ回路は高周
波特性に劣っていた。その原因は、ＳＯＩ基板の支持基
板となる部分（これがＰ型ＣＺウエハからなる）の抵抗
が低いことに寄因するものであった。

【００２９】ＳＯＩ基板のＳＯＩ層と埋込絶縁膜と支持
基板で構成される寄生容量の増大やリーク電流の増大に
より、高周波特性が低下する為のである。

【００３０】支持基板を石英ガラスのような絶縁体とす
れば、支持基板の抵抗を高く保つことができる。しかし
ながら絶縁体の採用が全ての課題を解決する理由ではな
い。

【００３１】多くの半導体デバイス製造用の装置は、Ｃ
ＺウエハのようなバルクＳｉウエハを処理することを目
的に作られている。石英ガラスはＳｉとは、熱伝導率、
熱膨張係数、光透過等の点で、特性が異なる。よって、
支持基板が石英ガラスのような絶縁体で構成されている
ＳＯＩ基板を処理する場合には、半導体デバイス製造用
の装置の処理パラメータを大幅に調整し直さなければな
らない。同様の理由で、半導体デバイスの構造設計や回
路設計等も大幅な変更を迫られることがある。

【００３２】こうした点から、支持基板としては、Ｓｉ
のような半導体を用いる方が汎用的である。

【００３３】（実験２）Ｐ型ＣＺウエハに代えて、比抵
抗の高いウエハ例えば、比抵抗１０００ΩｃｍのＰ型Ｆ
Ｚウエハを用いて前述した方法により、ＳＯＩ基板を作
製し、それを用いてトランジスタ回路を作製したが、期
待した高周波特性が得られなかった。

【００３４】（実験３）上記実験２で作製したＳＯＩ基
板の不純物分布の分析を行った結果、埋込絶縁層直下の
Ｐ型ＦＺウエハの表面近傍においてより高濃度の硼素が
検出され、そこが高不純物濃度のＰ型により、１Ωｃｍ
〜１０Ωｃｍ程度に低抵抗化していることが判明した。

【００３５】（実験４）実験２において貼り合わせ及び
熱処理を行ったクリーンルーム内空間における硼素の濃
度及びリンの濃度を測定した。

【００３６】硼素の濃度は０．０８ｎｇ／リットル、リ
ンの濃度は０．００２ｎｇ／リットル未満であった。

【００３７】因みに上記クリーンルーム内空間は、硼素
含有ガラス繊維からなるＨＥＰＡフィルターを用いた。

【００３８】そのＨＥＰＡフィルターを通して清浄空気
が供給されるように構成されている。

【００３９】（実験５）硼素フリーのＰＴＦＥ（ポリテ
トラフルオロエチレン）からなるＵＬＰＡ（Ｕｌｔｒａ
ＬｏｗＰｅｎｅｔｒａｔｉｏｎＡｉｒ）フィルタ
ーと硼素吸着性のケミカルフィルターを通して清浄空気
が供給されるクリーンルーム内における硼素及びリンの
濃度を測定した。

【００４０】硼素濃度は０．０００３ｎｇ／リットル未
満、リン濃度は０．００１ｎｇ／リットル未満であっ
た。

【００４１】又、砒素とアンチモンとのそれぞれの濃度
は検出限界未満であり、上記硼素濃度に対して無視出来
る量であった。

【００４２】ＨＥＰＡフィルターやＵＬＰＡフィルター
やケミカルフィルターは、特開平１０−１６５７３０号
公報や特開平８−２４５５１号公報等で公知である。

【００４３】以上の各実験結果から、貼り合わせ半導体
基板における支持基板となる基材の構成に応じて、貼り
合わせの工程を行う雰囲気中のＰ型不純物の濃度とＮ型
不純物の濃度との大小関係を定めることにより、支持基
板の半導体表面部分を高抵抗に維持することが歩留り良
く、容易に達成できることがわかった。

【００４４】以下、本発明の代表的な３種の実施形態に
よる半導体基板の作製方法について説明する。

【００４５】実施形態１〜３は、支持基板となる基材と
してＰ型の高抵抗半導体を用いた場合にＰ型不純物の濃
度がＮ型不純物の濃度より低い雰囲気を選択するもので
ある。

【００４６】

【発明の実施の形態】（実施形態１）図１は本発明によ
る半導体基板の作製方法を示す。

【００４７】図１の（ａ）に示すように、第１の基材１
として例えばＳｉウエハを用意して、その表面に絶縁層
２を形成する。

【００４８】又、これとは別に比抵抗が１００Ωｃｍ以
上の高抵抗のＰ型半導体からなる第２の基材３を用意す
る。

【００４９】こうして用意した絶縁層２を有する第１の
基材１と、第２の基材３と、を図２に示すような貼り合
わせ雰囲気２０Ｎ中で貼り合わせる。４は貼り合わせ界
面を示す。

【００５０】図２はクリーンルーム２３内に設けられた
貼り合わせ空間を示しており、２１Ｎは例えばＰＴＦＥ
フィルター等の低硼素放出性フィルター及び／又は硼素
吸着性の化学フィルター、２２は隔壁、２４は床、３０
は貼り合わせ装置である。必要に応じてこの空間内の雰
囲気２０はクラス１以上の高清浄度にするとよい。

【００５１】第１の基材１と第２の基材３とを貼り合わ
せて得られる多層構造体のうち、第１の基材の絶縁層２
側近傍の半導体層領域１２を残して、第１の基材の他の
部分を研削、研磨、エッチング等から選ばれる少なくと
も一種の除去方法により除去する。

【００５２】更に必要に応じて水素を含む還元雰囲気中
で熱処理すると、図１の（ｃ）に示すＳＯＩ基板が得ら
れる。

【００５３】図３は、各種支持基板中の比抵抗の深さ方
向依存性を示している。

【００５４】ここでは、第２の基材として比抵抗３００
ΩｃｍのＰ型Ｓｉウエハを用い各種雰囲気中で貼り合わ
せた時の支持基板の比抵抗分布（Ｐ１１、Ｐ１２、Ｐ１
３）と、Ｎ型Ｓｉウエハを用いた時の支持基板の比抵抗
分布（Ｃ１１）と、を示している。

【００５５】Ｐ１１は、貼り合わせた雰囲気から第２の
基材へ侵入するＮ型不純物濃度Ｃｎが第２の基材に含ま
れているＰ型不純物濃度Ｃｐの２倍である場合の比抵抗
分布を示し、Ｐ１２はＣｎがＣｐの１．０倍である場合
の比抵抗分布を示し、Ｐ１３はＣｎがＣｐの０．１倍で
ある場合の比抵抗分布を示している。

【００５６】Ｐ１１〜Ｐ１３はいずれも支持基板の表
面、即ち絶縁層との界面に向かって、比抵抗が高くなる
分布、即ち図３中左上がりになる分布を埋込絶縁層近傍
（界面から少なくとも２μｍ以内に）に示している。

【００５７】特にＰ１３は、左下がりになる分布をもつ
領域がないことから、界面付近の比抵抗がバルクの比抵
抗より高くなっており、より好ましいものである。

【００５８】Ｃ１１に示すように、第２の基材として比
抵抗３００ΩｃｍのＮ型ウエハを用いた場合は、貼り合
わせ雰囲気からウエハ内にＮ型不純物が拡散し界面近傍
の比抵抗は大幅に低下する。

【００５９】本発明に用いられる貼り合わせ雰囲気と
は、実際に貼り合わせがなされる場所の雰囲気だけでは
なく、実際の貼り合わせ面における不純物の付着状態を
決定する雰囲気も意味する。即ち、実際の貼り合わせ雰
囲気におけるＰ型又はＮ型不純物の濃度が比抵抗の低下
をもたらさぬ程非常に低い場合には、その雰囲気に第２
の基材を置く直前の雰囲気に依存する。よって、このよ
うな場合は、その直前の雰囲気を貼り合わせ雰囲気とみ
なすことが出来る。

【００６０】貼り合わせ雰囲気中のＮ型不純物の濃度
（Ｎｎ）は、好ましくは０．１ｎｇ／リットル以下、よ
り好ましくは０．０１ｎｇ／リットル以下であり、貼り
合わせ雰囲気中のＰ型不純物の濃度（Ｎｐ）は、好まし
くは０．０１ｎｇ／リットル以下、より好ましくは０．
００１ｎｇ／リットル以下である。そしてＮｎ＜Ｎｐを
満足するようにする。

【００６１】Ｎｎ＜Ｎｐを満たす限り、Ｎｎ、Ｎｐに下
限を定めることは必要でないが、雰囲気の管理を容易に
し、製造ランニングコストを抑える為には、Ｎｎ、Ｎｐ
共に０．０００１ｎｇ／リットル以上にするとよい。

【００６２】上記雰囲気は、クリーンルーム内、又はク
リーンルーム内に配された高清浄度の局所的クリーンル
ーム内に形成され雰囲気であってもよいし、或いは密閉
されたチャンバー内に形成された雰囲気であってもよ
い。

【００６３】前者の場合、雰囲気の主成分はクラス１レ
ベルの高清浄度のクリーンエアであり、後者の場合は窒
素、アルゴン、ヘリウム、ネオン、キセノン等の不活性
ガス又は酸素とすることもできる。

【００６４】例えば、ＰＴＥフィルターを用いることな
く、硼素放出性のＨＥＰＡフィルターを用いたクリーン
ルームの場合には、フィルターを構成するガラス中に含
まれるＢ₂ Ｏ₃ がクリーンルーム中のフッ酸（ＨＦ）と
反応してフッ化硼素（ＢＦ₃）が放出される（Ｂ₂ Ｏ₃
＋６ＨＦ→２ＢＦ₃ ＋３Ｈ₂ Ｏ）。

【００６５】従って、クリーンルームの貼り合わせ雰囲
気内は、硼素濃度が０．０１ｎｇ／リットルをはるかに
越え、且つ同雰囲気内のリン濃度より高くなる。よっ
て、このような雰囲気中で貼り合わせがなされた場合に
は、実験２、３のように第２の基材としてＰ型の高抵抗
ウエハを用いたとしても、その比抵抗分布は図３のＣ１
１と同様の結果になる。

【００６６】本発明に用いられる第２の基材としては、
貼り合わせ面側に比抵抗が１００Ωｃｍ以上、より好ま
しくは５００Ωｃｍ以上、より好適には比抵抗が１００
０Ωｃｍ以上のＰ型半導体からなる領域を少なくとも含
む基材である。

【００６７】特に、フローティングゾーン法により作製
された上記比抵抗を有するＳｉウエハ（ＦＺウエハ）が
第２の基材として好ましく用いられるがＣＺウエハであ
ってもよい。

【００６８】更に上記第２の基材の表面に絶縁層を形成
した後、その絶縁層表面を貼り合わせ面として、第１の
基材と貼り合わせることも好ましいものである。

【００６９】この場合は、この絶縁層がＰ型不純物侵入
に対するバリアとして働く為、埋込絶縁層直下の比抵抗
が低下し難くなる。このような絶縁層としては酸化シリ
コンが好ましく用いられ、バリアとして働くに充分な絶
縁層の厚さは１００ｎｍ以上より好ましくは２００ｎｍ
以上１０μｍ以下である。

【００７０】貼り合わせされる第１及び第２の基材の貼
り合わせ面は、一方をＳｉの半導体からなる面、他方を
酸化シリコン等の絶縁体からなる面とした方が、貼り合
わせ界面に空隙等を形成せずに簡単に貼り合わせられ
る。

【００７１】絶縁体からなる面同士を貼り合わせる場合
には、プラズマイオン注入等により酸素、窒素、硅素な
どの元素を少なくとも一方の貼り合わせ面に導入して貼
り合わせることが望ましい。

【００７２】（実施形態２）上述した実施形態１に部分
的に変更を加えた実施形態２について説明する。多孔質
層を用いたＳＯＩ基板の作製方法の詳細については
「Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１
４２，Ｎｏ．９，Ｓｅｐｔｅｍｂｅｒ１９９５，ＰＰ．
３１１６−３１２２」を参照されたい。

【００７３】第１の基材１としてＰ型Ｓｉウエハの表面
を陽極化成して表面を多孔質化する。次いで、多孔質化
した表面上に非多孔質の単結晶Ｓｉからなる半導体層領
域をエピタキシャル成長により形成する。

【００７４】そして、必要に応じて単半導体層領域１２
の表面を酸化して絶縁層２を形成する。

【００７５】こうして、図４の（ａ）に示すように第１
の基材が得られる。

【００７６】実施形態１で述べた高比抵抗のＰ型ＦＺＳ
ｉウエハのような第２の基材３を用意して、第１の基材
とともにＰ型不純物濃度の低い（Ｎｐ＜Ｎｎ）貼り合わ
せ雰囲気中に配し、両者を絶縁層２表面とＰ型ＦＺＳｉ
ウエハ表面とを密着させる。この時必要に応じて９００
°〜１２００°の熱処理を行う。こうして図４の（ｂ）
のような多層構造体を得る。

【００７７】その後、第１の基材１の表面側の非多孔質
部分を研削、研磨、エッチングにより除去し、フッ化水
素と過酸化水素とを含むエッチャントを用いた選択ウエ
ットエッチングにより多孔質層１１を除去して、図４の
（ｃ）のようなＳＯＩ基板を得る。

【００７８】或いは、多層構造体の側面に流体を噴き付
けたり、くさびを打ち込んだり、第１の基材と第２の基
材とを離す方向に張力を加える等すると、機械的強度の
弱い多孔質層を境に両者は分離され、第２の基材上に半
導体層領域１２を残してＳＯＩ基板を得ることもでき
る。

【００７９】更に、水素１００％還元雰囲気又は不活性
ガスで水素を希釈した還元雰囲気中で１時間以上熱処理
すると、半導体層領域表面の凹凸１９が平滑化され、Ｓ
ＯＩ基板の表面ラフネスはＲｒｍｓで５ｎｍ以下に充分
平滑化される。

【００８０】こうして、図４（ｄ）に示すようなＳＯＩ
基板が得られる。

【００８１】このＳＯＩ基板は埋込絶縁層２下方の支持
基板３の比抵抗が１００Ω・ｃｍ以上と充分高い為、こ
のＳＯＩ基板を用いて作製したトランジスタのリーク電
流が小さくなり、高速動作し得るものとなる。

【００８２】（実施形態３）実施形態３も実施形態１を
部分的に変更したものである。

【００８３】図５の（ａ）に示すようにＳｉウエハのよ
うな半導体からなる第１の基材１の表面に絶縁層２を形
成する。

【００８４】図５の（ｂ）に示すように水素イオンや希
ガスイオンをイオン注入して第１の基材１の絶縁層２下
面から１００ｎｍ〜２μｍ程下に、微小気泡を生成する
ためのイオン注入層１５を形成する。必要に応じてその
後、１００℃〜４００℃で熱処理してイオン注入層１５
内に微小気泡を発現させてもよい。

【００８５】図５の（ｃ）に示すように実施形態１のと
ころで述べたような高抵抗のＰ型Ｓｉウエハ等の半導体
からなる第２の基材３を用意し、図２に示す雰囲気２０
Ｎ内で絶縁層２と密着させる。そして、５００℃〜１２
００℃で熱処理することにより、イオン注入層１５中に
発現した微小気泡を凝集させたり、微小気泡を発生する
とともに凝集させる。そうするとイオン注入層は脆くな
り、イオン注入層１５を境に多層構造体からなる第１の
基材１が、半導体層領域１２を残して分離される。

【００８６】そして、図５の（ｄ）に示すように、半導
体領域１２の露出面を研磨や、水素を含む還元性雰囲気
での熱処理によって平滑化すると実施形態１には及ばな
いが比較的良質のＳＯＩ基板が得られる。

【００８７】こうして得られたＳＯＩ基板は不純物の侵
入量やその分布に応じて図３のＰ１１〜Ｐ１３に示すよ
うな比抵抗分布を有する支持基板をもつものとなる。

【００８８】なお、イオン注入層の形成においては、プ
ラズマイオン注入を用いることもできる。又、イオン注
入層での分離は、熱処理によらずに、該イオン注入層へ
流体を吹きつけることによっても可能である。流体とし
ては、水、エッチング液などの液体、空気、Ｎ₂ ガス、
炭酸ガス、希ガスなどを用いてもよい。実施形態６や９
等においても同様である。

【００８９】次に述べる実施の形態４〜６は、支持基板
としてＮ型の高抵抗半導体を用いた場合に、Ｎ型の不純
物の濃度がＰ型不純物の濃度より低い雰囲気を選択する
ものである。

【００９０】（実施形態４）図６は本発明による半導体
基板の作製方法を示す。

【００９１】図６の（ａ）に示すように、第１の基材１
として例えばＳｉウエハを用意して、その表面に絶縁層
２を形成する。

【００９２】又、これとは別に比抵抗が１００Ωｃｍ以
上の高抵抗のＮ型半導体からなる第２の基材３を用意す
る。

【００９３】こうして用意した絶縁層２を有する第１の
基材１と、第２の基材１３と、を図７に示すような貼り
合わせ雰囲気２０Ｐ中で貼り合わせる。４は貼り合わせ
界面を示す。

【００９４】図７はクリーンルーム２３内に設けられた
貼り合わせ空間を示しており、２１Ｐは例えばＨＥＰＡ
フィルター等の硼素放出性のフィルター、２２は隔壁、
２４は床、３０は貼り合わせ装置である。必要に応じて
この空間内の雰囲気２０はクラス１〜１００の清浄度に
するとよい。

【００９５】第１の基材１と第２の基材３とを貼り合わ
せて得られる多層構造体のうち、第１の基材の絶縁層２
側近傍の半導体層領域１２を残して、第１の基材の他の
部分を上述した実施形態１のような除去方法により除去
する。

【００９６】更に必要に応じて水素を含む還元雰囲気中
で熱処理すると、図６の（ｃ）に示すＳＯＩ基板が得ら
れる。

【００９７】図８は、各種支持基板中の比抵抗の深さ方
向依存性を示している。

【００９８】ここでは、第２の基材として比抵抗１５０
ΩｃｍのＮ型Ｓｉウエハを用いた時の支持基板の比抵抗
分布（Ｐ２１、Ｐ２２）と、Ｐ型Ｓｉウエハを用いた時
の支持基板の比抵抗分布（Ｃ２１）と、を示している。

【００９９】Ｐ２１は、貼り合わせた雰囲気から第２の
基材へ侵入するＰ型不純物濃度Ｃｐが第２の基材に含ま
れているＮ型不純物濃度Ｃｎの１．０倍である場合の比
抵抗分布を示し、Ｐ２２は、貼り合わせ前に第２の基材
表面に絶縁層を形成した場合の比抵抗分布を示してい
る。

【０１００】Ｐ２１、Ｐ２２はいずれも支持基板の表
面、即ち絶縁層との界面に向かって、比抵抗が高くなる
分布即ち図８中左上がりになる分布を埋込絶縁層近傍
（界面から少なくとも３μｍ以内に）に示している。

【０１０１】特にＰ２２は、左下がりになる分布をもつ
領域がないことから、界面付近の比抵抗がバルクの比抵
抗より高くなっており、より好ましいものである。

【０１０２】Ｃ２１に示すように、第２の基材として比
抵抗１５０ΩｃｍのＰ型ウエハを用いた場合は、貼り合
わせ雰囲気からウエハ内にＰ型不純物が拡散し界面近傍
の比抵抗は大幅に低下している。

【０１０３】本発明に用いられる貼り合わせ雰囲気と
は、実際に貼り合わせがなされる場所の雰囲気だけでは
なく、実際の貼り合わせ面を生成する雰囲気も意味す
る。即ち、実際の貼り合わせ雰囲気におけるＰ型又はＮ
型不純物の濃度が比抵抗の低下をもたらさぬ程低い場合
には、その雰囲気に第２の基材を置く直前の雰囲気に依
存する。よって、このような場合は、その直前の雰囲気
を貼り合わせ雰囲気とみなすことが出来る。

【０１０４】貼り合わせ雰囲気中のＰ型不純物の濃度
（Ｎｐ）は、好ましくは０．０５ｎｇ／リットル以下、
より好ましくは０．００４ｎｇ／リットル以下であり、
貼り合わせ雰囲気中のＮ型不純物の濃度（Ｎｎ）は、好
ましくは０．０１ｎｇ／リットル以下、より好ましくは
０．００２ｎｇ／リットル以下である。そしてＮｎ＞Ｎ
ｐを満足するようにする。

【０１０５】Ｎｎ＞Ｎｐを満たす限り、Ｎｎ、Ｎｐに下
限を定めることは必要でないが、雰囲気の管理を容易に
し、製造ランニングコストを抑える為には、Ｎｎ、Ｎｐ
共に高価で高性能なフィルタを用いずに済む０．００１
ｎｇ／リットル以上にするとよい。

【０１０６】上記雰囲気は、クリーンルーム内、又はク
リーンルーム内に配された高清浄度の局所的クリーンル
ーム内に形成され雰囲気であってもよいし、或いは密閉
されたチャンバー内に形成された雰囲気であってもよ
い。

【０１０７】前者の場合、雰囲気の主成分はクラス１〜
１０００レベルの清浄度のクリーンエアであり、後者の
場合は窒素、アルゴン、ヘリウム、ネオン、キセノン等
の不活性ガス又は酸素とすることもできる。

【０１０８】例えば、実験４のように硼素放出性のＨＥ
ＰＡフィルターを用いた場合には、図７の貼り合わせ雰
囲気２０Ｐ内は、硼素濃度が同雰囲気２０Ｐ内のリン濃
度より高くなる。よって、実験２、３のようにこのよう
な雰囲気中で貼り合わせがなされた場合に、第２の基材
としてＰ型の高抵抗ウエハを用いると、その比抵抗分布
は図８のＣ２１のような結果になる。

【０１０９】本発明に用いられる第２の基材としては、
貼り合わせ面側に比抵抗が１００Ωｃｍ以上、より好ま
しくは５００Ωｃｍ以上、より好適には比抵抗が１００
０Ωｃｍ以上のＮ型半導体からなる領域を少なくとも含
む基材である。

【０１１０】バリアとなる絶縁層を形成しない場合に
は、比抵抗が１００Ωｃｍ以上５００Ωｃｍ以下のＮ型
半導体が第２の基材として好ましいこともある。特に、
上記比抵抗を有するＦＺウエハが好ましく用いられるが
ＣＺウエハであってもよい。

【０１１１】更に上記第２の基材の貼り合わせ面側に絶
縁層を形成した後、その絶縁層表面を貼り合わせ面とし
て、第１の基材と貼り合わせることも好ましいものであ
る。

【０１１２】この場合は、この絶縁層がＰ型不純物侵入
に対するバリアとして働く為、埋込絶縁層直下の比抵抗
が低下し難くなる。このような絶縁層としては酸化シリ
コンが好ましく用いられ、又、バリアとして働くに充分
な絶縁層の厚さは１００ｎｍ以上より好ましくは２００
ｎｍ以上１０μｍ以下である。

【０１１３】貼り合わせされる第１及び第２の基材の貼
り合わせ面は、一方をＳｉの半導体からなる面、他方を
酸化シリコン等の絶縁体からなる面とした方が、貼り合
わせ界面に空隙等を形成せずに簡単に貼り合わせられ
る。

【０１１４】絶縁体からなる面同士を貼り合わせる場合
には、酸素、窒素、硅素などの元素を少なくとも一方の
貼り合わせ面に導入して貼り合わせることが望ましい。

【０１１５】（実施形態５）上述した実施形態４に部分
的に変更を加えた実施形態５について説明する。

【０１１６】第１の基材１としてＰ型Ｓｉウエハの表面
を陽極化成して表面を多孔質化する。次いで、多孔質化
した表面上に非多孔質の単結晶Ｓｉからなる半導体層領
域をエピタキシャル成長により形成する。

【０１１７】そして、必要に応じて単半導体層領域１２
の表面を酸化して絶縁層２を形成する。

【０１１８】こうして、図９の（ａ）に示すように第１
の基材が得られる。

【０１１９】実施形態４で述べた高比抵抗のＮ型Ｓｉの
ＦＺウエハのような第２の基材１３を用意して、第１の
基材とともにＮ型不純物濃度の低い（Ｎｐ＞Ｎｎ）貼り
合わせ雰囲気中に配し、両者を絶縁層２表面とＮ型ＦＺ
ウエハ表面とを密着させる。この時必要に応じて９００
℃〜１２００℃の熱処理を行う。こうして図９の（ｂ）
のような多層構造体を得る。

【０１２０】その後、第１の基材１の表面側の非多孔質
部分を研削、研磨、エッチングにより除去し、フッ化水
素と過酸化水素とを含むエッチャントを用いた選択ウエ
ットエッチングにより多孔質層１１を除去して、図９の
（ｃ）のようなＳＯＩ基板を得る。

【０１２１】或いは、多層構造体の側面に流体を噴き付
けたり、くさびを打ち込んだり、第１の基材と第２の基
材とを離す方向に張力を加える等すると、機械的強度の
弱い多孔質層を境に両者は分離され、第２の基材１３上
に半導体層領域１２を残してＳＯＩ基板を得ることもで
きる。

【０１２２】更に、水素１００％還元雰囲気又は不活性
ガスで水素を希釈した還元雰囲気中で１時間以上熱処理
すると、半導体層領域表面の凹凸が平滑化され、ＳＯＩ
基板の表面ラフネスはＲｒｍｓで５ｎｍ以下に充分平滑
化される。

【０１２３】こうして、図９（ｄ）に示すようなＳＯＩ
基板が得られる。

【０１２４】このＳＯＩ基板は埋込絶縁層２下方の支持
基板１３の比抵抗が１００Ω・ｃｍ以上と充分高い為
に、このＳＯＩ基板を用いて作製したトランジスタのリ
ーク電流が小さくなり、高速動作し得るものとなる。

【０１２５】（実施形態６）実施形態６も実施形態４を
部分的に変更したものである。

【０１２６】図１０の（ａ）に示すようにＳｉウエハの
ような半導体からなる第１の基材１の表面に絶縁層２を
形成する。

【０１２７】図１０の（ｂ）に示すように水素イオンや
希ガスイオンをイオン注入して第１の基材１の絶縁層２
下面から１００ｎｍ〜２μｍ程下に、微小気泡を生成す
るためにイオン注入層１５を形成する。必要に応じて１
００℃〜４００℃で熱処理してイオン注入層１５内に微
小気泡を発現させてもよい。

【０１２８】図１０の（ｃ）に示すように実施形態１の
ところで述べたような高抵抗のＰ型Ｓｉウエハ等の半導
体からなる第２の基材１３を用意し、図７に示す雰囲気
２０内で絶縁層２と密着させる。そして、５００℃〜１
２００℃で熱処理することにより、イオン注入層１５中
に微小気泡を凝集させたり、微小気泡を発生するととも
に凝集させる。そうするとイオン注入層は脆くなり、イ
オン注入層１５を境に多層構造体からなる第１の基材１
が、半導体層領域１２を残して分離される。

【０１２９】そして、図１０の（ｄ）に示すように、半
導体領域１２の露出面を研磨や、水素を含む還元性雰囲
気での熱処理によって平滑化すると実施形態４には及ば
ないが比較的良質のＳＯＩ基板が得られる。

【０１３０】こうして得られたＳＯＩ基板は不純物の侵
入量やその分布に応じて図８のＰ２１〜Ｐ２２に示すよ
うな比抵抗分布を有する支持基板をもつものとなる。

【０１３１】以下に述べる実施形態７〜９は、支持基板
となる基材を絶縁膜付高抵抗Ｎ型半導体とした場合に、
Ｐ型不純物の濃度がＮ型不純物の濃度より低い雰囲気を
選択するものである。

【０１３２】（実施形態７）図１１は本発明による半導
体基板の作製方法を示す。

【０１３３】図１１の（ａ）に示すように比抵抗が３０
０Ωｃｍ以上の高抵抗のＮ型半導体からなる第２の基材
１６を用意し、その少なくとも上面に絶縁層５を形成す
る。

【０１３４】図１１の（ｂ）に示すように、第１の基材
１として例えばＳｉウエハを用意する。

【０１３５】こうして用意した絶縁層５を貼り合わせ面
側に有する第２の基材１６と、第１の基材１と、を図２
に示すような貼り合わせ雰囲気２０Ｎ中で貼り合わせ
る。４は貼り合わせ界面を示す。

【０１３６】図２はクリーンルーム２３内に設けられた
貼り合わせ空間を示しており、２１Ｎは例えばＰＴＦＥ
フィルター等の低硼素放出性フィルター及び／又は硼素
吸着性の化学フィルター、２２は隔壁、２４は床、３０
は貼り合わせ装置である。必要に応じてこの空間内の雰
囲気２０Ｎはクラス１以上の高清浄度にするとよい。

【０１３７】第１の基材１と第２の基材１６とを貼り合
わせて得られる多層構造体のうち、第１の基材の絶縁層
５側近傍の半導体層領域１２を残して、第１の基材の他
の部分を実施形態１と同様の除去方法により除去する。

【０１３８】更に必要に応じて水素を含む還元雰囲気中
で熱処理すると、図１１の（ｄ）に示すＳＯＩ基板が得
られる。

【０１３９】図１２は、実施形態による支持基板中の比
抵抗の深さ方向依存性を示している。

【０１４０】ここでは、第２の基材として表面に絶縁層
が形成された比抵抗６０００ΩｃｍのＮ型Ｓｉウエハを
用い、Ｎ型不純物が比較的多い雰囲気中で貼り合わせた
時の支持基板の比抵抗分布（Ｐ３１）と、比較例による
支持基板の比抵抗分布（Ｃ３１）と、を示している。

【０１４１】Ｐ３１は、本発明による支持基板の比抵抗
分布を示している。

【０１４２】Ｐ３１は絶縁層との界面に向かって、比抵
抗が徐々に低くなる分布即ち図１２中左下がりになる分
布を埋込絶縁層直下の部分傍（界面から少なくとも０．
３μｍ以内に）に示している。

【０１４３】特にＰ３１では、絶縁層５を貼り合わせ前
に第２の基材に形成しておく為に、この絶縁層が不純物
の侵入を防げるよう働き、界面付近の比抵抗がほとんど
減少していない。

【０１４４】Ｃ３１に示すように、第２の基材として比
抵抗６０００ΩｃｍのＮ型ウエハを用い、第２の基材の
貼り合わせ面にバリアとなる絶縁層を形成することなく
貼り合わせた場合は、第２の基材自体が低不純物濃度の
半導体であるため、Ｎ型不純物濃度の吸着量が極微量
（〜１×１０¹¹ａｔｍ／ｃｍ² ）であっても貼り合わせ
雰囲気からＮ型ウエハ内にＮ型不純物がより多く拡散し
界面近傍が比較的強いＮ型となり、比抵抗は大幅に低下
している。

【０１４５】本発明に用いられる貼り合わせ雰囲気と
は、実際に貼り合わせがなされる場所の雰囲気だけでは
なく、実際の貼り合わせ面を生成する雰囲気も意味す
る。即ち、実際の貼り合わせ雰囲気におけるＰ型又はＮ
型不純物の濃度が比抵抗の低下をもたらさぬ程低い場合
には、その雰囲気に第２の基材を置く直前の雰囲気に依
存する。よって、このような場合は、その直前の雰囲気
を貼り合わせ雰囲気とみなすことが出来る。

【０１４６】貼り合わせ雰囲気中のＮ型不純物の濃度
（Ｎｎ）は、好ましくは０．１ｎｇ／リットル以下、よ
り好ましくは０．０１ｎｇ／リットル以下であり、貼り
合わせ雰囲気中のＰ型不純物の濃度（Ｎｐ）は、好まし
くは０．０１ｎｇ／リットル以下より好ましくは０．０
０１ｎｇ／リットル以下である。そしてＮｎ＞Ｎｐを満
足するようにする。

【０１４７】Ｎｎ＞Ｎｐを満たす限り、Ｎｎ、Ｎｐに下
限を定めることは重要でないが、雰囲気の管理を容易に
し、製造ランニングコストを抑える為には、例えば、フ
ィルターの交換頻度を少なくするなどして、Ｎｎ、Ｎｐ
共に０．０００１ｎｇ／リットル以上にするとよい。

【０１４８】上記雰囲気は、クリーンルーム内、又はク
リーンルーム内に配された高清浄度の局所的クリーンル
ーム内に形成され雰囲気であってもよいし、或いは密閉
されたチャンバー内に形成された雰囲気であってもよ
い。

【０１４９】前者の場合、雰囲気の主成分はクラス１レ
ベルの高清浄度のクリーンエアであり、後者の場合は窒
素、アルゴン、ヘリウム、ネオン、キセノン等の不活性
ガス又は酸素とすることも出来る。

【０１５０】例えば、ＰＴＦＥフィルターを用いること
なく、硼素放出性のＨＥＰＡフィルターを用いた場合に
は、クリーンルームの貼り合わせ雰囲気内は、硼素濃度
が０．０１ｎｇ／リットルをはるかに越え、且つ同雰囲
気内のリン濃度より高くなる。よって、このような雰囲
気中で貼り合わせがなされた場合には、高抵抗のＰ型ウ
エハを第２の基材として用い難い。なぜなら、貼り合わ
せ側表面がより強いＰ型になり易いからである。こうな
ると比抵抗分布は図１２のＣ３１のように表面側が低抵
抗化してしまう。

【０１５１】本発明に用いられる第２の基材としては、
貼り合わせ面が絶縁層で被覆され且つその絶縁層直下に
比抵抗が３００Ωｃｍ以上、より好ましくは５００Ωｃ
ｍ、より好適には比抵抗が１０００Ωｃｍ以上のＮ型半
導体からなる領域を少なくとも有する基材である。特
に、絶縁層で被覆された表面を有し且つ上記比抵抗を有
するＦＺＳｉウエハが好ましく用いられるが、絶縁層で
被覆されたＣＺウエハであってもよい。

【０１５２】更に上記第１の基材の表面に絶縁層を形成
した後、その絶縁層表面を貼り合わせ面として、第２の
基材の絶縁層表面と貼り合わせることも好ましいもので
ある。

【０１５３】第２の基材表面を被覆する絶縁層がＰ型不
純物侵入に対するバリアとして働く為、埋込絶縁層直下
の比抵抗が低下し難くなる。このような絶縁層としては
酸化シリコンが好ましく用いられ、バリアとして働くに
充分な絶縁層の厚さは１００ｎｍ以上より好ましくは２
００ｎｍ以上１０μｍ以下である。

【０１５４】貼り合わせされる第１及び第２の基材の貼
り合わせ面は、第１の基材の貼り合わせ面をＳｉ等の半
導体からなる面、他方を酸化シリコン等の絶縁体からな
る面とした方が、貼り合わせ界面に空隙等を形成せずに
簡単に貼り合わせられる。

【０１５５】絶縁体からなる面同士を貼り合わせる場合
には、プラズマイオン注入等により酸素、窒素、硅素な
どの元素を少なくとも一方の貼り合わせ面に導入して貼
り合わせることがより重要になる。

【０１５６】（実施形態８）上述した実施形態７に部分
的に変更を加えた実施形態８について説明する。

【０１５７】第１の基材１としてＰ型Ｓｉウエハの表面
を陽極化成して表面を多孔質化する。次いで、多孔質化
した表面上に非多孔質の単結晶Ｓｉからなる半導体層領
域１２をエピタキシャル成長により形成する。

【０１５８】そして、必要に応じて半導体層領域１２の
表面を酸化して絶縁層２を形成する。

【０１５９】こうして、図１３の（ａ）のような第１の
基材が得られる。

【０１６０】実施形態７で述べた高比抵抗のＮ型ＦＺＳ
ｉウエハのような第２の基材１６を用意して、少なくと
もその上面を熱酸化する等してバリアとなる絶縁層５を
形成する。必要に応じて絶縁層２又は絶縁層５のうち少
なくともいずれか一方の表面をプラズマ処理する。第１
の基材とともにＰ型不純物濃度の低い（Ｎｐ＜Ｎｎ）貼
り合わせ雰囲気中に配し、両者を密着させる。この時必
要に応じて９００℃〜１２００℃の熱処理を行う。こう
して図１３の（ｂ）のような多層構造体を得る。

【０１６１】その後、第１の基材１の表面側の非多孔質
部分を研削、研磨、エッチング等により除去し、フッ化
水素と過酸化水素とを含むエッチャントを用いた選択ウ
エットエッチングにより多孔質層１１を除去して、図１
３の（ｃ）のようなＳＯＩ基板を得る。

【０１６２】或いは、多層構造体の側面に流体を噴き付
けたり、くさびを打ち込んだり、第１の基材と第２の基
材とを離す方向に張力を加える等すると、機械的強度の
弱い多孔質層を境に両者は分離され、第２の基材上に半
導体層領域１２を残してＳＯＩ基板を得ることもでき
る。

【０１６３】更に、水素１００％還元雰囲気又は不活性
ガスで水素を希釈した還元雰囲気中で１時間以上熱処理
すると、半導体層領域表面の凹凸１９が平滑化され、Ｓ
ＯＩ基板の表面ラフネスはＲｒｍｓで５ｎｍ以下に充分
平滑化される。

【０１６４】こうして、図１３（ｄ）に示すようなＳＯ
Ｉ基板が得られる。

【０１６５】このＳＯＩ基板は埋込絶縁層２下方の支持
基板３の比抵抗が１０００Ω・ｃｍ以上と充分高い為
に、このＳＯＩ基板を用いて作製したトランジスタの寄
生容量が小さくなり、高速動作し得るものとなる。

【０１６６】（実施形態９）実施形態９も実施形態７を
部分的に変更したものである。

【０１６７】図１４の（ａ）に示すようにＳｉウエハの
ような半導体からなる第１の基材１の表面に絶縁層２を
形成する。

【０１６８】図１４の（ｂ）に示すように水素イオンや
希ガスイオンをイオン注入して第１の基材１の絶縁層２
下面から１００ｎｍ〜２μｍ程下に、微小気泡を生成す
るためのイオン注入層１５を形成する。必要に応じて１
００℃〜４００℃で熱処理してイオン注入層１５内に微
小気泡を発現させてもよい。

【０１６９】図１４の（ｃ）に示すように実施形態７の
ところで述べたような高抵抗のＮ型Ｓｉウエハ等の半導
体からなる第２の基材１６を用意し、その表面にバリア
となる絶縁層５を形成する。図２に示す雰囲気２０Ｎ内
で絶縁層２と密着させる。そして、５００℃〜１２００
℃で熱処理することにより、イオン注入層１５中に発生
した微小気泡を凝集させたり、微小気泡を発生するとと
もに凝集させる。そうするとイオン注入層は脆くなり、
イオン注入層１５を境に多層構造体からなる第１の基材
１が、半導体層領域１２を残して分離される。

【０１７０】そして、図１４の（ｄ）に示すように、半
導体領域１２の露出面を研磨や水素を含む還元性雰囲気
での熱処理によって平滑化すると実施形態７には及ばな
いが比較的良質のＳＯＩ基板が得られる。

【０１７１】こうして得られたＳＯＩ基板も図１２のＰ
３１に示すような比抵抗分布を有する支持基板をもつも
のとなる。

【０１７２】（実施形態１０）図１５は本発明による半
導体基板の模式的断面図である。

【０１７３】この半導体基板は、半導体からなる支持基
板４３上に絶縁層４２を介して単結晶半導体からなる半
導体層領域４１を有しており、絶縁層４２の直下の半導
体表面部分４４Ｓの比抵抗が１００Ωｃｍ以上、より好
ましくは５００Ωｃｍ以上、より好適には１０００Ωｃ
ｍ以上になっている。

【０１７４】このように半導体表面部分４４Ｓの抵抗が
高いので、層領域４１、絶縁層、支持基板４３で構成さ
れる容量が小さくなる。

【０１７５】（実施形態１１）図１６は本発明による半
導体装置の模式的断面図である。

【０１７６】この半導体装置は、図１５に示した半導体
基板に各種の処理を施すことにより製造されるものであ
り、この半導体基板にトランジスタが作り込まれてい
る。

【０１７７】ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤ
ｒａｉｕ）構造を実現するため不純物濃度が互いに異な
るリース・ドレイン領域４６、４７が半導体層領域４１
中に形成されている。

【０１７８】４５は素子分離用の絶縁体、４８はポリシ
リコン、シリサイド、金属等からなるゲート電極、４９
は酸化シリコン等のゲート絶縁膜、５０はチャネル領
域、５１は絶縁膜、５２は絶縁膜５１に形成されたコン
タクトホール内に埋込まれたアルミニウムや銅等の金属
からなるリース・ドレイン電極、５３は高融点金属（リ
フラクトリーメタル）、シソサイドや導電性窒化物等か
らなるバリアメタルである。

【０１７９】上述した本発明によるトランジスタを用い
て作り込まれた集積回路は埋込絶縁層４２の直下の半導
体表面近傍の領域４４が高抵抗であるためリーク電流も
少なく、遮断周波数も高くなり良好な高周波特性を示
す。

【０１８０】（実施形態１２）本実施形態１２は、図１
５に示した支持基板４３の半導体表面部分４４Ｓの抵抗
を高くする為に、半導体表面近傍４４内に図中上方に向
かうに従って比抵抗が高くなる領域を有するものであ
る。絶縁層近傍、即ち、半導体表面近傍４４中にＰＮ接
合を形したり、半導体表面近傍４４の表面側に反対導電
型の不純物を微量導入すれば、このような比抵抗が漸増
する領域を形成することができる。

【０１８１】この実施の形態によれば、支持基板４３の
半導体表面部分４４Ｓの比抵抗を容易に１００Ωｃｍ以
上、より好ましくは５００Ωｃｍ以上、より好適には１
０００Ωｃｍ以上に維持することができる。

【０１８２】（実施例１）直径６ｉｎｃｈで６００ミク
ロンの厚みを持ったＰ型（１００）単結晶ＳｉのＣＺウ
エハに５０％のＨＦ溶液中において陽極化成を施した。
この時の電流密度は、１０ｍＡ／ｃｍ² であった。１０
分で表面に２０ミクロンの厚みを持った多孔質層が形成
された。このＰ型多孔質Ｓｉ層上に減圧ＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５ミクロンの厚みに成
長させた。堆積条件は、以下のとおりである。

【０１８３】ガス：ＳｉＨ₂ Ｃｌ₂ （０．６リットル／
ｍｉｎ）、Ｈ₂ （１００リットル／ｍｉｎ）温度：８５０℃ 圧力：５０Ｔｏｒｒ成長速度：０．１μｍ／ｍｉｎ．

【０１８４】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化した。図２に示すような装置を用い硼素濃度
０．０００３ｎｇ／リットル、リン濃度０．００１ｎｇ
／リットルのクリーンエア雰囲気中で得られたＣＺウエ
ハの熱酸化膜上に比抵抗５０００ΩｃｍのＰ型ＦＺＳｉ
ウエハを重ねあわせ、９００℃、１．５時間加熱するこ
とにより、２つのウエハを強固に貼り合わせた。

【０１８５】硼素やアンチモンは硼素濃度に対して無視
できる程低濃度であった。

【０１８６】そののちに、ＣＺウエハの裏面側から５８
０ミクロンの研削を施し、次いで、多孔質層を表出させ
るように反応性イオンエッチングした。

【０１８７】その後、表出した多孔質層をフッ酸と過酸
化水素水との混合溶液を用いて選択エッチングした。１
５分後には、エピタキシャル成長させた単結晶Ｓｉ層だ
けがエッチングされずに残り、多孔質Ｓｉ層は選択的に
完全に除去された。

【０１８８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１５分後でも４０
Å程度であり、多孔質Ｓｉ層のエッチング速度との選択
比は非常に大きく、非多孔質Ｓｉ層におけるエッチング
量は実用上無視できる程度であった。

【０１８９】こうして形成されたＳＯＩ基板を、熱処理
炉に入れ、１００％水素雰囲気中で１１５０℃、４時間
熱処理したところ、表面ラフネスＲｒｍｓ＝２ｎｍ以下
の平滑化されたＳＯＩ基板を得た。

【０１９０】この基板の埋込み絶縁層下の支持基板をＳ
ＩＭＳ分析したところ、表面から１μｍ付近までリンが
侵入し、リン濃度が上昇していることが判明した。

【０１９１】又、比抵抗分布を図１７のＰ１４に示す。
このように支持基板の表面近傍に比抵抗が表面に向かう
に従って高くなる層領域（深さが０．５μｍ〜１μｍの
領域）が形成されていることがわかる。

【０１９２】（実施例２）実施例１の貼り合わせ前に、
比抵抗５０００ΩｃｍのＰ型ＳｉのＦＺウエハの表面を
熱酸化して３００ｎｍ厚の酸化シリコンからなる絶縁層
を形成した。

【０１９３】そして、該絶縁層の貼り合わせ面に窒素プ
ラズマを照射した後、実施例１と同様に低硼素濃度雰囲
気中で貼り合わせた。

【０１９４】上述した点以外は実施例１と同様にして、
ＳＯＩ基板を得た。

【０１９５】このＳＯＩ基板の支持基板表面の比抵抗分
布は図１７のＰ１５に示すようになった。このように支
持基板の表面近傍に比抵抗が漸増する層領域（深さ０〜
０．５μｍの領域）が形成されていることがわかる。

【０１９６】（実施例３）直径６ｉｎｃｈで６００ミク
ロンの厚みを持ったＰ型（１００）単結晶ＳｉのＣＺウ
エハに５０％のＨＦ溶液中において陽極化成を施した。
この時の電流密度は、１０ｍＡ／ｃｍ² であった。１０
分で表面に２０ミクロンの厚みを持った多孔質層が形成
された。このＰ型の多孔質Ｓｉ層上に減圧ＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５ミクロンの厚みに成
長させた。堆積条件は、以下のとおりである。

【０１９７】ガス：ＳｉＨ₂ Ｃｌ₂ （０．６リットル／
ｍｉｎ）、Ｈ₂ （１００リットル／ｍｉｎ）温度：８５０℃ 圧力：５０Ｔｏｒｒ成長速度：０．１μｍ／ｍｉｎ．

【０１９８】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化した。こうして得られた熱酸化膜上に比抵抗
１５０ΩｃｍのＮ型ＳｉのＦＺウエハを図７に示すよう
な装置を用い硼素濃度０．００４ｎｇ／リットル、リン
濃度０．００２ｎｇ／リットルのクリーンエア雰囲気中
で重ねあわせ、９００℃、１．５時間加熱することによ
り、２つのウエハを強固に貼り合わせた。

【０１９９】そののちに、ＣＺウエハの裏面側から５８
０ミクロンの研削及び反応性イオンエッチングを施し、
多孔質層を表出させた。

【０２００】その後、表出した多孔質層をフッ酸と過酸
化水素水との混合溶液を用いて選択エッチングした。１
５分後には、エピタキシャル成長による単結晶Ｓｉ層だ
けがエッチングされずに残り、多孔質Ｓｉ層は選択的に
完全に除去された。

【０２０１】こうして形成されたＳＯＩ基板を、熱処理
炉に入れ、１００％水素雰囲気中で１１５０℃、４時間
熱処理したところ、表面ラフネスＲｒｍｓ＝２ｎｍ以下
の平滑化されたＳＯＩ基板を得た。

【０２０２】この基板の埋込み絶縁層下の支持基板をＳ
ＩＭＳ分析したところ、表面から１μｍ付近まで硼素が
侵入し、硼素濃度が上昇していることが判明した。

【０２０３】又、比抵抗分布は図８のＰ２１に示したも
のと同じようになった。

【０２０４】このように支持基板の表面近傍の層領域
（深さ０〜３μｍの領域）にＰＮ接合が形成されている
ことがわかった。

【０２０５】（実施例４）実施例３の貼り合わせ前に、
比抵抗７００ΩｃｍのＮ型ＳｉのＦＺウエハの表面を熱
酸化して３００ｎｍ厚の酸化シリコンからなる絶縁層を
形成した。

【０２０６】そして、該絶縁層の貼り合わせ面に窒素プ
ラズマを照射した後、実施例３と同様に高硼素濃度雰囲
気中で貼り合わせた。

【０２０７】上述した点以外は実施例３と同様にして、
ＳＯＩ基板を得た。

【０２０８】このＳＯＩ基板の支持基板表面の比抵抗分
布は図１８のＰ２３に示すようになった。

【０２０９】このように支持基板の表面近傍の層領域
（深さ０〜２μｍの領域）にはＰＮ接合が形成されてい
ることがわかった。

【０２１０】（実施例５）直径６ｉｎｃｈで６００ミク
ロンの厚みを持ったＰ型（１００）単結晶ＳｉＣＺウエ
ハに５０％のＨＦ溶液中において陽極化成を施した。こ
の時の電流密度は、１０ｍＡ／ｃｍ² であった。１０分
でそのＣＺウエハの表面に２０ミクロンの厚みを持った
多孔質層が形成された。該Ｐ型の多孔質Ｓｉ層上に減圧
ＣＶＤ法により、Ｓｉエピタキシャル層を０．５ミクロ
ンの厚みに成長させた。堆積条件は、以下のとおりであ
る。

【０２１１】ガス：ＳｉＨ₂ Ｃｌ₂ （０．６リットル／
ｍｉｎ）、Ｈ₂ （１００リットル／ｍｉｎ）温度：８５０℃ 圧力：５０Ｔｏｒｒ成長速度：０．１μｍ／ｍｉｎ．

【０２１２】これとは、別に比抵抗６０００Ω・ｃｍの
Ｎ型のＦＺウエハを用意し、熱酸化により３００ｎｍの
バリアとなる絶縁層を形成した。エピタキシャル層表面
に絶縁膜付きの比抵抗６０００ΩｃｍのＮ型ＦＺＳｉウ
エハを図２に示すような装置を用い硼素濃度０．０００
３ｎｇ／リットル、リン濃度０．００１ｎｇ／リットル
のクリーンエア雰囲気中で重ねあわせ、９００℃、１．
５時間加熱することにより、２つのウエハを強固に貼り
合わせた。砒素やアンチモンの濃度は硼素濃度に比べて
無視し得る程低かった。

【０２１３】そののちに、ＣＺウエハの裏面側から５８
０ミクロンの研削及び反応性イオンエッチングを施し、
多孔質層を表出させた。

【０２１４】その後、多孔質層をフッ酸と過酸化水素水
との混合溶液を用いて選択エッチングした。１５分後に
は、単結晶Ｓｉ層だけがエッチングされずに残り、多孔
質Ｓｉ層は選択的に完全に除去された。

【０２１５】こうして形成されたＳＯＩ基板を、熱処理
炉に入れ、１００％水素雰囲気中で１１５０℃、４時間
熱処理したところ、表面ラフネスＲｒｍｓ＝２ｎｍ以下
の平滑化されたＳＯＩ基板を得た。

【０２１６】この基板の埋込み絶縁層下の支持基板をＳ
ＩＭＳ分析したところ、表面から０．３μｍ付近までリ
ンが侵入し、リン濃度が若干上昇していることが判明し
た。

【０２１７】又、比抵抗分布は図１２のＰ３１と同じよ
うな結果になった。

【０２１８】（実施例６）実施例５の貼り合わせ前に、
第１の基材としてのＣＺウエハ上のエピタキシャル層の
表面を熱酸化して５０ｎｍ厚の酸化シリコンからなる絶
縁層を形成した点が、本実施例６と実施例５との間にお
ける相違点である。

【０２１９】そして、該絶縁層の貼り合わせ面に窒素プ
ラズマを照射した後、実施例５と同様に低硼素濃度雰囲
気中で貼り合わせた。

【０２２０】上述した点以外は実施例５と同様にして、
ＳＯＩ基板を得た。

【０２２１】このＳＯＩ基板の支持基板表面の比抵抗分
布は図１２のＰ３１のようになった。

【０２２２】

【発明の効果】本発明によれば、ＳＯＩ基板を作製した
際、絶縁層直下の支持基板の表面近傍において、その支
持基板表面近傍の比抵抗が低下するのを抑制することが
でき、高周波トランジスタの作製に適したＳＯＩ基板と
なり得る半導体基板を提供する事ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を説明するための模式
的断面図である。

【図２】本発明に用いられるクリーンルーム内に設けら
れた貼り合わせ空間である。

【図３】各種支持基板中の比抵抗の深さ方向依存性を示
すグラフである。

【図４】本発明の第２の実施形態を説明するための模式
的断面図である。

【図５】本発明の第３の実施形態を説明するための模式
的断面図である。

【図６】本発明の第４の実施形態を説明するための模式
的断面図である。

【図７】本発明に用いられるクリーンルーム内に設けら
れた貼り合わせ空間である。

【図８】各種支持基板中の比抵抗の深さ方向依存性を示
すグラフである。

【図９】本発明の第５の実施形態を説明するための模式
的断面図である。

【図１０】本発明の第６の実施形態を説明するための模
式的断面図である。

【図１１】本発明の第７の実施形態を説明するための模
式的断面図である。

【図１２】各種支持基板中の比抵抗の深さ方向依存性を
示すグラフである。

【図１３】本発明の第８の実施形態を説明するための模
式的断面図である。

【図１４】本発明の第９の実施形態を説明するための模
式的断面図である。

【図１５】本発明による半導体基板の模式的断面図であ
る。

【図１６】本発明による半導体装置の模式的断面図であ
る。

【図１７】支持基板中の比抵抗の深さ方向依存性を示す
グラフである。

【図１８】支持基板中の比抵抗の深さ方向依存性を示す
グラフである。

【図１９】ＳＯＩ基板の作製方法の例を示すための模式
的断面図である。

【符号の説明】

１第１の基材２、５、４２絶縁層３、１６第２の基材４貼り合わせ界面１０第２の基材１１多孔質層１２、４１半導体層領域１３、４３支持基板１９粗面１５イオン注入層２０Ｎ貼り合わせ雰囲気２１Ｎフィルター４６ソース・ドレイン領域４５絶縁体４８ゲート電極４９ゲート絶縁層５０チャネル領域５１絶縁層５２ソース・ドレイン電極

Claims

【特許請求の範囲】

【請求項１】半導体層領域を含む第１の基材と第２の
基材とを貼り合せ、該第２の基材上に該半導体層領域を
残して該第１の基材を除去する工程を含む半導体基板の
作製方法において、該第２の基材の構成に応じて、前記
貼り合せの工程を行う雰囲気中のＮ型不純物の濃度とＰ
型不純物の濃度の大小関係を定めることを特徴とする半
導体基板の作製方法。
【請求項２】前記第２の基材の少なくとも前記貼り合
せ面側の部分が１００Ωｃｍ以上のＮ型半導体の場合に
は、前記貼り合せの工程における雰囲気中のＮ型不純物
の濃度をＰ型不純物の濃度より低くし、前記第２の基材の少なくとも前記貼り合せ面側の部分が
絶縁膜で被覆された３００Ωｃｍ以上のＮ型半導体の場
合には、前記貼り合せ工程における雰囲気中のＰ型不純
物の濃度をＮ型不純物の濃度より低くし、前記第２の基材の少なくとも前記貼り合せ面側の部分が
１００Ωｃｍ以上のＰ型半導体の場合には、前記貼り合
せの工程における雰囲気中のＰ型不純物の濃度をＮ型不
純物の濃度より低くする請求項１に記載の半導体基板の
作製方法。
【請求項３】前記Ｐ型不純物の濃度は硼素の濃度であ
り、前記Ｎ型不純物の濃度はリンの濃度である請求項１
又は２に記載の半導体基板の作製方法。
【請求項４】前記Ｐ型不純物の濃度は硼素の濃度であ
ってその値は０．０５ｎｇ／リットル以下であり、前記
Ｎ型不純物の濃度はリンの濃度であってその値は０．１
ｎｇ／リットル以下である請求項１又は２に記載の半導
体基板の作製方法。
【請求項５】前記第２の基材はＦＺシリコンウエハで
ある請求項１又は２に記載の半導体基板の作製方法。
【請求項６】前記貼り合せの工程或いはその後、９０
０℃以上の温度で熱処理を行う請求項１又は２に記載の
半導体基板の作製方法。
【請求項７】前記半導体基板を構成している前記第２
の基材の半導体表面部分の比抵抗が１００Ωｃｍ以上で
ある請求項１又は２に記載の半導体基板の作製方法。
【請求項８】前記半導体基板を構成している前記第２
の基材の半導体表面近傍に該第２の基材の表面に向かう
に従って比抵抗が高くなる領域が形成されている請求項
１又は２に記載の半導体基板の作製方法。
【請求項９】請求項１又は２に記載の半導体装置の作
製方法により作製されたＳＯＩ構造を有する半導体基
板。
【請求項１０】半導体からなる支持基板上に絶縁層を
介して単結晶半導体からなる半導体層領域を有する半導
体基板において、前記支持基板は、前記絶縁層直下の半導体表面部分の比
抵抗が１００Ωｃｍ以上の半導体からなる構成及び／又
は比抵抗が厚さ方向において前記絶縁層に向かうに従っ
て高くなる領域を有する構成をもつことを特徴とする半
導体基板。
【請求項１１】半導体層領域を含む第１の基材を第２
の基材に貼り合わせ、該第２の基材上に該半導体層領域
を残して該第１の基材を除去する工程を含む半導体基板
の作製方法において、前記貼り合わせの工程をＮ型不純物の濃度がＰ型不純物
の濃度より低い雰囲気中で行うとともに、前記第２の基材として貼り合わせ面側に比抵抗が１００
Ωｃｍ以上のＮ型半導体からなる部分を少なくとも含む
基材を用いることを特徴とする半導体基板の作製方法。
【請求項１２】前記半導体層領域の表面上に絶縁層を
形成した後、前記第２の基材に貼り合わせる請求項１１
記載の半導体基板の作製方法。
【請求項１３】前記第２の基材は、貼り合わせ面側に
絶縁層を有する請求項１１記載の半導体基板の作製方
法。
【請求項１４】前記雰囲気から前記第２の基材へ侵入
するＰ型不純物濃度が前記第２の基材のＮ型不純物濃度
０．１倍以上２倍以下である請求項１１記載の半導体基
板の作製方法。
【請求項１５】前記第２の基材はＦＺＳｉウエハであ
る請求項１１記載の半導体基板の作製方法。
【請求項１６】前記雰囲気は、硼素放出性フィルタを
通して供給された清浄空気からなる請求項１１記載の半
導体基板の作製方法。
【請求項１７】前記Ｎ型不純物は、リンである請求項
１１記載の半導体基板の作製方法。
【請求項１８】前記雰囲気中の硼素の濃度は０．０５
ｎｇ／リットル以下である請求項１１記載の半導体基板
の作製方法。
【請求項１９】前記雰囲気中のリン濃度は０．０１ｎ
ｇ／リットル以下である請求項１１記載の半導体基板の
作製方法。
【請求項２０】前記第１の基材は多孔質層及び／又は
イオン注入層を含む請求項１１記載の半導体基板の作製
方法。
【請求項２１】前記半導体層領域は、多孔質単結晶層
上にエピタキシャル成長させた単結晶半導体からなる請
求項１１記載の半導体基板の作製方法。
【請求項２２】前記貼り合わせの工程時に９００℃以
上の熱処理を行う請求項１１記載の半導体基板の作製方
法。
【請求項２３】前記第２の基材上に残った前記半導体
層領域を９００℃以上で加熱する熱処理を行う請求項１
１記載の半導体基板の作製方法。
【請求項２４】Ｎ型半導体からなる支持基板上に絶縁
層を介して単結晶半導体からなる半導体層領域を有する
半導体基板において、前記支持基板は、その比抵抗が厚さ方向において前記絶
縁層に向かうに従って高くする領域を前記絶縁層近傍に
有することを特徴とする半導体基板。
【請求項２５】前記支持基板は、前記絶縁層近傍にＰ
Ｎ接合を形成するＰ型の層領域を有する請求項２４記載
の半導体基板。
【請求項２６】半導体層領域を含む第１の基材を第２
の基材に貼り合わせ、該第２の基材上に該半導体層領域
を残して該第１の基材を除去する工程を含む半導体基板
の作製方法において、前記貼り合わせの工程をＰ型不純物の濃度がＮ型不純物
の濃度より低い雰囲気中で行うとともに、前記第２の基材として貼り合わせ面側に比抵抗が１００
Ωｃｍ以上のＰ型半導体からなる部分を少なくとも含む
基材を用いることを特徴とする半導体基板の作製方法。
【請求項２７】前記半導体層領域の表面上に絶縁層を
形成した後、前記第２の基材に貼り合わせる請求項２６
記載の半導体基板の作製方法。
【請求項２８】前記第２の基材は、貼り合わせ面側に
絶縁層を有する請求項１記載の半導体基板の作製方法。
【請求項２９】前記雰囲気から前記第２の基材へ侵入
するＮ型不純物濃度が前記第２の基材のＰ型不純物濃度
の０．１倍以上２倍以下である請求項２６記載の作製方
法。
【請求項３０】前記第２の基材はＦＺＳｉウエハであ
る請求項２６記載の半導体基板の作製方法。
【請求項３１】前記雰囲気は、低硼素放出フィルタを
通して供給された清浄空気からなる請求項２６記載の半
導体基板の作製方法。
【請求項３２】前記Ｐ型不純物は、硼素である請求項
２６記載の半導体基板の作製方法。
【請求項３３】前記雰囲気中の前記硼素の濃度は０．
０１ｎｇ／リットル以下である請求項３２記載の半導体
基板の作製方法。
【請求項３４】前記雰囲気中のリン濃度は０．１ｎｇ
／リットル以下である請求項２６記載の半導体基板の作
製方法。
【請求項３５】前記第１の基材は多孔質層及び／又は
イオン注入層を含む請求項２６記載の半導体基板の作製
方法。
【請求項３６】前記半導体層領域は、多孔質単結晶層
上にエピタキシャル成長させた単結晶半導体からなる請
求項２６記載の半導体基板の作製方法。
【請求項３７】前記貼り合わせの工程時に９００℃以
上の熱処理を行う請求項２６記載の半導体基板の作製方
法。
【請求項３８】前記第２の基材上に残った前記半導体
層領域を９００℃以上で加熱する熱処理を行う請求項２
６記載の半導体基板の作製方法。
【請求項３９】半導体からなる支持基板上に絶縁層を
介して単結晶半導体からなる半導体層領域を有する半導
体基板において、前記支持基板は、その比抵抗が厚さ方向において前記絶
縁層に向かうに従って高くなる領域を前記絶縁層近傍に
有することを特徴とする半導体基板。
【請求項４０】前記支持基板は、前記絶縁層近傍にＰ
Ｎ接合を有する請求項３９記載の半導体基板。
【請求項４１】半導体層領域を含む第１の基材を第２
の基材に貼り合わせ、該第２の基材上に該半導体層領域
を残して該第１の基材を除去する工程を含む半導体基板
の作製方法において、前記貼り合わせの工程をＰ型不純物の濃度がＮ型不純物
の濃度より低い雰囲気中で行うとともに、前記第２の基材として貼り合わせ面側に絶縁層を形成し
た比抵抗が３００Ωｃｍ以上のＮ型半導体からなる部分
を少なくとも含む基材を用いることを特徴とする半導体
基板の作製方法。
【請求項４２】前記半導体層領域の表面上に絶縁層を
形成した後、前記第２の基材に貼り合わせる請求項４１
記載の半導体基板の作製方法。
【請求項４３】前記絶縁層は、貼り合わせ面側に形成
された酸化物の層である請求項４１記載の半導体基板の
作製方法。
【請求項４４】前記第２の基材の比抵抗が５００Ω・
ｃｍ以上である請求項４１記載の半導体基板の作製方
法。
【請求項４５】前記第２の基材はＦＺＳｉウエハであ
る請求項４１記載の半導体基板の作製方法。
【請求項４６】前記雰囲気は、低硼素放出性フィルタ
を通して供給された清浄空気からなる請求項４１記載の
半導体基板の作製方法。
【請求項４７】前記Ｐ型不純物は、硼素である請求項
１記載の半導体基板の作製方法。
【請求項４８】前記雰囲気中の前記硼素の濃度は０．
０１ｎｇ／リットル以下である請求項４７記載の半導体
基板の作製方法。
【請求項４９】前記雰囲気中のリン濃度は０．１ｎｇ
／リットル以下である請求項４１記載の半導体基板の作
製方法。
【請求項５０】前記第１の基材は多孔質層及び／又は
イオン注入層を含む請求項４１記載の半導体基板の作製
方法。
【請求項５１】前記半導体層領域は、多孔質層結晶層
上にエピタキシャル成長させた単結晶半導体からなる請
求項４１記載の半導体基板の作製方法。
【請求項５２】前記貼り合わせの工程時に９００℃以
上の熱処理を行う請求項４１記載の半導体基板の作製方
法。
【請求項５３】前記第２の基材上に残った前記半導体
層領域を９００℃以上で加熱する熱処理を行う請求項４
１記載の半導体基板の作製方法。
【請求項５４】Ｎ型の半導体からなる支持基板上に絶
縁層を介して単結晶半導体からなる半導体層領域を有す
る半導体基板において、前記支持基板は、その比抵抗が厚さ方向において前記絶
縁層に向かうに従って低くなる領域を有し、前記絶縁層
直下の部分の比抵抗が１００Ω・ｃｍ以上であることを
特徴とする半導体基板。
【請求項５５】前記支持基板は、ＦＺＳｉウエハであ
る請求項５４記載の半導体基板。
【請求項５６】半導体からなる支持基板上に絶縁層を
介して単結晶半導体からなる半導体層領域を有する半導
体基板に作り込まれた半導体装置において、前記支持基板は、前記絶縁層直下の半導体表面部分の比
抵抗が１００Ωｃｍ以上の半導体からなる構成及び／又
は比抵抗が厚さ方向において前記絶縁層に向かうに従っ
て高くなる領域を有する構成をもつことを特徴とする半
導体装置。
【請求項５７】請求項５６において、前記半導体装置はトランジスタである。