JP2014093504A - 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール - Google Patents

半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール Download PDF

Info

Publication number
JP2014093504A
JP2014093504A JP2012245161A JP2012245161A JP2014093504A JP 2014093504 A JP2014093504 A JP 2014093504A JP 2012245161 A JP2012245161 A JP 2012245161A JP 2012245161 A JP2012245161 A JP 2012245161A JP 2014093504 A JP2014093504 A JP 2014093504A
Authority
JP
Japan
Prior art keywords
substrate
support substrate
semiconductor device
layer
crystal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012245161A
Other languages
English (en)
Other versions
JP2014093504A5 (ja
JP6024400B2 (ja
Inventor
Riichi Motoyama
理一 本山
Daiki Tsunemi
大樹 恒見
Hideo Yamagata
秀夫 山縣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012245161A priority Critical patent/JP6024400B2/ja
Priority to US14/044,983 priority patent/US8987866B2/en
Priority to CN201310533560.9A priority patent/CN103811474B/zh
Publication of JP2014093504A publication Critical patent/JP2014093504A/ja
Priority to US14/605,374 priority patent/US9379239B2/en
Publication of JP2014093504A5 publication Critical patent/JP2014093504A5/ja
Priority to US15/174,312 priority patent/US9537005B2/en
Application granted granted Critical
Publication of JP6024400B2 publication Critical patent/JP6024400B2/ja
Priority to US15/357,361 priority patent/US10553550B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＳＯＩ基板上に形成される高周波向けの大出力を制御するアンテナスイッチにおけるＦＥＴ素子の自己発熱による熱破壊を防止しつつ、高調波歪み特性が良好な半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュールを提供する。
【解決手段】ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に高周波スイッチデバイスを有し、前記ＳＯＩ基板の支持基板の全体に一様な第１種の結晶欠陥が形成されている半導体装置。
【選択図】図５

Description

本技術は、半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュールに関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に高周波スイッチデバイスを有する半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュールに関する。
従来、アンテナスイッチ用のデバイスには、消費電力が少なく複雑なスイッチ回路を簡単に製造できる化合物半導体（ＧａＡｓ等）のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられていた。
しかし、このような化合物半導体のＦＥＴは、それ自体が高価であり、又、周辺回路を別チップで作製してモジュールとして組み込む必要がある等、製造コストが高いという問題があった。なお、周辺回路としては、例えば、ＤＣ−ＤＣ ＣｏｎｖｅｒｔｅｒやＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）等がある。
そこで、近年では、周辺回路として用いられるシリコン系のデバイスであるＤＣ−ＤＣコンバーター回路との混載が可能なＳＯＩ基板を用いたアンテナスイッチデバイスの開発が盛んに進められている。ＳＯＩ基板は、ＰＮ接合起因の寄生容量（空乏層容量）を低減出来るという利点を有するため、化合物系半導体と同等な高性能なアンテナスイッチデバイスが実現できる。
しかしながら、ＳＯＩ基板では、ＭＯＳトランジスタの自己発熱に起因した電気特性の劣化が問題になる。この自己発熱は、一般的に、チャネル抵抗のジュール熱であり、ＦＥＴのオン状態でチャネル領域に流れる電流によって発生する。
特に、ＳＯＩ基板に作製されたＭＯＳトランジスタは、その材料の熱伝導率がシリコンよりも２桁以上低い材料（例えば、酸化シリコン）によって支持基板のシリコンと分離されているため、チャネル領域で発生した熱がチャネル直下の酸化シリコンの影響で逃げ難くなり、放熱特性がより劣化することになる。なお、シリコンの熱伝導率は１４４［Ｗ／（ｍ・Ｋ）］であり、酸化シリコンの熱伝導率は１．１［Ｗ／（ｍ・Ｋ）］である。
上述のような問題を解決する技術として、例えば、特許文献１，２及び非特許文献１に開示されたものがある。
特許文献１に記載されている集積回路装置は、半導体支持基板にシリコン酸化膜を介して貼り合わされたｎ型の半導体層を備えており、この半導体層の下方側の半導体支持基板に、その裏面側からシリコン酸化膜を貫通して半導体層に達するまで形成された裏面コンタクト溝を形成し、この裏面コンタクト溝に金属製伝導部材を埋め込んである。この金属製伝導部材を介して半導体層で発生した熱が放熱される。
しかしながら、特許文献１の技術では、半導体層に形成されるスイッチ素子の面積が大きい場合に多数の裏面コンタクト溝が必要となり、そのため、裏面コンタクト溝の部分は、半導体支持基板側からの再配線が困難となり、小型化が難しいという問題があった。
非特許文献１には、半導体基板上に絶縁膜および半導体層を順次に形成したＳＯＩ基板に、高周波スイッチ素子（ソース領域、ドレイン領域、ゲート酸化膜、ソース電極、ゲート電極、ドレイン電極）を形成し、高周波スイッチ素子の周辺に半導体基板まで貫通するトレンチを形成し、このトレンチ底部の半導体基板に対して、例えば、アルゴンをイオン注入技術で打込むことにより、半導体基板にダメージ層としての結晶欠陥層を形成している。
この結晶欠陥層が、高周波印加時に半導体基板内で発生するキャリアをトラップ、つまり再結合させるため、基板の容量変動が防止され、高周波歪特性が改善される。また、半導体層から半導体基板へ貫通する電極を形成することにより、基板の電位を固定し、基板容量の変動を防止する効果を更に高めている。
しかしながら、非特許文献１の技術では、高周波印加時に半導体基板内で発生するキャリアをトラップする領域（ダメージ層としての結晶欠陥層）がトランジスタの直下にないため、キャリア変動を完全に抑制することは困難である。
また、高周波スイッチに用いられるＳＯＩ基板の支持基板には、通常、非常に高抵抗なものが用いられるため、基板電位を固定する目的で半導体層と半導体基板を貫通する電極は、所望の効果が薄れるという問題がある。
加えて、工程数が増えるため製造コストが高くなるという問題もあった。
以上説明した特許文献１に開示された自己発熱に起因した電気特性の劣化の改善に関する手法は放熱の為の裏面コンタクトを導入したものであり、金属製伝導部材で放熱している。また、非特許文献１に開示された高調波歪み特性の改善に関する手法は、半導体基板の片面に結晶欠陥層を導入したものであり、高周波電界で発生したキャリアを結晶欠陥層でトラップ、つまり再結合させることで基板容量の変動を防止し、高調波歪みの発生を抑制している。
しかしながら、近年、ハイパワー化が進んで電界強度が更に強力になりつつあり、片面だけの結晶欠陥層では不十分な場合がある。この場合、基板全面に一様に結晶欠陥を導入できる電子線照射法が有効であるが、シリコン酸化膜中に形成されたホールトラップの影響でデバイス特性が変動する問題があった。
例えば、ＮチャネルＭＯＳＦＥＴの閾値電圧が低下したり、ＰチャネルＭＯＳＦＥＴの閾値電圧が上昇したり、ポリシリコンの抵抗が結晶欠陥の導入で上昇したりするといった問題があった。
上述のような問題を解決する技術が、特許文献２に開示されている。
特許文献２には、パワーデバイスＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）に適用される電子線照射と熱処理を複数回繰り返す方法が開示されている。この方法では、電子線照射の加速電圧並びに照射量、及び熱処理の温度並びに時間等を変えることで、結晶欠陥層とデバイス特性を所望の特性に合せ込むことができる。
特開平０６−０２９３７６号公報 特開平０５−３４３６６７号公報
A.Botula, et.al, "A Thin-film SOI 180nm CMOS RF Switch Technology", Silicon Monolithic Integrated Circuits in RF Systems, 2009
しかしながら、特許文献２に記載の手法は、デバイスに直接電子線を照射するため、電子線照射前の状態に完全に戻すことは難しく、熱処理で無理に元の状態に戻すと、導入した結晶欠陥が熱で回復してしまうという問題があった。
本技術は、以上の課題に鑑みてなされたもので、ＳＯＩ基板上に形成される高周波向けの大出力を制御するアンテナスイッチにおけるＦＥＴ素子の自己発熱による熱破壊を防止しつつ、高調波歪み特性が良好な半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュールを提供することを目的とする。
本技術に係る半導体装置は、ＳＯＩ基板上に高周波スイッチデバイスを有する半導体装置であって、前記ＳＯＩ基板の支持基板は、その基板全体に一様な密度で第１種の結晶欠陥を有する半導体装置である。
また、本技術に係る半導体装置の製造方法は、ＳＯＩ基板上に高周波スイッチデバイスを有する半導体装置の製造方法であって、前記ＳＯＩ基板上に、前記高周波スイッチデバイスを含む素子層と金属配線を含む配線層とを順に積層して半導体層を形成する第１工程と、全体に一様な密度で第１種の結晶欠陥が形成された結晶欠陥導入基板を作製する第２工程と、前記半導体層の表面に、前記第２工程において作製された前記結晶欠陥導入基板を貼り合わせにより接合する第３工程と、を含む製造方法である。
なお、以上説明した半導体装置は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、上述した半導体装置の製造方法は、他の方法とともに実施されたりする等の各種の態様を含む。
本技術によれば、ＳＯＩ基板上に形成される高周波向けの大出力を制御するアンテナスイッチにおけるＦＥＴ素子の自己発熱による熱破壊を防止しつつ、高調波歪特性の良好な半導体装置、このような半導体装置の製造方法、及び小型のアンテナスイッチモジュールを提供する
ことができる。
第１の実施形態に係る半導体装置の製造方法の流れを示す工程図である。 図１に示す製造方法の各工程を説明する断面図である。 図１に示す製造方法の各工程を説明する断面図である。 図１に示す製造方法の各工程を説明する断面図である。 図１に示す製造方法の各工程を説明する断面図である。 支持基板との特性を対比した図である。 図６の対比結果を示したグラフである。 第２の実施形態に係る半導体装置の製造方法の流れを示す工程図である。 図８に示す製造方法の各工程を説明する断面図である。 図８に示す製造方法の各工程を説明する断面図である。 図８に示す製造方法の各工程を説明する断面図である。 図８に示す製造方法の各工程を説明する断面図である。 図８に示す製造方法の各工程を説明する断面図である。 図８に示す製造方法の各工程を説明する断面図である。 高調波抑制の効果を説明する表である。 第３実施形態に係る半導体装置の製造方法の流れを示す工程図である。 図１４に示す製造方法の各工程を説明する断面図である 図１４に示す製造方法の各工程を説明する断面図である 図１４に示す製造方法の各工程を説明する断面図である 図１４に示す製造方法の各工程を説明する断面図である 第４実施形態に係る半導体装置の製造方法の流れを示す工程図である。 図２０に示す製造方法の各工程を説明する断面図である。 図２０に示す製造方法の各工程を説明する断面図である。 図２０に示す製造方法の各工程を説明する断面図である。 図２０に示す製造方法の各工程を説明する断面図である。
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ｄ）第４の実施形態：
（Ｅ）まとめ：
（Ａ）第１の実施形態：
図１は、第１の実施形態に係る半導体装置の製造方法の流れを示す図であり、図２〜図５は、図１に示す製造方法の各工程に対応する半導体装置の断面図である。以下、図１に示す製造方法の流れに沿って説明していく。
図１に示す製造方法においては、まず、図２に示すような結晶欠陥導入基板のベースと成るシリコン基板１を用意する（Ｓ１１０）。図２は、シリコン基板１の断面図である。
シリコン基板１としては、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法により作製された、酸素濃度が１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3、比抵抗が１００〜１×１０5Ωｃｍのシリコン基板、又は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法若しくはＭＣＺ（Ｍａｇｎｅｔｉｃ−Ｆｉｅｌｄ−ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法によって作製された基板上にシリコンをエピタキシャル成長させた、比抵抗が１００〜１×１０5Ωｃｍのシリコン基板を用いることができる。基板の厚みは、口径が８インチの基板であれば、７２５μｍが適当である。
次に、電子線照射の手法により、シリコン基板１に第１種の結晶欠陥としての結晶欠陥３を導入する（Ｓ１２０）。
なお、第１種の結晶欠陥としての結晶欠陥３の導入方法は電子線照射に限るものではなく、ＦＺ法により作製されたインゴットやシリコン基板に対してガンマー線や中性子線などの放射線を照射する手法、ＦＺ法により作製されたシリコン基板に対して重金属である鉄、金、白金などを高温度で長時間掛けてウェハ裏面まで拡散させる手法も採用することもできる。なお、前者の方法で中性子線を用いる場合、シリコンの一部がリンに変化してｎ型化するため、事前に比抵抗補償としてＰ型化させておく必要がある。
図３は、シリコン基板１に電子ビーム２で電子線照射し、シリコン基板１に結晶欠陥３を形成している時の断面図である。結晶欠陥３は、シリコン基板１の全体に一様に導入された結晶欠陥である。
電子線の照射は、結晶欠陥の密度範囲が１×１０14〜１×１０16個／ｃｍ3となる条件が望ましく、例えば、電子線照射量を１×１０14〜１×１０17ｅｌｅｃｔｒｏｎｓ／ｃｍ2とする。加速電圧は１〜１０ＭｅＶが適当である。このような条件で照射された電子線は、シリコン基板１を容易に貫通して、シリコン基板１に一様な結晶欠陥３を形成する。
なお、シリコン基板１の製造において異物の付着等を回避したい場合は、電子ビーム２の照射前に、異物のリフトオフとなる膜（例えば、シリコン酸化膜やシリコン窒化膜など）の単層膜又は多層膜をシリコン基板１の表面に１．５ｎｍ〜数１０μｍの厚みで形成しておく。
次に、イオン注入等の手法により、シリコン基板１に第２種の結晶欠陥としての浅い結晶欠陥５を導入する（Ｓ１３０）。
図４は、電子ビーム２を照射したシリコン基板１に更にイオン注入し、シリコン基板１の表面から所定範囲に浅い結晶欠陥５を形成している時の断面図である。
イオン注入は、例えば、イオンビーム４を用いて、窒素、アルゴンなどの不活性ガスや炭素、シリコンを、加速電圧が１０ＫｅＶ〜２ＭｅＶ、ドーズ量が１×１０14〜１×１０16ｉｏｎｓ／ｃｍ2の条件にて照射することにより行うことができる。これにより、シリコン基板１の表面から１００ｎｍ〜数μｍの深さの範囲に高濃度の浅い結晶欠陥５が形成される。
以上の工程により、図５に示すような支持基板１０が作製される。このようにして作製された支持基板１０は、電子ビーム２によって基板全体に一様に形成された結晶欠陥３を有することとなる。
この結晶欠陥３の効果により、デバイス特性を一切犠牲にすることなく、高周波電界による基板容量変動を無くすことができる。従って、高周波スイッチデバイスで問題となる高調波歪みの問題を解決することができる。
また、支持基板１０は、結晶欠陥３に加えて、イオンビーム４によって基板表面から所定範囲に形成された浅い結晶欠陥５を有し、結晶欠陥の２重層を有することとなる。すなわち、高周波スイッチデバイスに接する面の欠陥密度が高くなっている。この結晶欠陥の２重層の効果により、小電力から大電力までの幅広いダイナミックレンジに対して高調波歪みを抑制することができる。
なお、異物除去用のリフトオフ膜を生成した場合は、工程Ｓ１１０〜Ｓ１３０が終了した後、エッチング技術などを用いてリフトオフ膜を除去しても良い。
更に、工程Ｓ１１０〜Ｓ１３０が終了した後で、２５０〜３５０℃の熱処理を行う事により、組立工程での熱処理不足を補い、高調波歪みの抑制能力を調整してもよい。
また、本実施形態では、電子線照射後にイオン注入しているが、これら工程の順番を入れ替えて、工程Ｓ１３０，Ｓ１２０の順序としてもよい。この場合、イオンビーム４で形成した浅い結晶欠陥５を５００〜１０５０℃の熱処理でポリシリコン状態に再結晶化させた後、電子ビーム２でシリコン基板１の全体に、深さ方向を含めて一様な結晶欠陥３を形成させることになる。
図６は、従来のＳＯＩ基板の特性を対比した図であり、図７はこの対比結果に支持基板１０の特性を加えて示したグラフである。図７に示すように、従来、熱伝導率や誘電正接特性が良好であったサファイア基板に比べて、本第１の実施形態に係る支持基板１０の特性は劣るものではなく、高調波歪みの抑制能力を向上できれば、本第１の実施形態に係る支持基板１０が、サファイア基板を超える素材である可能性が示唆されている。
（Ｂ）第２の実施形態：
次に、第２の実施形態について説明する。第２の実施形態は、ＳＯＩ基板を用いた高周波スイッチデバイスにおいて、前記高周波スイッチデバイスの表面に結晶欠陥導入基板を貼り合せた後、ＳＯＩ基板のオリジナル支持基板を除去し、その表面に再配線による外部端子を設けた半導体装置、及び当該半導体装置の製造方法に係るものである。
図８は、第２の実施形態に係る半導体装置の製造方法の流れを示す工程図である。図９〜１３は、図８に示す製造方法の各工程を説明する断面図である。以下、図８に示す製造方法の流れに沿って説明していく。
図８に示す製造方法においては、まず、ＳＯＩ基板を用意する（Ｓ２１０）。
図９は、高周波スイッチデバイスに使われる一般的なＳＯＩ基板の断面図を示している。ＳＯＩ基板の支持基板１１は、口径が８インチの基板の場合、一般的に、単結晶のＣＺシリコン基板が使われる。支持基板１１に用いられるＣＺシリコン基板では、一般的に、面方位を（１００）、膜厚を７２５μｍ、比抵抗を５００〜５０００Ωｃｍ、酸素濃度を５×１０17〜５×１０18ａｔｏｍｓ／ｃｍ3とする。
この支持基板１１の上には、ＳＯＩ基板のボックス層１２としてのシリコン酸化膜が積層される。このシリコン酸化膜は、当該支持基板１１を電気的に絶縁する。ボックス層１２の膜厚は、一般的に、５０〜１０００ｎｍである。
更に、ボックス層１２の上には、能動素子等を形成するＳＯＩ基板のトップシリコン層１３を積層している。トップシリコン層１３は、一般的に、単結晶のＣＺシリコン基板が使われる。ボックス層１２に用いられるＣＺシリコン基板では、一般的に、面方位を（１００）、膜厚を１００〜５０００ｎｍ、比抵抗を１．０〜５０Ωｃｍ、酸素濃度を５×１０17〜５×１０18ａｔｏｍｓ／ｃｍ3とする。
次に、ＳＯＩ基板上に高周波スイッチデバイスを形成する（Ｓ２２０）。
図１０は、本実施形態に係る高周波スイッチデバイスの断面図を示している。本実施形態に係る高周波スイッチデバイスは、上述の一般的なＳＯＩ基板を用い、例えば０．２５μｍの最小線幅ルールで単層ポリシリコン及び３層メタル配線のウェハプロセスを行い、完成したものである。
図１０に示すように、本実施形態の高周波スイッチデバイスは、ＭＯＳＦＥＴの構成要素である、素子分離層１４、ドレイン電極１５、ソース電極１６、ゲート電極１７並びにゲート絶縁膜１８、及び多層配線の構成要素であるメタル配線接続プラグ１９、第１メタル配線層２０、第1第２間メタル配線接続プラグ２１、第２メタル配線層２２、第２第３間メタル配線接続プラグ２３並びに第３メタル配線層２４、及び保護膜であるメタル配線絶縁膜２５で構成されており、一般的なものである。
これら、素子分離層１４、ドレイン電極１５、ソース電極１６、ゲート電極１７並びにゲート絶縁膜１８を含む層が、本実施形態における素子層に相当し、メタル配線接続プラグ１９、第１メタル配線層２０、第1第２間メタル配線接続プラグ２１、第２メタル配線層２２、第２第３間メタル配線接続プラグ２３、第３メタル配線層２４、及びメタル配線絶縁膜２５を含む層が、本実施形態における配線層に相当する。
なお、ＳＯＩ基板の支持基板１１は、後述するように、結晶欠陥導入基板を貼り合せた後に除去したり、結晶欠陥導入基板と交換したりするので、ウェハプロセスに耐えられるものであれば安価なもので構わない。
次に、高周波スイッチデバイスの最表面に結晶欠陥導入基板を貼り合わせる（Ｓ２３０）。
図１１は、完成した高周波スイッチデバイスの最表面に、結晶欠陥導入基板を貼り合せた時の断面図である。同図には、上述した第１の実施形態において作製された支持基板１０を、接着剤３１を用いて、高周波スイッチデバイスの最表面に貼り合わせた状態を示してある。
貼り合わせに用いる接着剤３１は、支持基板１０と高周波スイッチデバイスとを永久接合でき、高周波特性の誘電正接（ｔａｎδ）が０．０００１〜０．０１であって、膜厚が５０〜１０００ｎｍのものが望ましく、例えば、シロキサン系のベンゾシクロブテン（ＢＣＢ）が挙げられる。支持基板１０を貼り合せた後は、１００〜３５０℃の熱処理を行って接着力を安定化させることが望ましい。
なお、本第２実施形態では、接着剤３１を用いて支持基板１０を貼り合わせているが、貼り合わせの手法はこれに限るものではなく、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による研磨やＢＧＲ（Ｂａｃｋ Ｇｒｉｎｄ）による研削を行って表面を平坦化した後、接着剤を用いずに直接的に接合しても良い。
以上のように、高周波スイッチデバイスの最表面に支持基板１０を貼り合わせることにより、高周波スイッチデバイスは、半導体層において、支持基板１０に接する側とは反対側の面寄りに位置することになる。
このとき、高周波スイッチデバイスとしてのＭＯＳＦＥＴと支持基板１０の距離は、ＭＯＳＦＥＴとＳＯＩ基板のオリジナルの支持基板１１との距離に比べて長く、例えば、支持基板１１とＭＯＳＦＥＴの距離がボックス層１２の厚み分（約１μｍ）程度であるのに対し、支持基板１０とＭＯＳＦＥＴの距離は、約１０μｍ程度となる。
このように、ＭＯＳＦＥＴを支持基板１０から離すことにより、高調波による歪みを低減することができ、実験によれば、１０ｄＢ位の歪み改善効果があった。また、ＭＯＳＦＥＴと支持基板１０の距離は、ボックス層１２の厚みとは異なり、ある程度任意に制御することができるため、より高調波による歪みを低減することが容易である。
次に、ＳＯＩ基板のオリジナル支持基板である支持基板１１を除去する（Ｓ２４０）。
図１２は、ＳＯＩ基板の支持基板１１を除去し、ＳＯＩ基板のボックス層１２を露出させた時の断面図である。図１２に示す支持基板除去３２は、剥離又は除去された支持基板１１を示している。
ＳＯＩ基板の支持基板１１は、ＣＭＰによる研磨やＢＧＲによる研削、フッ硝酸系などの薬液を用いたウェットエッチングにより除去される。例えば、ＣＭＰやＢＧＲでボックス層との境界付近に薄皮一枚残す程度に支持基板１１を研削し、残りの支持基板１１はウェットエッチングによって除去することにより、ボックス層１２を傷つけることなく、支持基板１１をＳＯＩ基板から除去することができる。なお、この状態では、ＳＯＩ基板の支持基板１１があった面、すなわちボックス層１２の露出面から高周波スイッチデバイスのデバイスパターンを光学的に観察することができる。
次に、ＳＯＩ基板のオリジナル支持基板を除去した側の表面に、再配線による外部端子を設ける（Ｓ２５０）。
図１３は、ＳＯＩ基板のボックス層１２の面に再配線絶縁膜３３とメタル配線接続トレンチ３４を形成した時の断面図である。
再配線絶縁膜３３は、膜厚が１００〜５０００ｎｍのシリコン窒化膜とし、室温〜３００℃で膜を生成可能なプラズマＣＶＤなどの手法で形成することが望ましい。再配線絶縁膜３３を形成した後、リソグラフィ及びドライエッチング技術を用いて、直径５〜１００μｍの再配線用のメタル配線接続トレンチ３４を、第１メタル配線層２０までエッチングし、第１メタル配線層２０を露出させる。
図１４は、第２実施形態の最終形態の断面図である。この最終形態を形成するためには、まず、アルゴンの逆スパッタなどで、メタル配線接続トレンチ３４の底部にある第１メタル配線層２０の清浄面を出し、スパッタ法を用いてチタンを１０〜２００ｎｍ成膜するとともに銅をスパッタで５０〜５００ｎｍ成膜し、銅めっき用の電極を形成する。
その後、リソグラフィ技術を用いて再配線を行う。再配線の線幅は５〜１００μｍとし、再配線しない領域をレジスト膜やフィルム膜などの感光性有機膜で電気的に絶縁し、電解法で金属銅を厚み１〜１０μｍ析出させることにより再配線部に金属銅がめっきされる。
更に、リソグラフィ技術で成膜した感光性有機膜及びスパッタ法で生成したチタンを順にウェット又はドライエッチング技術を用いて除去すると、膜厚が１〜１０μｍ、線幅が５〜１００μｍの再メタル配線層３５が形成される。
そして、再配線保護膜３６として感光性のポリイミドをコーティングし、リソグラフィ技術を用いて、チップ電極のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）３７の下穴を開孔させ、２５０〜３００℃で６０分、窒素雰囲気でキュアさせる。
最後に、チップ電極のＢＧＡ３７の下穴にキュアで生成された有機絶縁膜を、酸素プラズマなどのドライエッチング技術で除去し、金属銅の清浄面にチップ電極のＢＧＡ３７を形成すると、図１４に示す再配線が完成する。
なお、本第２実施形態では、ＳＯＩ基板のボックス層１２側に再配線しているが、ＳＯＩ基板のボックス層１２の側に保護膜としての絶縁膜を形成し、支持基板１０の側に形成したＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を介して再配線しても良い。
以上のようにして作製された半導体装置は、ＭＯＳＦＥＴへ制御信号を伝送する配線に高周波信号が流れたときに、支持基板１０にホールやエレクトロン等のキャリアが発生しても、支持基板１０に導入されている結晶欠陥のライフタイムでメタル配線絶縁膜２５との境界付近に到達する前に消滅する。
このため、キャリアが基板表面に集まることが無く、配線と支持基板１０との間に容量が発生しない。従って、スイッチ切換時に発生する高調波電界による基板容量の変動を抑制する効果がある。
図１５は、本第１の実施形態に係る半導体装置における高調波抑制の効果を説明する表である。同図には、高周波信号（例えば、数ＧＨｚ）を３５ｄＢｍのパワーで入力したときに発生する第２高調波及び第３高調波の強度について、電子線を照射した支持基板を用いた場合と、電子線を照射しない支持基板を用いた場合とで、比較した結果を示してある。
同図に示すように、電子線を照射した支持基板を用いると、電子線を照射しない支持基板を用いた場合に比べて、第２高調波については約２０ｄＢ減衰し、第３高調波については約２５ｄＢ減衰することが分かる。なお、同図に示す試験は、電子線照射基板として、４．６ＭｅＶ、５０４ｋＧｙの照射条件で電子線を照射した支持基板を用いた。
また、ＭＯＳＦＥＴの形成されている側の面に支持基板１０を接合するため、ＭＯＳＦＥＴと支持基板１０のシリコン層との間には、非常に薄いボックス層だけが介在することとなる。
ここで、高周波スイッチデバイスでは主としてＭＯＳＦＥＴが発熱すること、シリコンは酸化膜よりも熱伝導係数が高いことから、従来に比べて放熱しやすい構造が実現される。また、ＢＧＡ３７の金属や空気を伝導して、本スイッチデバイス素子をマウントするプリント基板に熱を伝えることができるため、より放熱効果が向上する。
（Ｃ）第３の実施形態：
次に、第３の実施形態について説明する。第３の実施形態に係る半導体装置は、ＳＯＩ基板を用いた高周波スイッチデバイスにおいて、高周波スイッチデバイスの表面に仮支持基板を貼り合せた後、ＳＯＩ基板のオリジナル支持基板を結晶欠陥導入基板と交換し、その後、仮支持基板を除去し、高周波スイッチデバイスの表面側に再配線による外部端子を設けたものである。以下、このような半導体装置の製造方法の一例と構造について説明する。
図１６は、第３実施形態に係る半導体装置の製造方法の流れを示す工程図であり、図１７〜２０は、図１６に示す製造方法の各工程を説明する断面図である。以下、図１６に示す製造方法の流れに沿って説明していく。
なお、高周波スイッチデバイスに使われる一般的なＳＯＩ基板を用いたウェハプロセス完成後の構造及び製造方法の例は、上述した第２の実施形態で説明した図９，１０の場合と同様であるため、同じ符号を付して詳細な説明は省略することとする。
図１６に示す製造方法においては、上述した第２の実施形態に係る工程Ｓ２１０やＳ２２０と同様の工程Ｓ３１０，３２０を行った後、仮支持基板の貼り合わせとオリジナル支持基板の除去を行う（Ｓ３３０）。
図１７は、完成した高周波スイッチデバイスの最表面に、仮支持基板４２を貼り合せた後、ＳＯＩ基板の支持基板１１を除去した時の断面図である。なお、同図には、除去された支持基板１１を、支持基板除去４３として示している。
仮支持基板４２の材質としては、シリコンやセラミック、石英などのように、自重や応力で発生する反りが小さい材質が望ましい。口径が８インチサイズの基板であれば、１００〜１５００μｍ程度の厚みが適当である。更に、接着ムラ防止の観点からは、仮支持基板４２の平面特性は、シリコン基板のミラーウェハと同等であることが望ましい。
仮支持基板４２は、仮接着剤４１を用いて仮接着される。仮接着剤４１は、熱や光で容易に剥離できるタイプであり、仮支持基板４２の材質がシリコンやセラミックなど光を透過し難いものの場合は熱による剥離タイプが適しており、石英など光を容易に透過するものの場合は光で剥離できるタイプが適している。仮接着剤４１の膜厚は、１００ｎｍ〜１０μｍが望ましい。
ＳＯＩ基板のオリジナルの支持基板である支持基板１１は、ＣＭＰによる研磨やＢＧＲによる研削や、フッ硝酸系などの薬液によるウェットエッチングによって除去される。この段階で、デバイス裏面側のＳＯＩ基板のボックス層１２が露出する。
次に、オリジナル支持基板を第１種の結晶欠陥が導入された結晶欠陥導入基板に交換し、仮支持基板を除去する（Ｓ３４０）。
図１８は、支持基板１１を支持基板１０に交換した後、仮支持基板４２と仮接着剤４１を剥離した状態の断面図である。同図においては、仮支持基板４２と仮接着剤４１の剥離跡を、それぞれ仮支持基板剥離４５、仮接着剤剥離４６として示してある。
支持基板１０は、接着剤４４を用いてボックス層１２に貼り合わせてある。接着剤４４は、永久接着とするため、高周波特性の誘電正接（ｔａｎδ）が０．０００１〜０．０１であって、膜厚が５０〜１０００ｎｍのものが望ましく、例えば、シロキサン系のベンゾシクロブテン（ＢＣＢ）が挙げられる。
なお、本第３の実施形態では、支持基板１０を接着剤４４で、高周波スイッチデバイスの裏面のボックス層１２に永久接着しているが、ボックス層１２の露出後、貼り合わせの手法はこれに限るものではなく、ＣＭＰやＢＧＲを行って、接着剤を用いずに直接的に接合しても良い。
そして、仮支持基板４２と仮接着剤４１を、仮接着剤４１の特性応じて、加熱や光照射を行って剥離する。
最後に、支持基板１１と支持基板１０との接着力を安定化させるため、１００〜３５０℃の熱処理を行うことが望ましい。
次に、高周波スイッチデバイスの表面側の面に再配線による外部端子を設ける（Ｓ３５０）。
図１９は、高周波スイッチデバイスの表面側の面に再配線絶縁膜４７とメタル配線接続トレンチ４８を形成した時の断面図である。
再配線絶縁膜４７は、膜厚が１００〜５０００ｎｍのシリコン窒化膜とし、室温〜３００℃で膜を生成可能なプラズマＣＶＤなどの手法で形成することが望ましい。
再配線絶縁膜４７を形成した後、リソグラフィ及びドライエッチング技術を用いて、直径５〜１００μｍの再配線用のメタル配線接続トレンチ４８を、第３メタル配線層２４までエッチングし、第３メタル配線層２４を露出させる。
図２０は、本第３の実施形態の最終形態を示す断面図である。
この最終形態を形成するためには、まず、アルゴンの逆スパッタなどで、メタル配線接続トレンチ４８の底部にある第３メタル配線層２４の清浄面を露出させ、スパッタ法を用いてチタンを１０〜２００ｎｍ及び銅をスパッタで５０〜５００ｎｍ成膜し、銅めっき用の電極を形成する。
次に、リソグラフィ技術を用いて、再配線の線幅５〜１００μｍで、再配線しない領域をレジスト膜やフィルム膜などの感光性有機膜で電気的に絶縁し、電解法で金属銅の厚みを１〜１０μｍ析出させると、再配線部に金属銅がめっきされる。
更に、リソグラフィ技術で成膜した感光性有機膜及びスパッタ法で生成したチタンを順にウェット又はドライエッチング技術を用いて除去すると、再配線の膜厚１〜１０μｍ、線幅５〜１００μｍの再メタル配線層４９が形成される。
その後、再配線保護膜５０として感光性のポリイミドをコーティングし、リソグラフィ技術で、チップ電極のＢＧＡ５１の下穴を開孔させ、２５０〜３００℃、６０分、窒素雰囲気でキュアさせる。
最後に、チップ電極のＢＧＡ５１の下穴にキュアで生成された有機絶縁膜を酸素プラズマなどのドライエッチング技術で除去し、金属銅の清浄面にチップ電極のＢＧＡ５１を形成すると再配線が完成する。
なお、以上説明した第３の実施形態においては、高周波スイッチデバイスの表面側にコンタクトを介して再配線しているが、デバイス表面側に保護膜としての絶縁膜を形成し、支持基板１０の側に形成したＴＳＶを介して再配線しても良い。
以上のように構成した第３の実施形態に係る半導体装置においては、従来と同様のＳＯＩ基板を用いた高周波スイッチデバイスを、支持基板１０を用いて実現することができる。この従来と同様の形状の場合、上述した第２の実施形態に係る半導体装置に比べて放熱については不利であるが、瞬間的に生じる熱をヒートシンク的に放熱する熱の逃げ道を確保することができる。
（Ｄ）第４の実施形態：
次に、第４の実施形態について説明する。本第４の実施形態においては、ＳＯＩ基板を用いた高周波スイッチデバイスにおいて、高周波スイッチデバイスの表面に結晶欠陥導入基板を貼り合せた後、ＳＯＩ基板のオリジナル支持基板も結晶欠陥導入基板と交換し、その後、高周波スイッチデバイスの裏面側の結晶欠陥導入基板にＴＳＶを介して再配線したものである。以下、このような半導体装置の製造方法の一例と構造について説明する。
図２１は、本第３実施形態に係る半導体装置の製造方法の流れを示す工程図であり、図２２〜図２５は、図２１に示す製造方法の各工程を説明する断面図である。以下、図２１に示す製造方法の流れに沿って説明していく。
なお、高周波スイッチデバイスに使われる一般的なＳＯＩ基板を用いたウェハプロセス完成後の構造及び製造方法の例は、上述した第２の実施形態で説明した図９，１０の場合と同様であるため、同じ符号を付して詳細な説明は省略することとする。
図２１に示す製造方法においては、上述した第２実施形態にかかる工程Ｓ２１０やＳ２２０と同様の工程Ｓ４１０，Ｓ４２０を行った後、高周波スイッチデバイスの最表面に結晶欠陥導入基板を貼り合わせる（Ｓ４３０）。
図２２は、完成した高周波スイッチデバイスの表面に、結晶欠陥導入基板としての支持基板１０ａを貼り合せた後、ＳＯＩ基板の支持基板１１を除去した時の断面図である。支持基板１０ａは、上述した第１の実施形態で作製した支持基板１０と同様のものであり、結晶欠陥３と同様の結晶欠陥３ａと浅い結晶欠陥５ａの２重層となっている。
同図には、上述した第１の実施形態に係る支持基板１０を、第１接着剤６１を用いて、高周波スイッチデバイスの最表面に貼り合わせた状態を示してある。なお、図２２では、支持基板１１を除去した箇所に、ＳＯＩ基板の支持基板除去６２を示している。
貼り合わせに用いる第１接着剤６１は、支持基板１０と高周波スイッチデバイスとを永久接合でき、高周波特性の誘電正接（ｔａｎδ）が０．０００１〜０．０１であって、膜厚が５０〜１０００ｎｍのものが望ましく、例えば、シロキサン系のベンゾシクロブテン（ＢＣＢ）が挙げられる。支持基板１０を貼り合せた後は、１００〜３５０℃の熱処理を行って接着力を安定化させることが望ましい。
なお、本第４の実施形態では、第１接着剤６１を用いて支持基板１０を高周波スイッチデバイスに接着しているが、貼り合わせの手法はこれに限るものではなく、ＣＭＰやＢＧＲを行って表面を平坦化した後、接着剤を用いずに直接的に接合しても良い。
ＳＯＩ基板の支持基板１１は、ＣＭＰでの研磨やＢＧＲでの研削、フッ硝酸系などの薬液を用いたウェットエッチングにより、除去することができる。この段階で、デバイス裏面側のＳＯＩ基板のボックス層１２が露出する。
次に、オリジナル支持基板としての支持基板１１を結晶欠陥導入基板としての支持基板１０ｂと交換する（Ｓ４４０）。
図２３は、支持基板１１を支持基板１０ｂに交換した時の断面図である。支持基板１０ｂは、第２接着剤６３を用いて高周波スイッチデバイスの裏面のボックス層１２に永久接着してある。ただし、ボックス層１２と支持基板１０ｂとの貼り合わせの手法はこれに限るものではなく、例えば、ボックス層１２の露出後、プラズマ等を用いて直接的に接合しても良い。
貼り合わせに用いる第２接着剤６３は、第１接着剤６１と同様に永久接着とするため、高周波特性の誘電正接（ｔａｎδ）を０．０００１〜０．０１とし、膜厚を５０〜１０００ｎｍとすることが望ましく、例えば、シロキサン系ベンゾシクロブテン（ＢＣＢ）が例示される。また、その後、接着力を安定させるため、１００〜３５０℃の熱処理を行うことが望ましい。
次に、ＳＯＩ基板のオリジナル支持基板と交換した結晶欠陥導入基板の側から、再配線による外部端子を設ける（Ｓ４５０）。
図２４は、支持基板１１を支持基板１０ｂに交換した後、その支持基板１０ｂの側からメタル配線接続のＴＳＶ６４と再配線絶縁膜６５を形成した時の断面図である。
この形状を形成するには、まず、リソグラフィ技術及びドライエッチング技術を用いて、直径５〜１００μｍのメタル配線接続のためのＴＳＶ６４を、エッチングにより第１メタル配線層２０まで形成し、第１メタル配線層２０を露出させる。
次に、支持基板１０ｂの電気的な絶縁膜形成として、再配線絶縁膜６５を、室温〜３００℃で膜生成可能なプラズマＣＶＤ法などで、１００ｎｍ〜２０μｍの膜厚で生成する。
メタル配線接続のＴＳＶ６４の底部である第１メタル配線層２０の表面にも再配線絶縁膜６５が生成されるので、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチング技術を用いて全面エッチバックすると、第１メタル配線層２０の表面に生成された再配線絶縁膜６５がエッチングされると同時に、メタル配線接続のＴＳＶ６４の側壁に再配線絶縁膜６５が選択的に５０〜１０μｍ残る構造が形成される。
図２５は、第４の実施形態に係る半導体装置の最終形態の断面図である。この最終形態を形成するためには、まず、アルゴンの逆スパッタなどで、メタル配線接続のＴＳＶ６４の底部にある第１メタル配線層２０の清浄面を出し、スパッタ法などを用いてチタンを１０〜２００ｎｍ及び銅をスパッタで５０〜５００ｎｍ成膜し、銅めっき用の電極を形成する。
その後、リソグラフィ技術を用いて、再配線の線幅５〜１００μｍで、再配線しない領域をレジスト膜やフィルム膜などの感光性有機膜で電気的に絶縁し、電解法で金属銅の厚みを１〜１０μｍ析出させると、再配線部に金属銅がめっきされる。
更に、リソグラフィ技術で成膜した感光性有機膜及びスパッタ法で生成したチタンをウェット又はドライエッチング技術を用いて除去すると、再配線の膜厚１〜１０μｍ、線幅５〜１００μｍの再メタル配線層６６が形成される。
その後、再配線保護膜６７として、感光性のポリイミドをコーティングし、リソグラフィ技術でチップ電極のＢＧＡ６８の下穴を開孔させ、２５０〜３００℃、６０分、窒素雰囲気でキュアさせる。
最後に、チップ電極のＢＧＡ６８の下穴にキュアで生成された有機絶縁膜を酸素プラズマなどのドライエッチング除去し、金属銅の清浄面にチップ電極のＢＧＡ６８を形成すると再配線が完成する。
なお、本実施例では、高周波スイッチデバイスの裏面側に貼り合わせた支持基板１０ｂの側からＴＳＶを介して再配線しているが、高周波スイッチデバイスの表面側に貼り合わせた支持基板１０ａの側からＴＳＶを介して再配線しても良い。
以上のようにして作製された第４の実施形態に係る半導体装置は、高周波スイッチデバイスの形成された半導体層の両面に支持基板１０が接合されているため、放熱経路が２つ確保され、上述した第２、第３の実施形態に比べて、より放熱効果において有利である。
（Ｅ）まとめ：
以上説明した第２〜第４の実施形態によれば、ＳＯＩ基板上に高周波スイッチデバイスを有する半導体装置において、ＳＯＩ基板の支持基板１０の全体に一様な第１種の結晶欠陥としての結晶欠陥３が形成されることとなる。これにより、ＳＯＩ基板上に形成される高周波向けの大出力を制御するアンテナスイッチにおけるＭＯＳＦＥＴの自己発熱による熱破壊を防止しつつ、高調波歪み特性を良好にすることができる。
なお、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
そして、本技術は、以下のような構成を取ることができる。
（１） ＳＯＩ基板上に高周波スイッチデバイスを有し、
前記ＳＯＩ基板の支持基板は、その基板全体に一様な密度で第１種の結晶欠陥を有する半導体装置。
（２） 前記支持基板以外の部位は、前記第１種の結晶欠陥を有さない（１）に記載の半導体装置。
（３） 前記支持基板は、前記高周波スイッチデバイスが形成された素子層や金属配線が形成された配線層を含む半導体層に対して、貼り合わせにより接合されている（１）又は（２）に記載の半導体装置。
（４） 前記高周波スイッチデバイスは、前記半導体層において、前記支持基板に接する側とは反対側の面寄りの位置に形成されている（３）に記載の半導体装置。
（５） 前記高周波スイッチデバイスは、前記半導体層において、前記支持基板に接する側の面寄りの位置に形成されている（３）に記載の半導体装置。
（６） 前記半導体層の両面に、前記支持基板が貼り合わせにより接合されている（３）に記載の半導体装置。
（７） 前記半導体層に対して、前記高周波スイッチデバイスに近い側の表面から再配線されている（３）〜（６）の何れか１つに記載の半導体装置。
（８） 前記半導体層に対して、前記高周波スイッチデバイスから遠い側の表面から再配線されている（３）〜（６）の何れか１つに記載の半導体装置。
（９） 前記半導体層に対して、前記支持基板を前記半導体層まで貫通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を介して再配線されている（３）〜（８）の何れか１つに記載の半導体装置。
（１０） 前記支持基板は、前記半導体層と接合された側に、第２種の結晶欠陥が形成された結晶欠陥層を有する（１）〜（９）の何れか１つに記載の半導体装置。
（１１） 前記結晶欠陥層は、不活性ガス、炭素又はシリコンのイオン注入によって、前記半導体層と接合された側の表面から１００ｎｍ〜数μｍの深さで前記第２種の結晶欠陥が形成された層である（１０）に記載の半導体装置。
（１２） 前記支持基板は、電子ビームの照射によって形成された、密度範囲が１×１０14〜１×１０16個／ｃｍ3の第１種の結晶欠陥が形成されている（１）〜（１１）の何れか１つに記載の半導体装置。
（１３） 前記支持基板は、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法で製造された酸素濃度が１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3であって比抵抗が１００〜１×１０5Ωｃｍのシリコン基板、又は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法若しくはＭＣＺ（Ｍａｇｎｅｔｉｃ−Ｆｉｅｌｄ−ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法で製造された基板上にシリコンをエピタキシャル成長させた比抵抗が１００〜１×１０5Ωｃｍのシリコン基板に対し、前記第１種の結晶欠陥を形成したものである（１）〜（１２）の何れか１つに記載の半導体装置。
（１４） （１）〜（１３）の何れか１つに記載の半導体装置を備えるアンテナスイッチモジュール。
（１５） 高周波スイッチデバイスを有するＳＯＩ基板上に、前記高周波スイッチデバイスを含む素子層と金属配線を含む配線層とを順に積層して半導体層を形成する第１工程と、
全体に一様な密度で第１種の結晶欠陥が形成された結晶欠陥導入基板を作製する第２工程と、
前記半導体層の表面に、前記第２工程において作製された前記結晶欠陥導入基板を貼り合わせにより接合する第３工程と、
を含む半導体装置の製造方法。
（１６） 前記第３工程においては、前記配線層側の表面に前記結晶欠陥導入基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去する（１５）に記載の半導体装置の製造方法。
（１７） 前記第３工程においては、前記配線層側の表面に仮支持基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去し、当該オリジナル支持基板に代えて前記素子層側に前記結晶欠陥導入基板を貼り合わせにより接合し、その後、前記仮支持基板を除去する（１５）に記載の半導体装置の製造方法。
（１８） 前記第３工程においては、前記配線層側の表面に前記結晶欠陥導入基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去し、当該オリジナル支持基板に代えて前記素子層側にも前記結晶欠陥導入基板を貼り合わせにより接合する（１５）に記載の半導体装置の製造方法。
（１９） 前記第３工程においては、前記配線層側の表面に仮支持基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去し、当該オリジナル支持基板に代えて前記素子層側に前記結晶欠陥導入基板を貼り合わせにより接合し、更に、前記配線層側の表面にも前記結晶欠陥導入基板を貼り合わせにより接合する（１５）に記載の半導体装置の製造方法。
１…シリコン基板、２…電子ビーム、３，３ａ，３ｂ…結晶欠陥、４…イオンビーム、５，５ａ，５ｂ…結晶欠陥、１０，１０ａ，１０ｂ…支持基板、１１…支持基板、１２…ボックス層、１３…トップシリコン層、１４…素子分離層、１５…ドレイン電極、１６…ソース電極、１７…ゲート電極、１８…ゲート絶縁膜、１９…メタル配線接続プラグ、２０…第１メタル配線層、２１…第1第２間メタル配線接続プラグ、２２…第２メタル配線層、２３…第２第３間メタル配線接続プラグ、２４…第３メタル配線層、２５…メタル配線絶縁膜、３１…接着剤、３２…支持基板除去、３３…再配線絶縁膜、３４…メタル配線接続トレンチ、３５…再メタル配線層、３６…再配線保護膜、３７…ＢＧＡ、４１…仮接着剤、４２…仮支持基板、４３…支持基板除去、４４…接着剤、４５…仮支持基板剥離、４６…仮接着剤剥離、４７…再配線絶縁膜、４８…メタル配線接続トレンチ、４９…再メタル配線層、５０…再配線保護膜、６１…第１接着剤、６２…支持基板除去、６３…第２接着剤、６４…ＴＳＶ、６５…再配線絶縁膜、６６…再メタル配線層、６７…再配線保護膜、６８…ＢＧＡ

Claims (19)

  1. ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に高周波スイッチデバイスを有し、
    前記ＳＯＩ基板の支持基板は、その基板全体に一様な密度で第１種の結晶欠陥を有する半導体装置。
  2. 前記支持基板以外の部位は、前記第１種の結晶欠陥を有さない請求項１に記載の半導体装置。
  3. 前記支持基板は、前記高周波スイッチデバイスが形成された素子層や金属配線が形成された配線層を含む半導体層に対して、貼り合わせにより接合されている請求項１に記載の半導体装置。
  4. 前記高周波スイッチデバイスは、前記半導体層において、前記支持基板に接する側とは反対側の面寄りの位置に形成されている請求項３に記載の半導体装置。
  5. 前記高周波スイッチデバイスは、前記半導体層において、前記支持基板に接する側の面寄りの位置に形成されている請求項３に記載の半導体装置。
  6. 前記半導体層の両面に、前記支持基板が貼り合わせにより接合されている請求項３に記載の半導体装置。
  7. 前記半導体層に対して、前記高周波スイッチデバイスに近い側の表面から再配線されている請求項３に記載の半導体装置。
  8. 前記半導体層に対して、前記高周波スイッチデバイスから遠い側の表面から再配線されている請求項３に記載の半導体装置。
  9. 前記半導体層に対して、前記支持基板を前記半導体層まで貫通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を介して再配線されている請求項３に記載の半導体装置。
  10. 前記支持基板は、前記半導体層と接合された側に、第２種の結晶欠陥が形成された結晶欠陥層を有する請求項１に記載の半導体装置。
  11. 前記結晶欠陥層は、不活性ガス、炭素又はシリコンのイオン注入によって、前記半導体層と接合された側の表面から１００ｎｍ〜数μｍの深さで前記第２種の結晶欠陥が形成された層である請求項１０に記載の半導体装置。
  12. 前記支持基板は、電子ビームの照射によって形成された、密度範囲が１×１０14〜１×１０16個／ｃｍ3の第１種の結晶欠陥が形成されている請求項１に記載の半導体装置。
  13. 前記支持基板は、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法で製造された酸素濃度が１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3であって比抵抗が１００〜１×１０5Ωｃｍのシリコン基板、又は、ＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法若しくはＭＣＺ（Ｍａｇｎｅｔｉｃ−Ｆｉｅｌｄ−ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法で製造された基板上にシリコンをエピタキシャル成長させた比抵抗が１００〜１×１０5Ωｃｍのシリコン基板に対し、前記第１種の結晶欠陥を形成したものである請求項１に記載の半導体装置。
  14. 請求項１に記載の半導体装置を備えるアンテナスイッチモジュール。
  15. 高周波スイッチデバイスを有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に、前記高周波スイッチデバイスを含む素子層と金属配線を含む配線層とを順に積層して半導体層を形成する第１工程と、
    全体に一様な密度で第１種の結晶欠陥が形成された結晶欠陥導入基板を作製する第２工程と、
    前記半導体層の表面に、前記第２工程において作製された前記結晶欠陥導入基板を貼り合わせにより接合する第３工程と、
    を含む半導体装置の製造方法。
  16. 前記第３工程においては、前記配線層側の表面に前記結晶欠陥導入基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去する請求項１５に記載の半導体装置の製造方法。
  17. 前記第３工程においては、前記配線層側の表面に仮支持基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去し、当該オリジナル支持基板に代えて前記素子層側に前記結晶欠陥導入基板を貼り合わせにより接合し、その後、前記仮支持基板を除去する請求項１５に記載の半導体装置の製造方法。
  18. 前記第３工程においては、前記配線層側の表面に前記結晶欠陥導入基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去し、当該オリジナル支持基板に代えて前記素子層側にも前記結晶欠陥導入基板を貼り合わせにより接合する請求項１５に記載の半導体装置の製造方法。
  19. 前記第３工程においては、前記配線層側の表面に仮支持基板を貼り合わせにより接合した後、前記ＳＯＩ基板のオリジナル支持基板を除去し、当該オリジナル支持基板に代えて前記素子層側に前記結晶欠陥導入基板を貼り合わせにより接合し、更に、前記配線層側の表面にも前記結晶欠陥導入基板を貼り合わせにより接合する請求項１５に記載の半導体装置の製造方法。
JP2012245161A 2012-11-07 2012-11-07 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール Expired - Fee Related JP6024400B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012245161A JP6024400B2 (ja) 2012-11-07 2012-11-07 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US14/044,983 US8987866B2 (en) 2012-11-07 2013-10-03 Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
CN201310533560.9A CN103811474B (zh) 2012-11-07 2013-10-31 半导体器件、半导体器件的制造方法及天线开关模块
US14/605,374 US9379239B2 (en) 2012-11-07 2015-01-26 Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
US15/174,312 US9537005B2 (en) 2012-11-07 2016-06-06 Semiconductor device, method of manufacturing semiconductor device, and antenna switch module
US15/357,361 US10553550B2 (en) 2012-11-07 2016-11-21 Semiconductor device, method of manufacturing semiconductor device, and antenna switch module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012245161A JP6024400B2 (ja) 2012-11-07 2012-11-07 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール

Publications (3)

Publication Number Publication Date
JP2014093504A true JP2014093504A (ja) 2014-05-19
JP2014093504A5 JP2014093504A5 (ja) 2015-03-12
JP6024400B2 JP6024400B2 (ja) 2016-11-16

Family

ID=50621585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012245161A Expired - Fee Related JP6024400B2 (ja) 2012-11-07 2012-11-07 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール

Country Status (3)

Country Link
US (4) US8987866B2 (ja)
JP (1) JP6024400B2 (ja)
CN (1) CN103811474B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127147A (ja) * 2014-12-27 2016-07-11 株式会社東芝 半導体スイッチ
WO2018083961A1 (ja) * 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
WO2021181644A1 (ja) * 2020-03-13 2021-09-16 三菱電機株式会社 半導体装置およびその製造方法
WO2022009547A1 (ja) * 2020-07-07 2022-01-13 信越半導体株式会社 半導体装置の製造方法及び半導体装置
WO2023053843A1 (ja) * 2021-10-01 2023-04-06 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
WO2023163102A1 (ja) * 2022-02-28 2023-08-31 株式会社村田製作所 半導体装置及び半導体モジュール

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9548282B2 (en) * 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US20170033135A1 (en) * 2015-07-28 2017-02-02 Skyworks Solutions, Inc. Integrated passive device on soi substrate
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
JP7035014B2 (ja) 2016-08-12 2022-03-14 コーボ ユーエス，インコーポレイティド 性能が強化されたウェハレベルパッケージ
CN109716511A (zh) 2016-08-12 2019-05-03 Qorvo美国公司 具有增强性能的晶片级封装
EP3497717A1 (en) 2016-08-12 2019-06-19 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
EP3818558A1 (en) 2018-07-02 2021-05-12 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
CN110767625B (zh) * 2018-07-25 2024-07-23 盛合晶微半导体(江阴)有限公司 一种rdl金属线的制造方法及结构
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
CN113437016A (zh) 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US20240105419A1 (en) * 2022-09-23 2024-03-28 Intel Corporation Altering operational characteristics of a semiconductor device using accelerated ions
WO2024097891A2 (en) * 2022-11-04 2024-05-10 Murata Manufacturing Co., Ltd. Methods for maintaining stable high resistivity of soi wafers

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199469A (ja) * 1988-02-04 1989-08-10 Toshiba Corp 半導体装置
JPH0383343A (ja) * 1989-08-28 1991-04-09 Kawasaki Steel Corp 半導体基板のゲッタリング用前処理方法
JPH0878646A (ja) * 1994-09-05 1996-03-22 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH09219528A (ja) * 1995-03-31 1997-08-19 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓトランジスタおよびその製造方法
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
JP2010003899A (ja) * 2008-06-20 2010-01-07 Fuji Electric Device Technology Co Ltd シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010114155A (ja) * 2008-11-04 2010-05-20 Nikon Corp 積層半導体装置および積層半導体装置の製造方法
JP2010178026A (ja) * 2009-01-29 2010-08-12 Renesas Electronics Corp 半導体装置
WO2011008893A1 (en) * 2009-07-15 2011-01-20 Io Semiconductor Semiconductor-on-insulator with backside heat dissipation
WO2011082079A1 (en) * 2009-12-30 2011-07-07 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
WO2012066021A1 (en) * 2010-11-19 2012-05-24 Soitec Electronic device for radiofrequency or power applications and process for manufacturing such a device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768143B2 (ja) 1992-06-11 1998-06-25 三菱電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
JP3173147B2 (ja) 1992-07-10 2001-06-04 富士電機株式会社 集積回路装置
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
US8310028B2 (en) * 2008-01-09 2012-11-13 Rohm Co., Ltd. Semiconductor device with crystal defect and manufacturing method thereof
KR101818556B1 (ko) * 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
WO2012087580A2 (en) * 2010-12-24 2012-06-28 Io Semiconductor, Inc. Trap rich layer for semiconductor devices
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199469A (ja) * 1988-02-04 1989-08-10 Toshiba Corp 半導体装置
JPH0383343A (ja) * 1989-08-28 1991-04-09 Kawasaki Steel Corp 半導体基板のゲッタリング用前処理方法
JPH0878646A (ja) * 1994-09-05 1996-03-22 Mitsubishi Materials Corp 半導体基板及びその製造方法
JPH09219528A (ja) * 1995-03-31 1997-08-19 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓトランジスタおよびその製造方法
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
JP2010003899A (ja) * 2008-06-20 2010-01-07 Fuji Electric Device Technology Co Ltd シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010114155A (ja) * 2008-11-04 2010-05-20 Nikon Corp 積層半導体装置および積層半導体装置の製造方法
JP2010178026A (ja) * 2009-01-29 2010-08-12 Renesas Electronics Corp 半導体装置
WO2011008893A1 (en) * 2009-07-15 2011-01-20 Io Semiconductor Semiconductor-on-insulator with backside heat dissipation
JP2012533887A (ja) * 2009-07-15 2012-12-27 アイ・オゥ・セミコンダクター 背面放熱を伴う絶縁体上半導体
WO2011082079A1 (en) * 2009-12-30 2011-07-07 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
WO2012066021A1 (en) * 2010-11-19 2012-05-24 Soitec Electronic device for radiofrequency or power applications and process for manufacturing such a device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127147A (ja) * 2014-12-27 2016-07-11 株式会社東芝 半導体スイッチ
US11876014B2 (en) 2016-11-01 2024-01-16 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
WO2018083961A1 (ja) * 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
JPWO2018083961A1 (ja) * 2016-11-01 2019-09-19 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
WO2021181644A1 (ja) * 2020-03-13 2021-09-16 三菱電機株式会社 半導体装置およびその製造方法
JP6976493B1 (ja) * 2020-03-13 2021-12-08 三菱電機株式会社 半導体装置およびその製造方法
WO2022009547A1 (ja) * 2020-07-07 2022-01-13 信越半導体株式会社 半導体装置の製造方法及び半導体装置
JP7351266B2 (ja) 2020-07-07 2023-09-27 信越半導体株式会社 半導体装置の製造方法
JP2022014656A (ja) * 2020-07-07 2022-01-20 信越半導体株式会社 半導体装置の製造方法及び半導体装置
WO2023053843A1 (ja) * 2021-10-01 2023-04-06 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
JP2023053693A (ja) * 2021-10-01 2023-04-13 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
JP7400789B2 (ja) 2021-10-01 2023-12-19 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
WO2023163102A1 (ja) * 2022-02-28 2023-08-31 株式会社村田製作所 半導体装置及び半導体モジュール

Also Published As

Publication number Publication date
US9537005B2 (en) 2017-01-03
US10553550B2 (en) 2020-02-04
CN103811474B (zh) 2018-03-27
US20170069586A1 (en) 2017-03-09
US20160293759A1 (en) 2016-10-06
US20150130015A1 (en) 2015-05-14
US8987866B2 (en) 2015-03-24
US9379239B2 (en) 2016-06-28
US20140124897A1 (en) 2014-05-08
JP6024400B2 (ja) 2016-11-16
CN103811474A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
JP6024400B2 (ja) 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9570558B2 (en) Trap rich layer for semiconductor devices
US9553013B2 (en) Semiconductor structure with TRL and handle wafer cavities
US9783414B2 (en) Forming semiconductor structure with device layers and TRL
US8581398B2 (en) Trap rich layer with through-silicon-vias in semiconductor devices
JP5679073B2 (ja) 半導体装置および半導体装置の製造方法
US9754860B2 (en) Redistribution layer contacting first wafer through second wafer
WO2013035817A1 (ja) 半導体装置および半導体装置の製造方法
JP2007036211A (ja) 半導体素子の製造方法
US9754814B2 (en) Integrated passive device having improved linearity and isolation
JPH0629376A (ja) 集積回路装置
JP2008135471A (ja) ウエハ加工方法及びそれを用いた半導体チップの製造方法
US20140199823A1 (en) Method for manufacturing semiconductor device
KR20090021833A (ko) Ｓｏｉ 웨이퍼의 제조방법
WO2016138032A1 (en) Semiconductor structure with trl and handle wafer cavities

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R151 Written notification of patent or utility model registration

Ref document number: 6024400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees