CN109716511A - 具有增强性能的晶片级封装 - Google Patents

具有增强性能的晶片级封装 Download PDF

Info

Publication number
CN109716511A
CN109716511A CN201780058052.6A CN201780058052A CN109716511A CN 109716511 A CN109716511 A CN 109716511A CN 201780058052 A CN201780058052 A CN 201780058052A CN 109716511 A CN109716511 A CN 109716511A
Authority
CN
China
Prior art keywords
bare die
mold compound
thinning
die
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780058052.6A
Other languages
English (en)
Inventor
扬·爱德华·万德梅尔
乔纳森·哈勒·哈蒙德
朱利奥·C·科斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN109716511A publication Critical patent/CN109716511A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/11—Structural features, others than packages, for protecting a device against environmental influences
    • B81B2207/115—Protective layers applied directly to the device before packaging
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及一种晶片级封装，所述晶片级封装包括第一薄化裸片(12)、多层再分布结构(18)、第一模化合物(20)以及第二模化合物(22)。所述第一薄化裸片包括由玻璃材料形成的第一装置层(24)。所述多层再分布结构包括再分布互连件，所述再分布互连件将所述第一装置层连接到在所述多层再分布结构的底部表面上的封装触点(44)。在本文中，所述再分布互连件与所述第一装置层之间的连接不含焊料。所述第一模化合物驻留在所述多层再分布结构上方并且围绕所述第一薄化裸片，并且延伸超出所述第一薄化裸片的顶部表面以限定在所述第一模化合物内并且在所述第一薄化裸片上方的开口。所述第二模化合物填充所述开口并且与所述第一薄化裸片的所述顶部表面接触。

Description

具有增强性能的晶片级封装
相关申请
本申请要求2016年8月12日提交的临时专利申请序号62/374,447的权益，所述临时专利申请的公开内容特此以全文引用的方式并入本文中。
技术领域
本公开涉及一种晶片级封装和一种用于制造所述晶片级封装的工艺，并且更特别地，涉及一种具有增强的电气性能和刚性性能的晶片级封装，和一种用于增强晶片级封装的电气性能和刚性性能的封装工艺。
背景技术
蜂窝装置和无线装置的广泛利用推动射频(RF)技术的快速发展。制造RF装置所在的衬底在实现RF技术中的高水平性能中起到重要作用。在常规硅衬底上制造RF装置可以从硅材料的低成本、大容量晶片生产、稳固的半导体设计工具以及稳固的半导体制造技术受益。
不管将常规硅衬底用于RF装置制造的益处如何，业内熟知的是，常规硅衬底对于RF装置可以具有两个不良性质：谐波失真和低电阻率值。谐波失真是在建造在硅衬底上方的RF装置中实现高水平线性度的关键障碍。另外，硅衬底中所遇到的低电阻率可以使微机电系统(MEMS)或其他无源部件在高频率下的品质因数(Q)降级。
晶片级扇出(WLFO)封装技术和嵌入式晶片级球栅阵列(EWLB)技术目前吸引了便携式RF应用中的大部分注意力。WLFO和EWLB技术被设计成在不增大封装大小的情况下提供高密度输入/输出端口。晶片上的I/O垫大小仍然很小，从而将裸片大小保持最小。这种能力允许在单个晶片内密集地封装RF装置。
为了适应RF装置的增加发热，为了减少RF装置的有害谐波失真，并且为了利用WLFO/EWLB封装技术的优点，本公开的目标因此是提供具有增强性能的改进封装设计。此外，还需要在不增大封装大小的情况下增强RF装置的性能。
发明内容
本公开涉及一种具有增强的电气和刚性性能的晶片级封装，和一种用于制造所述晶片级封装的封装工艺。所述公开的晶片级封装包括第一薄化裸片、多层再分布结构、第一模化合物以及第二模化合物。所述第一薄化裸片包括第一装置层，所述第一装置层由玻璃材料形成并且具有在所述第一装置层的底部表面处的许多第一裸片触点。所述多层再分布结构包括在所述多层再分布结构的底部表面上的许多封装触点，和将所述封装触点连接到所述第一裸片触点中的特定裸片触点的再分布互连件。所述再分布互连件与所述第一裸片触点之间的连接不含焊料。另外，所述第一模化合物驻留在所述多层再分布结构上方并且围绕所述第一薄化裸片，并且延伸超出所述第一薄化裸片的顶部表面以限定在所述第一模化合物内并且在所述第一薄化裸片上方的开口。所述第一薄化裸片的所述顶部表面在所述开口的底部处暴露。所述第二模化合物填充所述开口并且与所述第一薄化裸片的所述顶部表面接触。
在所述晶片级封装的一个实施方案中，所述玻璃材料是由以下各项组成的群中的至少一者：二氧化硅(SiO2)、氧化铝(Al2O3)、超氧化锂(LiO2)、氧化钡(BaO)、氧化钾(K2O)、氧化钠(Na2O)、氧化硼(B2O3)、氧化镁(MgO)、氧化锶(SrO)以及氧化钙(CaO)。
在所述晶片级封装的一个实施方案中，所述第一薄化裸片提供微机电系统(MEMS)部件。
根据另一实施方案，所述晶片级封装还包括第二完整裸片，所述第二完整裸片驻留在所述多层再分布结构上方。在本文中，所述第二完整裸片具有第二装置层和在所述第二装置层上方的完整硅衬底，并且所述第一模化合物包封所述第二完整裸片。
在所述晶片级封装的一个实施方案中，所述第一薄化裸片提供MEMS部件，并且所述第二完整裸片提供控制所述MEMS部件的互补金属氧化物半导体(CMOS)控制器。
在所述晶片级封装的一个实施方案中，所述第二装置层由介电层与金属层的组合形成。
在所述晶片级封装的一个实施方案中，所述第二模化合物具有大于1E6欧姆-厘米的电阻率。
在所述晶片级封装的一个实施方案中，所述第一模化合物与所述第二模化合物由相同材料形成。
在所述晶片级封装的一个实施方案中，所述第一模化合物与所述第二模化合物由不同材料形成。
在所述晶片级封装的一个实施方案中，在所述开口的所述底部处暴露的所述第一薄化裸片的所述顶部表面是所述第一装置层的顶部表面。
在所述晶片级封装的一个实施方案中，所述第二模化合物由热导率大于2W/m·K的热塑性或热固性材料形成。在本文中，所述第一装置层具有介于70μm与1000μm之间的厚度。
在所述晶片级封装的一个实施方案中，所述第二模化合物由有机环氧树脂形成。在本文中，所述第一装置层具有介于5μm与1000μm之间的厚度。
在所述晶片级封装的一个实施方案中，所述多层再分布结构不含玻璃。
根据示例性工艺，提供具有第一裸片和第一模化合物的模晶片。所述第一裸片包括第一装置层和在所述第一装置层上方的第一硅衬底。所述第一装置层由玻璃材料形成并且包括在所述第一装置层的底部表面处的许多第一裸片触点。所述第一裸片的顶部表面是所述第一硅衬底的顶部表面，并且所述第一裸片的底部表面是所述第一装置层的所述底部表面。所述第一模化合物包封所述第一裸片的侧面和顶部，使得所述第一装置层的所述底部表面暴露。接下来，在所述模晶片下面形成多层再分布结构。所述多层再分布结构包括在所述多层再分布结构的底部表面上的许多封装触点，和将所述封装触点连接到所述第一裸片触点中的特定裸片触点的再分布互连件。所述再分布互连件与所述第一裸片触点之间的连接不含焊料。然后使所述第一模化合物变薄，以暴露所述第一硅衬底的所述顶部表面。大体上移除所述第一裸片的所述第一硅衬底，以提供第一薄化裸片并且形成在所述第一模化合物内并且在所述第一薄化裸片上方的开口。所述第一薄化裸片的顶部表面在所述开口的底部处暴露。最后，涂覆第二模化合物以大体上填充所述开口并且直接接触所述第一薄化裸片的所述顶部表面。
所属领域的技术人员在结合随附图式阅读优选实施方案的以下详细描述之后会了解本公开的范围并且了解本公开的额外方面。
附图说明
并入本说明书中并且形成本说明书的一部分的随附图式图示了本公开的几个方面，并且与描述一起用于解释本公开的原理。
图1示出了根据本公开的一个实施方案的示例性晶片级封装。
图2至图13提供说明用于制造图1中示出的示例性晶片级封装的工艺的示例性步骤。
将理解，为说明清楚起见，图1至图13可以不按比例绘制。
具体实施方式
下文所陈述的实施方案表示使所属领域的技术人员能够实践所述实施方案的必要信息，并且说明实践所述实施方案的最佳模式。在阅读根据随附图式的以下描述之后，所属领域的技术人员将理解本公开的概念，并且将认识到本文中未特别说明的这些概念的应用。应当理解，这些概念和应用在本公开和随附权利要求的范围内。
将理解，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。举例来说，在不背离本公开的范围的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。如本文中所使用，术语“和/或”包括相关联的列出项目中的一个或多个中的任一者和全部组合。
将理解，当例如层、区域或衬底的元件被称为“在另一元件上”或延伸“到另一元件上”时，所述元件能够直接在另一元件上或直接延伸到另一元件上，或也可以存在介入元件。相比而言，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在介入元件。同样地，将理解，当例如层、区域或衬底的元件被称为“在另一元件上方”或“在另一元件上方”延伸时，所述元件能够直接在另一元件上方或直接在另一元件上方延伸，或也可以存在介入元件。相比而言，当元件被称为“直接在另一元件上方”或“直接在另一元件上方”延伸时，不存在介入元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，所述元件能够直接连接或耦合到另一元件，或可以存在介入元件。相比而言，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在介入元件。
在本文中可以使用例如“在……下方”或“在……之上”或“上部”或“下部”或“水平”或“垂直”的相对术语来描述如诸图所示的一个元件、层或区域与另一元件、层或区域的关系。将理解，这些术语和上文讨论的术语意图涵盖除了诸图中所描绘的定向以外的装置的不同定向。
本文中所使用的术语仅用于描述特定实施方案的目的，而不是意图作为对本公开的限制。如本文中所使用，单数形式“一”和“所述”意图也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”在于本文中使用时规定一定特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群的存在或添加。
除非另外规定，否则本文中所使用的所有术语(包括技术术语和科学术语)的意义与本公开所属的领域的普通技术人员通常所理解的意义相同。还将理解，本文中所使用的术语应被解译为具有与所述术语在本说明书和相关领域的背景中的意义一致的意义，而不是从理想化或过于正式的意义上解译，除非本文中明确地如此规定。
本公开涉及一种具有增强的电气性能和刚性性能的晶片级封装，和一种用于制造所述晶片级封装的封装工艺。图1示出了根据本公开的一个实施方案的示例性晶片级封装10。出于说明目的，示例性晶片级封装10包括薄化的玻璃为主裸片12、薄化的微机电系统(MEMS)裸片14、互补金属氧化物半导体(CMOS)控制器裸片16、多层再分布结构18、第一模化合物20以及第二模化合物22。在不同应用中，晶片级封装10可以包括更少或更多个薄化的玻璃为主/MEMS裸片。举例来说，在一些应用中，晶片级封装10可以仅包括薄化MEMS裸片和CMOS控制器裸片；而在一些应用中，晶片级封装10可以仅包括薄化的玻璃为为主裸片。
详细地，薄化的玻璃为主裸片12包括由玻璃材料形成的第一装置层24，玻璃材料例如二氧化硅(SiO2)、氧化铝(Al2O3)、超氧化锂(LiO2)、氧化钡(BaO)、氧化钾(K2O)、氧化钠(Na2O)、氧化硼(B2O3)、氧化镁(MgO)、氧化锶(SrO)以及氧化钙(CaO)。第一装置层24中所使用的玻璃材料可以不含碱。第一装置层24包括许多第一裸片触点26和耦合到第一裸片触点26的至少一个电子部件(未示出)。在本文中，第一裸片触点26在第一装置层24的底部表面处，而所述至少一个电子部件(未示出)不在第一装置层24的顶部表面暴露。由于第一装置层24是由通常具有低耐热性的玻璃材料形成，因此第一装置层24中的所述至少一个电子部件(未示出)是低发热部件，例如低功率滤波器、低功率电容器等。第一装置层24可以具有介于5μm与1000μm之间的厚度，所述厚度可以承受至少100psi成型压力，或介于70μm与1000μm之间的厚度，所述厚度可以承受至少750psi成型压力(更多细节将在随后的制造过程中描述)。从大小、成本和刚性方面来看，第一装置层24可以具有介于70μm与200μm之间的厚度。
薄化MEMS裸片14包括也由玻璃材料形成的第二装置层28，玻璃材料例如二氧化硅(SiO2)、氧化铝(Al2O3)、超氧化锂(LiO2)、氧化钡(BaO)、氧化钾(K2O)、氧化钠(Na2O)、氧化硼(B2O3)、氧化镁(MgO)、氧化锶(SrO)以及氧化钙(CaO)。第一装置层24中所使用的玻璃材料可以不含碱。第二装置层28包括许多第二裸片触点30和耦合到第二裸片触点30的MEMS部件(未示出)。在本文中，第二裸片触点30在第二装置层28的底部表面处，而所述MEMS部件不在第二装置层28的顶部表面暴露。所述MEMS部件通常是开关，并且具有低发热。第二装置层28可以具有介于5μm与1000μm之间的厚度，所述厚度可以承受至少100psi成型压力，或介于70μm与1000μm之间的厚度，所述厚度可以承受至少750psi成型压力(更多细节将在随后的制造过程中描述)。从大小、成本和刚性方面看，第二装置层28可以具有介于70μm与200μm之间的厚度。
请注意，薄化的玻璃为主裸片12和薄化MEMS裸片14均是薄化裸片，所述薄化裸片具有装置层并且在装置层上方基本没有硅衬底。在本文中，在装置层上方基本没有硅衬底是指在装置层上方的至多2μm硅衬底。在所需情况下，每个薄化裸片在装置层上方不包括任何硅衬底，使得每个薄化裸片的顶部表面是装置层的顶部表面。对于其他情况下，一个薄化裸片的顶部表面可以是薄硅衬底的顶部表面。
CMOS控制器裸片16包括第三装置层32和在第三装置层32上方的硅衬底34。第三装置层32可以包括控制薄化MEMS裸片14内的MEMS部件(未示出)的CMOS控制器(未示出)，和耦合到CMOS控制器并且在第三装置层32的底部表面处的许多第三裸片触点36。第三装置层32具有介于0.1μm与50μm之间的厚度，并且可以由介电层与金属层(例如氧化硅、氮化硅、铝、钛、铜或类似物)的组合形成。CMOS控制器裸片16是完整裸片，所述完整裸片包括厚度介于25μm与250μm之间或介于10μm与750μm之间的完整硅衬底34。
在本文中，多层再分布结构18包括在顶部的第一介电图案38、许多再分布互连件40、第二介电图案42以及许多封装触点44。在一个实施方案中，薄化的玻璃为主裸片12、薄化MEMS裸片14和CMOS控制器裸片16直接驻留在多层再分布结构18上方。因而，薄化的玻璃为主裸片12的第一装置层24、薄化MEMS裸片14的第二装置层28和CMOS控制器裸片16的第三装置层32与第一介电图案38接触。另外，第一装置层24的底部表面处的第一裸片触点26、第二装置层28的底部表面处的第二裸片触点30和第三装置层32的底部表面处的第三裸片触点36通过第一介电图案38暴露。
出于说明目的，再分布互连件40包括五个第一再分布互连件40(1)和一个第二再分布互连件40(2)。在不同应用中，再分布互连件40可以包括更少或更多的第一再分布互连件40(1)/第二再分布互连件40(2)。每个第一再分布互连件40(1)将一个封装触点44连接到第一、第二和第三裸片触点26、30和36中的对应裸片触点。第二再分布互连件40(2)被用于将一个第二裸片触点30连接到对应的第三裸片触点36，使得CMOS控制器裸片16内的CMOS控制器(未示出)电连接薄化MEMS裸片14内的MEMS部件(未示出)。在本文中，每个再分布互连件40经由第一介电图案38电耦合到第一、第二和第三裸片触点26、30和36中的至少一者，并且在第一介电图案38下面延伸。再分布互连件40与第一、第二和第三裸片触点26、30和36之间的连接不含焊料。
在第一介电图案38下面形成第二介电图案42。第二介电图案42部分地包封每个第一再分布互连件40(1)。因而，每个第一再分布互连件40(1)的一部分通过第二介电图案42暴露。此外，第二介电图案42完全包封第二再分布互连件40(2)。因而，第二再分布互连件40(2)没有部分通过第二介电图案42暴露。在不同应用中，可以存在经由第二介电图案42电耦合到再分布互连件40的额外再分布互连件(未示出)，和用于部分地包封所述额外再分布互连件中的每一个的在第二介电图案42下面形成的额外介电图案(未示出)。
在这个实施方案中，每个封装触点44在多层再分布结构18的底部表面上，并且经由第二介电图案42电耦合到对应第一再分布互连件40(1)。因此，第一再分布互连件40(1)将封装触点40连接到第一、第二和第三裸片触点26、30和36中的特定裸片触点。在本文中，封装触点44彼此分开并且在第二介电图案42下面延伸，使得形成围绕每个封装触点44的气隙46。气隙46可以在薄化的玻璃为主裸片12下面和/或在薄化MEMS裸片14下面延伸。
此外，多层再分布结构18可以不含玻璃纤维或不含玻璃。在本文中，玻璃纤维是指经过缠绕会变成较大分组的个别玻璃原丝。这些玻璃原丝接着可以被编织成织物。第一介电图案38和第二介电图案42可以由苯并环丁烯(BCB)或聚酰亚胺形成。再分布互连件40可以由铜或其他合适的金属形成。封装触点44可以由铜、金、镍以及钯中的至少一种形成。多层再分布结构18具有介于2μm与300μm之间的厚度。
第一模化合物20驻留在多层再分布结构18的顶部表面上方，围绕薄化的玻璃为主裸片12和薄化MEMS裸片14驻留，并且包封CMOS控制器裸片16。此外，第一模化合物20延伸超出薄化的玻璃为主裸片12的顶部表面以限定在第一模化合物20内并且在薄化的玻璃为为主裸片12上方的第一开口48，并且延伸超出薄化MEMS裸片14的顶部表面以限定在第一模化合物20内并且在薄化MEMS裸片14上方的第二开口50。在本文中，薄化的玻璃为主裸片12的顶部表面在第一开口48的底部处暴露，并且薄化MEMS裸片14的顶部表面在第二开口50的底部处暴露。
第二模化合物22大体上填充第一和第二开口48和50，并且与薄化的玻璃为主裸片12的顶部表面和薄化MEMS裸片14的顶部表面接触。第二模化合物22可以具有大于1E6欧姆-厘米的电阻率。第二模化合物22的高电阻率可以提高薄化MEMS裸片14的MEMS部件(未示出)在高频率下的品质因数(Q)。
第二模化合物22可以由热导率大于2W/m·K的热塑性或热固性材料形成，所述材料例如PPS(聚苯硫醚)、掺杂了氮化硼或氧化铝热添加剂的包覆成型环氧物或类似材料。第二模化合物22也可以由热导率小于2W/m·K的有机环氧树脂体系形成。第二模化合物22可以与第一模化合物20由相同或不同材料形成。然而，不同于第二模化合物22，第一模化合物20没有电阻率要求。在本文中，第二模化合物22的一部分可以驻留在在第一模化合物20的顶部表面上方。请注意，通过第一模化合物20将第二模化合物22与CMOS控制器裸片16分开。CMOS控制器裸片16的顶部表面与第一模化合物20接触。
图2至图13提供用于制造图1中示出的示例性晶片级封装10的示例性步骤。尽管所述示例性步骤是连续地说明，但是所述示例性步骤未必是依序的。一些步骤可以用不同于所呈现的次序的次序进行。此外，在本公开的范围内的工艺可以包括比图2至图13中图示的步骤少或多的步骤。
最初，在载体54的顶部表面上涂覆粘合层52，如图2所示。然后，将玻璃为主裸片12D、MEMS裸片14D和CMOS控制器裸片16附接到粘合层52，如图3所示。在不同应用中，更少或更多的裸片可以附接到粘合层52。举例来说，在一些应用中，仅一个玻璃为主裸片12D可以附接到粘合层52；而在一些应用中，仅MEMS裸片14D和CMOS控制器裸片16可以附接到粘合层52。
玻璃为主裸片12D包括第一装置层24和在第一装置层24上方的第一硅衬底56。因而，第一装置层24的底部表面是玻璃为主裸片12D的底部表面，并且第一硅衬底56的背面是玻璃为主裸片12D的顶部表面。第一硅衬底56具有介于5μm与750μm之间的厚度。玻璃为主裸片12D具有介于75μm与250μm之间或介于10μm与1750μm之间的厚度。
MEMS裸片14D包括第二装置层28和在第二装置层28上方的第二硅衬底58。因而，第二装置层28的底部表面是MEMS裸片14D的底部表面，并且第二硅衬底58的背面是MEMS裸片14D的顶部表面。第二硅衬底58具有介于5μm与750μm之间的厚度。MEMS裸片14D具有介于75μm与250μm之间或介于10μm与1750μm之间的厚度。在这个实施方案中，CMOS控制器裸片16可以比玻璃为主裸片12D和MEMS裸片14D短。在不同应用中，CMOS控制器裸片18可以与玻璃为主裸片12D和MEMS裸片14D高度相同，或CMOS控制器裸片18可以比玻璃为主裸片12D和MEMS裸片14D高。
接下来，在粘合层52上方涂覆第一模化合物20，以包封玻璃为主裸片12D、MEMS裸片14D和CMOS控制器裸片16，如图4所示。可以通过各种程序来涂覆第一模化合物20，所述程序例如片状成型、包覆成型、压缩成型、传递成型、坝填充包封或丝网印刷包封。在典型的压缩成型中，用于涂覆第一模化合物20的成型压力在100psi与1000psi之间。由于玻璃为主裸片12D、MEMS裸片14D和CMOS控制器裸片16相对较厚，并且玻璃为主裸片12D、MEMS裸片14D和CMOS控制器裸片16的底部表面是基本上平坦的，因此在这个成型步骤期间，玻璃为主裸片12D、MEMS裸片14D或CMOS控制器裸片16可以不发生垂直变形。
第一模化合物20可以是有机环氧树脂系统或类似材料，所述第一模化合物能够被用作保护玻璃为主裸片12D、MEMS裸片14D和CMOS控制器裸片16免受例如氢氧化钾(KOH)、氢氧化钠(NaOH)和乙酰胆碱(ACH)的蚀刻化学品侵害的蚀刻剂屏障。然后使用固化工艺(未示出)以使第一模化合物20硬化。视被用作第一模化合物20的材料而定，固化温度介于100℃与320℃之间。然后移除粘合层52和载体54，以暴露第一装置层24的底部表面、第二装置层28的底部表面和第三装置层32的底部表面，如图5所示。可以通过加热粘合层52来提供粘合层52和载体54的移除。
参考图6至图9，根据本公开的一个实施方案形成多层再分布结构18。首先在玻璃为主裸片12D、MEMS裸片14D和CMOS控制器裸片16下面形成第一介电图案38，如图6所示。因而，第一、第二和第三裸片触点26、30和36通过第一介电图案38暴露。
接下来，形成再分布互连件40，如图7所示。在本文中，再分布互连件40包括五个第一再分布互连件40(1)和一个第二再分布互连件40(2)。在不同应用中，再分布互连件40可以包括更少或更多的第一再分布互连件40(1)/第二再分布互连件40(2)。第一再分布互连件40(1)经由第一介电图案38电耦合到第一、第二和第三裸片触点26、30和36，并且在第一介电图案38下面延伸。第二再分布互连件40(2)被用于将一个第二裸片触点30连接到对应的第三裸片触点36，使得CMOS控制器裸片16内的CMOS控制器(未示出)电连接薄化MEMS裸片14内的MEMS部件(未示出)。第二再分布互连件40(2)也可以在第一介电图案38下面延伸。再分布互连件40与第一、第二和第三裸片触点26、30和36之间的连接不含焊料。
在第一介电图案38下面形成第二介电图案42，以部分地包封每个第一再分布互连件40(1)，如图8所示。因而，每个第一再分布互连件40(1)的一部分通过第二介电图案42暴露。此外，第二介电图案42完全包封第二再分布互连件40(2)。因而，第二再分布互连件40(2)没有部分通过第二介电图案42暴露。最后，形成封装触点44和气隙46，如图9所示。每个封装触点44经由第二介电图案42耦合到对应的第一再分布互连件40(1)的暴露部分。因此，第一再分布互连件40(1)将封装触点44连接到第一、第二和第三裸片触点26、30和36中的特定裸片触点。另外，封装触点44彼此分开并且在第二介电图案42下面延伸，使得同时形成围绕每个封装触点44的气隙46。
在多层再分布结构18形成之后，使第一模化合物20变薄，以暴露玻璃为主裸片12D的第一硅衬底56和MEMS裸片14D的第二硅衬底58，如图10所示。薄化程序可以用机械研磨工艺来进行。由于CMOS控制器裸片16具有低于MEMS裸片14D和玻璃为主裸片12D两者的高度，因此CMOS控制器裸片16的硅衬底34不暴露，并且仍被第一模化合物20包封。
接下来，大体上移除第一硅衬底56和第二硅衬底58以提供前体封装60，如图11所示。从玻璃为主裸片12D移除第一硅衬底56提供薄化的玻璃为主裸片12，并且形成在第一模化合物20内并且在薄化的玻璃为主裸片12上方的第一开口48。从MEMS裸片14D移除第二硅衬底58提供薄化MEMS裸片14，并且形成在第一模化合物20内并且在薄化MEMS裸片14上方的第二开口50。在本文中，大体上移除硅衬底是指移除整个硅衬底的至少95％并且留下至多2μm硅衬底。在所需情况下，完全移除第一和第二硅衬底56和58，使得薄化的玻璃为主裸片12的第一装置层24在第一开口48的底部暴露，并且薄化MEMS裸片14的第二装置层28在第二开口50的底部暴露。
可以通过利用湿/干蚀刻剂化学品的蚀刻工艺来提供大体上移除第一和第二硅衬底56和58，所述蚀刻剂化学品可以是TMAH、KOH、ACH、NaOH或类似物。第一装置层24和第二装置层28均由玻璃材料形成，所述玻璃材料防这些湿/干蚀刻化学品，使得第一装置层24内的电子部件(未示出)和第二装置层28内的MEMS部件(未示出)不会被这些湿/干蚀刻化学品损坏。第一模化合物20包封CMOS控制器裸片16并且保护CMOS控制器裸片16免受湿/干蚀刻剂化学品损害。在一些应用中，保护层(未示出)可以放置在多层再分布结构18的底部表面处，以保护封装触点44免受蚀刻剂化学品损害。在蚀刻工艺之前涂覆所述保护层，并且在蚀刻工艺之后移除所述保护层。此外，如果CMOS控制器裸片16的硅衬底34未被第一模化合物20包封(在一些应用中，如果CMOS控制器裸片16与玻璃为主裸片12和MEMS裸片14高度相同，或比玻璃为主裸片12和MEMS裸片14高，则CMOS控制器裸片16的硅衬底34会在薄化过程期间暴露)，则可以在硅衬底34上方放置额外保护层(未示出)，以保护CMOS控制器裸片16免受湿/干蚀刻剂化学品损害。在蚀刻工艺之前涂覆所述额外保护层，并且在蚀刻工艺之后移除所述额外保护层。
然后涂覆第二模化合物22以大体上填充第一和第二开口48和50，如图12所示。在本文中，大体上填充开口是指填充整个开口的至少75％。第二模化合物22直接驻留在薄化的玻璃为主裸片12的顶部表面和薄化MEMS裸片14的顶部表面上方。如果没有第一硅衬底56留在第一开口48中并且没有第二硅衬底58留在第二开口50中，则第二模化合物22直接驻留在第一装置层24和第二装置层28上方。另外，第二模化合物22还可以驻留在第一模化合物20上方。在一些应用中，在涂覆第二模化合物22以大体上填充第一和第二开口48和50之前，可以将前体封装60附接到刚性载体(未示出)。所述刚性载体(未示出)可以帮助辅助对前体封装60的机械支撑，并且帮助防止薄化的玻璃为主裸片12和薄化MEMS裸片14的进一步变形。
可以通过各种程序来涂覆第二模化合物22，所述程序例如片状成型、包覆成型、压缩成型、传递成型、坝填充包封以及丝网印刷包封。在第二模化合物22的成型过程期间，液化和成型压力在整个前体封装60上可能不均匀。薄化的玻璃为主裸片12与直接在薄化的玻璃为主裸片12下面的多层再分布结构18的第一部分的第一组合，和薄化MEMS裸片14与直接在薄化MEMS裸片14下面的多层再分布结构18的第二部分的第二组合可以比前体封装60的其他部分经历更大的成型压力。
在一个实施方案中，第二模化合物22由热导率大于2W/m·K的热塑性或热固性材料形成。用于涂覆第二模化合物20的典型成型压力(压缩成型)在250psi与1000psi之间。在本文中，薄化的玻璃为主裸片12的第一装置层24可以具有介于70μm与1000μm之间的厚度，以承受至少750psi成型压力。因而，即使气隙46的第一部分位于薄化的玻璃为主裸片12正下方，并且在气隙46的第一部分内不存在额外的机械支撑，薄化的玻璃为主裸片12的垂直变形也可以不发生或可以在可接受的水平内。类似地，薄化MEMS裸片14的第二装置层28具有介于70μm与1000μm之间的厚度，以承受至少750psi成型压力。因而，即使气隙46的第二部分位于薄化MEMS裸片14正下方，并且在气隙46的第二部分内不存在额外的机械支撑，薄化MEMS裸片14的垂直变形也可以不发生或可以在可接受的水平内。
由于薄化的玻璃为主裸片12和薄化MEMS裸片14均是低发热裸片，因此不需要直接驻留在薄化的玻璃为主裸片12和薄化MEMS裸片14上方的第二模化合物22具有高热导率。在另一实施方案中，第二模化合物22可以由热导率小于2W/m·K的有机环氧树脂体系形成。用于涂覆第二模化合物20的典型成型压力(包覆成型)在100psi与1000psi之间。在本文中，薄化的玻璃为主裸片12的第一装置层24可以具有介于5μm与1000μm之间的厚度，所述厚度承受至少100psi成型压力。因而，即使气隙46的第一部分位于薄化的玻璃为主裸片12正下方，并且在气隙46的第一部分内不存在额外的机械支撑，薄化的玻璃为主裸片12的垂直变形也可以不发生或可以在可接受的水平内。类似地，薄化MEMS裸片14的第二装置层28可以具有介于5μm与1000μm之间的厚度，所述厚度承受至少100psi成型压力。因而，即使气隙46的第二部分位于薄化MEMS裸片14正下方，并且在气隙46的第二部分内不存在额外的机械支撑，薄化MEMS裸片14的垂直变形也可以不发生或可以在可接受的水平内。
请注意，CMOS控制器裸片16的硅衬底34保留在前体封装60中并且被第一模化合物20包封。因而，不需要CMOS控制器裸片16的第三装置层36由玻璃材料形成或具有相对较厚的厚度以避免垂直变形。第三装置层36可以由介电层与金属层(例如氧化硅、氮化硅、铝、钛、铜或类似物)的组合形成，并且具有介于0.1μm与50μm之间的厚度。
接着进行固化工艺(未示出)以使第二模化合物22硬化。视被用作第二模化合物22的材料而定，固化温度介于100℃与320℃之间。最后，对第二模化合物22的顶部表面进行平面化以形成晶片级封装10，如图13所示。如果第二模化合物22不覆盖第一模化合物20的顶部表面，则将第二模化合物22和/或第一模化合物20的顶部表面平面化成共平面的(未示出)。可以将机械研磨工艺用于平面化。可以对晶片级封装10进行标记、切割，然后将晶片级封装单粒化成各个部件(未示出)。
所属领域的技术人员将认识到对本公开的优选实施方案的改进和修改。所有这些改进和修改被视为在本文中公开的概念和随后的权利要求的范围内。
权利要求书(按照条约第19条的修改)
1.一种设备，所述设备包括：
·包括第一装置层的第一薄化裸片，所述第一装置层由玻璃材料形成，并且包括在所述第一装置层的底部表面处的多个第一裸片触点；
·多层再分布结构，所述多层再分布结构包括在所述多层再分布结构的底部表面上的多个封装触点，和将所述多个封装触点连接到所述多个第一裸片触点中的特定第一裸片触点的再分布互连件，其中所述再分布互连件与所述多个第一裸片触点之间的连接不含焊料；
·第一模化合物，所述第一模化合物驻留在所述多层再分布结构上方并且围绕所述第一薄化裸片，并且延伸超出所述第一薄化裸片的顶部表面以限定在所述第一模化合物内并且在所述第一薄化裸片上方的开口，其中所述第一薄化裸片的所述顶部表面在所述开口的底部处暴露；以及
·第二模化合物，所述第二模化合物填充所述开口并且与所述第一薄化裸片的所述顶部表面接触。
2.如权利要求1所述的设备，其中所述玻璃材料是由以下各项组成的群中的至少一者：二氧化硅(SiO2)、氧化铝(Al2O3)、超氧化锂(LiO2)、氧化钡(BaO)、氧化钾(K2O)、氧化钠(Na2O)、氧化硼(B2O3)、氧化镁(MgO)、氧化锶(SrO)以及氧化钙(CaO)。
3.如权利要求1所述的设备，其中所述第一装置层具有介于5μm与1000μm之间的厚度。
4.如权利要求1所述的设备，其中所述第一装置层具有介于70μm与200μm之间的厚度。
5.如权利要求1所述的设备，其中所述第一薄化裸片提供微机电系统(MEMS)部件。
6.如权利要求1所述的设备，所述设备还包括第二完整裸片，所述第二完整裸片驻留在所述多层再分布结构上方，其中：
·所述第二完整裸片具有第二装置层和在所述第二装置层上方的完整硅衬底；并且
·所述第一模化合物包封所述第二完整裸片。
7.如权利要求5所述的设备，其中所述第一薄化裸片提供MEMS部件，并且所述第二完整裸片提供控制所述MEMS部件的互补金属氧化物半导体(CMOS)控制器。
8.如权利要求5所述的设备，其中所述第二装置层由介电层与金属层的组合形成。
9.如权利要求1所述的设备，其中所述第二模化合物具有大于1E6欧姆-厘米的电阻率。
10.如权利要求1所述的设备，其中所述第一模化合物与所述第二模化合物由相同材料形成。
11.如权利要求1所述的设备，其中所述第一模化合物与所述第二模化合物由不同材料形成。
12.如权利要求1所述的设备，其中在所述开口的所述底部处暴露的所述第一薄化裸片的所述顶部表面是所述第一装置层的顶部表面。
13.如权利要求1所述的设备，其中所述第二模化合物由热导率大于2W/m·K的热塑性或热固性材料形成。
14.如权利要求13所述的设备，其中所述第一装置层具有介于70μm与1000μm之间的厚度。
15.如权利要求1所述的设备，其中所述第二模化合物由有机环氧树脂形成。
16.如权利要求15所述的设备，其中所述第一装置层具有介于5μm与1000μm之间的厚度。
17.如权利要求1所述的设备，其中所述多层再分布结构不含玻璃。
18.一种方法，所述方法包括：
·提供具有第一裸片和第一模化合物的模晶片，其中：
·所述第一裸片包括第一装置层和在所述第一装置层上方的第一硅衬底，其中所述第一装置层由玻璃材料形成，并且包括在所述第一装置层的底部表面处的多个第一裸片触点；
·所述第一裸片的顶部表面是所述第一硅衬底的顶部表面，并且所述第一裸片的底部表面是所述第一装置层的所述底部表面；并且
·所述第一模化合物包封所述第一裸片的侧面和所述顶部表面，其中所述第一装置层的所述底部表面暴露；
·在所述模晶片下面形成多层再分布结构，其中：
·所述多层再分布结构包括在所述多层再分布结构的底部表面上的多个封装触点，和将所述多个封装触点连接到所述多个第一裸片触点中的特定第一裸片触点的再分布互连件；并且
·所述再分布互连件与所述多个第一裸片触点之间的连接不含焊料；
·使所述第一模化合物变薄，以暴露所述第一硅衬底的所述顶部表面；
·完全移除所述第一裸片的所述第一硅衬底，以提供第一薄化裸片并且形成在所述第一模化合物内并且在所述第一薄化裸片上方的开口，其中所述装置层的顶部表面在所述开口的底部处暴露；以及
·涂覆第二模化合物，以大体上填充所述开口并且直接接触所述第一薄化裸片的所述顶部表面。
19.如权利要求18所述的方法，其中所述第一裸片提供MEMS部件。
20.如权利要求18所述的方法，其中：
·所述第二模化合物由热导率大于2W/m·K的热塑性或热固性材料形成；
·在250psi与1000psi之间涂覆所述第二模化合物；并且
·所述第一装置层具有介于70μm与1000μm之间的厚度。
21.如权利要求18所述的方法，其中：
·所述第二模化合物由有机环氧树脂形成；
·在100psi与1000psi之间涂覆所述第二模化合物；并且所述第一装置层具有介于5μm与1000μm之间的厚度。

Claims (21)

1.一种设备，所述设备包括：
·包括第一装置层的第一薄化裸片，所述第一装置层由玻璃材料形成，并且包括在所述第一装置层的底部表面处的多个第一裸片触点；
·多层再分布结构，所述多层再分布结构包括在所述多层再分布结构的底部表面上的多个封装触点，和将所述多个封装触点连接到所述多个第一裸片触点中的特定第一裸片触点的再分布互连件，其中所述再分布互连件与所述多个第一裸片触点之间的连接不含焊料；
·第一模化合物，所述第一模化合物驻留在所述多层再分布结构上方并且围绕所述第一薄化裸片，并且延伸超出所述第一薄化裸片的顶部表面以限定在所述第一模化合物内并且在所述第一薄化裸片上方的开口，其中所述第一薄化裸片的所述顶部表面在所述开口的底部处暴露；以及
·第二模化合物，所述第二模化合物填充所述开口并且与所述第一薄化裸片的所述顶部表面接触。
2.如权利要求1所述的设备，其中所述玻璃材料是由以下各项组成的群中的至少一者：二氧化硅(SiO2)、氧化铝(Al2O3)、超氧化锂(LiO2)、氧化钡(BaO)、氧化钾(K2O)、氧化钠(Na2O)、氧化硼(B2O3)、氧化镁(MgO)、氧化锶(SrO)以及氧化钙(CaO)。
3.如权利要求1所述的设备，其中所述第一装置层具有介于5μm与1000μm之间的厚度。
4.如权利要求1所述的设备，其中所述第一装置层具有介于70μm与200μm之间的厚度。
5.如权利要求1所述的设备，其中所述第一薄化裸片提供微机电系统(MEMS)部件。
6.如权利要求1所述的设备，所述设备还包括第二完整裸片，所述第二完整裸片驻留在所述多层再分布结构上方，其中：
·所述第二完整裸片具有第二装置层和在所述第二装置层上方的完整硅衬底；并且
·所述第一模化合物包封所述第二完整裸片。
7.如权利要求5所述的设备，其中所述第一薄化裸片提供MEMS部件，并且所述第二完整裸片提供控制所述MEMS部件的互补金属氧化物半导体(CMOS)控制器。
8.如权利要求5所述的设备，其中所述第二装置层由介电层与金属层的组合形成。
9.如权利要求1所述的设备，其中所述第二模化合物具有大于1E6欧姆-厘米的电阻率。
10.如权利要求1所述的设备，其中所述第一模化合物与所述第二模化合物由相同材料形成。
11.如权利要求1所述的设备，其中所述第一模化合物与所述第二模化合物由不同材料形成。
12.如权利要求1所述的设备，其中在所述开口的所述底部处暴露的所述第一薄化裸片的所述顶部表面是所述第一装置层的顶部表面。
13.如权利要求1所述的设备，其中所述第二模化合物由热导率大于2W/m·K的热塑性或热固性材料形成。
14.如权利要求13所述的设备，其中所述第一装置层具有介于70μm与1000μm之间的厚度。
15.如权利要求1所述的设备，其中所述第二模化合物由有机环氧树脂形成。
16.如权利要求15所述的设备，其中所述第一装置层具有介于5μm与1000μm之间的厚度。
17.如权利要求1所述的设备，其中所述多层再分布结构不含玻璃。
18.一种方法，所述方法包括：
·提供具有第一裸片和第一模化合物的模晶片，其中：
·所述第一裸片包括第一装置层和在所述第一装置层上方的第一硅衬底，其中所述第一装置层由玻璃材料形成，并且包括在所述第一装置层的底部表面处的多个第一裸片触点；
·所述第一裸片的顶部表面是所述第一硅衬底的顶部表面，并且所述第一裸片的底部表面是所述第一装置层的所述底部表面；并且
·所述第一模化合物包封所述第一裸片的侧面和所述顶部表面，其中所述第一装置层的所述底部表面暴露；
·在所述模晶片下面形成多层再分布结构，其中：
·所述多层再分布结构包括在所述多层再分布结构的底部表面上的多个封装触点，和将所述多个封装触点连接到所述多个第一裸片触点中的特定第一裸片触点的再分布互连件；并且
·所述再分布互连件与所述多个第一裸片触点之间的连接不含焊料；
·使所述第一模化合物变薄，以暴露所述第一硅衬底的所述顶部表面；
·大体上移除所述第一裸片的所述第一硅衬底，以提供第一薄化裸片并且形成在所述第一模化合物内并且在所述第一薄化裸片上方的开口，其中所述第一薄化裸片具有在所述开口的底部处暴露的顶部表面；以及
·涂覆第二模化合物，以大体上填充所述开口并且直接接触所述第一薄化裸片的所述顶部表面。
19.如权利要求18所述的方法，其中所述第一裸片提供MEMS部件。
20.如权利要求18所述的方法，其中：
·所述第二模化合物由热导率大于2W/m·K的热塑性或热固性材料形成；
·在250psi与1000psi之间涂覆所述第二模化合物；并且
·所述第一装置层具有介于70μm与1000μm之间的厚度。
21.如权利要求18所述的方法，其中：
·所述第二模化合物由有机环氧树脂形成；
·在100psi与1000psi之间涂覆所述第二模化合物；并且
·所述第一装置层具有介于5μm与1000μm之间的厚度。
CN201780058052.6A 2016-08-12 2017-08-14 具有增强性能的晶片级封装 Pending CN109716511A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662374447P 2016-08-12 2016-08-12
US62/374,447 2016-08-12
PCT/US2017/046779 WO2018031999A1 (en) 2016-08-12 2017-08-14 Wafer-level package with enhanced performance

Publications (1)

Publication Number Publication Date
CN109716511A true CN109716511A (zh) 2019-05-03

Family

ID=59684110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780058052.6A Pending CN109716511A (zh) 2016-08-12 2017-08-14 具有增强性能的晶片级封装

Country Status (6)

Country Link
US (1) US10486965B2 (zh)
EP (1) EP3497718A1 (zh)
JP (1) JP7022112B2 (zh)
CN (1) CN109716511A (zh)
SG (1) SG11201901196RA (zh)
WO (1) WO2018031999A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10486965B2 (en) * 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN110233139B (zh) * 2019-06-18 2021-12-03 青岛歌尔微电子研究院有限公司 一种电路单元封装方法
US11948855B1 (en) * 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109122A1 (en) * 2008-11-05 2010-05-06 Stmicroelectronics Inc. Method to reduce metal fuse thickness without extra mask
US20130049205A1 (en) * 2011-08-25 2013-02-28 Intel Mobile Communications GmbH Semiconductor Device and Method of Manufacturing a Semiconductor Device Including Grinding Steps
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
CN103730429A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构
US20160093580A1 (en) * 2011-12-30 2016-03-31 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US20160100489A1 (en) * 2014-10-01 2016-04-07 Rf Micro Devices, Inc. Method for manufacturing an integrated circuit package

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505733Y1 (zh) 1970-02-23 1975-02-18
JPS6013257B2 (ja) 1976-02-20 1985-04-05 松下電器産業株式会社 二次電子増倍体およびその製造方法
US4366202A (en) 1981-06-19 1982-12-28 Kimberly-Clark Corporation Ceramic/organic web
US5061663A (en) 1986-09-04 1991-10-29 E. I. Du Pont De Nemours And Company AlN and AlN-containing composites
US5069626A (en) 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JP2821830B2 (ja) 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
EP0603850B1 (en) 1992-12-24 2004-06-09 Canon Kabushiki Kaisha Plastic additive, plastic composition containing the additive and plastic molding containing the additive
US5459368A (en) 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
DE4329696C2 (de) 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
CN1099158C (zh) 1994-05-02 2003-01-15 埃普科斯股份有限公司 电子部件的封闭装置
US6124179A (en) 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JP3301262B2 (ja) 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
US5729075A (en) 1995-06-12 1998-03-17 National Semiconductor Corporation Tuneable microelectromechanical system resonator
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
EP0794616B1 (en) 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
US5709960A (en) 1996-06-21 1998-01-20 Motorola, Inc. Mold compound
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JP3565547B2 (ja) 1998-07-31 2004-09-15 シャープ株式会社 カラー液晶表示装置およびその製造方法
US6236061B1 (en) 1999-01-08 2001-05-22 Lakshaman Mahinda Walpita Semiconductor crystallization on composite polymer substrates
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP4528397B2 (ja) 1999-12-17 2010-08-18 ポリマテック株式会社 接着方法および電子部品
US6426559B1 (en) 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6943429B1 (en) 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6596570B2 (en) 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
DE10206919A1 (de) 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
KR100476901B1 (ko) 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US7710771B2 (en) 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
AU2003297542A1 (en) 2002-12-31 2004-07-29 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
KR100486627B1 (ko) 2003-02-21 2005-05-03 엘지전자 주식회사 반도체 패키지
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
US6864156B1 (en) 2003-04-04 2005-03-08 Xilinx, Inc. Semiconductor wafer with well contacts on back side
US7596849B1 (en) 2003-06-11 2009-10-06 Triquint Semiconductor, Inc. Method of assembling a wafer-level package filter
US7109635B1 (en) 2003-06-11 2006-09-19 Sawtek, Inc. Wafer level packaging of materials with different coefficients of thermal expansion
JPWO2005010987A1 (ja) 2003-07-24 2006-09-14 松下電器産業株式会社 球状半導体素子埋設配線板
JP2005064188A (ja) 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
CN1906246A (zh) 2003-12-25 2007-01-31 Jsr株式会社 热塑性弹性体组合物及其制造方法以及成型品
US7489032B2 (en) 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US20050212419A1 (en) 2004-03-23 2005-09-29 Eastman Kodak Company Encapsulating oled devices
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP3801601B2 (ja) 2004-06-15 2006-07-26 シャープ株式会社 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7591958B2 (en) * 2004-09-14 2009-09-22 Stmicroelectronics Sa Thin glass chip for an electronic component and manufacturing method
US20060099733A1 (en) 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
TWI259538B (en) 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
US7519257B2 (en) 2004-11-24 2009-04-14 Cornell Research Foundation, Inc. Waveguide structure for guiding light in low-index material
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7619347B1 (en) 2005-05-24 2009-11-17 Rf Micro Devices, Inc. Layer acoustic wave device and method of making the same
EP1892831B1 (en) 2005-06-16 2012-08-29 Murata Manufacturing Co., Ltd. Piezoelectric device and manufacturing method thereof
JP4644577B2 (ja) 2005-09-30 2011-03-02 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US8465175B2 (en) 2005-11-29 2013-06-18 GE Lighting Solutions, LLC LED lighting assemblies with thermal overmolding
US20090298219A1 (en) 2005-12-26 2009-12-03 Sharp Kabushiki Kaisha Method for Manufacturing Solid-State Image Pickup Device Module
US20070194342A1 (en) 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
JP4476939B2 (ja) 2006-01-12 2010-06-09 株式会社東芝 半導体装置
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7863727B2 (en) * 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
JP4591378B2 (ja) 2006-02-21 2010-12-01 株式会社デンソー 半導体装置の製造方法
US20070243662A1 (en) 2006-03-17 2007-10-18 Johnson Donald W Packaging of MEMS devices
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US7749882B2 (en) * 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
KR20080017965A (ko) 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US7960218B2 (en) 2006-09-08 2011-06-14 Wisconsin Alumni Research Foundation Method for fabricating high-speed thin-film transistors
US7888742B2 (en) 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
JP2008235490A (ja) 2007-03-19 2008-10-02 Sumitomo Bakelite Co Ltd 中空構造体の製造方法および中空構造体
US8183151B2 (en) 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP2008279567A (ja) 2007-05-11 2008-11-20 Denso Corp 半導体装置の製造方法
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
KR20090004147A (ko) 2007-07-06 2009-01-12 삼성전자주식회사 반도체 소자 및 그 형성 방법
US20090014856A1 (en) 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
JP5013467B2 (ja) 2007-07-18 2012-08-29 株式会社デンソー 半導体装置の製造方法
US9391588B2 (en) 2007-08-31 2016-07-12 Rf Micro Devices, Inc. MEMS vibrating structure using an orientation dependent single-crystal piezoelectric thin film layer
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US7790543B2 (en) 2008-01-11 2010-09-07 International Business Machines Corporation Device structures for a metal-oxide-semiconductor field effect transistor and methods of fabricating such device structures
JP4840373B2 (ja) 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
US20110102002A1 (en) 2008-04-09 2011-05-05 Riehl Bill L Electrode and sensor having carbon nanostructures
US20100012354A1 (en) 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US8236609B2 (en) * 2008-08-01 2012-08-07 Freescale Semiconductor, Inc. Packaging an integrated circuit die with backside metallization
US7843072B1 (en) 2008-08-12 2010-11-30 Amkor Technology, Inc. Semiconductor package having through holes
JP4638530B2 (ja) 2008-08-19 2011-02-23 日本電波工業株式会社 圧電部品及びその製造方法
US20100081237A1 (en) 2008-09-30 2010-04-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated Circuit Assemblies and Methods for Encapsulating a Semiconductor Device
JP5468242B2 (ja) 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
US7927904B2 (en) 2009-01-05 2011-04-19 Dalsa Semiconductor Inc. Method of making BIOMEMS devices
JP5556072B2 (ja) 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
JP4984179B2 (ja) 2009-02-06 2012-07-25 ソニー株式会社 半導体装置
US8508056B2 (en) 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
JP5175803B2 (ja) 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
US8432016B1 (en) 2009-07-29 2013-04-30 Rf Micro Devices, Inc. Stacked body-contacted field effect transistor
WO2011014409A1 (en) 2009-07-30 2011-02-03 Megica Corporation System-in packages
WO2011022397A1 (en) 2009-08-17 2011-02-24 First Solar, Inc. Barrier layer
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8362599B2 (en) 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
EP2502066B1 (en) 2009-11-18 2017-09-27 Sensirion AG Sensor mounted in flip-chip technology on a substrate and its manufacture
US8030145B2 (en) 2010-01-08 2011-10-04 International Business Machines Corporation Back-gated fully depleted SOI transistor
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
JP5584011B2 (ja) * 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
JP2011248072A (ja) 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
KR101698932B1 (ko) 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US8551798B2 (en) 2010-09-21 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Microstructure with an enhanced anchor
US20120094418A1 (en) 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
CN102456737B (zh) 2010-10-27 2016-03-30 中国科学院微电子研究所 半导体结构及其制造方法
KR20120053332A (ko) 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8492210B2 (en) 2010-12-17 2013-07-23 Institute of Microelectronics, Chinese Academy of Sciences Transistor, semiconductor device comprising the transistor and method for manufacturing the same
US8716800B2 (en) 2010-12-31 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
US8420447B2 (en) 2011-03-23 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with flipchip leadframe and method of manufacture thereof
US8399957B2 (en) 2011-04-08 2013-03-19 International Business Machines Corporation Dual-depth self-aligned isolation structure for a back gate electrode
US8507989B2 (en) 2011-05-16 2013-08-13 International Business Machine Corporation Extremely thin semiconductor-on-insulator (ETSOI) FET with a back gate and reduced parasitic capacitance
US8415743B2 (en) 2011-05-24 2013-04-09 International Business Machines Corporation ETSOI CMOS with back gates
US9633854B2 (en) 2011-06-23 2017-04-25 Institute of Microelectronics, Chinese Academy of Sciences MOSFET and method for manufacturing the same
US8772853B2 (en) 2011-07-12 2014-07-08 The Regents Of The University Of California All graphene flash memory device
US9390364B2 (en) 2011-08-08 2016-07-12 Féinics Amatech Teoranta Transponder chip module with coupling frame on a common substrate for secure and non-secure smartcards and tags
CN102983116B (zh) 2011-09-07 2015-09-30 中国科学院微电子研究所 半导体衬底、具有该半导体衬底的集成电路及其制造方法
US8963321B2 (en) 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
CN103000671B (zh) 2011-09-16 2015-07-15 中国科学院微电子研究所 Mosfet及其制造方法
US9368429B2 (en) 2011-10-25 2016-06-14 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
US9190391B2 (en) * 2011-10-26 2015-11-17 Maxim Integrated Products, Inc. Three-dimensional chip-to-wafer integration
US8664044B2 (en) 2011-11-02 2014-03-04 Stmicroelectronics Pte Ltd. Method of fabricating land grid array semiconductor package
US8643148B2 (en) 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
KR20130064289A (ko) 2011-12-08 2013-06-18 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
KR101918608B1 (ko) * 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
US8835978B2 (en) 2012-05-14 2014-09-16 Infineon Technologies Ag Lateral transistor on polymer
KR101970291B1 (ko) 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
JP6024400B2 (ja) 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US8796072B2 (en) 2012-11-15 2014-08-05 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
KR102031731B1 (ko) 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US8927405B2 (en) 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
US8786105B1 (en) 2013-01-11 2014-07-22 Intel Mobile Communications GmbH Semiconductor device with chip having low-k-layers
US9733428B2 (en) 2013-02-04 2017-08-15 American Semiconductor, Inc. Flexible 3-D photonic device
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9214337B2 (en) 2013-03-06 2015-12-15 Rf Micro Devices, Inc. Patterned silicon-on-plastic (SOP) technology and methods of manufacturing the same
US20140252566A1 (en) 2013-03-06 2014-09-11 Rf Micro Devices, Inc. Silicon-on-dual plastic (sodp) technology and methods of manufacturing the same
US20140306324A1 (en) 2013-03-06 2014-10-16 Rf Micro Devices, Inc. Semiconductor device with a polymer substrate and methods of manufacturing the same
US8941248B2 (en) 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9070660B2 (en) 2013-03-15 2015-06-30 Intel Corporation Polymer thermal interface material having enhanced thermal conductivity
EP2976380B1 (en) 2013-03-22 2018-10-10 Henkel IP & Holding GmbH Diene/dienophile couples and thermosetting resin compositions having reworkability
US9349700B2 (en) 2013-04-24 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming stress-reduced conductive joint structures
EP2991111A4 (en) 2013-04-26 2017-04-05 Olympus Corporation Image pickup apparatus
US9275916B2 (en) 2013-05-03 2016-03-01 Infineon Technologies Ag Removable indicator structure in electronic chips of a common substrate for process adjustment
US9281198B2 (en) 2013-05-23 2016-03-08 GlobalFoundries, Inc. Method of fabricating a semiconductor device including embedded crystalline back-gate bias planes
US9059123B2 (en) 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
WO2015057209A1 (en) 2013-10-15 2015-04-23 Intel Corporation Magnetic shielded integrated circuit package
US9576930B2 (en) 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9368455B2 (en) 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US20150311132A1 (en) 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10141201B2 (en) 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US9397118B2 (en) 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
KR101647559B1 (ko) 2014-11-07 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
JP6233285B2 (ja) 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
US9548273B2 (en) 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) * 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9875971B2 (en) 2015-03-26 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of MRAM package
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US9969614B2 (en) 2015-05-29 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS packages and methods of manufacture thereof
US9815685B2 (en) 2015-06-15 2017-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor sensing structure and manufacturing method thereof
US9461001B1 (en) 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9850126B2 (en) * 2015-12-31 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) * 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) * 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US9859254B1 (en) 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10486965B2 (en) * 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) * 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) * 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US9786586B1 (en) 2016-08-21 2017-10-10 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109122A1 (en) * 2008-11-05 2010-05-06 Stmicroelectronics Inc. Method to reduce metal fuse thickness without extra mask
US20130049205A1 (en) * 2011-08-25 2013-02-28 Intel Mobile Communications GmbH Semiconductor Device and Method of Manufacturing a Semiconductor Device Including Grinding Steps
US20150262844A1 (en) * 2011-08-25 2015-09-17 Intel Mobile Communications GmbH Semiconductor device and method of manufacturing a semiconductor device including grinding sets
CN103000537A (zh) * 2011-09-15 2013-03-27 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
US20160093580A1 (en) * 2011-12-30 2016-03-31 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN103730429A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构
US20160100489A1 (en) * 2014-10-01 2016-04-07 Rf Micro Devices, Inc. Method for manufacturing an integrated circuit package

Also Published As

Publication number Publication date
JP2019525487A (ja) 2019-09-05
US10486965B2 (en) 2019-11-26
US20180044177A1 (en) 2018-02-15
SG11201901196RA (en) 2019-03-28
WO2018031999A1 (en) 2018-02-15
EP3497718A1 (en) 2019-06-19
JP7022112B2 (ja) 2022-02-17

Similar Documents

Publication Publication Date Title
CN109716511A (zh) 具有增强性能的晶片级封装
CN109844938A (zh) 具有增强性能的晶片级封装
US10882740B2 (en) Wafer-level package with enhanced performance and manufacturing method thereof
US10486963B2 (en) Wafer-level package with enhanced performance
US10090262B2 (en) Microelectronics package with inductive element and magnetically enhanced mold compound component
CN113169081B (zh) 具有增强性能的晶片级扇出封装
CN113169079B (zh) 具有增强性能的晶片级扇出封装
US5879964A (en) Method for fabricating chip size packages using lamination process
CN109801893A (zh) 半导体装置
JP6761472B2 (ja) 強化された特性を有するフリップチップモジュール
TWI750542B (zh) 感測器及其封裝組件
TWI594349B (zh) 半導體封裝載板及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina

Applicant after: QORVO US, Inc.

Address before: North Carolina

Applicant before: QORVO US, Inc.