JP4984179B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4984179B2
JP4984179B2 JP2009026674A JP2009026674A JP4984179B2 JP 4984179 B2 JP4984179 B2 JP 4984179B2 JP 2009026674 A JP2009026674 A JP 2009026674A JP 2009026674 A JP2009026674 A JP 2009026674A JP 4984179 B2 JP4984179 B2 JP 4984179B2
Authority
JP
Japan
Prior art keywords
layer
region
type mos
semiconductor
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009026674A
Other languages
English (en)
Other versions
JP2010182974A (ja
Inventor
善明 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009026674A priority Critical patent/JP4984179B2/ja
Priority to US12/657,948 priority patent/US8227864B2/en
Priority to CN2010101078999A priority patent/CN101800228B/zh
Publication of JP2010182974A publication Critical patent/JP2010182974A/ja
Application granted granted Critical
Publication of JP4984179B2 publication Critical patent/JP4984179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、絶縁層上に導電型の互いに異なる２種類のトランジスタが設けられた半導体装置に関する。
ゲート長の短縮化に伴い、ＭＯＳ（metal oxide semiconductor：金属酸化膜半導体）トランジスタの高速化が進んでいる。しかし、それに伴って、消費電力が増大し、集積回路の総合的な性能が従来よりも悪くなってしまう現象が顕著になっている。この現象は短チャネル効果と呼ばれており、この効果をいかに抑えるかが、高性能かつ低消費電力の集積回路を実現する上で極めて重要となっている。しかし、短チャネル効果は、横方向電界の縦方向電界に対する比率が大きくなるにつれて大きくなることから、ＭＯＳトランジスタをバルクのシリコン結晶に作り込むのでは、短チャネル効果を抑えることが極めて難しい。
近年、ＭＯＳトランジスタを絶縁層上の単結晶シリコン層（ＳＯＩ(Silicon on Insulator)層）に作り込む技術に注目が集まっている（特許文献１参照）。この技術では、ＳＯＩ層を薄くすることにより、横方向電界を小さくすることができる。さらに、ＳＯＩ層の直下に高濃度の不純物層を形成し、この不純物層をバックゲートとして用いることにより、縦方向電界を大きくすることができる。従って、この技術は、短チャネル効果を抑える上で極めて有望といえる。
特開２００１−２８４５９６号公報
ところで、ＭＯＳトランジスタには、ｐチャネル型のＭＯＳトランジスタ（ｐ型ＭＯＳトランジスタ）と、ｎチャネル型のＭＯＳトランジスタ（ｎ型ＭＯＳトランジスタ）があり、これらが半導体基板上で互いに隣接して形成されることがある。例えば、ＳＲＡＭ（Static Ramdom Access Memory）では、２つのｐ型ＭＯＳトランジスタと、２つのｎ型ＭＯＳトランジスタとにより一つのメモリセルが構成されている。ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタはメモリセル内で互いに隣接して形成されている。
このようにｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタが互いに隣り合っている場合に、短チャネル効果を抑える目的で、双方のトランジスタをＳＯＩに作り込むと共に、双方のトランジスタにバックゲートを設けることが考えられる。このとき、ゲート電圧の閾値の関係から、ｐ型ＭＯＳのバックゲートとしてｎ型不純物層を用い、このｎ型不純物層に正の電圧を印加すると共に、ｎ型ＭＯＳのバックゲートとしてｐ型不純物層を用い、このｐ型不純物層に負の電圧を印加することが必要となる。しかし、そのようにすると、ｐ型ＭＯＳのバックゲートとｎ型ＭＯＳのバックゲートとの間に電流が流れ易くなり、この電流（リーク電流）値が大きくなると、バックゲートの電圧が所望の値よりも低下してしまう。このとき、バックゲートの電圧降下がトランジスタごとに異なる場合には、トランジスタの特性がトランジスタごとにばらついてしまう。また、バックゲートの電圧が降下すると（ゼロボルトに近づくと）、閾値が小さくなるので、短チャネル効果の抑制作用が小さくなってしまう。
本発明はかかる問題点に鑑みてなされたもので、その目的は、短チャネル効果および閾値の変動の双方を抑制することの可能な半導体装置を提供することにある。
本発明の半導体装置は、半導体基板の上に絶縁層および半導体層を半導体基板から順に有する積層基板上に複数の第１トランジスタおよび複数の第２トランジスタを備えたものである。第１トランジスタは半導体層の複数の第１領域に形成されており、第２トランジスタは半導体層の複数の第２領域に形成されている。第１領域および第２領域は、ジグザグに延在する帯状の領域であり、１列ずつ交互に配置されている。半導体基板のうち、絶縁層を介して第１領域と対向する領域には第１不純物層が形成されており、半導体基板のうち、絶縁層を介して第２領域と対向する領域には第２不純物層が形成されている。第１領域と第２領域との間には帯状の第１分離部が形成されている。この第１分離部は、第１領域および第２領域を互いに空間分離すると共に、第１不純物層および第２不純物層を互いに空間分離し、さらに、半導体層、絶縁層、第１不純物層および第２不純物層を貫き、これにより第１トランジスタのチャネル領域と、第２トランジスタのチャネル領域とを互いに絶縁分離するようになっている。複数の第１トランジスタのうち互いに隣接する第１トランジスタ同士の間には、半導体層を貫くと共に第１不純物層を貫いていない第２分離部が形成されている。第２分離部は、積層方向に貫通する第１貫通孔と、少なくとも第１貫通孔内に形成されると共に第１不純物層に電気的に接続された第１導電部とを有している。複数の第２トランジスタのうち互いに隣接する第２トランジスタ同士の間には、半導体層を貫くと共に第２不純物層を貫いていない第３分離部が形成されている。第３分離部は、積層方向に貫通する第２貫通孔と、少なくとも第２貫通孔内に形成されると共に第２不純物層に電気的に接続された第２導電部とを有している。第２分離部上には、第１導電部に接する第３導電部が形成されており、第３分離部上には、第２導電部に接する第４導電部が形成されている。ここで、第１トランジスタは、第１導電型のＭＯＳトランジスタであり、第２トランジスタは、第２導電型のＭＯＳトランジスタである。第１不純物層は、第２導電型の不純物を主に含み、第２不純物層は、第１導電型の不純物を主に含んでいる。複数の第１トランジスタは、第１領域の延在方向に連なって配置されると共に、第１領域のジグザグの角ごとに１つずつ配置されている。複数の第２トランジスタは、第２領域の延在方向に連なって配置されると共に、第２領域のジグザグの角ごとに１つずつ配置されている。
ここで、本発明の半導体装置において、第１不純物層および第２不純物層に対して外部から電圧を印加することの可能な構造を設けることが可能である。本発明の半導体装置においてそのような構造が設けられている場合に、第１トランジスタおよび第２トランジスタが共に、例えばＭＯＳトランジスタであるときには、第１不純物層および第２不純物層は第２のゲート（バックゲート）として機能し得る。
本発明の半導体装置では、第１領域および第２領域を互いに分離すると共に、第１不純物層および第２不純物層を互いに空間分離し、さらに、半導体層、絶縁層、第１不純物層および第２不純物層を貫く第１分離部が設けられている。これにより、第１不純物層および第２不純物層をバックゲートとして用いた場合に、第１トランジスタのバックゲートと第２トランジスタのバックゲートとの間に電流が流れ難くなる。
本発明の半導体装置によれば、第１不純物層および第２不純物層をバックゲートとして用いた場合に、第１トランジスタのバックゲートと第２トランジスタのバックゲートとの間に電流が流れ難くなるようにした。これにより、バックゲートの電圧降下量を小さくすることができるので、短チャネル効果および閾値の変動の双方を抑制することができる。
本発明の一実施の形態に係る半導体装置の上面構成図である。 図１の半導体装置のＡ−Ａ矢視方向の断面構成図である。 図１の半導体装置の第１の変形例の断面構成図である。 図１の半導体装置の第２の変形例の断面構成図である。 図１の半導体装置の第３の変形例の断面構成図である。 図１の半導体装置の第４の変形例の断面構成図である。 図１の半導体装置の引出し配線の断面構成図である。 図１の半導体装置の製造工程について説明するための断面図である。 図８に続く製造工程について説明するための断面図である。 図９に続く製造工程について説明するための断面図である。 図１０に続く製造工程について説明するための断面図である。 図１１に続く製造工程について説明するための断面図である。 図１の半導体装置の一適用例に係る半導体装置の上面構成図である。 図１３のＳＲＡＭの回路図である。 図１３の半導体装置のＡ−Ａ矢視方向の断面構成図である。 図１３の半導体装置の一変形例の断面構成図である。 図１の半導体装置の一変形例の製造工程について説明するための断面図である。 図１７に続く製造工程について説明するための断面図である。
以下、発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（２種類のＭＯＳトランジスタを備えた半導体装置）
２．適用例（ＳＲＡＭを備えた半導体装置）
３．変形例
＜実施の形態＞
図１は、本発明の一実施の形態に係る半導体装置１の上面構成の一例を表したものである。本実施の形態の半導体装置１は、多数のトランジスタが集積された集積回路である。半導体装置１は、例えば、図１に示したように、複数のｐ型ＭＯＳトランジスタ１１が集積された第１領域１０と、複数のｎ型ＭＯＳトランジスタ２１が集積された第２領域２０とを有している。
［レイアウト］
複数のｐ型ＭＯＳトランジスタ１１は、面内の一の方向に所定のピッチで連なって形成されている。この連なりは複数存在しており、それぞれの連なりは所定の間隙を介して並列配置されている。第１領域１０は、それぞれの連なりに対応して存在している。具体的には、第１領域１０は、複数のｐ型ＭＯＳトランジスタ１１が連なっている方向に延在する帯状の領域となっており、それぞれの第１領域１０は、所定の間隙を介して並列配置されている。各第１領域１０において、互いに隣接するｐ型ＭＯＳトランジスタ１１同士の間には、１または複数の分離部１７（後述）が形成されている。なお、本実施の形態のｐ型ＭＯＳトランジスタ１１が本発明の「第１トランジスタ」の一具体例に相当する。
複数のｎ型ＭＯＳトランジスタ２１は、面内の一の方向、具体的には、複数のｐ型ＭＯＳトランジスタ１１が連なっている方向と平行な方向に所定のピッチで連なって形成されている。この連なりは複数存在しており、それぞれの連なりは所定の間隙を介して並列配置されている。第２領域２０は、それぞれの連なりに対応して存在している。具体的には、第２領域２０は、複数のｎ型ＭＯＳトランジスタ２１が連なっている方向に延在する帯状の領域となっており、それぞれの第２領域２０は、所定の間隙を介して並列配置されている。各第２領域２０において、互いに隣接するｎ型ＭＯＳトランジスタ２１同士の間には、１または複数の分離部２７（後述）が形成されている。なお、本実施の形態のｎ型ＭＯＳトランジスタ２１が本発明の「第２トランジスタ」の一具体例に相当する。
第１領域１０および第２領域２０は、図１に示したように、一列ずつ交互に配置されていてもよいし、図示しないが、複数列ずつ交互に配置されていてもよい。また、第１領域１０および第２領域２０が、図１に示したように、ジグザグに延在していてもよいし、図示しないが、直線状に延在していてもよい。いずれの場合においても、第１領域１０と第２領域２０との間には、第１領域１０および第２領域２０を分離する帯状の分離部３７（後述）が形成されている。
［断面構成］
（積層基板３０）
図２は、図１のＡ−Ａ矢視方向の断面構成の一例を表したものである。半導体装置１は、例えば、図２に示したように、半導体基板３１の上に絶縁層３２および半導体層３３を半導体基板３１から順に有する積層基板３０上に多数のＭＯＳトランジスタを集積したものである。この積層基板３０は、半導体基板の表面に酸素イオンを注入することによって形成されたものである。従って、絶縁層３２は、いわゆる埋め込み絶縁層に相当し、半導体層３３は、埋め込み絶縁層の形成に伴って埋め込み絶縁層上に形成された、半導体基板の最表層である。
半導体基板３１は単結晶基板であり、半導体層３３は半導体基板３１と同一の単結晶を主に含む半導体層（単結晶半導体層）である。上記単結晶基板としては、例えば単結晶シリコン基板が挙げられる。上記単結晶半導体層としては、例えば単結晶シリコン層が挙げられる。なお、半導体層３３が単結晶シリコンを主に含んで構成されている場合には、半導体層３３は、いわゆるＳＯＩ層に相当する。ＳＯＩ層の厚さとしては、ＳＯＩ層内の横方向電界を小さくする観点からは、例えば４ｎｍ以上２０ｎｍ以下となっていることが好ましい。絶縁層３２は、半導体基板３１および半導体層３３が単結晶シリコンを主に含んで構成されている場合には、シリコン酸化物（ＳｉＯ2）を主に含んで構成されている。なお、絶縁層３２が酸化物を主に含んで構成されている場合には、絶縁層３２は、いわゆるＢＯＸ(Buried Oxide)層に相当する。ＢＯＸ層の厚さとしては、不純物層３５，３６に電圧を印加したときに半導体層３３内の厚さ方向（縦方向）の電界を制御する（大きくする）ことの可能な厚さであることが好ましく、例えば１０ｎｍ以上３０ｎｍ以下となっていることが好ましい。
半導体基板３１は、後述のディープウェル層３４、不純物層３５，３６が形成されている領域を除いた部位において、例えばｎ型の不純物を主に含んでいる。半導体層３３は、当該半導体層３３の上に形成されたトランジスタの種類に応じた不純物を主に含んでいる。例えば、半導体層３３のうちｐ型ＭＯＳトランジスタ１１が形成された領域には、ｐ型不純物が多くドープされており、その領域はｐ型ＭＯＳトランジスタ１１のチャネル領域として機能する。また、半導体層３３のうちｎ型ＭＯＳトランジスタ２１が形成された領域には、ｎ型不純物が多くドープされており、その領域はｎ型ＭＯＳトランジスタ２１のチャネル領域として機能する。
（ディープウェル層３４）
半導体基板３１は、例えば、図２に示したように、当該半導体基板３１の表面に深く形成されたディープウェル層３４を有している。このディープウェル層３４は、半導体基板３１の導電型とは異なる導電型（例えばｐ型）の不純物を主に含んで構成されている。なお、半導体基板３１は、例えば、図３に示したように、必要に応じて、ディープウェル層３４をなくすることが可能である。なお、この場合には、半導体基板３１は、不純物層３５，３６が形成されている領域を除いた部位において、上で例示した導電型とは異なる導電型（例えばｐ型）の不純物を主に含んでいる。
（不純物層３５，３６）
半導体基板３１は、例えば、図２に示したように、当該半導体基板３１の表面、すなわち絶縁層３２の直下に、不純物層３５，３６を有している。不純物層３５は第１領域１０との対向領域（ｐ型ＭＯＳトランジスタ１１の直下）に形成されており、不純物層３６は第２領域２０との対向領域（ｎ型ＭＯＳトランジスタ２１の直下）に形成されている。なお、本実施の形態の不純物層３５が本発明の「第１不純物層」の一具体例に相当し、不純物層３６が本発明の「第２不純物層」の一具体例に相当する。
不純物層３５は、ｐ型ＭＯＳトランジスタ１１の第２のゲート（バックゲート）として機能するものである。不純物層３５は、半導体基板３１のうち当該不純物層３５の直下の部分の導電型とは異なる導電型の不純物を高濃度に含んで構成されている。例えば、図２に示したように、不純物層３５の直下にディープウェル層３４が形成されている場合には、ディープウェル層３４の導電型とは異なる導電型（例えばｎ型）の不純物を高濃度に含んで構成されている。不純物層３５の直下にディープウェル層３４などの不純物層が形成されていない場合には、半導体基板３１のうち不純物層３５，３６が形成されている領域を除いた部位の導電型とは異なる導電型（例えばｎ型）の不純物を高濃度に含んで構成されている。
不純物層３６は、ｎ型ＭＯＳトランジスタ２１の第２のゲート（バックゲート）として機能するものである。不純物層３６は、半導体基板３１のうち当該不純物層３６の直下の部分の導電型と同一の導電型の不純物を高濃度に含んで構成されている。例えば、図２に示したように、不純物層３６の直下にディープウェル層３４が形成されている場合には、ディープウェル層３４の導電型と同一の導電型（例えばｐ型）の不純物を高濃度に含んで構成されている。不純物層３６の直下にディープウェル層３４などの不純物層が形成されていない場合には、半導体基板３１のうち不純物層３５，３６が形成されている領域を除いた部位の導電型と同一の導電型（例えばｐ型）の不純物を高濃度に含んで構成されている。
（ｐ型ＭＯＳトランジスタ１１）
上述したように第１領域１０には、複数のｐ型ＭＯＳトランジスタ１１が集積されている。ｐ型ＭＯＳトランジスタ１１は、例えば、図２に示したように、半導体層３３上に形成されたものである。ｐ型ＭＯＳトランジスタ１１は、ソースまたはドレインとして機能する半導体層１２，１３と、ゲート絶縁膜１４と、ゲート電極１５と、サイドウォール１６とを有している。
半導体層１２，１３は、ゲート電極１５の両脇に形成されたものであり、ゲート電極１５を間にして互いに対向配置されている。半導体層１２，１３は、半導体層３３と同一の単結晶を主に含む半導体層（単結晶半導体層）である。半導体層１２，１３は、例えば、半導体層３３のうち第１領域１０との対向部分の導電型と同一の導電型（ｐ型）の不純物を高濃度に含んで構成されている。ゲート絶縁膜１４は、例えば、高誘電率酸化物（Ｈｆ系酸化膜）、またはシリコン酸化物（ＳｉＯ2）からなる。ゲート電極１５は、例えば、メタル材料（ＴｉＮやＨｆＳｉなど）や、ポリシリコン層からなる。サイドウォール１６は、ゲート電極１５と半導体層１２，１３とを空間分離するものであり、ゲート電極１５の両側面に形成されている。サイドウォール１６は、例えば、シリコン系の絶縁材料によって構成されており、シリコン窒化物（ＳｉＮ）もしくはシリコン酸化物（ＳｉＯ2）の単層構造、またはこれらを積層した多層構造となっている。
（分離部１７）
また、上述したように第１領域１０には、複数の分離部１７が形成されている。なお、本実施の形態の分離部１７が本発明の「第２素子分離部」の一具体例に相当する。分離部１７は、互いに隣接するｐ型ＭＯＳトランジスタ１１同士の間に形成されている。分離部１７は、例えば、図１、図２に示したように、一のｐ型ＭＯＳトランジスタ１１の半導体層１２とそれに隣接する他のｐ型ＭＯＳトランジスタ１１の半導体層１３との間に形成されており、これらを互いに空間分離している。さらに、分離部１７は、半導体層３３のうち一のｐ型ＭＯＳトランジスタ１１の半導体層１２の直下の部分と、半導体層３３のうちそれに隣接する他のｐ型ＭＯＳトランジスタ１１の半導体層１３の直下の部分とを互いに空間分離している。つまり、分離部１７は、一のｐ型ＭＯＳトランジスタ１１のチャネル領域３３Ａと、他のｐ型ＭＯＳトランジスタ１１のチャネル領域３３Ｂとを互いに絶縁分離している。
分離部１７は、例えば、図２に示したように、ｓｈａｌｌｏｗ ＳＴＩ（Shallow Trench Isolation）構造となっており、例えばシリコン酸化物（ＳｉＯ2）からなる絶縁部１７Ａを有している。絶縁部１７Ａは、半導体層３３を貫いているものの、不純物層３５を貫いておらず、その底部が、例えば、図２に示したように、絶縁層３２の上面近傍に形成されている。つまり、絶縁部１７Ａは、不純物層３５のうち分離部１７の直下の部分の抵抗成分を増大させる作用を有していない。なお、絶縁部１７Ａは、例えば、図４に示したように、半導体層３３だけでなく絶縁層３２をも貫通し、その底面が不純物層３５の上面近傍に形成されていてもよい。
絶縁部１７Ａは、積層方向に貫通する貫通孔１７Ｂを有している。分離部１７は、少なくとも貫通孔１７Ｂ内に形成されると共に不純物層３５に電気的に接続された導電部１７Ｃ（第１導電部）を有している。導電部１７Ｃは、例えば、不純物層３５の導電型と同一の導電型（ｎ型）の不純物を高濃度に含むポリシリコンを含んで構成されている。これにより、導電部１７Ｃを介して外部から不純物層３５に対して電圧を印加することができる。なお、本実施の形態の貫通孔１７Ｂが本発明の「第１貫通孔」の一具体例に相当し、導電部１７Ｃが本発明の「第１導電部」の一具体例に相当する。
（ｎ型ＭＯＳトランジスタ２１）
上述したように第２領域２０には、複数のｎ型ＭＯＳトランジスタ２１が集積されている。ｎ型ＭＯＳトランジスタ２１は、例えば、図２に示したように、半導体層３３上に形成されたものである。ｎ型ＭＯＳトランジスタ２１は、ソースまたはドレインとして機能する半導体層２２，２３と、ゲート絶縁膜２４と、ゲート電極２５と、サイドウォール２６とを有している。
半導体層２２，２３は、ゲート電極２５の両脇に形成されたものであり、ゲート電極２５を間にして互いに対向配置されている。半導体層２２，２３は、半導体層３３と同一の単結晶を主に含む半導体層（単結晶半導体層）である。半導体層２２，２３は、例えば、半導体層３３のうち第２領域２０との対向部分の導電型と同一の導電型（ｎ型）の不純物を高濃度に含んで構成されている。ゲート絶縁膜２４は、例えば、シリコン酸化物（ＳｉＯ2）からなる。ゲート電極２５は、例えば、半導体層３３のうち第２領域２０との対向部分の導電型と同一の導電型（ｎ型）の不純物を高濃度に含むポリシリコン層と、シリサイド層とをゲート絶縁膜２４側から順に積層した２層構造となっている。サイドウォール２６は、ゲート電極２５と半導体層２２，２３とを空間分離するものであり、ゲート電極２５の両側面に形成されている。サイドウォール２６は、例えば、シリコン系の絶縁材料によって構成されており、シリコン窒化物（ＳｉＮ）もしくはシリコン酸化物（ＳｉＯ2）の単層構造、またはこれらを積層した多層構造となっている。
（分離部２７）
また、上述したように第２領域２０には、複数の分離部２７が形成されている。なお、本実施の形態の分離部２７が本発明の「第３素子分離部」の一具体例に相当する。分離部２７は、互いに隣接するｎ型ＭＯＳトランジスタ２１同士の間に形成されている。分離部２７は、例えば、図１、図２に示したように、一のｎ型ＭＯＳトランジスタ２１の半導体層２２とそれに隣接する他のｎ型ＭＯＳトランジスタ２１の半導体層２３との間に形成されており、これらを互いに空間分離している。さらに、分離部２７は、半導体層３３のうち一のｎ型ＭＯＳトランジスタ２１の半導体層２２の直下の部分と、半導体層３３のうちそれに隣接する他のｎ型ＭＯＳトランジスタ２１の半導体層２３の直下の部分とを互いに空間分離している。つまり、分離部１７は、一のｎ型ＭＯＳトランジスタ２１のチャネル領域３３Ｃと、他のｎ型ＭＯＳトランジスタ２１のチャネル領域３３Ｄとを互いに絶縁分離している。
分離部２７は、例えば、図２に示したように、ｓｈａｌｌｏｗ ＳＴＩ構造となっており、例えばシリコン酸化物（ＳｉＯ2）からなる絶縁部２７Ａを有している。絶縁部２７Ａは、半導体層３３を貫いているものの、不純物層３５を貫いておらず、その底部が、例えば、図２に示したように、絶縁層３２の上面近傍に形成されている。つまり、絶縁部２７Ａは、不純物層３６のうち分離部２７の直下の部分の抵抗成分を増大させる作用を有していない。なお、絶縁部２７Ａは、例えば、図４に示したように、半導体層３３だけでなく絶縁層３２をも貫通し、その底面が不純物層３５の上面近傍に形成されていてもよい。
絶縁部２７Ａは、積層方向に貫通する貫通孔２７Ｂを有している。分離部２７は、少なくとも貫通孔２７Ｂ内に形成されると共に不純物層３５に電気的に接続された導電部２７Ｃ（第２導電部）を有している。導電部２７Ｃは、例えば、不純物層３６の導電型と同一の導電型（ｐ型）の不純物を高濃度に含むポリシリコンを含んで構成されている。これにより、導電部２７Ｃを介して外部から不純物層３６に対して電圧を印加することができる。なお、本実施の形態の貫通孔２７Ｂが本発明の「第２貫通孔」の一具体例に相当し、導電部２７Ｃが本発明の「第２導電部」の一具体例に相当する。
（分離部３７）
上述したように、第１領域１０と第２領域２０との間には、帯状の分離部３７が形成されている。なお、本実施の形態の分離部３７が本発明の「第１素子分離部」の一具体例に相当する。分離部３７は、第１領域１０および第２領域２０を分離している。分離部３７は、例えば、図１、図２に示したように、ｐ型ＭＯＳトランジスタ１１の半導体層１２，１３と、それに隣接するｎ型ＭＯＳトランジスタ２１の半導体層２２，２３との間に形成されており、これらを互いに空間分離している。さらに、分離部３７は、半導体層３３のうちｐ型ＭＯＳトランジスタ１１の半導体層１２，１３の直下の部分と、半導体層３３のうちそれに隣接するｎ型ＭＯＳトランジスタ２１の半導体層２２，２３の直下の部分とを互いに空間分離している。つまり、分離部３７は、ｐ型ＭＯＳトランジスタ１１のチャネル領域３３Ａ，３３Ｂと、ｎ型ＭＯＳトランジスタ２１のチャネル領域３３Ｃ，３３Ｄを互いに絶縁分離している。
分離部３７は、例えば、図２に示したように、ｄｅｅｐ ＳＴＩ構造となっており、例えばシリコン酸化物（ＳｉＯ2）によって構成されている。分離部３７は、少なくとも不純物層３５と不純物層３６との間に電流（リーク電流）が流れるのを阻害する程度に互いに電気的に分離する構造となっている。分離部３７は、例えば、図２に示したように、半導体層３３と、絶縁層３２と、不純物層３５および不純物層３６を含む層とを貫いている。分離部３７は、リーク電流が例えば１００ｎＡ／μｍ以下となるように、不純物層３５および不純物層３６を互いに電気的に分離している。
ここで、不純物層３５および不純物層３６は通常、厚さ方向に濃度分布を有している。そこで、分離部３７が不純物層３５および不純物層３６を含む層を貫通しているか否かは、例えば、不純物層３５および不純物層３６の不純物濃度のピーク値の１／ｅ（ｅは自然対数）の不純物濃度となる部位を貫通しているか否かで判断するものとする。
なお、例えば、図５に示したように、上記リーク電流が上述した値以下となる限度において、分離部３７の底部が不純物層３５および不純物層３６を含む層内に形成されていてもよい。つまり、分離部３７が、常に、不純物層３５および不純物層３６を含む層を貫通していなければならないという訳ではない。また、半導体基板３１にディープウェル層３４が形成されている場合には、分離部３７が、例えば、図６に示したように、ディープウェル層３４を貫いていてもよい。
（引出し配線）
図７は、引出し配線の断面構成を表したものである。本実施の形態の半導体装置１は、例えば図７に示したような引出し配線を、ｐ型ＭＯＳトランジスタ１１およびｎ型ＭＯＳトランジスタ２１上に備えている。各引出し配線は、ｐ型ＭＯＳトランジスタ１１およびｎ型ＭＯＳトランジスタ２１上の絶縁性の埋め込み層４０の開口内に設けられている。
ソースまたはドレインとして機能する半導体層１２，１３，２２，２３上には、半導体層１２，１３，２２，２３との接触抵抗を低減するコンタクト層４１が設けられている。コンタクト層４１は、例えば、接触する半導体層１２，１３，２２，２３の導電型と同一の導電型の不純物を高濃度に含むポリシリコンによって構成されている。コンタクト層４１、ゲート電極１５，２５上には、コンタクト層４１、ゲート電極１５，２５に接する引出し配線４２が設けられている。さらに、導電部１７Ｃ，２７Ｃ上には、導電部１７Ｃ，２７Ｃに接する引出し配線４３が設けられている。引出し配線４２，４３は、金属材料によって構成されており、例えば、Ｔｉ、ＴｉＮおよびＷを半導体基板３１側から順に積層して構成されている。なお、本実施の形態の引出し配線４３が本発明の「第３導電部」および「第４導電部」の一具体例に相当する。
［製造方法］
次に、本実施の形態の半導体装置１の製造方法の一例について説明する。なお、以下では、積層基板３０としてＳＯＩ基板が用いられており、かつ積層基板３０の表面にディープウェル層３４が設けられている場合を例示して説明する。
まず、厚さ１０ｎｍ程度の絶縁層３２と、厚さ４ｎｍ程度の半導体層３３とを表面に有するシリコン基板を積層基板３０として用意する。次に、積層基板３０（半導体層３３）上に、厚さ１０ｎｍ程度のＳｉＯ2層５１と、厚さ２０ｎｍ程度のＳｉＮ層５２をこの順に積層する（図８（Ａ））。続いて、表面全体にレジスト層５３を形成したのち、レジスト層５３のうち分離部１７，２７を形成することとなる部位に対応して開口５３Ａを形成したのち、レジスト層５３をマスクとして積層基板３０を選択的にエッチングする（図８（Ｂ））。これにより、分離部１７，２７を形成することとなる部位に孔３０Ａが形成される。その後、レジスト層５３を除去する。
次に、表面全体にレジスト層５４を形成したのち、レジスト層５４のうち分離部３７を形成することとなる部位に対応して開口５４Ａを形成する。続いて、レジスト層５４をマスクとして積層基板３０を選択的にエッチングする（図９（Ａ））。これにより、分離部３７を形成することとなる部位に孔３０Ｂが形成される。その後、レジスト層５４を除去する。なお、孔３０Ａ，３０Ｂの形成順序が、上記と逆になってもかまわない。
次に、例えば８００度の温度で２０分程度、積層基板３０の表面全体を酸化（表面酸化）したのち、ＳｉＯ2層で孔３０Ａ，３０Ｂを埋め込む（図示せず）。続いて、ＣＭＰを用いて、ＳｉＮ層５２の表面が露出するまでＳｉＯ2層を平坦化したのち、ＳｉＮ層５２を除去して、ＳｉＯ2層５１を露出させる（図９（Ｂ））。これにより、孔３０Ａ内に、ＳｉＯ2からなる絶縁部１７Ａ，２７Ａ（貫通孔１７Ｂ，２７Ｂなし）が形成され、さらに、孔３０Ｂ内に、ＳｉＯ2からなる分離部３７が形成される。
次に、ＳｉＯ2層５１を含む表面のうち不純物層３５を形成することとなる領域に、例えばＰやＡｓなどのｎ型半導体を所定の条件で注入し、絶縁層３２の直下に不純物層３５を形成する（図１０（Ａ））。また、ＳｉＯ2層５１を含む表面のうち不純物層３６を形成することとなる領域に、例えばＢやＢＦ 2 などのｐ型半導体を所定の条件で注入し、絶縁層３２の直下に不純物層３６を形成する（図１０（Ａ））。
次に、表面全体にレジスト層５５を形成したのち、レジスト層５５のうち貫通孔１７Ｂ，２７Ｂを形成することとなる部位に対応して開口５５Ａを形成する。続いて、レジスト層５５をマスクとして少なくとも絶縁部１７Ａ，２７Ａおよび絶縁層３２を選択的にエッチングする（図１０（Ｂ））。これにより、絶縁部１７Ａに貫通孔１７Ｂが形成され、絶縁部２７Ａに貫通孔２７Ｂが形成される。その後、レジスト層５５を除去する。
次に、貫通孔１７Ｂ，２７Ｂを含む表面全体にポリシリコンを形成したのち、ＣＭＰおよびエッチングを用いて、ポリシリコンを貫通孔１７Ｂ，２７Ｂ内にだけ残す（図１１（Ａ））。これにより、導電部１７Ｃ，２７Ｃが形成され、分離部１７，２７が形成される。次に、必要に応じて、ＣＭＰおよびエッチングを用いて、分離部１７，２７の高さを調整すると共に、ＳｉＯ2層５１を除去する（図１１（Ｂ））。続いて、必要に応じて、導電部１７Ｃに対して、ＰやＡｓなどのｎ型半導体を所定の条件で注入すると共に、導電部２７Ｃに対して、ＢやＢＦ 2 などのｐ型半導体を所定の条件で注入し、導電部１７Ｃ，２７Ｃを低抵抗化する。
次に、ＭＯＳトランジスタの主要部を形成する。具体的には、半導体層３３の表面に、ゲート絶縁膜１４，２４、ゲート電極１５，２５およびサイドウォール１６，２６を順次形成する（図１２（Ａ））。続いて、半導体層３３の表面に開口を有する保護膜５６を形成する。なお、ゲート電極１５，２５がポリシリコンからなる場合には、ゲート電極１５，２５上も覆うように保護膜５６を形成することが好ましい。その後、保護膜５６をマスクとして、半導体層３３上に、単結晶シリコン層を形成する（図１２（Ｂ））。これにより、半導体層３３上に、ソースまたはドレインとして機能する半導体層１２，１３，２２，２３が形成される。その結果、ｐ型ＭＯＳトランジスタ１１およびｎ型ＭＯＳトランジスタ２１が形成される。その後、保護膜５６を除去する。
なお、保護膜５６自体は除去しなくても何ら問題を生じさせるものではないので、保護膜５６をそのまま残してもよい。また、半導体層３３上に半導体層１２，１３，２２，２３を形成しなくても、半導体層３３のうちゲート電極１５，２５の両脇に露出している部分だけでもソースまたはドレインとして機能させることは可能である。しかし、本実施の形態のように、半導体層３３のうちゲート電極１５，２５の両脇に露出している部分に半導体層１２，１３，２２，２３を形成することにより、ソースまたはドレインに生じる寄生抵抗を低減することができる。
最後に、図７に示した埋め込み層４０、コンタクト層４１および引出し配線４２，４３を形成する。このようにして、本実施の形態の半導体装置１が製造される。
［作用、効果］
次に、本実施の形態の半導体装置１の作用および効果について説明する。
本実施の形態の半導体装置１では、ｐ型ＭＯＳトランジスタ１１のゲート電極１５に電圧が印加されると同時に、ｐ型ＭＯＳトランジスタ１１直下の不純物層３５（バックゲート）に正の電圧（正バイアス）が印加される。また、ｎ型ＭＯＳトランジスタ２１のゲート電極２５に電圧が印加されると同時に、ｎ型ＭＯＳトランジスタ２１直下の不純物層３６（バックゲート）に負の電圧（負バイアス）が印加される。これにより、ゲート電極１５，２５から不純物層３５，３６に向かって電気力線が形成されるので、縦方向電界が大きくなる。また、本実施の形態では、半導体層３３が数ｎｍ〜数十ｎｍ程度と薄くなっているので、横方向電界は小さくなる。従って、バルクの単結晶半導体層にＭＯＳトランジスタが形成されている旧来タイプの半導体装置と比べて、短チャネル効果が抑制されている。
ところで、従来では、ｐ型ＭＯＳトランジスタのバックゲートとｎ型ＭＯＳトランジスタのバックゲートとの間には、絶縁性の素子分離構造が設けられていなかった。そのため、ｐ型ＭＯＳトランジスタ直下のバックゲートに正の電圧を印加すると共に、ｎ型ＭＯＳトランジスタ直下のバックゲートに負の電圧を印加した場合には、ｐ型ＭＯＳのバックゲートとｎ型ＭＯＳのバックゲートとの間に電流が流れ易くなる。この電流（リーク電流）値が大きい場合には、バックゲートの電圧が所望の値よりも大幅に低下してしまう。このとき、バックゲートの電圧降下がトランジスタごとに異なる場合には、トランジスタの特性がトランジスタごとにばらついてしまう。また、バックゲートの電圧が降下すると（ゼロボルトに近づくと）、ゲート電圧の閾値が小さくなるので、短チャネル効果の抑制作用が小さくなってしまう。
一方、本実施の形態では、ｐ型ＭＯＳトランジスタ１１が形成された第１領域１０と、ｎ型ＭＯＳトランジスタ２１が形成された第２領域２０との間に分離部３７が形成されている。分離部３７は、第１領域１０と第２領域２０との境界に沿って延在しており、第１領域１０と第２領域２０とを互いに分離している。この分離部３７は、さらに、不純物層３５および不純物層３６を、少なくとも不純物層３５と不純物層３６との間に電流が流れるのを阻害する程度に互いに電気的に分離している。これにより、ｐ型ＭＯＳのバックゲートとｎ型ＭＯＳのバックゲートとの間に電流が流れ難くなるので、分離部３７を設けていない場合と比べて、バックゲートの電圧降下量が小さい。その結果、ゲート電圧の閾値の変動が小さく、それに伴ってトランジスタの特性のばらつきも小さい。また、バックゲートの電圧降下量が小さいことによりゲート電圧の閾値が大きくなる。以上のことから、本実施の形態では、短チャネル効果およびゲート電圧の閾値の変動の双方を抑制することができる。
また、本実施の形態では、互いに隣接するｐ型ＭＯＳトランジスタ１１同士の間に複数の分離部１７が形成されている。分離部１７は、一のｐ型ＭＯＳトランジスタ１１のチャネル領域３３Ａと、他のｐ型ＭＯＳトランジスタ１１のチャネル領域３３Ｂとを互いに絶縁分離している。これにより、互いに隣接するチャネル領域３３Ａ，３３Ｂ同士の間に電流が流れ難くなるので、個々のｐ型ＭＯＳトランジスタ１１を独立に動作させることができる。また、本実施の形態では、互いに隣接するｎ型ＭＯＳトランジスタ２１同士の間に複数の分離部２７が形成されている。分離部２７は、一のｎ型ＭＯＳトランジスタ２１のチャネル領域３３Ｃと、他のｎ型ＭＯＳトランジスタ２１のチャネル領域３３Ｄとを互いに絶縁分離している。これにより、互いに隣接するチャネル領域３３Ｃ，３３Ｄ同士の間に電流が流れ難くなるので、個々のｎ型ＭＯＳトランジスタ２１を独立に動作させることができる。
また、本実施の形態では、分離部１７，２７は、不純物層３５，３６を貫いておらず、不純物層３５，３６のうち分離部１７，２７の直下の部分の抵抗成分を増大させる作用を有していない。さらに、分離部１７，２７には、不純物層３５，３６に電気的に接続された導電部１７Ｃ，２７Ｃが設けられており、導電部１７Ｃ，２７Ｃを介して外部から不純物層３５，３６に対して電圧を印加することができる。これにより、分離部１７，２７に起因して、バックゲートの電圧降下が生じることがない。従って、本実施の形態では、短チャネル効果および閾値の変動の双方を確実に低減することができる。
＜適用例＞
次に、上記実施の形態の半導体装置１の一適用例について説明する。なお、以下では、上記実施の形態の半導体装置１をＳＲＡＭに適用した場合について説明する。
図１３は、本適用例に係る半導体装置２の上面構成の一例を表したものである。半導体装置２は、メモリセルを記憶単位としてマトリクス状に配置したＳＲＡＭ６０と、その周辺回路７０とを備えたものである。ＳＲＡＭ６０は、例えば、図１４の回路図に示したように、ＣＭＯＳインバータ８０，９０を互いに向かい合わせた構造を有している。
ＣＭＯＳインバータ８０は、ｐ型ＭＯＳトランジスタＱ1のソースまたはドレインとｎ型ＭＯＳトランジスタＱ2のソースまたはドレインとを互いに直列接続したものを、電源ＶDDとグラウンドＧＮＤとの間に直列挿入したものである。ｐ型ＭＯＳトランジスタＱ1のソースまたはドレインが電源ＶDD側に接続され、ｎ型ＭＯＳトランジスタＱ2のソースまたはドレインがグラウンドＧＮＤ側に接続されている。また、ｐ型ＭＯＳトランジスタＱ1およびｎ型ＭＯＳトランジスタＱ2のゲート電極同士が互いに接続されており、その接続点Ｐ1が後述の直列接続点（右ノードＮR）に接続されている。ｐ型ＭＯＳトランジスタＱ1のソースまたはドレインとｎ型ＭＯＳトランジスタＱ2のソースまたはドレインとの直列接続点（左ノードＮL）が後述の接続点Ｐ2に接続されている。
ＣＭＯＳインバータ９０は、ｐ型ＭＯＳトランジスタＱ3のソースまたはドレインとｎ型ＭＯＳトランジスタＱ4のソースまたはドレインとを互いに直列接続したものを、電源ＶDDとグラウンドＧＮＤとの間に直列挿入したものである。ｐ型ＭＯＳトランジスタＱ3のソースまたはドレインが電源ＶDD側に接続され、ｎ型ＭＯＳトランジスタＱ4のソースまたはドレインがグラウンドＧＮＤ側に接続されている。また、ｐ型ＭＯＳトランジスタＱ3およびｎ型ＭＯＳトランジスタＱ4のゲート電極同士が互いに接続されており、その接続点Ｐ2が直列接続点（左ノードＮL）に接続されている。ｐ型ＭＯＳトランジスタＱ3のソースまたはドレインとｎ型ＭＯＳトランジスタＱ4のソースまたはドレインとの直列接続点（右ノードＮR）が接続点Ｐ1に接続されている。
さらに、ＣＭＯＳインバータ８０の左ノードＮLは、ｎ型ＭＯＳトランジスタＱ5を介してデータ線Ｄ1に接続されている。ｎ型ＭＯＳトランジスタＱ5のソースおよびドレインがデータ線Ｄ1と左ノードＮLとにそれぞれ別個に接続されており、ｎ型ＭＯＳトランジスタＱ5のゲートがワード線Ｗに接続されている。一方、ＣＭＯＳインバータ９０の右ノードＮRは、ｎ型ＭＯＳトランジスタＱ6を介してデータ線Ｄ2に接続されている。ｎ型ＭＯＳトランジスタＱ6のソースおよびドレインがデータ線Ｄ2と右ノードＮRとにそれぞれ別個に接続されており、ｎ型ＭＯＳトランジスタＱ6のゲートがワード線Ｗに接続されている。
なお、上記において、ｐ型ＭＯＳトランジスタＱ1，Ｑ3が上記実施の形態のｐ型ＭＯＳトランジスタ１１に相当しており、ｎ型ＭＯＳトランジスタＱ4，Ｑ5が上記実施の形態のｎ型ＭＯＳトランジスタ１２に相当している。以下では、ｐ型ＭＯＳトランジスタＱ1，Ｑ3をｐ型ＭＯＳトランジスタ１１と総称し、ｎ型ＭＯＳトランジスタＱ4，Ｑ5をｎ型ＭＯＳトランジスタ１２と総称するものとする。
図１５は、図１３の半導体装置２のＡ−Ａ矢視方向の断面構成の一例を表したものである。なお、図１５では、ｐ型ＭＯＳトランジスタ１１の内部構成（半導体層３３，１２，１３、ゲート絶縁膜１４、ゲート電極１５およびサイドウォール１６）の記載が省略されている。さらに、図１５では、ｎ型ＭＯＳトランジスタ２１の内部構成（半導体層３３，２２，２３、ゲート絶縁膜２４、ゲート電極２５およびサイドウォール２６）の記載も省略されている。
周辺回路７０は、ＳＲＡＭ６０の周囲に形成されたものである。周辺回路７０は、例えば、ＳＲＡＭ６０内のｐ型ＭＯＳトランジスタ１１と同様の構成を有するｐ型ＭＯＳトランジスタ７１と、ＳＲＡＭ６０内のｎ型ＭＯＳトランジスタ２１と同様の構成を有するｎ型ＭＯＳトランジスタ７２とを有している。ｐ型ＭＯＳトランジスタ７１およびｎ型ＭＯＳトランジスタ７２は、絶縁層３２上に形成されている。
周辺回路７０には、互いに隣接するｐ型ＭＯＳトランジスタ７１およびｎ型ＭＯＳトランジスタ７２を互いに分離する分離部７３が設けられている。同様に、互いに隣接するｐ型ＭＯＳトランジスタ７１同士を互いに分離したり、互いに隣接するｎ型ＭＯＳトランジスタ７２同士を互いに分離したりする分離部７４が設けられている。分離部７３，７４は、絶縁層３２上に形成されている。つまり、図１５には、周辺回路７０が、前世代の設計手法によって形成されている場合が例示されている。
なお、図１６に示したように、周辺回路７０においても、ＳＲＡＭ６０と同様に、ｐ型ＭＯＳトランジスタ７１の直下に不純物層３５が設けられ、ｎ型ＭＯＳトランジスタ７２の直下に不純物層３６が設けられていてもよい。このとき、図１６に示したように、分離部７３の代わりに分離部３７が設けられ、分離部７４の代わりに分離部１７，２７が設けられていることが好ましい。
ところで、本適用例では、ＳＲＡＭ６０において、ｐ型ＭＯＳトランジスタ１１が形成された第１領域１０と、ｎ型ＭＯＳトランジスタ２１が形成された第２領域２０との間に分離部３７が形成されている。分離部３７は、第１領域１０と第２領域２０との境界に沿って延在しており、第１領域１０と第２領域２０とを互いに分離している。この分離部３７は、さらに、不純物層３５および不純物層３６を、少なくとも不純物層３５と不純物層３６との間に電流が流れるのを阻害する程度に互いに電気的に分離している。これにより、上記実施の形態と同様、ＳＲＡＭ６０において、短チャネル効果およびゲート電圧の閾値の変動の双方を抑制することができる。
また、本適用例では、分離部１７，２７は、不純物層３５，３６を貫いておらず、不純物層３５，３６のうち分離部１７，２７の直下の部分の抵抗成分を増大させる作用を有していない。さらに、分離部１７，２７には、不純物層３５，３６に電気的に接続された導電部１７Ｃ，２７Ｃが設けられており、導電部１７Ｃ，２７Ｃを介して外部から不純物層３５，３６に対して電圧を印加することができる。これにより、上記実施の形態と同様、ＳＲＡＭ６０において、短チャネル効果および閾値の変動の双方を確実に低減することができる。
以上、実施の形態、変形例および適用例を挙げて本発明の半導体装置について説明したが、本発明は上記実施の形態等に限定されるものではない。本発明の半導体装置の構成は、上記実施の形態等と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
例えば、上記実施の形態等では、導電部１７Ｃ，２７Ｃが引出し配線４３と別工程で形成されていたが、引出し配線４３と同一工程で形成されるようにしてもよい。例えば、まず、図１０（Ａ）に記載の工程まで実施した後に、必要に応じて、ＣＭＰおよびエッチングを用いて、絶縁部１７Ａ，２７Ａの高さを調整すると共に、ＳｉＯ2層５１を除去する（図１７（Ａ））。次に、ＭＯＳトランジスタの主要部を形成する。具体的には、半導体層３３の表面に、ゲート絶縁膜１４，２４、ゲート電極１５，２５およびサイドウォール１６，２６を順次形成する（図１７（Ｂ））。
次に、半導体層３３上に、単結晶シリコン層を形成する（図１８（Ａ））。これにより、半導体層３３上に、ソースまたはドレインとして機能する半導体層１２，１３，２２，２３が形成される。その結果、ｐ型ＭＯＳトランジスタ１１およびｎ型ＭＯＳトランジスタ２１が形成される。なお、ゲート電極１５，２５がポリシリコンからなる場合には、半導体層３３の表面に開口を有する保護膜５６を形成した後、保護膜５６をマスクとして、半導体層３３上に単結晶シリコン層を形成し、その後、保護膜５６を除去することが好ましい。
次に、例えばコンタクトエッチストッパー膜（例えば厚さ４０ｎｍ程度のＳｉＮ膜）および層間膜（厚さ１００ｎｍ〜１５０ｎｍ程度のＳｉＯ2膜）を順に積層してなる埋め込み層４０を形成する。続いて、埋め込み層４０のうち、ゲート電極１５，２５、コンタクト層４１および絶縁部１７Ａ，２７Ａの直上に開口４０Ａを形成する（図１８（Ｂ））。さらに、埋め込み層４０に形成した開口４０Ａのうち絶縁部１７Ａ，２７Ａの直上の開口４０Ａを介して、絶縁部１７Ａ，２７Ａおよび絶縁層３２に開口４０Ｂを形成する（図１８（Ｂ））。その後、開口４０Ａ，４０Ｂに、例えば、Ｔｉ、ＴｉＮおよびＷを順に積層して引出し配線４２，４３を形成する。このようにして、導電部１７Ｃ，２７Ｃを引出し配線４３と共に一括に形成することができる。
このように、導電部１７Ｃ，２７Ｃを引出し配線４３と共に一括に形成した場合には、導電部１７Ｃ，２７Ｃを引出し配線４３と別工程で形成した場合よりも、工程数を減らすことができる。これにより、半導体装置１を安価に製造することができる。また、導電部１７Ｃ，２７Ｃを引出し配線４３と別工程で形成する場合には、半導体層３３上に、単結晶シリコン層を形成する際に、導電部１７Ｃ，２７Ｃを保護する保護膜５６を形成することが必要となる。さらに、単結晶シリコン層を形成した後に、保護膜５６を除去することが必要となる。一方、本変形例では、ゲート電極１５，２５がメタル材料からなる場合には、保護膜５６を形成したり、除去したりする必要がない。そのため、導電部１７Ｃ，２７Ｃを引出し配線４３と別工程で形成した場合よりも、工程数を減らすことができるので、半導体装置１を安価に製造することができる。
また、上記実施の形態等では、トランジスタとしてＭＯＳトランジスタが用いられていたが、ＭＯＳトランジスタ以外の電界効果トランジスタが用いられていてもよい。また、上記適用例では、本発明をＳＲＡＭに適用した場合が例示されていたが、ＳＲＡＭ以外のデバイスに適用することはもちろん可能である。
また、上記実施の形態等では、半導体基板３１がｐ型不純物を含むシリコン基板である場合を例示して説明したが、ｎ型不純物を含むシリコン基板であってもよい。ただし、この場合には、他の構成要素において例示した導電型がｐ型となっている場合には、ｎ型と読み替え、ｎ型となっている場合には、ｐ型と読み替えるものとする。なお、そのようにして読み替えた場合には、上記実施の形態等の半導体装置１，２において、ｐ型ＭＯＳトランジスタがｎ型ＭＯＳトランジスタとなり、ｎ型ＭＯＳトランジスタがｐ型ＭＯＳトランジスタとなる。
１，２…半導体装置、１０…第１領域、１１，７１，Ｑ1，Ｑ3…ｐ型ＭＯＳトランジスタ、１２，１３，２２，２３，３３…半導体層、１４，２４…ゲート絶縁膜、１５，２５…ゲート電極、１６，２６…サイドウォール、１７，２７，３７，７３，７４…分離部、１７Ａ，２７Ａ…絶縁部、１７Ｂ，２７Ｂ…貫通孔、１７Ｃ，２７Ｃ…導電部、２０…第２領域、２１，７２，Ｑ2，Ｑ4…ｎ型ＭＯＳトランジスタ、３０…積層基板、３０Ａ，３０Ｂ…孔、３１…半導体基板、３２…絶縁層、３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ…チャネル領域、３４…ディープウェル層、３５，３６…不純物層、４０…埋め込み層、４１…コンタクト層、４２，４３…引き出し配線、５１…ＳｉＯ2層、５２…ＳｉＮ層、５３，５４，５５…レジスト層、５３Ａ，５４Ａ，５５Ａ…開口、５６…保護膜、６０…ＳＲＡＭ、７０…周辺回路、８０，９０…ＣＭＯＳインバータ。

Claims (2)

  1. 半導体基板の上に絶縁層および半導体層を前記半導体基板から順に有する積層基板のうち前記半導体層の複数の第１領域に形成された複数の第１トランジスタと、
    前記半導体層の複数の第２領域に形成された複数の第２トランジスタと、
    前記半導体基板のうち、前記絶縁層を介して前記第１領域と対向する領域に形成された第１不純物層と、
    前記半導体基板のうち、前記絶縁層を介して前記第２領域と対向する領域に形成された第２不純物層と、
    前記第１領域および前記第２領域を互いに空間分離するとともに、前記第１不純物層および前記第２不純物層を互いに空間分離し、さらに、前記半導体層、前記絶縁層、前記第１不純物層および前記第２不純物層を貫き、これにより前記第１トランジスタのチャネル領域と、前記第２トランジスタのチャネル領域とを互いに絶縁分離する第１分離部と、
    前記複数の第１トランジスタのうち互いに隣接する第１トランジスタ同士の間に形成され、かつ前記半導体層を貫くと共に前記第１不純物層を貫いていない第２分離部と、
    前記複数の第２トランジスタのうち互いに隣接する第２トランジスタ同士の間に形成され、かつ前記半導体層を貫くと共に前記第２不純物層を貫いていない第３分離部と、
    前記第２分離部上に形成された第３導電部と、
    前記第３分離部上に形成された第４導電部と
    を備え、
    前記第２分離部は、積層方向に貫通する第１貫通孔と、少なくとも前記第１貫通孔内に形成されると共に前記第１不純物層に電気的に接続された第１導電部とを有し、
    前記第３分離部は、積層方向に貫通する第２貫通孔と、少なくとも前記第２貫通孔内に形成されると共に前記第２不純物層に電気的に接続された第２導電部とを有し、
    前記第３導電部は、前記第１導電部に接しており、かつ前記第１導電部と共に一括に形成されたものであり、
    前記第４導電部は、前記第２導電部に接しており、かつ前記第２導電部と共に一括に形成されたものであり、
    前記第１領域および前記第２領域は、ジグザグに延在する帯状の領域であり、１列ずつ交互に配置されており、
    前記第１分離部は、前記第１領域と前記第２領域との間に帯状に形成されており、
    前記第１トランジスタは、第１導電型のＭＯＳトランジスタであり、
    前記第２トランジスタは、第２導電型のＭＯＳトランジスタであり、
    前記第１不純物層は、第２導電型の不純物を主に含み、
    前記第２不純物層は、第１導電型の不純物を主に含み、
    前記複数の第１トランジスタは、前記第１領域の延在方向に連なって配置されると共に、前記第１領域のジグザグの角ごとに１つずつ配置され、
    前記複数の第２トランジスタは、前記第２領域の延在方向に連なって配置されると共に、前記第２領域のジグザグの角ごとに１つずつ配置されている
    半導体装置。
  2. 前記絶縁層は、前記半導体基板に酸素イオンを注入することによって形成された埋め込み絶縁層であり、
    前記半導体層は、前記埋め込み絶縁層の形成に伴って前記埋め込み絶縁層上に形成されたものである
    請求項１に記載の半導体装置。
JP2009026674A 2009-02-06 2009-02-06 半導体装置 Active JP4984179B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009026674A JP4984179B2 (ja) 2009-02-06 2009-02-06 半導体装置
US12/657,948 US8227864B2 (en) 2009-02-06 2010-01-29 CMOS semiconductor device
CN2010101078999A CN101800228B (zh) 2009-02-06 2010-02-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009026674A JP4984179B2 (ja) 2009-02-06 2009-02-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2010182974A JP2010182974A (ja) 2010-08-19
JP4984179B2 true JP4984179B2 (ja) 2012-07-25

Family

ID=42539715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009026674A Active JP4984179B2 (ja) 2009-02-06 2009-02-06 半導体装置

Country Status (3)

Country Link
US (1) US8227864B2 (ja)
JP (1) JP4984179B2 (ja)
CN (1) CN101800228B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2599111B1 (en) * 2010-07-27 2015-09-23 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Transistor with counter-electrode connection with the source/drain contact
US8716800B2 (en) * 2010-12-31 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
US9054221B2 (en) * 2011-08-31 2015-06-09 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with a common back gate isolation region and method for manufacturing the same
CN102956703B (zh) * 2011-08-31 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
CN102983140B (zh) 2011-09-07 2015-07-01 中国科学院微电子研究所 半导体结构及其制造方法
FR2983345A1 (fr) * 2011-11-30 2013-05-31 Soitec Silicon On Insulator Grille arriere unifiee
JP5955064B2 (ja) * 2012-04-17 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR2993402B1 (fr) * 2012-07-13 2018-02-02 Commissariat Energie Atomique Circuit integre sur soi comprenant une diode laterale de protection contre des decharges electrostatiques
FR2993406B1 (fr) 2012-07-13 2014-08-22 Commissariat Energie Atomique Circuit integre sur soi comprenant un transistor bipolaire a tranchees d'isolation de profondeurs distinctes
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
FR3003690A1 (fr) * 2013-03-22 2014-09-26 Commissariat Energie Atomique Circuit integre sur soi comprenant une matrice de cellules de memoire vive et un circuit peripherique accole
DE112014003169B4 (de) * 2013-07-08 2021-01-21 Efficient Power Conversion Corporation Isolationsstruktur in Gallium Nitrid Komponenten und Integrierte Schaltungen
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
KR102318393B1 (ko) * 2015-03-27 2021-10-28 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US9514987B1 (en) 2015-06-19 2016-12-06 International Business Machines Corporation Backside contact to final substrate
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
JP6594261B2 (ja) * 2016-05-24 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) * 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10546929B2 (en) 2017-07-19 2020-01-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optimized double-gate transistors and fabricating process
FR3069373A1 (fr) * 2017-07-19 2019-01-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistors double grilles optimises et procede de fabrication
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
FR3091004B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675176A (en) * 1994-09-16 1997-10-07 Kabushiki Kaisha Toshiba Semiconductor device and a method for manufacturing the same
JP3437132B2 (ja) * 1999-09-14 2003-08-18 シャープ株式会社 半導体装置
JP3547361B2 (ja) * 2000-03-31 2004-07-28 株式会社東芝 半導体装置
JP2001308330A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体集積回路装置
KR100401507B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 캐패시턴스의 미세조정 회로및 그 제조방법
US7129142B2 (en) * 2002-06-11 2006-10-31 Advanced Micro Devices, Inc. Method of forming doped regions in the bulk substrate of an SOI substrate to control the operational characteristics of transistors formed thereabove, and an integrated circuit device comprising same
JP2004207271A (ja) * 2002-12-20 2004-07-22 Nec Electronics Corp Ｓｏｉ基板及び半導体集積回路装置
JP4389065B2 (ja) * 2003-08-29 2009-12-24 財団法人生産技術研究奨励会 Ｓｏｉ−ｍｏｓｆｅｔ
JP2006041417A (ja) * 2004-07-30 2006-02-09 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
US7223640B2 (en) * 2005-03-03 2007-05-29 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP2007242950A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体記憶装置
US7994577B2 (en) * 2008-07-18 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection structures on SOI substrates

Also Published As

Publication number Publication date
US8227864B2 (en) 2012-07-24
CN101800228A (zh) 2010-08-11
CN101800228B (zh) 2013-03-06
US20100200919A1 (en) 2010-08-12
JP2010182974A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP4984179B2 (ja) 半導体装置
JP5503971B2 (ja) 半導体装置
TW200939402A (en) Semiconductor device and method for manufacturing the same
US11935828B2 (en) Integrated filler capacitor cell device and corresponding manufacturing method
JP2013069770A (ja) 半導体装置及びその製造方法
US10943862B2 (en) Integrated filler capacitor cell device and corresponding manufacturing method
JP5743831B2 (ja) 半導体装置
JPWO2003069675A1 (ja) 半導体装置の製造方法
TWI610371B (zh) 半導體積體電路裝置之製造方法、及半導體積體電路裝置
JP5790387B2 (ja) 半導体装置
JP2012054334A (ja) 半導体デバイス及びその製造方法
JP3798659B2 (ja) メモリ集積回路
JP2009277695A (ja) 半導体記憶装置
JP2010278394A (ja) 半導体装置の製造方法
JP2538856B2 (ja) 半導体装置の製造方法
JP2008078331A (ja) 半導体装置
JP2006310625A (ja) 半導体記憶装置
TWI829397B (zh) 半導體裝置及其形成方法、及其佈局設計修改方法
JP2003046087A (ja) 半導体集積回路
KR100732303B1 (ko) 반도체 소자 및 그 제조 방법
KR100944357B1 (ko) 반도체소자 및 그 형성방법
JP4433324B2 (ja) 半導体装置の製造方法
JP2003031697A (ja) スタティック型ランダムアクセスメモリ装置及びその製造方法
JP2008192676A (ja) 半導体記憶装置及びその製造方法
JP4031777B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R151 Written notification of patent or utility model registration

Ref document number: 4984179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250