JP6594261B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6594261B2
JP6594261B2 JP2016102958A JP2016102958A JP6594261B2 JP 6594261 B2 JP6594261 B2 JP 6594261B2 JP 2016102958 A JP2016102958 A JP 2016102958A JP 2016102958 A JP2016102958 A JP 2016102958A JP 6594261 B2 JP6594261 B2 JP 6594261B2
Authority
JP
Japan
Prior art keywords
film
region
semiconductor device
gate electrode
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016102958A
Other languages
English (en)
Other versions
JP2017212267A (ja
JP2017212267A5 (ja
Inventor
信生 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016102958A priority Critical patent/JP6594261B2/ja
Priority to TW106109427A priority patent/TW201806116A/zh
Priority to US15/583,829 priority patent/US20170345750A1/en
Priority to CN201710317887.0A priority patent/CN107424998B/zh
Priority to EP17169993.7A priority patent/EP3249688B1/en
Priority to KR1020170062079A priority patent/KR102307226B1/ko
Publication of JP2017212267A publication Critical patent/JP2017212267A/ja
Publication of JP2017212267A5 publication Critical patent/JP2017212267A5/ja
Priority to US16/564,744 priority patent/US20190393248A1/en
Application granted granted Critical
Publication of JP6594261B2 publication Critical patent/JP6594261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、ＳＯＩ基板を用いた半導体装置に適用して有効な技術に関するものである。
短チャネル特性の抑制および素子ばらつきの抑制が可能な半導体装置として、現在、ＳＯＩ基板を用いた半導体装置が使用されている。ＳＯＩ基板は、Ｓｉ（シリコン）などからなる支持基板と、その上の絶縁層（ＢＯＸ（Buried Oxide）層ともいう）と、その上のＳｉなどからなる薄い半導体層とを有する。ＳＯＩ基板上にＭＩＳＦＥＴを形成した場合、移動度が向上し、また、不純物ゆらぎによる素子バラツキを改善することが可能になる。
例えば、特許文献１（特開２０１４−２３６０９７号公報）には、ＳＯＩ基板上部のＳＯＩ層上に形成するエピタキシャル層を、ＳＯＩ層に隣接する素子分離領域の上面の端部を覆うように広い幅で形成する技術が開示されている。これにより、形成位置がずれたコンタクトプラグが、ＳＯＩ層の下の半導体基板に接続されることを防ぐことができる。
また、特許文献２（特開２００６−１９０８２３号公報）には、活性領域とトレンチ分離領域を有する半導体基板上に、ゲート電極、ゲート絶縁膜、および側壁膜絶縁膜を有するトランジスタが形成され、トレンチ分離領域上に、活性領域と重ならないようにダミーゲート配線が配置された半導体装置が開示されている。そして、ダミーゲート配線の側壁には、その幅が活性領域の端部とダミーゲート配線間距離と同じ寸法以上の側壁絶縁膜が形成されている。
特開２０１４−２３６０９７号公報 特開２００６−１９０８２３号公報
本発明者は、上記のようなＳＯＩ（Silicon On Insulator）基板を用いた半導体装置の研究開発に従事しており、その特性向上について、鋭意検討している。ＳＯＩ基板上の活性領域に、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）を形成し、このＭＩＳＦＥＴのソース、ドレイン領域上にコンタクトプラグを形成する場合、コンタクトプラグの位置ずれが問題となる。
具体的には、コンタクトプラグの形成位置が半導体層上から素子分離領域側にずれた場合、コンタクトプラグが絶縁層や支持基板に到達する恐れがある。いわゆる、シリコンなどよりなるバルク基板を用いた場合には、ソース、ドレイン領域により基板に接合が形成されているため、コンタクトプラグから基板へのリークは小さい。これに対し、絶縁層の下層の支持基板には接合はできていないため、基板へのリークが大きくなってしまう。
このように、ＳＯＩ基板を用いた半導体装置については、上記リークを低減し、その特性を向上させるための半導体装置の構成の検討が望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置は、ＳＯＩ基板上の活性領域と素子分離領域との境界近傍に、ダミーゲートおよびその両側のダミー側壁膜を配置するものである。
本願において開示される一実施の形態に示される半導体装置の製造方法は、ＳＯＩ基板上の活性領域と素子分離領域との境界近傍に、ダミーゲートおよびその両側のダミー側壁膜を形成するものである。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置の第１構成を示す断面図である。 実施の形態１の半導体装置の第１構成を示す平面図である。 比較例１および比較例２の半導体装置の構成を示す図である。 実施の形態１の半導体装置の第２構成を示す断面図である。 実施の形態１の半導体装置の第３構成を示す断面図である。 比較例３の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置の第４構成を示す断面図である。 実施の形態１の応用例の半導体装置の構成を示す断面図である。 実施の形態１の応用例の半導体装置の構成を示す平面図である。 比較例４の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態２の変形例１の半導体装置の構成を示す平面図である。 実施の形態２の変形例２の半導体装置の構成を示す平面図である。 実施の形態２の変形例３の半導体装置の構成を示す平面図である。 実施の形態２の変形例４の半導体装置の構成の一例を示す平面図である。 他の変形例の半導体装置の構成を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
［構造説明］
図１は、本実施の形態の半導体装置の第１構成を示す断面図であり、図２は、本実施の形態の半導体装置の第１構成を示す平面図である。図１は、例えば、図２（Ａ）のＡ−Ａ断面部に対応する。図２（Ｂ）は、２つの活性領域１Ａｃの平面図を示す。なお、図面を分かりやすくするため、平面図において、ゲート電極ＧＥ１の周囲に配置される側壁膜ＳＷを省略している。また、後述するように、本実施の形態の半導体装置においては、ＳＯＩ領域１Ａとバルク領域２Ａとを有する場合がある（図８、図９参照）。図１および図２においては、ＳＯＩ領域１Ａが示されている。
ＳＯＩ基板は、支持基板ＳＢ上に絶縁層ＢＯＸを介して配置された半導体層ＳＬを有する（図１１参照）。支持基板ＳＢは、例えば、単結晶シリコン（Ｓｉ）からなる半導体基板であり、絶縁層ＢＯＸは、酸化シリコンよりなる層である。また、半導体層ＳＬは、単結晶シリコンからなる層である。絶縁層ＢＯＸの厚さは、例えば、１０ｎｍ〜３０ｎｍ程度である。また、半導体層ＳＬの厚さは、例えば、１０ｎｍ〜３０ｎｍ程度である。
図１および図２に示すように、ＳＯＩ領域１Ａは、２つの活性領域１Ａｃと、これらのうちそれぞれを囲む素子分離領域１Ｉｓｏとを有する。後述するように、素子分離領域１Ｉｓｏは、素子分離溝内に埋め込まれた素子分離絶縁膜ＳＴＩの形成領域であり、活性領域１Ａｃは、素子分離絶縁膜ＳＴＩで囲まれた半導体層（ＳＬ）の露出領域である（図１２、図２（Ｂ）参照）。図２（Ｂ）に示すように、２つの活性領域１Ａｃは、それぞれ略矩形状であり、離間して配置されている。２つの活性領域間は、素子分離領域１Ｉｓｏとなる。なお、活性領域を構成する半導体層ＳＬの下方の支持基板ＳＢ中には、不純物（ここでは、ｐ型不純物）を含有するウエル（ここでは、ｐ型ウエルＰＷ１）が配置されている。
２つの活性領域１Ａｃには、それぞれ、ＭＩＳＦＥＴが形成されている。ＭＩＳＦＥＴは、半導体層ＳＬ上にゲート絶縁膜ＧＩ１を介して形成されたゲート電極ＧＥ１と、ゲート電極ＧＥ１の両側の半導体層ＳＬ中に形成されたソース、ドレイン領域とを有する。このソース、ドレイン領域は、ＬＤＤ構造のソース、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極ＧＥ１等に対して自己整合的に形成されたｎ型の低濃度不純物領域ＥＸ１と、ゲート電極ＧＥ１およびその側壁の側壁膜ＳＷの合成体（合成パターン、合成形状物）に対して自己整合的に形成されたｎ型の高濃度不純物領域ＳＤ１とを有する。また、ｎ型の高濃度不純物領域ＳＤ１は、ｎ型の低濃度不純物領域ＥＸ１より不純物濃度が高い。ここで、半導体層ＳＬ上には、エピタキシャル層ＥＰが配置されている（図２１参照）。このエピタキシャル層ＥＰは、ｎ型の不純物（例えば燐（Ｐ）や砒素（Ａｓ））を高濃度に含有する。よって、ここでは、ｎ型の高濃度不純物領域ＳＤ１は、エピタキシャル層ＥＰおよび半導体層ＳＬよりなる。言い換えれば、ｎ型の高濃度不純物領域ＳＤ１は、エピタキシャル層ＥＰおよび半導体層ＳＬの積層部に形成されたｎ型の不純物領域である。
側壁膜ＳＷは、ゲート電極ＧＥ１の側壁に形成された第１膜Ｓ１と、第１膜Ｓ１の側壁および半導体層ＳＬ（ｎ型の低濃度不純物領域ＥＸ１）上に形成された第２膜Ｓ２と、第２膜Ｓ２の側壁に形成された第４膜Ｓ４とを有する。第１膜Ｓ１は、例えば、酸化シリコン膜であり、第２膜Ｓ２および第４膜Ｓ４は、例えば、窒化シリコン膜である。
２つの活性領域間の素子分離領域１Ｉｓｏ上には、ダミーゲート電極ＤＧＥ１が形成されている。このダミーゲート電極ＤＧＥ１は、ゲート電極ＧＥ１と同層の膜よりなる。同層の膜は、例えば、同じ構成材料により、同じ工程で形成された膜である。また、ダミーゲート電極ＤＧＥ１の両側の側壁には、ダミー側壁膜ＤＳＷが形成されている。このダミー側壁膜ＤＳＷは、側壁膜ＳＷと同層の膜よりなる。よって、ダミー側壁膜ＤＳＷは、上記第１膜Ｓ１、第２膜Ｓ２および第４膜Ｓ４よりなる。ダミーゲート電極ＤＧＥ１とその両側のダミー側壁膜ＤＳＷとは、活性領域１Ａｃ上のＭＩＳＦＥＴと類似の構造体であるため、これらをまとめて擬似トランジスタと呼ぶ場合がある。但し、この擬似トランジスタは、素子分離領域１Ｉｓｏに形成されているため、例え、ダミーゲート電極ＤＧＥ１に電位が印加された場合であっても、動作し得ない。
また、ゲート電極ＧＥ１、ソース、ドレイン領域（ここでは、エピタキシャル層ＥＰ）およびダミーゲート電極ＤＧＥ１の上部には金属シリサイド層（ソース、ドレイン領域を構成する半導体層と金属との化合物）ＳＩＬが形成されている。また、上記ＭＩＳＦＥＴ上には、層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１は、薄い窒化シリコン膜（ライナー膜ともいう）ＩＬ１ａとその上の酸化シリコン膜ＩＬ１ｂとの積層膜よりなる。ＭＩＳＦＥＴのソース、ドレイン領域（ここでは、エピタキシャル層ＥＰ）の上方には、プラグ（コンタクトプラグ）Ｐ１が形成されている。このプラグＰ１は、コンタクトホールＣ１内に埋め込まれた導電性膜よりなる。プラグＰ１から、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界までの距離（最短距離）を“Ｌ１”とする（図２（Ａ）参照）。
ここで、本実施の形態においては、素子分離領域１Ｉｓｏ上に、ダミーゲート電極ＤＧＥ１を配置し、さらに、このダミーゲート電極ＤＧＥ１の両側にダミー側壁膜ＤＳＷを形成している。このダミー側壁膜ＤＳＷは、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って配置される。より好ましくは、ダミー側壁膜ＤＳＷは、その端部が、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界と一致する、または、ダミー側壁膜ＤＳＷは、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界と重なる（覆う）ように配置される。
上記構成によれば、プラグＰ１のずれによる不具合を解消することができる。また、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って生じる窪み（リセス、ＳＴＩディボット）Ｒによる不具合を解消することができる。その結果、リーク電流の低減、ＴＤＤＢ（Time Dependent Dielectric Breakdown）寿命の向上など、半導体装置の特性の向上を図ることができる。
図３は、比較例１および比較例２の半導体装置の構成を示す図であり、図３（Ａ）は、比較例１の構成を示す断面図であり、図３（Ｂ）は、比較例２の構成を示す平面図である。なお、本実施の形態（図１等）と対応する箇所には同じ符号を付しその説明を省略する。
図３（Ａ）に示すように、ダミーゲート電極ＤＧＥ１およびダミー側壁膜ＤＳＷを設けていない比較例１の場合において、プラグＰ１がずれて形成された場合、コンタクトホールＣ１の形成時に、素子分離絶縁膜ＳＴＩが深くエッチングされ、コンタクトホールＣ１の底部が絶縁層ＢＯＸや支持基板（ｐ型ウエルＰＷ１）ＳＢまで到達する恐れがある（破線の丸で囲んだ部分参照）。このような深いコンタクトホールＣ１に導電性膜が埋め込まれ、プラグＰ１が形成されると、プラグＰ１と支持基板ＳＢとの絶縁耐圧が低下し、また、プラグＰ１と支持基板ＳＢとが導通状態となり、リーク電流が増加する。
このような、プラグＰ１のずれによる不具合を回避するため、図３（Ｂ）に示すように、プラグＰ１から、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界までの距離（最短距離）Ｌ２を大きく確保することも可能である（Ｌ２＞Ｌ１）。しかしながら、このような場合は、活性領域１Ａｃが大きくなり、装置の微細化や高集積化を阻むこととなる。また、後述するように、バルク領域（２Ａ）においては、プラグＰ１のずれを配慮する必要性が少なく、上記距離を小さくすることができる。例えば、図２（Ａ）に示す距離Ｌ１で対応可能な場合がある。このような場合、ＳＯＩ領域１Ａとバルク領域２Ａとで、プラグＰ１から、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界までの距離（Ｌ１、Ｌ２、マージン）が異なることとなる。即ち、領域毎に、異なるデザインルール（デザインマニュアル）が適用され、回路設計が困難となる。
これに対し、本実施の形態においては、図４に示すように、コンタクトホールＣ１がずれて形成された場合においても、ダミー側壁膜ＤＳＷにより、コンタクトホールＣ１が深く、例えば、絶縁層ＢＯＸや支持基板ＳＢまで到達することを防止することができる。図４は、本実施の形態の半導体装置の第２構成を示す断面図である。よって、プラグＰ１と支持基板ＳＢとの絶縁状態を維持することができ、リーク電流の低減を図ることができる。また、プラグＰ１から、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界までの距離Ｌ１を小さくすることができ、装置の微細化や高集積化を図ることができる。また、後述するように、ＳＯＩ領域１Ａとバルク領域２Ａとを、同様のデザインルールで設計することができ、回路設計を容易化することができる。
図５は、本実施の形態の半導体装置の第３構成を示す断面図である。図５においては、ＭＩＳＦＥＴのソース、ドレイン領域（ここでは、エピタキシャル層ＥＰ）の上方に、プラグＰ１が形成されていない。このように、プラグＰ１が形成されていない領域においても、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って生じる窪み（リセス、ＳＴＩディボット）Ｒによる不具合を解消することができる。図６は、比較例３の半導体装置の構成を示す断面図である。図６に示すように、ダミーゲート電極ＤＧＥ１およびダミー側壁膜ＤＳＷを設けていない比較例３の場合において、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って窪み（リセス、ＳＴＩディボット）Ｒが生じる場合がある。即ち、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界部において、素子分離領域（素子分離絶縁膜ＳＴＩ）１Ｉｓｏの表面は、活性領域（半導体層ＳＬ）１Ａｃの表面より低くなっている。このような窪みＲは、素子分離絶縁膜ＳＴＩの表面が露出した状態での酸化膜の除去工程やフォトレジスト膜の現像工程などにより生じ、これらの工程が多い程深くなる傾向にある。また、素子分離絶縁膜ＳＴＩの表面に、不純物（ここでは、ｎ型またはｐ型不純物）が注入されている場合、上記工程による膜減りの速度が大きくなり、窪みＲが深くなる傾向にある。
このように、窪みＲが生じた場合、金属シリサイド層ＳＩＬが窪みＲに沿って深い位置まで形成される。このため、金属シリサイド層ＳＩＬの端部が絶縁層ＢＯＸや支持基板ＳＢの近くまで到達する恐れがある（破線の丸で囲んだ部分参照）。これにより、金属シリサイド層ＳＩＬと支持基板ＳＢとの間の絶縁層ＢＯＸの耐圧が低下し、ＴＤＤＢ寿命の低下や絶縁層ＢＯＸの絶縁破壊が生じ得る。また、上記窪みＲが生じた場合、半導体層ＳＬ上に成長するエピタキシャル層ＥＰが、ゲート長方向にも成長するという不具合もある。
これに対し、本実施の形態においては、図７に示すように、ダミーゲート電極ＤＧＥ１やダミー側壁膜（Ｓ１、Ｓ２、Ｓ４）が存在するために、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って生じる窪みＲは従来よりも小さくなる。また、窪みＲが生じても、ダミー側壁膜ＤＳＷにより窪みＲを埋め込むことができる。図７は、本実施の形態の半導体装置の第４構成を示す断面図である。
このように、本実施の形態においては、窪みＲに沿って深い位置まで金属シリサイド層ＳＩＬが形成されることがなく、絶縁層ＢＯＸの耐圧低下を回避することができる。即ち、ＴＤＤＢ寿命の低下や絶縁層ＢＯＸの絶縁破壊を回避することができる。
（応用例）
次いで、ＳＯＩ領域１Ａとバルク領域２Ａとを有する半導体装置について説明する。具体的には、ＳＯＩ基板を用いて半導体装置を形成する場合、上記半導体層ＳＬに形成されるＭＩＳＦＥＴ（ここでは、ＳＯＩ−ＭＩＳＦＥＴという）と、絶縁層ＢＯＸと半導体層ＳＬとを除去した支持基板（いわゆる、バルク基板）ＳＢに形成されるＭＩＳＦＥＴ（ここでは、バルクＭＩＳＦＥＴという）とが混載される場合がある。なお、ＳＯＩ−ＭＩＳＦＥＴとするか、バルクＭＩＳＦＥＴとするかは、要求される回路機能に応じて適宜選択される。
図８は、本実施の形態の応用例の半導体装置の構成を示す断面図であり、図９は、本実施の形態の応用例の半導体装置の構成を示す平面図である。図８は、例えば、図９のＡ−Ａ断面部に対応する。
図８および図９に示すように、本応用例の半導体装置は、ＳＯＩ領域１Ａに形成されたＳＯＩ−ＭＩＳＦＥＴと、バルク領域２Ａに形成されたバルクＭＩＳＦＥＴとを有する。
ここで、ＳＯＩ領域１Ａに形成されるＳＯＩ−ＭＩＳＦＥＴは、例えば、ロジック回路などに用いられ、比較的、低圧の電位により駆動されるＭＩＳＦＥＴである。特に、ＳＯＩ領域１Ａに形成されるＳＯＩ−ＭＩＳＦＥＴは、高速動作が可能で、低消費電力であるため、このような要求が高いロジック回路（スタンダードセル）などに用いられる。
また、バルク領域２Ａに形成されるバルクＭＩＳＦＥＴは、例えば、入出力回路（Ｉ／Ｏ回路ともいう）などに用いられる。このバルクＭＩＳＦＥＴは、例えば、比較的、高圧の電位（例えば、３．３Ｖ程度）により駆動される。このため、例えば、バルクＭＩＳＦＥＴは、高耐の高いＭＩＳＦＥＴであり、ＳＯＩ−ＭＩＳＦＥＴよりゲート絶縁膜ＧＩ２の膜厚が大きく、また、ゲート長が大きい。
ＳＯＩ領域１Ａには、支持基板ＳＢ上に絶縁層ＢＯＸを介して半導体層ＳＬが配置されている。この半導体層ＳＬの主表面に、ＳＯＩ−ＭＩＳＦＥＴが形成されている。
バルク領域２Ａは、支持基板ＳＢ上の絶縁層ＢＯＸおよび半導体層ＳＬが形成されていない。この支持基板ＳＢの主表面に、バルクＭＩＳＦＥＴが形成されている。前述したとおり、バルク領域２Ａにおいては、支持基板ＳＢ上の絶縁層ＢＯＸおよび半導体層ＳＬが取り除かれているので、バルク領域２Ａの支持基板ＳＢの上面は、ＳＯＩ領域１Ａの半導体層ＳＬの上面より低い位置にある。
ＳＯＩ領域１Ａにおいて、ＳＯＩ−ＭＩＳＦＥＴが形成される活性領域１Ａｃは、素子分離領域１Ｉｓｏで囲まれている。この素子分離領域１Ｉｓｏは、活性領域１Ａｃの外周に位置する外周部と言える。また、バルク領域２Ａにおいて、バルクＭＩＳＦＥＴが形成される活性領域２Ａｃは、素子分離領域２Ｉｓｏで囲まれている。この素子分離領域２Ｉｓｏは、活性領域２Ａｃの外周に位置する外周部と言える。
素子分離領域１Ｉｓｏは、素子分離溝内に埋め込まれた素子分離絶縁膜ＳＴＩの形成領域であり、活性領域１Ａｃは、素子分離絶縁膜ＳＴＩで囲まれた半導体層ＳＬの露出領域である。また、素子分離領域２Ｉｓｏは、素子分離溝内に埋め込まれた素子分離絶縁膜ＳＴＩの形成領域であり、活性領域２Ａｃは、素子分離絶縁膜ＳＴＩで囲まれた支持基板ＳＢの露出領域である（図１４参照）。なお、活性領域２Ａｃを構成する支持基板ＳＢ中には、不純物（ここでは、ｐ型不純物）を含有するウエル（ここでは、ｐ型ウエルＰＷ２）が配置されている。
ＳＯＩ−ＭＩＳＦＥＴは、図１に示すものと同様の構成であり、前述したとおり、半導体層ＳＬ上にゲート絶縁膜ＧＩ１を介して形成されたゲート電極ＧＥ１と、ゲート電極ＧＥ１の両側の半導体層ＳＬ中に形成されたソース、ドレイン領域とを有する。また、ゲート電極ＧＥ１の側壁には、側壁膜ＳＷが配置され、この側壁膜ＳＷは、第１膜Ｓ１と、第１膜Ｓ１の側壁および半導体層ＳＬ（ｎ型の低濃度不純物領域ＥＸ１）上に形成された第２膜Ｓ２と、第２膜Ｓ２の側壁に形成された第４膜Ｓ４とを有する。第１膜Ｓ１は、例えば、酸化シリコン膜であり、第２膜Ｓ２および第４膜Ｓ４は、例えば、窒化シリコン膜である。
さらに、図８のＳＯＩ領域１Ａにおいて、活性領域１Ａｃの両側の素子分離領域１Ｉｓｏ上には、ダミーゲート電極ＤＧＥ１が形成されている。このダミーゲート電極ＤＧＥ１は、ゲート電極ＧＥ１と同層の膜よりなる。また、ダミーゲート電極ＤＧＥ１の両側の側壁には、ダミー側壁膜ＤＳＷが形成されている。このダミー側壁膜ＤＳＷは、側壁膜ＳＷと同層の膜よりなる。よって、ダミー側壁膜ＤＳＷは、上記第１膜Ｓ１、第２膜Ｓ２および第４膜Ｓ４よりなる。また、ゲート電極ＧＥ１、ソース、ドレイン領域（ここでは、エピタキシャル層ＥＰ）およびダミーゲート電極ＤＧＥ１の上部には金属シリサイド層ＳＩＬが形成されている。
バルクＭＩＳＦＥＴは、図８の右側に示すように、支持基板ＳＢ（ｐ型ウエルＰＷ２）上にゲート絶縁膜ＧＩ２を介して形成されたゲート電極ＧＥ２と、ゲート電極ＧＥ２の両側の支持基板ＳＢ（ｐ型ウエルＰＷ２）中に形成されたソース、ドレイン領域とを有する。このソース、ドレイン領域は、ＬＤＤ構造のソース、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極ＧＥ２等に対して自己整合的に形成されたｎ型の低濃度不純物領域ＥＸ２と、ゲート電極ＧＥ２およびその側壁の側壁膜ＳＷの合成体に対して自己整合的に形成されたｎ型の高濃度不純物領域ＳＤ２とを有する。また、ｎ型の高濃度不純物領域ＳＤ２は、ｎ型の低濃度不純物領域ＥＸ２より不純物濃度が高い。なお、バルク領域２Ａにおいては、エピタキシャル層ＥＰは形成されていない。
また、ゲート電極ＧＥ２の側壁の側壁膜ＳＷは、第１膜Ｓ１と、第１膜Ｓ１の側壁および支持基板ＳＢ（ｎ型の低濃度不純物領域ＥＸ２）上に形成された第２膜Ｓ２と、第２膜Ｓ２の側壁に形成された第４膜Ｓ４とを有する。ゲート電極ＧＥ２の側壁の側壁膜ＳＷは、ゲート電極ＧＥ１の側壁の側壁膜ＳＷと同層の膜よりなる。第１膜Ｓ１は、例えば、酸化シリコン膜であり、第２膜Ｓ２および第４膜Ｓ４は、例えば、窒化シリコン膜である。
ここで、図８のバルク領域２Ａにおいて、活性領域２Ａｃの両側の素子分離領域２Ｉｓｏ上には、ダミーゲート電極ＤＧＥ１およびダミー側壁膜ＤＳＷが形成されていない。
また、ゲート電極ＧＥ１、ソース、ドレイン領域（ここでは、エピタキシャル層ＥＰ）、ダミーゲート電極ＤＧＥ１、ゲート電極ＧＥ２およびソース、ドレイン領域（ここでは、ｎ型の高濃度不純物領域ＳＤ２）の上部には金属シリサイド層ＳＩＬが形成されている。また、上記ＳＯＩ−ＭＩＳＦＥＴおよびバルクＭＩＳＦＥＴ上には、層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１は、薄い窒化シリコン膜ＩＬ１ａとその上の酸化シリコン膜ＩＬ１ｂとの積層膜よりなる。ＳＯＩ−ＭＩＳＦＥＴおよびバルクＭＩＳＦＥＴのソース、ドレイン領域の上方には、プラグＰ１が形成されている。このプラグＰ１は、コンタクトホールＣ１内に埋め込まれた導電性膜よりなる。また、プラグＰ１上には、配線Ｍ１が配置されている。この配線Ｍ１は、層間絶縁膜ＩＬ２中に形成されている。この層間絶縁膜ＩＬ２は、薄い窒化シリコン膜ＩＬ２ａとその上の酸化シリコン膜ＩＬ２ｂとの積層膜よりなる。
ここで、本実施の形態においては、図１に示すものと同様に、ＳＯＩ領域１Ａにおいて、素子分離領域１Ｉｓｏ上に、ダミーゲート電極ＤＧＥ１を配置し、さらに、このダミーゲート電極ＤＧＥ１の両側にダミー側壁膜ＤＳＷを形成したので、プラグＰ１のずれによる不具合を解消することができる。また、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って生じる窪み（リセス、ＳＴＩディボット）Ｒによる不具合を解消することができる。その結果、リーク電流の低減、ＴＤＤＢ寿命の向上など、半導体装置の特性の向上を図ることができる。また、ＳＯＩ領域１Ａとバルク領域２Ａとを、同様のデザインルールで設計することができ、回路設計を容易化することができる。
さらに、本実施の形態において、バルク領域（Ｉ／Ｏ領域）２Ａにおいては、素子分離領域２Ｉｓｏ上に、ダミーゲート電極ＤＧＥ１およびダミー側壁膜ＤＳＷを形成していない。これはフローティングであるダミーゲート電極（ＤＧＥ２）とバルク領域２Ａのソース、ドレイン領域（ＳＤ２）との間で電位差が発生し、チャージングダメージを受ける可能性があるためである。
図１０は、比較例４の半導体装置の構成を示す断面図である。図１０に示すように、バルク領域２Ａにおいて、活性領域２Ａｃの両側の素子分離領域２Ｉｓｏ上に、ダミーゲート電極ＤＧＥ２およびダミー側壁膜ＤＳＷを設けた場合、チャージングダメージにより、ダミー側壁膜ＤＳＷが破壊し得る（破線の丸で囲んだ部分参照）。
これに対し、本応用例においては、図８に示すように、バルク領域２Ａにおいて、活性領域２Ａｃの両側の素子分離領域２Ｉｓｏ上に、ダミーゲート電極ＤＧＥ２およびダミー側壁膜ＤＳＷを設けていないため、チャージングダメージはない。また、チャージングダメージによる影響を低減するため、ダミーゲート電極ＤＧＥ２から活性領域２Ａｃと素子分離領域２Ｉｓｏとの境界までの距離（最短距離）を大きく確保することも可能であるが、このような場合は、結局のところ、プラグＰ１のずれによる不具合を解消することができず、さらに、装置の微細化や高集積化を阻むこととなる。これに対し、本応用例においては、このような不具合を回避することができる。
［製法説明］
次いで、図１１〜図２８を参照しながら本実施の形態の半導体装置の製造工程を説明するとともに、本実施の形態の半導体装置の構成をより明確にする。図１１〜図２８は、実施の形態１の半導体装置の製造工程を示す断面図である。なお、図１に示す半導体装置は、図８に示す応用例の半導体装置の左側と同様であり、類似の製造工程で形成することができるため、図８に示す応用例の半導体装置を例として、製造工程を説明する。
図１１に示すように、基板として、ＳＯＩ基板を準備する。ＳＯＩ基板は、支持基板ＳＢと、この支持基板ＳＢ上に形成された絶縁層ＢＯＸと、絶縁層ＢＯＸ上に形成された半導体層ＳＬとから構成されている。
支持基板ＳＢは、例えば、単結晶シリコン（Ｓｉ）からなる半導体基板であり、絶縁層ＢＯＸは、酸化シリコンよりなる層である。また、半導体層ＳＬは、単結晶シリコンからなる層である。絶縁層ＢＯＸの厚さは、例えば、１０ｎｍ〜３０ｎｍ程度である。また、半導体層ＳＬの厚さは、例えば、１０ｎｍ〜３０ｎｍ程度である。
ＳＯＩ基板の形成方法に制限はないが、例えば、貼り合わせ法を用いて形成することができる。例えば、表面を熱酸化することにより酸化シリコン膜を形成した単結晶シリコン基板と、別の単結晶シリコン基板とを高熱および圧力を加えることで接着して貼り合わせた後、一方の単結晶シリコン基板を研磨して薄膜化する。この場合、薄膜化した単結晶シリコン基板が半導体層ＳＬとなり、上記酸化シリコン膜が絶縁層ＢＯＸとなり、他方の単結晶シリコン基板が支持基板ＳＢとなる。この他、ＳＩＭＯＸ（Silicon Implanted Oxide）法でＳＯＩ基板を形成してもよい。例えば、単結晶シリコン基板の表面よりも少し深い位置に高いエネルギーでＯ２（酸素）をイオン注入した後、熱処理を施し、シリコンと酸素とを結合させることで、絶縁層（酸化シリコン膜）ＢＯＸを形成する。この場合、絶縁層ＢＯＸより上の部分が半導体層ＳＬとなり、絶縁層ＢＯＸより下の部分が支持基板ＳＢとなる。
次いで、図１２に示すように、素子分離絶縁膜ＳＴＩを形成する。例えば、活性領域１Ａｃ、２Ａｃとして残す領域上に、窒化シリコン膜などからなるハードマスク（図示せず）を形成し、このハードマスクをマスクとしてドライエッチングを行うことで、半導体層ＳＬ、絶縁層ＢＯＸおよび支持基板ＳＢの一部を除去し、素子分離溝を形成する。なお、所望の形状の膜をマスクとして、下層の膜をエッチングすることをパターニングという。上記素子分離溝は、半導体層ＳＬおよび絶縁層ＢＯＸを貫通し、支持基板ＳＢの途中まで到達する。言い換えれば、素子分離溝の底部は、絶縁層ＢＯＸの底面（底部）よりも深い位置に位置する。
次いで、素子分離溝および上記ハードマスク上に、素子分離溝を埋め込む程度の膜厚で、絶縁膜を形成する。例えば、絶縁膜として、酸化シリコン膜をＣＶＤ法などを用いて堆積する。
次いで、素子分離溝以外の絶縁膜を、上記ハードマスクが露出するまでＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）法やエッチバック法などを用いて除去する。これにより、素子分離溝内に絶縁膜が埋め込まれた素子分離絶縁膜ＳＴＩを形成することができる。この素子分離絶縁膜ＳＴＩは、ＳＯＩ領域１Ａやバルク領域２Ａに形成される各ＭＩＳＦＥＴ間の干渉を防止するために形成される。次いで、上記ハードマスクを除去する。
次いで、図１３に示すように、閾値調整用の不純物を注入する。ＳＯＩ領域１Ａにおいては、絶縁層ＢＯＸの下部の支持基板ＳＢ中にｐ型またはｎ型の不純物をイオン注入する。ここでは、例えば、ＳＯＩ領域１Ａを開口したフォトレジスト膜（図示せず）をマスクに、絶縁層ＢＯＸの下部に、ｐ型の不純物を注入し、ｐ型ウエルＰＷ１を形成する。次いで、上記フォトレジスト膜をアッシング処理などにより除去する。
次いで、ＳＯＩ領域１Ａに形成されるＳＯＩ−ＭＩＳＦＥＴのゲート絶縁膜ＧＩ１を形成する。例えば、半導体層（単結晶シリコン）ＳＬの上面を熱酸化することにより、酸化シリコン膜よりなるゲート絶縁膜ＧＩ１を形成する。この際、バルク領域２Ａにも、酸化シリコン膜（ゲート絶縁膜ＧＩ１）が形成される。
次いで、図１４に示すように、バルク領域２Ａのゲート絶縁膜ＧＩ１、半導体層ＳＬおよび絶縁層ＢＯＸ等を除去する。例えば、バルク領域２Ａを開口したフォトレジスト膜（図示せず）をマスクに、バルク領域２Ａのゲート絶縁膜ＧＩ１、半導体層ＳＬおよび絶縁層ＢＯＸをエッチングする。次いで、上記フォトレジスト膜をアッシング処理などにより除去する。
次いで、図１５に示すように、バルク領域２Ａの支持基板ＳＢ中にｐ型の不純物をイオン注入し、ｐ型ウエルＰＷ２を形成する。ここでは、例えば、バルク領域２Ａを開口したフォトレジスト膜（図示せず）をマスクに、支持基板ＳＢ中に、ｐ型の不純物を注入し、ｐ型ウエルＰＷ２を形成する。次いで、上記フォトレジスト膜をアッシング処理などにより除去する。
次いで、バルク領域２Ａに形成されるバルクＭＩＳＦＥＴのゲート絶縁膜ＧＩ２を形成する。例えば、支持基板ＳＢ中の上面を熱酸化することにより、酸化シリコン膜よりなるゲート絶縁膜ＧＩ２を形成する。この際、ＳＯＩ領域１Ａのゲート絶縁膜ＧＩ１が厚膜化しないように、ＳＯＩ領域１Ａをマスク膜（例えば、窒化シリコン膜など）で覆っておいてもよい。
次いで、図１６に示すように、ＳＯＩ領域１Ａおよびバルク領域２Ａに、ゲート電極となる導電性膜を形成する。例えば、導電性膜として、多結晶シリコン膜ＰＳを、ＣＶＤ法などを用いて形成する。次いで、図１７に示すように、導電性膜上に、キャップ絶縁膜ＣＡＰを形成する。例えば、多結晶シリコン膜ＰＳ上に、キャップ絶縁膜ＣＡＰとして、窒化シリコン膜を、ＣＶＤ法などを用いて形成する。
次いで、図１８に示すように、多結晶シリコン膜ＰＳおよびキャップ絶縁膜ＣＡＰをパターニングする。例えば、キャップ絶縁膜ＣＡＰ上にフォトレジスト膜（図示せず）を形成し、露光・現像することによりゲート電極ＧＥ１、ＧＥ２の形成領域以外のフォトレジスト膜を除去する。次いで、上記フォトレジスト膜をマスクとしてキャップ絶縁膜ＣＡＰをエッチングする。次いで、上記フォトレジスト膜（図示せず）をアッシング処理などにより除去し、キャップ絶縁膜ＣＡＰをマスクとして、多結晶シリコン膜ＰＳをエッチングすることにより、ＳＯＩ領域１Ａおよびバルク領域２Ａに、ゲート電極ＧＥ１、ＧＥ２を形成する。この際、ＳＯＩ領域１Ａの素子分離領域１Ｉｓｏ上に、ダミーゲート電極ＤＧＥ１を形成する。このダミーゲート電極ＤＧＥ１は、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿うように形成される。より好ましくは、後述するダミー側壁膜ＤＳＷの端部が、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界と一致するように、または、ダミー側壁膜ＤＳＷが、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界と重なる（覆う）ように、ダミー側壁膜ＤＳＷのゲート長方向の長さを考慮して、ダミーゲート電極ＤＧＥ１を形成する。
次いで、ＳＯＩ−ＭＩＳＦＥＴおよびバルクＭＩＳＦＥＴのソース、ドレイン領域を形成する。
まず、図１９に示すように、ゲート電極ＧＥ２の側壁に、第１膜（第１側壁膜、オフセットスペーサともいう）Ｓ１を形成し、ゲート電極ＧＥ２の両側の支持基板（ｐ型ウエルＰＷ２）ＳＢ中に、ｎ型の低濃度不純物領域ＥＸ２を形成する。
例えば、ＳＯＩ領域１Ａおよびバルク領域２Ａに、第１膜Ｓ１となる絶縁膜として、例えば、酸化シリコン膜をＣＶＤ法で堆積した後、異方性エッチングを施し、ゲート電極ＧＥ１、ＧＥ２側壁に第１膜Ｓ１を側壁膜として残存させる。この際、ダミーゲート電極ＤＧＥ１の側壁にも側壁膜として第１膜Ｓ１が残存する。
次いで、バルク領域２Ａにおいて、ゲート電極ＧＥ２および第１膜Ｓ１の合成体の両側の支持基板（ｐ型ウエルＰＷ２）ＳＢ中に、ｎ型の低濃度不純物領域ＥＸ２を形成する。例えば、ＳＯＩ領域１Ａをフォトレジスト膜（図示せず）で覆い、ゲート電極ＧＥ２および第１膜Ｓ１の合成体をマスクとして、イオン注入法により、支持基板（ｐ型ウエルＰＷ２）ＳＢ中に、ｎ型不純物を導入する。次いで、上記フォトレジスト膜（図示せず）をアッシング処理などにより除去する。
次いで、図２０および図２１に示すように、ゲート電極ＧＥ１の側壁に、第１膜Ｓ１、第２膜（第２側壁膜）Ｓ２および第３膜（第３側壁膜）Ｓ３よりなる側壁膜を形成し（図２０参照）、半導体層ＳＬ上にエピタキシャル層ＥＰを形成する（図２１参照）。
ＳＯＩ領域１Ａおよびバルク領域２Ａに、第２膜Ｓ２および第３膜Ｓ３となる絶縁膜として、例えば、窒化シリコン膜と酸化シリコン膜を順次ＣＶＤ法で堆積する。次いで、バルク領域２Ａをフォトレジスト膜（図示せず）で覆い、異方性エッチングを施すことにより、ゲート電極ＧＥ１および第１膜Ｓ１の合成体の側壁に、第２膜Ｓ２および第３膜Ｓ３を側壁膜として残存させる。また、この際、ダミーゲート電極ＤＧＥ１および第１膜Ｓ１の合成体の側壁にも、第２膜Ｓ２および第３膜Ｓ３が残存する。これにより、ゲート電極ＧＥ１およびダミーゲート電極ＤＧＥ１の側壁に、第１膜Ｓ１、第２膜Ｓ２および第３膜Ｓ３よりなる側壁膜が形成される。次いで、上記フォトレジスト膜（図示せず）をアッシング処理などにより除去する。なお、この異方性エッチングの際、バルク領域２Ａはフォトレジスト膜（図示せず）で覆われているため、第２膜Ｓ２および第３膜Ｓ３の積層膜が、バルク領域２Ａを覆うように残存する。このため、ＳＯＩ領域１Ａにおいて、ゲート電極ＧＥ１および上記側壁膜（Ｓ１、Ｓ２、Ｓ３）の合成体の両側には、半導体層ＳＬの上面が露出し、バルク領域２Ａは、第２膜Ｓ２および第３膜Ｓ３の積層膜により覆われる。
次いで、ゲート電極ＧＥ１および上記側壁膜（Ｓ１、Ｓ２、Ｓ３）の合成体の両側に露出した、半導体層ＳＬ上にエピタキシャル層ＥＰを形成する（図２１参照）。例えば、ジクロールシラン（ＳｉＨ２Ｃｌ２）および塩化水素（ＨＣｌ）ガスを用いたエピタキシャル成長により、半導体層ＳＬとしてシリコン層を形成する。次いで、エピタキシャル層ＥＰ上に、酸化膜ＯＸを形成する。例えば、エピタキシャル層ＥＰの上面を熱酸化することにより、酸化シリコン膜（酸化膜ＯＸ）を形成する。
次いで、図２２に示すように、ゲート電極ＧＥ２の側壁に、第１膜Ｓ１、第２膜Ｓ２および第３膜Ｓ３よりなる側壁膜を形成する。例えば、ＳＯＩ領域１Ａをフォトレジスト膜（図示せず）で覆い、第２膜Ｓ２および第３膜Ｓ３に異方性エッチングを施すことにより、ゲート電極ＧＥ２および第１膜Ｓ１の合成体の側壁に、第２膜Ｓ２および第３膜Ｓ３を側壁膜として残存させる。これにより、ゲート電極ＧＥ２の側壁に、第１膜Ｓ１、第２膜Ｓ２および第３膜Ｓ３よりなる側壁膜が形成される。次いで、上記フォトレジスト膜（図示せず）をアッシング処理などにより除去する。
次いで、図２３および図２４に示すように、ゲート電極ＧＥ１、ＧＥ２の側壁の第３膜Ｓ３および酸化膜ＯＸを除去し、さらに、ゲート電極ＧＥ１、ＧＥ２上のキャップ絶縁膜（窒化シリコン膜）ＣＡＰを除去する（図２３参照）。次いで、ゲート電極ＧＥ１の両側の半導体層ＳＬ中に、ｎ型の低濃度不純物領域ＥＸ１を形成する。
例えば、バルク領域２Ａをフォトレジスト膜（図示せず）で覆い、ゲート電極ＧＥ１、第１膜Ｓ１および第２膜Ｓ２の合成体をマスクとして、イオン注入法により、半導体層ＳＬ中に、ｎ型不純物を導入する。この際、エピタキシャル層ＥＰの上部にも、ｎ型の低濃度不純物領域（図示せず）が形成される。次いで、上記フォトレジスト膜（図示せず）をアッシング処理などにより除去する。
次いで、図２５に示すように、ゲート電極ＧＥ１、ＧＥ２の側壁膜となる第４膜（第４側壁膜）Ｓ４を形成し、ゲート電極ＧＥ１の両側のエピタキシャル層ＥＰおよびその下層の半導体層ＳＬ中に、ｎ型の高濃度不純物領域ＳＤ１を形成する。また、ゲート電極ＧＥ２の両側の支持基板（ｐ型ウエルＰＷ２）ＳＢ中に、ｎ型の高濃度不純物領域ＳＤ２を形成する。
例えば、ＳＯＩ領域１Ａおよびバルク領域２Ａに、第４膜Ｓ４となる絶縁膜として、例えば、酸化シリコン膜をＣＶＤ法で堆積し、異方性エッチングを施すことにより、ゲート電極ＧＥ１、第１膜Ｓ１および第２膜Ｓ２の合成体の側壁に、第４膜Ｓ４を側壁膜として残存させる。同様に、ゲート電極ＧＥ２、第１膜Ｓ１および第２膜Ｓ２の合成体の側壁に、第４膜Ｓ４を側壁膜として残存させる。また、この際、ダミーゲート電極ＤＧＥ１、第１膜Ｓ１および第２膜Ｓ２の合成体の側壁にも、第４膜Ｓ４が残存する。これにより、ゲート電極ＧＥ１、ＧＥ２およびダミーゲート電極ＤＧＥ１の側壁に、第１膜Ｓ１、第２膜Ｓ２および第４膜Ｓ４よりなるダミー側壁膜ＤＳＷが形成される。
次いで、ゲート電極ＧＥ１および上記側壁膜（Ｓ１、Ｓ２、Ｓ４）の合成体をマスクとして、イオン注入法により、エピタキシャル層ＥＰおよびその下層の半導体層ＳＬ中に、ｎ型不純物を導入し、ｎ型の高濃度不純物領域ＳＤ１を形成する。また、ゲート電極ＧＥ２および上記側壁膜（Ｓ１、Ｓ２、Ｓ４）の合成体をマスクとして、イオン注入法により、支持基板（ｐ型ウエルＰＷ２）ＳＢ中に、ｎ型不純物を導入し、ｎ型の高濃度不純物領域ＳＤ２を形成する。ｎ型の高濃度不純物領域ＳＤ１とＳＤ２の濃度は異なっていてもよい。
次いで、図２６に示すように、ゲート電極ＧＥ１、ＧＥ２、ダミーゲート電極ＤＧＥ１およびｎ型の高濃度不純物領域ＳＤ１、ＳＤ２上に、サリサイド（Salicide：Self Aligned Silicide）技術により、金属シリサイド層ＳＩＬを形成する。ここでは、金属シリサイド層ＳＩＬとして、例えば、ニッケルシリサイド膜を形成する。例えば、ＳＯＩ領域１Ａおよびバルク領域２Ａに、ニッケル（Ｎｉ）膜などの金属膜を形成し熱処理を施す。これにより、ゲート電極ＧＥ１、ＧＥ２、ダミーゲート電極ＤＧＥ１とＮｉ膜との接触領域およびｎ型の高濃度不純物領域ＳＤ１、ＳＤ２とＮｉ膜との接触領域において、シリサイド化反応を生じさせる。その後、未反応のＮｉ膜を除去することにより、ニッケルシリサイド膜を形成する。
次いで、図２７に示すように、ＳＯＩ領域１Ａおよびバルク領域２Ａに、層間絶縁膜ＩＬ１およびプラグＰ１を形成する。まず、ＳＯＩ領域１Ａおよびバルク領域２Ａに、層間絶縁膜ＩＬ１として薄い窒化シリコン膜ＩＬ１ａと酸化シリコン膜ＩＬ１ｂとの積層膜をＣＶＤ法などにより形成する。
次いで、層間絶縁膜ＩＬ１をパターニングすることによりコンタクトホールＣ１を形成する。例えば、このパターニングの際、転写するフォトマスクとＳＯＩ基板（ウエハ）の重ね合わせずれにより、コンタクトホールＣ１の形成位置がずれる場合がある（図４参照）。次いで、コンタクトホールＣ１の内部を含む層間絶縁膜ＩＬ１上に導電性膜として、バリア膜（図示せず）と金属膜との積層膜を堆積する。次いで、堆積した導電性膜のうち、コンタクトホールＣ１以外の導電性膜をＣＭＰ法などを用いて除去する。このように、コンタクトホールＣ１内に導電性膜を埋め込むことにより、プラグＰ１を形成する。
図２８に示すように、プラグＰ１上を含む層間絶縁膜ＩＬ１上に、配線Ｍ１を形成する。例えば、プラグＰ１上を含む層間絶縁膜ＩＬ１上に、層間絶縁膜（配線溝用の絶縁膜）ＩＬ２として、薄い窒化シリコン膜ＩＬ２ａと酸化シリコン膜ＩＬ２ｂとの積層膜をＣＶＤ法などにより形成する。次いで、層間絶縁膜ＩＬ２をパターニングすることにより配線溝を形成し、この配線溝内を含む層間絶縁膜ＩＬ２上に、銅膜などの導電性膜を堆積し、堆積した導電性膜のうち、配線溝以外の導電性膜をＣＭＰ法などを用いて除去する。このように、配線溝内に導電性膜を埋め込むことにより、配線Ｍ１を形成する（ダマシン法）。なお、パターニングにより配線Ｍ１を形成してもよい。例えば、層間絶縁膜ＩＬ１上にＡｌ膜などの導電性膜を堆積し、パターニングすることにより配線Ｍ１を形成する。この後、さらに、層間絶縁膜、プラグおよび配線の形成を繰り返すことによりさらに多層の配線を形成してもよい。
（実施の形態２）
本実施の形態においては、上記実施の形態１の半導体装置の変形例について説明する。
（変形例１）
実施の形態１においては、図２を参照しながら説明したように、Ｘ方向に並んで配置された２つの活性領域１Ａｃ間において、Ｙ方向に延在するように、ダミーゲート電極ＤＧＥ１およびダミー側壁膜ＤＳＷの合成体（以下、これをダミーパターンとも言う）を形成したが、このダミーパターンをＸ方向にも延在させてもよい。
図２９は、本実施の形態の変形例１の半導体装置の構成を示す平面図である。図２９に示すように、本変形例の半導体装置においては、Ｘ方向に並んで配置された２つの活性領域１Ａｃ間においてＹ方向に延在する第１部（縦部）と、この第１部の両端部において、Ｘ方向に延在する第２部（横部）と、を有する、第１ダミーパターンを有する。この第１ダミーパターンは、略Ｉ字状とも言える。
また、本変形例の半導体装置においては、Ｘ方向に並んで配置された２つの活性領域１Ａｃのうち、図中、左側に配置された活性領域１Ａｃの左の辺（境界）に沿って、Ｙ方向に延在する第３部（縦部）と、この第３部の両端部において、Ｘ方向に延在する第４部（横部）と、を有する、第２ダミーパターンを有する。この第２ダミーパターンは、略Ｕ字状とも言える。
また、本変形例の半導体装置においては、Ｘ方向に並んで配置された２つの活性領域１Ａｃのうち、図中、右側に配置された活性領域１Ａｃの右の辺（境界）に沿って、Ｙ方向に延在する第５部（縦部）と、この第５部の両端部において、Ｘ方向に延在する第６部（横部）と、を有する、第３ダミーパターンを有する。この第３ダミーパターンは、略Ｕ字状とも言える。
このように、本変形例においては、上記縦部や上記横部を配置することで、２つの活性領域１Ａｃのそれぞれの外周を、ダミーパターンにより、ほぼ囲むことができるため、プラグＰ１がどの方向にずれても、ずれによる不具合を解消することができる。また、活性領域１Ａｃと素子分離領域１Ｉｓｏとの境界に沿って生じる窪み（リセス、ＳＴＩディボット）による不具合を解消することができる。その結果、リーク電流の低減、ＴＤＤＢ寿命の向上など、半導体装置の特性のさらなる向上を図ることができる。
なお、本変形例の半導体装置の製造方法については、実施の形態１で説明した製造工程と類似の製造工程で形成することができる。
（変形例２）
実施の形態１においては、図２を参照しながら説明したように、Ｘ方向に並んで配置された２つの活性領域１Ａｃ間において、Ｙ方向に延在するように、１本のダミーパターンを形成したが、２本のダミーパターンを設けてもよい。
例えば、Ｘ方向に並んで配置された２つの活性領域１ＡｃのＸ方向の間隔が広い場合には、２本のダミーパターン設けてもよい。
図３０は、本実施の形態の変形例２の半導体装置の構成を示す平面図である。図３０に示すように、本変形例の半導体装置においては、Ｘ方向に並んで配置された２つの活性領域１Ａｃ間において、Ｙ方向に延在するダミーパターンを２本、所定の間隔を置いて配置している。この場合、例えば、Ｘ方向に並んで配置された２つの活性領域１Ａｃのうち、図中、左側に配置された活性領域１Ａｃの右の辺に沿って、Ｙ方向に延在するように１本目のダミーパターンを配置し、図中、右側に配置された活性領域１Ａｃの左の辺に沿って、Ｙ方向に延在するように２本目のダミーパターンを配置している。
さらに、２本のダミーパターンの間隔が広い場合には、図示するように、ダミーゲート電極ＤＧＥ２を設けてもよい。ダミーゲート電極ＤＧＥ２の平面形状は、ダミーゲート電極ＤＧＥ１の平面形状とは、異なる形状である。例えば、ダミーゲート電極ＤＧＥ１は、Ｙ方向に延在するライン状であるのに対し、ダミーゲート電極ＤＧＥ２の平面形状は、矩形状（ここでは、略正方形状）であり、複数の矩形状のダミーゲート電極ＤＧＥ２がＸ方向およびＹ方向に所定の間隔を置いて配置されている。すなわち、ダミーゲート電極ＤＧＥ１よりも形状および平面積の小さいダミーゲート電極ＤＧＥ２が複数配置されている。この複数のダミーゲート電極ＤＧＥ２は、例えば、設計ツールにおいて、ゲート電極等が形成されていない領域に、自動的にレイアウトされる自動発生ダミーゲート電極である。このように、ダミーゲート電極ＤＧＥ１間に、自動発生ダミーゲート電極（ＤＧＥ２）を設けることで、ゲート電極等の粗密が低減され、半導体装置の製造工程における加工精度が向上する。例えば、ゲート電極より上層に形成される層の平坦性が向上し、露光不良や、ディッシングによる不具合などを低減することができる。
なお、本変形例の半導体装置の製造方法については、実施の形態１で説明した製造工程と類似の製造工程で形成することができる。
（変形例３）
上記変形例２においては、２つの活性領域１ＡｃのＸ方向の間隔が広い場合について説明したが、本応用例においては、２つの活性領域１ＡｃのＸ方向の間隔が狭い場合について説明する。
図３１は、本実施の形態の変形例３の半導体装置の構成を示す平面図である。図３１の上図に示すように、本変形例の半導体装置においては、Ｘ方向に並んで配置された２つの活性領域１Ａｃ間に、Ｙ方向に延在するダミーゲート電極ＤＧＥ１を２本、所定の間隔を置いて配置する。このような場合、これらのＸ方向の間隔Ｗが、例えば、ゲート電極ＧＥ１の一方の側に形成される側壁膜ＳＷのゲート長方向の長さ（Ｘ方向の長さ）の２倍より小さい場合には、ダミー側壁膜ＤＳＷが重なることとなり、好ましくない。
また、活性領域１Ａｃと素子分離絶縁膜ＳＴＩの境界からゲート電極ＧＥ１までの距離が、側壁膜ＳＷのゲート長方向の長さ（Ｘ方向の長さ）の２倍より小さい場合には、エピタキシャル層ＥＰの表面全体が側壁膜ＳＷ及びダミー側壁膜ＤＳＷによって覆われてしまう恐れがある。すなわち、プラグＰ１がエピタキシャル層ＥＰと接触するスペースを保てなくなる恐れがある。したがって、エピタキシャル層ＥＰが側壁膜ＳＷ及びダミー側壁膜ＤＳＷから露出されるように、ダミーゲート電極ＤＧＥ１の位置を調整する必要がある。例えば、素子分離絶縁膜ＳＴＩの幅が狭く、ダミーゲート電極ＤＧＥ１を２本形成するためのスペースが十分ではない場合に、強引にダミーゲート電極ＤＧＥ１を２本配置すると、ダミーゲート電極ＤＧＥ１は活性領域１Ａｃと素子分離絶縁膜ＳＴＩの境界にかなり近い位置に配置せざるを得なくなり、上記のような不具合が起こりやすい。
そこで、図３１の下図に示すように、本変形例の半導体装置においては、Ｘ方向に並んで配置された２つの活性領域１Ａｃ間に、Ｙ方向に延在し、太い、即ち、ゲート長方向の長さ（Ｘ方向の長さ）が大きいダミーゲート電極ＤＧＥ１を１本配置する。この場合、例えば、ダミーゲート電極ＤＧＥ１のゲート長方向の長さ（Ｘ方向の長さ）は、ゲート電極ＧＥ１のゲート長方向の長さ（Ｘ方向の長さ）より大きい。
なお、素子分離絶縁膜ＳＴＩの幅がかなり狭い場合には、ゲート長方向の長さ（Ｘ方向の長さ）において、ダミーゲート電極ＤＧＥ１の長さをゲート電極ＧＥ１の長さより小さくしてもよい。このように、ダミーゲート電極ＤＧＥ１のゲート長方向の長さ（Ｘ方向の長さ）を、ゲート電極ＧＥ１のゲート長方向の長さ（Ｘ方向の長さ）と異なるものとしてもよい。
なお、本変形例の半導体装置の製造方法については、実施の形態１で説明した製造工程と類似の製造工程で形成することができる。
（変形例４）
実施の形態１（図１、図８）においては、ＳＯＩ領域１ＡのＭＩＳＦＥＴとして、ｎチャネル型のＭＩＳＦＥＴを例示し、また、バルク領域２ＡのＭＩＳＦＥＴとして、ｎチャネル型のＭＩＳＦＥＴを例示したが、もちろん、これらの領域に、ｐチャネル型のＭＩＳＦＥＴを形成してもよい。この場合、ウエル（ＰＷ１、ＰＷ２）、低濃度不純物領域（ＥＸ１、ＥＸ２）および高濃度不純物領域（ＳＤ１、ＳＤ２）が、逆導電型となる。
また、ＳＯＩ領域１Ａに、ｎチャネル型のＭＩＳＦＥＴおよびｐチャネル型のＭＩＳＦＥＴを形成してもよい。また、バルク領域２Ａに、ｎチャネル型のＭＩＳＦＥＴおよびｐチャネル型のＭＩＳＦＥＴを形成してもよい。例えば、ＳＯＩ領域１Ａの、複数のｎチャネル型のＭＩＳＦＥＴおよび複数のｐチャネル型のＭＩＳＦＥＴを適宜接続することにより、ロジック回路（スタンダードセル）を構成することができる。
図３２は、本実施の形態の変形例４の半導体装置の構成の一例を示す平面図である。この図３２は、ＳＯＩ領域（１Ａ）を示す。図３２に示すように、ＳＯＩ領域（１Ａ）は、ｎチャネル型のＭＩＳＦＥＴの形成領域ＮＡと、ｐチャネル型のＭＩＳＦＥＴの形成領域ＰＡとを有する。ｎチャネル型のＭＩＳＦＥＴの形成領域ＮＡにおいて、半導体層ＳＬの下方の支持基板ＳＢ中には、ｐ型不純物を含有するｐ型ウエル（ＰＷ１）が配置され、ｐチャネル型のＭＩＳＦＥＴの形成領域ＰＡにおいて、半導体層ＳＬの下方の支持基板ＳＢ中には、ｎ型不純物を含有するｎ型ウエルが配置されている。
ｎチャネル型のＭＩＳＦＥＴの形成領域ＮＡには、３つの活性領域１ＡｃＮが設けられ、これらの活性領域の間やそれぞれの端部において、Ｙ方向に延在するように、ダミーパターンが配置されている。
ｐチャネル型のＭＩＳＦＥＴの形成領域ＰＡには、４つの活性領域１ＡｃＰが設けられ、これらの活性領域の間やそれぞれの端部において、Ｙ方向に延在するように、ダミーパターンが配置されている。
ここで、１つのダミーパターンが、ｎチャネル型のＭＩＳＦＥＴの形成領域ＮＡおよびｐチャネル型のＭＩＳＦＥＴの形成領域ＰＡに跨るように配置されていてもよい。即ち、ｎチャネル型のＭＩＳＦＥＴが形成されるｐ型ウエル（ＰＷ１）と、ｐチャネル型のＭＩＳＦＥＴが形成されるｎ型ウエルの両方の上方に延在するように、１つのダミーパターンが配置される。このように、領域ＮＡおよび領域ＰＡにおいて、ダミーゲート電極ＤＧＥ１を共有してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記変形例２のダミーパターンに、変形例１で説明した横部を設けてもよい。
また、図３３は、他の変形例の半導体装置の構成を示す断面図である。例えば、実施の形態１（図１、図８）においては、第３膜Ｓ３を除去し、エピタキシャル層ＥＰを形成した後、第４膜Ｓ４を形成しているため、例えば、図３３に示すように、第４膜Ｓ４が、エピタキシャル層ＥＰ上まで延在してもよい。即ち、ダミー側壁膜ＤＳＷの端部は、エピタキシャル層ＥＰ上に位置する。これにより、プラグＰ１の形成時に合わせずれが起きた場合でも、支持基板ＳＢに到達してしまう不具合をより効果的に解消することができる。また、金属シリサイド層ＳＩＬと支持基板ＳＢとの間の絶縁層ＢＯＸの耐圧が低下する恐れをより効果的に解消することができる。なお、この図３３の例は、実施の形態１だけでなく他の変形例と組み合わせて使用することもできる。
１Ａ ＳＯＩ領域
１Ａｃ 活性領域
１Ｉｓｏ 素子分離領域
２Ａ バルク領域
２Ａｃ 活性領域
２Ｉｓｏ 素子分離領域
ＢＯＸ 絶縁層
Ｃ１ コンタクトホール
ＣＡＰ キャップ絶縁膜
ＤＧＥ１ ダミーゲート電極
ＤＧＥ２ ダミーゲート電極
ＤＳＷ ダミー側壁膜
ＥＰ エピタキシャル層
ＥＸ１ ｎ型の低濃度不純物領域
ＥＸ２ ｎ型の低濃度不純物領域
ＧＥ１ ゲート電極
ＧＥ２ ゲート電極
ＧＩ１ ゲート絶縁膜
ＧＩ２ ゲート絶縁膜
ＩＬ１ 層間絶縁膜
ＩＬ１ａ 薄い窒化シリコン膜
ＩＬ１ｂ 酸化シリコン膜
ＩＬ２ 層間絶縁膜
ＩＬ２ａ 薄い窒化シリコン膜
ＩＬ２ｂ 酸化シリコン膜
Ｌ１ 距離
Ｌ２ 距離
Ｍ１ 配線
ＮＡ ｎチャネル型のＭＩＳＦＥＴの形成領域
ＯＸ 酸化膜
Ｐ１ プラグ
ＰＡ ｐチャネル型のＭＩＳＦＥＴの形成領域
ＰＳ 多結晶シリコン膜
ＰＷ１ ｐ型ウエル
ＰＷ２ ｐ型ウエル
Ｒ 窪み
Ｓ１ 第１膜
Ｓ２ 第２膜
Ｓ３ 第３膜
Ｓ４ 第４膜
ＳＢ 支持基板
ＳＤ１ 高濃度不純物領域
ＳＤ２ 高濃度不純物領域
ＳＩＬ 金属シリサイド層
ＳＬ 半導体層
ＳＴＩ 素子分離絶縁膜
ＳＷ 側壁膜

Claims (8)

  1. 第１活性領域、および前記第１活性領域に接して配置された素子分離領域を有し、かつ、支持基板、前記支持基板上に形成された絶縁層、および前記絶縁層上に形成された半導体層を有するＳＯＩ基板と、
    前記第１活性領域の前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
    前記第１活性領域の前記半導体層のうち、前記ゲート電極の両側に形成されたソース領域およびドレイン領域と、
    前記素子分離領域に形成されたダミーゲート電極と、
    前記ダミーゲート電極の両側に形成された側壁膜と、
    を含み、
    前記素子分離領域に形成され、かつ、前記半導体層および前記絶縁層を貫通するように前記支持基板まで到達する溝内には、絶縁膜が埋め込まれており、
    前記絶縁膜上に形成された前記側壁膜は、前記第１活性領域と前記素子分離領域との境界に沿って配置される、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記側壁膜は、前記第１活性領域と前記素子分離領域との境界と一致または重なるように配置される、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記ソース領域および前記ドレイン領域のそれぞれの上には、コンタクトプラグが形成されている、半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第１活性領域と前記素子分離領域との境界部において、前記絶縁膜の表面は、前記半導体層の表面より低い、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記ソース領域および前記ドレイン領域上には、前記ソース領域および前記ドレイン領域を構成する半導体と金属との化合物膜が、それぞれ形成されている、半導体装置。
  6. 請求項５記載の半導体装置において、
    前記ソース領域および前記ドレイン領域のそれぞれは、前記半導体層と、前記半導体層と前記化合物膜との間のエピタキシャル層との積層部に形成された不純物領域から成る、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記側壁膜の端部は、前記エピタキシャル層の上方に位置する、半導体装置。
  8. 請求項２記載の半導体装置において、
    前記ＳＯＩ基板は、さらに、前記素子分離領域を介して前記第１活性領域と離間して配置された第２活性領域を有し、
    前記第２活性領域には、前記ＳＯＩ基板を構成する前記絶縁層と、前記ＳＯＩ基板を構成する前記半導体層とを有しておらず、
    前記素子分離領域は、断面視において、前記第２活性領域よりも前記第１活性領域側に位置する第１外周部と、前記第１活性領域よりも前記第２活性領域側に位置する第２外周部と、を有し、
    前記ダミーゲート電極は、前記第１外周部上に配置されているが、前記第２外周部上には配置されていない、半導体装置。
JP2016102958A 2016-05-24 2016-05-24 半導体装置 Active JP6594261B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016102958A JP6594261B2 (ja) 2016-05-24 2016-05-24 半導体装置
TW106109427A TW201806116A (zh) 2016-05-24 2017-03-22 半導體裝置及半導體裝置之製造方法
US15/583,829 US20170345750A1 (en) 2016-05-24 2017-05-01 Semiconductor device and method for manufacturing semiconductor device
EP17169993.7A EP3249688B1 (en) 2016-05-24 2017-05-08 Semiconductor device
CN201710317887.0A CN107424998B (zh) 2016-05-24 2017-05-08 半导体器件及半导体器件的制造方法
KR1020170062079A KR102307226B1 (ko) 2016-05-24 2017-05-19 반도체 장치
US16/564,744 US20190393248A1 (en) 2016-05-24 2019-09-09 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016102958A JP6594261B2 (ja) 2016-05-24 2016-05-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2017212267A JP2017212267A (ja) 2017-11-30
JP2017212267A5 JP2017212267A5 (ja) 2018-12-27
JP6594261B2 true JP6594261B2 (ja) 2019-10-23

Family

ID=58698980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016102958A Active JP6594261B2 (ja) 2016-05-24 2016-05-24 半導体装置

Country Status (6)

Country Link
US (2) US20170345750A1 (ja)
EP (1) EP3249688B1 (ja)
JP (1) JP6594261B2 (ja)
KR (1) KR102307226B1 (ja)
CN (1) CN107424998B (ja)
TW (1) TW201806116A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10277227B2 (en) * 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device layout
CN109638010B (zh) * 2017-10-09 2021-09-14 联华电子股份有限公司 射频切换装置以及其制作方法
JP2019106441A (ja) * 2017-12-12 2019-06-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7234568B2 (ja) * 2018-10-23 2023-03-08 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及びその製造方法
DE102019100312A1 (de) * 2019-01-08 2020-07-09 Parcan NanoTech Co. Ltd. Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
US11069714B1 (en) * 2019-12-31 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit
US11404410B2 (en) * 2020-04-29 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having different voltage regions
JP7385540B2 (ja) * 2020-09-03 2023-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112103332B (zh) * 2020-11-09 2021-04-27 晶芯成(北京)科技有限公司 一种静态随机存取存储器及其制造方法
CN115440658A (zh) * 2021-06-02 2022-12-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP7753153B2 (ja) * 2022-05-11 2025-10-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540142B2 (ja) * 1999-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6448129B1 (en) * 2000-01-24 2002-09-10 Micron Technology, Inc. Applying epitaxial silicon in disposable spacer flow
JP4139586B2 (ja) * 2001-11-27 2008-08-27 松下電器産業株式会社 半導体装置およびその製造方法
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
JP5055697B2 (ja) 2005-01-06 2012-10-24 ソニー株式会社 絶縁ゲート電界効果トランジスタ及びその動作方法
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7863141B2 (en) * 2006-07-25 2011-01-04 Chartered Semiconductor Manufacturing, Ltd. Integration for buried epitaxial stressor
JP2008091536A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体装置及びその製造方法
US20080157200A1 (en) * 2006-12-27 2008-07-03 International Business Machines Corporation Stress liner surrounded facetless embedded stressor mosfet
US20080203484A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag Field effect transistor arrangement and method of producing a field effect transistor arrangement
US7432174B1 (en) * 2007-03-30 2008-10-07 Advanced Micro Devices, Inc. Methods for fabricating semiconductor substrates with silicon regions having differential crystallographic orientations
JP5282419B2 (ja) * 2007-04-18 2013-09-04 ソニー株式会社 半導体装置及びその製造方法
JP5222520B2 (ja) * 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7964910B2 (en) * 2007-10-17 2011-06-21 International Business Machines Corporation Planar field effect transistor structure having an angled crystallographic etch-defined source/drain recess and a method of forming the transistor structure
KR101409374B1 (ko) * 2008-04-10 2014-06-19 삼성전자 주식회사 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치
US8048752B2 (en) * 2008-07-24 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer shape engineering for void-free gap-filling process
JP4984179B2 (ja) * 2009-02-06 2012-07-25 ソニー株式会社 半導体装置
US8299564B1 (en) * 2009-09-14 2012-10-30 Xilinx, Inc. Diffusion regions having different depths
JP5325125B2 (ja) * 2010-01-07 2013-10-23 パナソニック株式会社 半導体装置
US8502316B2 (en) * 2010-02-11 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned two-step STI formation through dummy poly removal
US9064688B2 (en) * 2010-05-20 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Performing enhanced cleaning in the formation of MOS devices
US20120025315A1 (en) * 2010-07-30 2012-02-02 Globalfoundries Inc. Transistor with Embedded Strain-Inducing Material and Dummy Gate Electrodes Positioned Adjacent to the Active Region
US8603875B2 (en) * 2010-10-28 2013-12-10 Texas Instruments Incorporated CMOS process to improve SRAM yield
JP2012156229A (ja) * 2011-01-25 2012-08-16 Renesas Electronics Corp 半導体装置およびその製造方法
US9236379B2 (en) * 2011-09-28 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
JP5847549B2 (ja) * 2011-11-16 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5944149B2 (ja) * 2011-12-05 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5956809B2 (ja) * 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6178118B2 (ja) 2013-05-31 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6279291B2 (ja) * 2013-11-18 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9159552B2 (en) * 2013-12-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a germanium-containing FinFET
JP6262060B2 (ja) * 2014-04-03 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6275559B2 (ja) * 2014-06-13 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6355460B2 (ja) * 2014-07-08 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6363895B2 (ja) * 2014-07-09 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6401974B2 (ja) * 2014-08-27 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6316725B2 (ja) * 2014-10-03 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6345107B2 (ja) * 2014-12-25 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20160112105A (ko) * 2015-03-18 2016-09-28 삼성전자주식회사 STI(Shallow Trench Isolation) 라이너를 포함하는 반도체 장치
FR3036846B1 (fr) * 2015-05-29 2018-06-15 Stmicroelectronics (Crolles 2) Sas Procede d'isolation locale entre des transistors realises sur un substrat soi, en particulier fdsoi, et circuit integre correspondant
JP6573792B2 (ja) * 2015-07-10 2019-09-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2017037957A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6501695B2 (ja) * 2015-11-13 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置
US10916542B2 (en) * 2015-12-30 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed STI as the gate dielectric of HV device
JP6608312B2 (ja) * 2016-03-08 2019-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108807531B (zh) * 2017-04-26 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
TWI724164B (zh) * 2017-05-05 2021-04-11 聯華電子股份有限公司 半導體元件及其製作方法

Also Published As

Publication number Publication date
EP3249688B1 (en) 2020-10-28
US20190393248A1 (en) 2019-12-26
KR20170132673A (ko) 2017-12-04
KR102307226B1 (ko) 2021-10-01
JP2017212267A (ja) 2017-11-30
EP3249688A1 (en) 2017-11-29
TW201806116A (zh) 2018-02-16
CN107424998B (zh) 2023-05-09
CN107424998A (zh) 2017-12-01
US20170345750A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6594261B2 (ja) 半導体装置
JP6178118B2 (ja) 半導体装置およびその製造方法
JP6076224B2 (ja) 半導体装置およびその製造方法
JP2014107302A (ja) 半導体装置
KR100752661B1 (ko) 수직 방향의 게이트 전극을 갖는 전계효과 트랜지스터 및그 제조 방법
CN1877858B (zh) 金属氧化物半导体场效应晶体管及其制造方法
US7696576B2 (en) Semiconductor device that includes transistors formed on different silicon surfaces
JPWO2006046442A1 (ja) 半導体装置及びその製造方法
US20060278920A1 (en) Metal oxide semiconductor field-effect transistor (MOSFET) and method of fabricating the same
JP2014143269A (ja) 半導体装置の製造方法
JP4579512B2 (ja) 半導体装置およびその製造方法
JP5367390B2 (ja) 半導体装置及びその製造方法
JP5114844B2 (ja) 半導体装置の製造方法
TWI730189B (zh) 半導體裝置
CN111653622A (zh) 半导体器件及其制造方法
JP4784739B2 (ja) 半導体装置
JP5003856B2 (ja) 半導体装置
JP5071652B2 (ja) 半導体装置
JP2013045911A (ja) 半導体装置および半導体装置の製造方法
JP4784738B2 (ja) 半導体装置
KR101416318B1 (ko) 소자 분리 공정을 포함하는 반도체 장치의 제조방법
JP4784737B2 (ja) 半導体装置
US20090121263A1 (en) Semiconductor device and its manufacturing method
JP2013191752A (ja) 半導体装置の製造方法
JP2005093832A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190924

R150 Certificate of patent or registration of utility model

Ref document number: 6594261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150