JP6401974B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6401974B2 JP6401974B2 JP2014172680A JP2014172680A JP6401974B2 JP 6401974 B2 JP6401974 B2 JP 6401974B2 JP 2014172680 A JP2014172680 A JP 2014172680A JP 2014172680 A JP2014172680 A JP 2014172680A JP 6401974 B2 JP6401974 B2 JP 6401974B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- semiconductor device
- manufacturing
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 509
- 238000004519 manufacturing process Methods 0.000 title claims description 194
- 230000015572 biosynthetic process Effects 0.000 claims description 360
- 238000000034 method Methods 0.000 claims description 155
- 239000000758 substrate Substances 0.000 claims description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 90
- 229920005591 polysilicon Polymers 0.000 claims description 88
- 238000005468 ion implantation Methods 0.000 claims description 76
- 238000003860 storage Methods 0.000 claims description 71
- 230000005669 field effect Effects 0.000 claims description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 46
- 238000000059 patterning Methods 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 10
- 238000009966 trimming Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000003915 cell function Effects 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 110
- 239000010410 layer Substances 0.000 description 49
- 238000002955 isolation Methods 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 230000004048 modification Effects 0.000 description 33
- 238000012986 modification Methods 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 238000000206 photolithography Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 27
- 102100038837 2-Hydroxyacid oxidase 1 Human genes 0.000 description 22
- 101001015570 Arabidopsis thaliana Glycolate oxidase 1 Proteins 0.000 description 22
- 101000887873 Arabidopsis thaliana Glycolate oxidase 2 Proteins 0.000 description 22
- 101001031589 Homo sapiens 2-Hydroxyacid oxidase 1 Proteins 0.000 description 22
- 238000005530 etching Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 18
- 101000945096 Homo sapiens Ribosomal protein S6 kinase alpha-5 Proteins 0.000 description 15
- 102100033645 Ribosomal protein S6 kinase alpha-5 Human genes 0.000 description 15
- JPKJQBJPBRLVTM-OSLIGDBKSA-N (2s)-2-amino-n-[(2s,3r)-3-hydroxy-1-[[(2s)-1-[[(2s)-1-[[(2s)-1-[[(2r)-1-(1h-indol-3-yl)-3-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxobutan-2-yl]-6-iminohexanamide Chemical compound C([C@H](NC(=O)[C@@H](NC(=O)[C@@H](N)CCCC=N)[C@H](O)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C=O)C1=CC=CC=C1 JPKJQBJPBRLVTM-OSLIGDBKSA-N 0.000 description 14
- 102100031277 Calcineurin B homologous protein 1 Human genes 0.000 description 14
- 241000839426 Chlamydia virus Chp1 Species 0.000 description 14
- 101000777252 Homo sapiens Calcineurin B homologous protein 1 Proteins 0.000 description 14
- 101000943802 Homo sapiens Cysteine and histidine-rich domain-containing protein 1 Proteins 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 241000080590 Niso Species 0.000 description 8
- 229910021339 platinum silicide Inorganic materials 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 101000945093 Homo sapiens Ribosomal protein S6 kinase alpha-4 Proteins 0.000 description 6
- 102100033644 Ribosomal protein S6 kinase alpha-4 Human genes 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 108010063256 HTLV-1 protease Proteins 0.000 description 5
- 101000900567 Pisum sativum Disease resistance response protein Pi49 Proteins 0.000 description 5
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 102100031272 Calcineurin B homologous protein 2 Human genes 0.000 description 4
- 102100031077 Calcineurin B homologous protein 3 Human genes 0.000 description 4
- 241001510512 Chlamydia phage 2 Species 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 101000777239 Homo sapiens Calcineurin B homologous protein 2 Proteins 0.000 description 4
- 101000777270 Homo sapiens Calcineurin B homologous protein 3 Proteins 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 150000003481 tantalum Chemical class 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Description
本発明は、半導体装置の製造技術に関し、例えば、電界効果トランジスタを含む主回路
に付加されるアドオン回路としての不揮発性メモリを混載する半導体装置の製造技術に適用して有効な技術に関する。
に付加されるアドオン回路としての不揮発性メモリを混載する半導体装置の製造技術に適用して有効な技術に関する。
特開２００７−２３４８６１号公報（特許文献１）には、電界効果トランジスタのゲート電極と不揮発性メモリセルのゲート電極とを別工程で形成する半導体装置の製造技術において、電界効果トランジスタと不揮発性メモリセルの信頼性向上を図ることができる技術が記載されている。
例えば、電界効果トランジスタを含む主回路が形成された半導体装置においては、半導体装置のメイン機能を実現する主回路とは別に、主回路に付加される付加回路（アドオン回路）が形成されることがある。例えば、付加回路の一例としては、主回路のトリミングや救済に使用される電子ヒューズやトリミング情報を記憶するメモリなどを挙げることができる。
ここで、現在では、電子ヒューズとして、ポリシリコン膜に大電流を流して、物理的に溶断させることにより、「０」／「１」を実現するＯＴＰ（One Time Program）型の電子ヒューズが主流であるが、近年、書き換え可能な不揮発性メモリを使用して、何度も調整可能なＭＴＰ（Multi Time Program）型の電子ヒューズに対するニーズが高まっている。
また、現在では、トリミング情報を記憶するメモリとして、主回路に含まれる電界効果トランジスタとの混載に適した浮遊ゲート構造の不揮発性メモリ（ＮＶメモリ）が使用されているが、メモリセルのサイズが大きくなることから、メモリセルのサイズを縮小できる不揮発性メモリへの転換が検討されている。
このような状況から、近年では、付加回路として、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）構造の不揮発性メモリを使用することが検討されている。ただし、付加回路として、ＭＯＮＯＳ構造の不揮発性メモリを使用する場合、電界効果トランジスタを含む主回路の製造工程に、ＭＯＮＯＳ構造の不揮発性メモリの製造工程を組み込む必要があり、半導体装置の製造コストが上昇することが懸念される。具体的には、ＭＯＮＯＳ構造の不揮発性メモリを主回路の電界効果トランジスタと混載することにより、マスクの枚数が増加するため、なるべく追加するマスクの枚数を削減して、半導体装置の製造コストを削減することが望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置の製造方法では、メモリ形成領域のゲート電極形成領域を覆い、かつ、ＭＩＳＦＥＴ形成領域（電界効果トランジスタ形成領域）を露出するマスクを使用して、導体膜をパターニングすることにより、メモリ形成領域に不揮発性メモリセルのゲート電極を形成する。その後、上述したマスクをそのまま使用したイオン注入法により、半導体基板内に不揮発性メモリセルのｎ−型半導体領域を形成する。
また、一実施の形態における半導体装置の製造方法では、メモリ形成領域のゲート電極形成領域を覆い、かつ、ＭＩＳＦＥＴ形成領域を露出するマスクを使用して、導体膜をパターニングすることにより、メモリ形成領域に不揮発性メモリセルのゲート電極を形成する。その後、上述したマスクを除去することによって露出する不揮発性メモリセルのゲート電極をマスクとして使用したイオン注入法により、半導体基板内に不揮発性メモリセルのｎ−型半導体領域を形成する。
一実施の形態によれば、不揮発性メモリセルと電界効果トランジスタとを混載した半導体装置のコストを削減できる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
本実施の形態１における技術的思想は、同一の半導体チップに、半導体チップのメイン機能を実現する主回路と、主回路に付加されるアドオン回路と呼ばれる付加回路とを含む半導体装置であって、アドオン回路をＭＯＮＯＳ型の書き換え可能な不揮発性メモリから構成する半導体装置に関する技術的思想である。
本実施の形態１における技術的思想は、同一の半導体チップに、半導体チップのメイン機能を実現する主回路と、主回路に付加されるアドオン回路と呼ばれる付加回路とを含む半導体装置であって、アドオン回路をＭＯＮＯＳ型の書き換え可能な不揮発性メモリから構成する半導体装置に関する技術的思想である。
例えば、ＳＯＣ（System On Chip）を例に挙げると、主回路としては、ＤＲＡＭ（Dynamic Random Access Memory）もしくはＳＲＡＭ（Static Random Access Memory）などのようなメモリ回路、ＣＰＵ（Central Processing Unit）もしくはＭＰＵ（Micro Processing Unit）などのような論理回路、または、これらのメモリ回路および論理回路の混在回路等を挙げることができる。一方、アドオン回路としては、主回路に関する比較的小容量の情報を記憶する記憶回路や、回路の救済に使用される電子ヒューズなどを挙げることができる。例えば、比較的小容量の情報としては、半導体チップ内のトリミングの際に使用する素子の配置アドレス情報、メモリ回路の救済の際に使用するメモリセルの配置アドレス情報、半導体装置の製造番号などを挙げることができる。また、半導体チップがＬＣＤ（Liquid Crystal Display）ドライバである場合、比較的小容量の情報としては、ＬＣＤ画像調整時に使用する調整電圧のトリミングタップ情報を挙げることができる。
＜半導体チップのレイアウト構成例＞
以下に示す本実施の形態１では、メイン機能を実現するシステムが形成された半導体チップを例に挙げて説明する。本実施の形態１における半導体チップは、相対的に低い電圧で駆動する低耐圧ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と、高電圧駆動を可能とするために相対的に高い電圧で駆動する高耐圧ＭＩＳＦＥＴと、書き換え可能な不揮発性メモリセルとを含んでいる。
以下に示す本実施の形態１では、メイン機能を実現するシステムが形成された半導体チップを例に挙げて説明する。本実施の形態１における半導体チップは、相対的に低い電圧で駆動する低耐圧ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と、高電圧駆動を可能とするために相対的に高い電圧で駆動する高耐圧ＭＩＳＦＥＴと、書き換え可能な不揮発性メモリセルとを含んでいる。
ここで、ＭＩＳＦＥＴにおいて、耐圧とは、ＭＩＳＦＥＴを構成するソース領域と半導体基板（ウェル）やドレイン領域と半導体基板（ウェル）との境界に生じるｐｎ接合耐圧や、ゲート絶縁膜の絶縁耐圧をいい、本実施の形態１では、相対的に耐圧の高い高耐圧ＭＩＳＦＥＴと相対的に耐圧の低い低耐圧ＭＩＳＦＥＴが半導体基板に形成されている。
図１は、本実施の形態１における半導体チップＣＨＰ１のレイアウト構成例を示す図である。図１において、半導体チップＣＨＰ１は、ＣＰＵ１、ＲＯＭ（Read Only Memory）２、ＲＡＭ３、アナログ回路４、不揮発性メモリ５、Ｉ／Ｏ（Input/Output）回路６を有する。
ＣＰＵ１は、中央演算処理装置とも呼ばれ、コンピュータなどの心臓部にあたる。このＣＰＵ１は、記憶装置から命令を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものであり、処理の高速性が要求される。したがって、ＣＰＵ１を構成しているＭＩＳＦＥＴには、半導体チップＣＨＰ１に形成されている素子の中で、相対的に大きな電流駆動力が必要とされる。すなわち、ＣＰＵ１は、低耐圧ＭＩＳＦＥＴから構成される。
ＲＯＭ２は、記憶情報が固定され変更できないメモリで、読み出し専用メモリと呼ばれる。ＲＯＭ２の構成には、ＭＩＳＦＥＴを直列接続したＮＡＮＤ型と、ＭＩＳＦＥＴを並列接続したＮＯＲ型がある。ＮＡＮＤ型は、集積密度重視であるのに対し、ＮＯＲ型は、動作速度重視の目的で使用されることが多い。このＲＯＭ２も動作の高速性が要求されるため、ＲＯＭ２を構成しているＭＩＳＦＥＴには、相対的に大きな電流駆動力が必要とされる。すなわち、ＲＯＭ２は、低耐圧ＭＩＳＦＥＴから構成される。
ＲＡＭ３は、記憶情報をランダムに、すなわち随時記憶されている記憶情報を読み出したり、記憶情報を新たに書き込んだりすることができるメモリであり、随時書き込み読み出しができるメモリとも呼ばれる。ＩＣメモリとしてのＲＡＭ３には、ダイナミック回路を用いたＤＲＡＭ（Dynamic RAM）とスタティック回路を用いたＳＲＡＭ（Static RAM）の２種類がある。ＤＲＡＭは、記憶保持動作が必要な随時書き込み読み出しメモリであり、ＳＲＡＭは、記憶保持動作が不要な随時書き込み読み出しメモリである。これらＲＡＭ３も動作の高速性が要求されるため、ＲＡＭ３を構成しているＭＩＳＦＥＴには、相対的に大きな電流駆動力が必要とされている。すなわち、ＲＡＭ３は、低耐圧ＭＩＳＦＥＴから構成される。
アナログ回路４は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、例えば増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。これらアナログ回路４は、半導体チップＣＨＰ１に形成された素子の中で、相対的に高耐圧の高耐圧ＭＩＳＦＥＴが使用される。
不揮発性メモリ５は、書き込み動作および消去動作とも電気的に書き換え可能な不揮発性メモリの一種であり、電気的消去可能なプログラマブル読み出し専用メモリとも呼ばれる。本実施の形態１では、この不揮発性メモリ５は、ＭＯＮＯＳ型トランジスタから構成される。ＭＯＮＯＳ型トランジスタの書き込み動作および消去動作には、例えばファウラーノルドハイム型トンネル現象が利用される。なお、ホットエレクトロンやホットホールを用いて書き込み動作や消去動作させることも可能である。
不揮発性メモリ５の書き込み動作時などには、ＭＯＮＯＳ型トランジスタに高い電位差（１２Ｖ程度）を印加するため、ＭＯＮＯＳ型トランジスタとして、相対的に高耐圧のトランジスタが必要とされる。
Ｉ／Ｏ回路６は、入出力回路であり、半導体チップＣＨＰ１内から半導体チップＣＨＰ１の外部に接続された機器へのデータの出力や、半導体チップＣＨＰ１の外部に接続された機器から半導体チップＣＨＰ１内へのデータの入力を行なうための回路である。このＩ／Ｏ回路６は、相対的に高耐圧の高耐圧ＭＩＳＦＥＴから構成される。
ここで、ＣＰＵ１、ＲＯＭ２、ＲＡＭ３およびアナログ回路４によって主回路が構成され、不揮発性メモリ５によってアドオン回路が構成されている。すなわち、本実施の形態１における半導体チップＣＨＰ１には、メイン機能を実現する主回路と、主回路に付加されるアドオン回路とが形成されている。そして、本実施の形態１では、このアドオン回路にＭＯＮＯＳ型トランジスタを適用する点に従来技術からの変更点があり、この変更点によって、以下に示す利点を得ることができる。
例えば、アドオン回路が電子ヒューズを含んでおり、この電子ヒューズを書き換え可能な不揮発性メモリであるＭＯＮＯＳ型トランジスタから構成することにより、ウェハ状態やパッケージ状態で何度も調整可能なＭＴＰ（Multi Time Program）型の電子ヒューズを実現することができる（第１利点）。
また、例えば、トリミング情報を記憶するメモリとして、主回路に含まれる電界効果トランジスタとの混載に適した浮遊ゲート構造の不揮発性メモリ（ＮＶメモリ）が使用されているが、メモリセルのサイズが大きくなる。この点に関し、浮遊ゲート構造の不揮発性メモリ（ＮＶメモリ）に替えて、ＭＯＮＯＳ型トランジスタを適用することにより、メモリセルのサイズを縮小できる利点が得られる。さらに、ＭＯＮＯＳ型トランジスタでは、データの書き換えにＦＮトンネリング電流を使用するため、定電流でのデータの書き換えが可能となり低消費電力を図ることができる。
このように、本実施の形態１の変更点は、主回路とアドオン回路とを含む半導体装置において、アドオン回路にＭＯＮＯＳ型トランジスタを適用する点にあり、この半導体装置の構成を実現するにあたって、半導体装置の製造技術に工夫を施している。すなわち、本実施の形態１における工夫点は、主回路の構成要素である低耐圧ＭＩＳＦＥＴと高耐圧ＭＩＳＦＥＴとともに、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタを混載する製造技術での工夫点にあるが、この工夫点については後述する。
＜不揮発性メモリの回路ブロック構成＞
次に、図２は、不揮発性メモリ５の回路ブロック構成の一例を示す図である。図２において、不揮発性メモリ５は、メモリアレイ１０とメモリアレイ１０を駆動するための駆動回路としてメモリアレイ１０の直接周辺回路部１１および間接周辺回路部１２を有している。
次に、図２は、不揮発性メモリ５の回路ブロック構成の一例を示す図である。図２において、不揮発性メモリ５は、メモリアレイ１０とメモリアレイ１０を駆動するための駆動回路としてメモリアレイ１０の直接周辺回路部１１および間接周辺回路部１２を有している。
メモリアレイ１０は、不揮発性メモリ５の記憶部にあたり、メモリセルが縦と横の２次元状（アレイ状）に多数配置されている。メモリセルは、１ビットの単位情報を記憶するための回路であり、記憶部であるＭＯＮＯＳ型トランジスタより構成されている。
駆動回路は、メモリアレイ１０を駆動するための回路であり、直接周辺回路部１１としては、例えば電源電圧から数倍の電圧を生成する昇圧回路、昇圧用クロック発生回路、電圧クランプ回路、行や列を選択するカラムデコーダやロウアドレスデコーダ、カラムラッチ回路およびＷＥＬＬ制御回路などを有している。これら直接周辺回路部１１を構成するＭＩＳＦＥＴは、半導体チップＣＨＰ１に形成されている素子の中で、相対的に高耐圧を必要とする高耐圧ＭＩＳＦＥＴより形成されている。
また、間接周辺回路部１２としてはメモリアレイの書換え制御回路として形成されており、設定回路、通常用書換えクロック生成部、高速用書換えクロック生成部および書換えタイミング制御部等を有する回路からなる。これら間接周辺回路部１２を構成するＭＩＳＦＥＴは、半導体チップＣＨＰ１に形成されている素子の中で、相対的に低い電圧で駆動し、高速動作が可能な低耐圧ＭＩＳＦＥＴより形成されている。
＜半導体チップのデバイス構造＞
図３は、本実施の形態１における半導体チップＣＨＰ１のデバイス構造例を示す断面図である。図３には、メモリ形成領域ＭＲ、主回路形成領域ＡＲ、メモリ形成領域ＭＲと主回路形成領域ＡＲとで挟まれた境界領域ＢＲが示されており、主回路形成領域ＡＲは、低耐圧ＭＩＳＦＥＴ形成領域ＬＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲから構成されている。
図３は、本実施の形態１における半導体チップＣＨＰ１のデバイス構造例を示す断面図である。図３には、メモリ形成領域ＭＲ、主回路形成領域ＡＲ、メモリ形成領域ＭＲと主回路形成領域ＡＲとで挟まれた境界領域ＢＲが示されており、主回路形成領域ＡＲは、低耐圧ＭＩＳＦＥＴ形成領域ＬＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲから構成されている。
ここで、メモリ形成領域ＭＲには、図１に示す不揮発性メモリ５のメモリセルが形成されており、このメモリセルは、ＭＯＮＯＳ型トランジスタＭＣから形成されている。低耐圧ＭＩＳＦＥＴ形成領域ＬＲには、高速動作を可能とするために大きな電流駆動力を必要とする低耐圧ＭＩＳＦＥＴＱ１が形成されている。このような低耐圧ＭＩＳＦＥＴＱ１が形成される領域としては、例えば、ＣＰＵ１やＲＯＭ２やＲＡＭ３の形成領域などが考えられる。この低耐圧ＭＩＳＦＥＴＱ１は、例えば、１．５Ｖ程度の電源電圧で動作する。また、高耐圧ＭＩＳＦＥＴ形成領域ＨＲは、高耐圧ＭＩＳＦＥＴＱ２が形成されている。このような高耐圧ＭＩＳＦＥＴＱ２が形成される領域としては、例えば、アナログ回路４の形成領域やＩ／Ｏ回路６が形成されている領域などが考えられる。この高耐圧ＭＩＳＦＥＴＱ２は、例えば、５Ｖ程度の電源電圧で動作する。
図３に示すように、半導体基板１Ｓには、素子を分離する素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩによって分離された活性領域が、それぞれメモリ形成領域ＭＲ、低耐圧ＭＩＳＦＥＴ形成領域ＬＲおよび高耐圧ＭＩＳＦＥＴ形成領域ＨＲとなっている。メモリ形成領域ＭＲ、低耐圧ＭＩＳＦＥＴ形成領域ＬＲおよび高耐圧ＭＩＳＦＥＴ形成領域ＨＲの半導体基板１Ｓ内には、ウェル分離層ＮＩＳＯが形成されており、このウェル分離層ＮＩＳＯ上にウェルが形成されている。例えば、メモリ形成領域ＭＲにおいては、ウェル分離層ＮＩＳＯ上にｐ型ウェルＭＰＷが形成されている。同様に、低耐圧ＭＩＳＦＥＴ形成領域ＬＲには、ウェル分離層ＮＩＳＯ上にｐ型ウェルＰＷが形成されており、高耐圧ＭＩＳＦＥＴ形成領域ＨＲには、ウェル分離層ＮＩＳＯ上にｐ型ウェルＨＰＷが形成されている。なお、境界領域ＢＲには、ウェル分離層ＮＩＳＯ上に分離層ＨＮＷが形成されている。
なお、本実施の形態１では、低耐圧ＭＩＳＦＥＴ形成領域ＬＲおよび高耐圧ＭＩＳＦＥＴ形成領域ＨＲに形成されているＭＩＳＦＥＴとしてｎチャネル型ＭＩＳＦＥＴを図示して説明するが、それぞれの領域にはｐチャネル型ＭＩＳＦＥＴも形成されている。
次に、図３に示すＭＯＮＯＳ型トランジスタＭＣの構成について説明する。
まず、メモリ形成領域ＭＲ内に形成されたＭＯＮＯＳ型トランジスタＭＣは、以下に示す構成をしている。すなわち、半導体基板１Ｓ内に形成されたｐ型ウェルＭＰＷ上に絶縁膜（電位障壁膜）ＩＦ１が形成されており、この絶縁膜ＩＦ１上に電荷蓄積膜ＥＣが形成されている。そして、この電荷蓄積膜ＥＣ上に絶縁膜（電位障壁膜）ＩＦ２が形成され、絶縁膜ＩＦ２上に導電膜からなるゲート電極ＣＧが形成されている。ゲート電極ＣＧは、低抵抗化を図るため、例えばポリシリコン膜ＰＦ２とシリサイド膜ＣＳの積層膜から構成されており、ゲート電極ＣＧの両側の側壁にはＬＤＤ（Lightly Doped Drain）構造を形成するため、例えば、絶縁膜からなるサイドウォールＳＷが形成されている。
サイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、ｎ−型半導体領域ＭＬＤおよびｎ＋型半導体領域ＮＤＦが形成されている。また、絶縁膜ＩＦ１の直下のｐ型ウェルＭＰＷ内には、チャネル領域が形成されている。
このように構成されたＭＯＮＯＳ型トランジスタＭＣにおいて、ゲート絶縁膜として機能する絶縁膜ＩＦ１は、例えば、酸化シリコン膜より形成されており、トンネル絶縁膜としての機能も有する。このＭＯＮＯＳ型トランジスタＭＣは、半導体基板１Ｓから絶縁膜ＩＦ１を介して電荷蓄積膜ＥＣに電子を注入したり、電荷蓄積膜ＥＣに蓄積した電子を半導体基板１Ｓへ放出したりしてデータの記憶や消去を行なうため、絶縁膜ＩＦ１は、トンネル絶縁膜として機能する。
電荷蓄積膜ＥＣは、データ記憶に寄与する電荷を蓄積するために設けられた膜であり、例えば、窒化シリコン膜より形成されている。
従来、電荷蓄積膜ＥＣとしてポリシリコン膜が主に使用されてきたが、電荷蓄積膜ＥＣとしてポリシリコン膜を使用した場合、電荷蓄積膜ＥＣを取り囲む酸化膜のどこか一部に欠陥があると、電荷蓄積膜ＥＣが導体であるため、異常リークにより電荷蓄積膜ＥＣに蓄積された電荷がすべて抜けてしまうことが起こりうる。
そこで、上述したように電荷蓄積膜ＥＣとして、絶縁体である窒化シリコン膜が使用されてきている。この場合、データ記憶に寄与する電荷は、窒化シリコン膜中に存在する離散的なトラップ準位（捕獲準位）に蓄積される。したがって、電荷蓄積膜ＥＣを取り巻く酸化膜中の一部に欠陥が生じても、電荷は電荷蓄積膜ＥＣの離散的なトラップ準位に蓄積されているため、すべての電荷が電荷蓄積膜ＥＣから抜け出てしまうことがない。このため、データ保持の信頼性向上を図ることができる。
このような理由から、電荷蓄積膜ＥＣとして、窒化シリコン膜に限らず、離散的なトラップ準位を含むような膜を使用することにより、データ保持の信頼性向上を図ることができる。
サイドウォールＳＷは、ＭＯＮＯＳ型トランジスタＭＣの半導体領域であるソース領域およびドレイン領域をＬＤＤ構造にするために形成されたものである。すなわち、ＭＯＮＯＳ型トランジスタＭＣのソース領域およびドレイン領域は、ｎ−型半導体領域ＭＬＤおよびｎ＋型半導体領域ＮＤＦより形成されている。このとき、ゲート電極ＣＧ下のソース領域およびドレイン領域をｎ−型半導体領域ＭＬＤとすることで、ゲート電極ＣＧの端部下における電界集中を抑制することができる。
次に、低耐圧ＭＩＳＦＥＴＱ１の構成について説明する。低耐圧ＭＩＳＦＥＴＱ１においては、半導体基板１Ｓ内に形成されたｐ型ウェルＰＷ上にゲート絶縁膜ＧＯＸ１が形成されており、このゲート絶縁膜ＧＯＸ１上にゲート電極Ｇ１が形成されている。ゲート絶縁膜ＧＯＸ１は、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ１は、低抵抗化のため、例えば、ポリシリコン膜ＰＦ１およびシリサイド膜ＣＳの積層膜から形成されている。ゲート電極Ｇ１の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、ｎ−型半導体領域ＬＮＬＤおよびｎ＋型半導体領域ＮＤＦが形成されている。また、ゲート絶縁膜ＧＯＸ１の直下のｐ型ウェルＰＷ内には、チャネル領域が形成されている。
続いて、高耐圧ＭＩＳＦＥＴＱ２の構成について説明する。高耐圧ＭＩＳＦＥＴＱ２は、半導体基板１Ｓ内に形成されたｐ型ウェルＨＰＷ上にゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇ２が形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ２は、低抵抗化のため、例えば、ポリシリコン膜ＰＦ１とシリサイド膜ＣＳとの積層膜から形成されている。
ゲート電極Ｇ２の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下の半導体基板１Ｓ内には、半導体領域として、ｎ−型半導体領域ＨＮＬＤおよびｎ＋型半導体領域ＮＤＦが形成されている。また、ゲート絶縁膜ＧＯＸ２直下のｐ型ウェルＨＰＷ内には、チャネル領域が形成されている。
次に、低耐圧ＭＩＳＦＥＴＱ１と高耐圧ＭＩＳＦＥＴＱ２の相違点について説明する。高耐圧ＭＩＳＦＥＴＱ２におけるゲート電極Ｇ２のゲート長は、低耐圧ＭＩＳＦＥＴＱ１におけるゲート電極Ｇ１のゲート長に比べて長くなっている。低耐圧ＭＩＳＦＥＴＱ１では、ゲート電極Ｇ１のゲート長を短くすることにより、ソース領域とドレイン領域との間の抵抗を低減し、電流駆動力を向上させる必要があるからである。一方、高耐圧ＭＩＳＦＥＴＱ２では、比較的高い電位が印加されるため、ゲート長を短くすると、ソース領域とドレイン領域との間でパンチスルーが発生してしまうからである。
さらに、高耐圧ＭＩＳＦＥＴＱ２は、低耐圧ＭＩＳＦＥＴＱ１に比べて高い電圧が印加されるため、そのゲート絶縁膜ＧＯＸ２は、低耐圧ＭＩＳＦＥＴＱ１のゲート絶縁膜ＧＯＸ１に比べて厚くなっている。これにより、高耐圧ＭＩＳＦＥＴＱ２のゲート絶縁膜ＧＯＸ２の絶縁耐性を向上させている。
なお、境界領域ＢＲには、製造工程の痕跡である残渣パターンＬＦＴが形成されている。具体的に、本実施の形態１における残渣パターンＬＦＴは、図３に示すように、ポリシリコン膜ＰＦ２の残渣である残渣部ＬＦＴ３と、絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２とからなる積層絶縁膜の残渣である残渣部ＬＦＴ２と、ポリシリコン膜ＰＦ１の残渣である残渣部ＬＦＴ１から形成されている。このとき、残渣部ＬＦＴ３は、残渣部ＬＦＴ２を介して、残渣部ＬＦＴ１の側面にサイドウォール形状で形成されている。
＜不揮発性メモリの動作＞
本実施の形態１における半導体装置は上記のように構成されており、以下に、この半導体装置に含まれるメモリセル（不揮発性メモリセル）の動作について説明する。
本実施の形態１における半導体装置は上記のように構成されており、以下に、この半導体装置に含まれるメモリセル（不揮発性メモリセル）の動作について説明する。
図４は、図１に示す不揮発性メモリ５のメモリアレイ構造と動作条件（１セル／１トランジスタ）の一例を示す説明図である。図４において、セルトランジスタＣＴ１〜８のそれぞれは、図３に示すＭＯＮＯＳ型トランジスタＭＣから構成されるメモリセルに対応している。セルトランジスタＣＴ１〜８のゲート電極は、ワード線ＷＬ１〜２に接続され、ソース領域はソース線ＳＬ１〜４に接続されている。また、ドレイン領域はデータ線ＤＬ１〜４に接続されている。さらに、セルトランジスタＣＴ１〜２、ＣＴ５〜６のバックゲートは、ウェルＷＥ１に接続され、セルトランジスタＣＴ３〜４、ＣＴ７〜８のバックゲートは、ウェルＷＥ２に接続されている。
図４では、説明を簡単にするため、メモリセルが２行４列に配列されている場合を示しているが、これに限定されるわけでなく、実際は、さらに多くのメモリセルがマトリクス状に配置され、メモリアレイを構成している。また、同一ウェルおよび同一ワード線上のメモリセル配列は、図４において、例えばセルトランジスタＣＴ１〜２の２列構成であるが、８ビット（１バイト）構成の場合、同一ウェル上に８列のセルトランジスタが形成されている。この場合、メモリセルの消去および書き込みは、１バイト単位で行なわれる。
次に、図４を用いて、１セル１トランジスタ型のメモリセルの消去、書き込みおよび読み出し動作を説明する。
まず、消去動作から説明する。例えば、データを消去するメモリセル（選択メモリセル）として、セルトランジスタＣＴ１〜２に蓄積されたデータを消去する場合を考える。選択されたウェルＷＥ１の電位を１．５Ｖ、ワード線ＷＬ１の電位を−８．５Ｖ、ソース線ＳＬ１〜２の電位を１．５Ｖ、データ線ＤＬ１〜２をフローティングにする。すると、セルトランジスタＣＴ１〜２の電荷蓄積膜に蓄積された電荷が半導体基板側に引き抜かれ、データが消去される。また、消去を行なわない他のメモリセル（非選択メモリセル）ＣＴ３〜８については、選択しないウェルＷＥ２の電位を−８．５Ｖ、ワード線ＷＬ２の電位を１．５Ｖ、ソース線ＳＬ３〜４の電位を１．５Ｖ、データ線ＤＬ３〜４の電位をフローティングにする。これにより、セルトランジスタＣＴ３〜８の電荷蓄積膜に蓄積された電荷が逃げないようにして消去されないようにする。
次に、書き込み動作について説明する。例えば、データを書き込むメモリセル（選択メモリセル）として、セルトランジスタＣＴ１にデータを書き込む場合を考える。選択されたウェルＷＥ１の電位を−１０．５Ｖ、ワード線ＷＬ１の電位を１．５Ｖ、ソース線ＳＬ１の電位を−１０．５Ｖ、データ線ＤＬ１をフローティングにする。すると、セルトランジスタＣＴ１の電荷蓄積膜に電荷が注入され、データの書き込みが行なわれる。このとき、書き込みを行なわない他のセルトランジスタ（非選択メモリセル）ＣＴ２〜８については、選択しないウェルＷＥ２の電位を−１０．５Ｖ、ワード線ＷＬ２の電位を−１０．５Ｖ、ソース線ＳＬ２〜４の電位を１．５Ｖ、データ線ＤＬ２〜４の電位をフローティングにする。これにより、セルトランジスタＣＴ２〜８の電荷蓄積膜に電荷が注入されないようにする。
次に、読み出し動作について説明する。例えば、セルトランジスタＣＴ１にデータ“１”が書き込まれトランジスタのしきい値電圧が高くなっており、セルトランジスタＣＴ２がデータ“０”となってトランジスタのしきい値電圧が低くなっているとする。セルトランジスタＣＴ１〜２のデータを読み出す場合、選択されたウェルＷＥ１の電位を−２Ｖ、ワード線ＷＬ１の電位を０Ｖ、ソース線ＳＬ１〜２の電位を０Ｖ、データ線ＤＬ１〜２の電位を１Ｖにする。これにより、セルトランジスタＣＴ１〜２のデータを読み出す。この場合、セルトランジスタＣＴ１のしきい値電圧は高く、セルトランジスタＣＴ２のしきい値電圧は低くなっているので、データ線ＤＬ１の電位は変わらず、データ線ＤＬ２の電位は下がる。また、読み出しを行なわない他のメモリセルＣＴ３〜８については、選択しないウェルＷＥ２の電位を−２Ｖ、ワード線ＷＬ２の電位を−２Ｖ、ソース線ＳＬ３〜４の電位を０Ｖ、データ線ＤＬ３〜４の電位を０Ｖにして、セルトランジスタＣＴ３〜８がオンしないようにする。読み出し時に非選択メモリセルのバックゲート電位を下げることにより、メモリセルに選択トランジスタが不要となる。
＜改善の余地＞
本実施の形態１における半導体装置には、メイン機能を実現する主回路と、主回路に付加されるアドオン回路とが形成されている。そして、本実施の形態１では、このアドオン回路へのＭＴＰ型の電子ヒューズの組み込みや不揮発性メモリセルのサイズの縮小化を実現する観点から、アドオン回路にＭＯＮＯＳ型トランジスタを適用している。
本実施の形態１における半導体装置には、メイン機能を実現する主回路と、主回路に付加されるアドオン回路とが形成されている。そして、本実施の形態１では、このアドオン回路へのＭＴＰ型の電子ヒューズの組み込みや不揮発性メモリセルのサイズの縮小化を実現する観点から、アドオン回路にＭＯＮＯＳ型トランジスタを適用している。
ただし、アドオン回路として、ＭＯＮＯＳ型トランジスタを使用する場合、電界効果トランジスタを含む主回路の製造工程に、ＭＯＮＯＳ構造の不揮発性メモリの製造工程を組み込む必要があり、半導体装置の製造コストが上昇することが懸念される。すなわち、主回路が形成されているベース製品の製造プロセスの変更を最小限に留めながら、アドオン回路としてのＭＯＮＯＳ型トランジスタを混載する製造プロセスが望まれている。具体的には、ＭＯＮＯＳ型トランジスタを主回路の電界効果トランジスタと混載することにより、マスクの枚数が増加するため、なるべく追加するマスクの枚数を削減して、半導体装置の製造コストを削減することが望まれている。そこで、まず、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する関連技術について説明し、その後、この関連技術に対する改善の余地を説明する。
図５は、関連技術において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する製造工程の流れを示すフローチャートである。図５に示すフローチャートにおいて、ＭＯＮＯＳ型トランジスタを混載することによって、追加マスクが必要となる工程を破線で囲んでいる。
図５に示すように、まず、主回路形成領域にウェルを形成する（Ｓ１００１）。その後、メモリ形成領域にウェルを形成する（Ｓ１００２）このとき、主回路形成領域を覆い、かつ、メモリ形成領域を露出する追加マスクＭＳＫ１が使用される。すなわち、メモリ形成領域にＭＯＮＯＳ型トランジスタのウェルを形成するために、追加マスクＭＳＫ１が必要となる。
続いて、メモリ形成領域にゲート電極を形成する（Ｓ１００３）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのゲート電極を形成するために、追加マスクＭＳＫ２が必要となる。その後、主回路形成領域に電界効果トランジスタのゲート電極を形成する（Ｓ１００４）。
次に、メモリ形成領域にｎ−型半導体領域（エクステンション領域）を形成する（Ｓ１００５）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのｎ−型半導体領域を形成するために、追加マスクＭＳＫ３が必要となる。続いて、主回路形成領域に電界効果トランジスタのｎ−型半導体領域を形成する（Ｓ１００６）。
その後、ＭＯＮＯＳ型トランジスタのゲート電極の側壁、および、電界効果トランジスタのゲート電極の側壁に、それぞれ、サイドウォールスペーサを形成する（Ｓ１００７）そして、メモリ形成領域にｎ＋型半導体領域（拡散層）を形成する（Ｓ１００８）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのｎ＋型半導体領域を形成するために、追加マスクＭＳＫ４が必要となる。続いて、主回路形成領域に電界効果トランジスタのｎ＋型半導体領域を形成する（Ｓ１００９）。
その後の工程では、追加マスクを必要とする工程は存在しないため、省略する。このようにして、関連技術において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載することができる。ここで、図５に示すように、関連技術における半導体装置の製造工程では、ベース製品（主回路）にＭＯＮＯＳ型トランジスタ（アドオン回路）を混載することによって、４枚の追加マスクＭＳＫ１〜ＭＳＫ４が必要となる。この点に関し、ＭＯＮＯＳ型トランジスタを混載することによって追加されるマスクの枚数を削減して、半導体装置の製造コストを削減することが望まれており、関連技術で使用する追加マスクの枚数（４枚）をさらに削減することが望まれている。そこで、本実施の形態１では、ＭＯＮＯＳ型トランジスタを混載することによって追加されるマスクの枚数を関連技術よりも削減する工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明する。
＜実施の形態１における基本思想＞
図６は、本実施の形態１において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する製造工程の流れを示すフローチャートである。図６に示すフローチャートにおいて、ＭＯＮＯＳ型トランジスタを混載することによって、追加マスクが必要となる工程を破線で囲んでいる。
図６は、本実施の形態１において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する製造工程の流れを示すフローチャートである。図６に示すフローチャートにおいて、ＭＯＮＯＳ型トランジスタを混載することによって、追加マスクが必要となる工程を破線で囲んでいる。
図６に示すように、主回路形成領域にウェルを形成する（Ｓ１０１）。その後、メモリ形成領域にウェルを形成する（Ｓ１０２）このとき、主回路形成領域を覆い、かつ、メモリ形成領域を露出する追加マスクＭＳＫ１が使用される。すなわち、メモリ形成領域にＭＯＮＯＳ型トランジスタのウェルを形成するために、追加マスクＭＳＫ１が必要となる。
続いて、メモリ形成領域にゲート電極を形成する（Ｓ１０３）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのゲート電極を形成するために、追加マスクＭＳＫ２が必要となる。ここで、本実施の形態１では、メモリ形成領域にＭＯＮＯＳ型トランジスタのゲート電極を形成する際の追加マスクをそのまま使用することにより、メモリ形成領域にｎ−型半導体領域（エクステンション領域）を形成する（Ｓ１０４）。つまり、本実施の形態１では、ＭＯＮＯＳ型トランジスタのゲート電極を形成する際のパターニングに使用される追加マスクをそのまま使用したイオン注入法により、ＭＯＮＯＳ型トランジスタのゲート電極に整合したｎ−型半導体領域を形成する。すなわち、本実施の形態１では、ＭＯＮＯＳ型トランジスタのゲート電極を加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極に整合したｎ−型半導体領域を形成するイオン注入に使用されるマスクを共用する。これにより、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる（第１のマスク削減効果）。
次に、主回路形成領域に電界効果トランジスタのゲート電極を形成する（Ｓ１０５）。そして、主回路形成領域に電界効果トランジスタのｎ−型半導体領域を形成する（Ｓ１０６）。その後、ＭＯＮＯＳ型トランジスタのゲート電極の側壁、および、電界効果トランジスタのゲート電極の側壁に、それぞれ、サイドウォールスペーサを形成する（Ｓ１０７）そして、メモリ形成領域にＭＯＮＯＳ型トランジスタのｎ＋型半導体領域（拡散層）を形成し、かつ、主回路形成領域に電界効果トランジスタのｎ＋型半導体領域（拡散層）を形成する（Ｓ１０８）。すなわち、本実施の形態１では、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域と電界効果トランジスタのｎ＋型半導体領域とを一緒に形成する。つまり、本実施の形態１では、１枚の共用マスクによるイオン注入法により、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域と電界効果トランジスタのｎ＋型半導体領域とを同時に形成する。
この結果、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域を新たに形成するための追加マスクが不要となる。したがって、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる（第２のマスク削減効果）。
以上のことから、本実施の形態１によれば、上述した第１のマスク削減効果と第２のマスク削減効果により、関連技術に比べて、ＭＯＮＯＳ型トランジスタを混載することによって追加されるマスクの枚数を削減することができる。具体的に、関連技術においては、ベース製品（主回路）にＭＯＮＯＳ型トランジスタ（アドオン回路）を混載することによって、４枚の追加マスクＭＳＫ１〜ＭＳＫ４が必要となるのに対し、本実施の形態１では、２枚の追加マスクＭＳＫ１〜ＭＳＫ２で、ベース製品（主回路）にＭＯＮＯＳ型トランジスタ（アドオン回路）を混載することができる。これにより、本実施の形態１における半導体装置によれば、主回路が形成されているベース製品の製造プロセスの変更を最小限に留めながら、主回路に付加されるアドオン回路として、ＭＯＮＯＳ型トランジスタを混載することができ、これによって、半導体装置の製造コストを削減できる。
＜実施の形態１における半導体装置の製造方法＞（ＭＯＮＯＳ ＬＡＳＴ）
以下では、具体的に、本実施の形態１における半導体装置の製造方法について、図面を参照しながら説明する。本実施の形態１における半導体装置の製造方法は、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法である。この「ＭＯＮＯＳ ＬＡＳＴ」とは、主回路の構成要素となる電界効果トランジスタのゲート電極に加工される導体膜（第１導体膜）を先に形成し、その後、アドオン回路の構成要素となるＭＯＮＯＳ型トランジスタのゲート電極に加工される導体膜（第２導体膜）を形成する製造方法である。「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法では、アドオン回路のＭＯＮＯＳ型トランジスタに対して、主回路の電界効果トランジスタを形成する際の熱負荷の影響が及ぶことを抑制できる利点を有している。このことから、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法は、特に、ＭＯＮＯＳ型トランジスタに対して過剰な熱負荷が印加されることを抑制することによって、アドオン回路の構成要素となるＭＯＮＯＳ型トランジスタの特性変動を低減する観点から有用な製造方法である。
以下では、具体的に、本実施の形態１における半導体装置の製造方法について、図面を参照しながら説明する。本実施の形態１における半導体装置の製造方法は、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法である。この「ＭＯＮＯＳ ＬＡＳＴ」とは、主回路の構成要素となる電界効果トランジスタのゲート電極に加工される導体膜（第１導体膜）を先に形成し、その後、アドオン回路の構成要素となるＭＯＮＯＳ型トランジスタのゲート電極に加工される導体膜（第２導体膜）を形成する製造方法である。「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法では、アドオン回路のＭＯＮＯＳ型トランジスタに対して、主回路の電界効果トランジスタを形成する際の熱負荷の影響が及ぶことを抑制できる利点を有している。このことから、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法は、特に、ＭＯＮＯＳ型トランジスタに対して過剰な熱負荷が印加されることを抑制することによって、アドオン回路の構成要素となるＭＯＮＯＳ型トランジスタの特性変動を低減する観点から有用な製造方法である。
まず、図７に示すように、ボロン（ホウ素）などのｐ型不純物を導入したシリコン単結晶よりなる半導体基板１Ｓを用意する。このとき、半導体基板１Ｓは、略円盤形状をした半導体ウェハの状態になっている。そして、半導体基板１Ｓに素子分離領域ＳＴＩを形成する。素子分離領域ＳＴＩは、素子が互いに干渉しないようにするために設けられる。この素子分離領域ＳＴＩは、例えば、ＳＴＩ（shallow trench isolation）法を用いて形成することができる。ＳＴＩ法では、以下のようにして素子分離領域ＳＴＩを形成している。すなわち、半導体基板１Ｓにフォトリソグラフィ技術およびエッチング技術を使用して素子分離溝を形成する。そして、素子分離溝を埋め込むように半導体基板１Ｓ上に絶縁膜（酸化シリコン膜等）を形成し、その後、化学的機械的研磨法（ＣＭＰ；chemical mechanical polishing）により、半導体基板１Ｓ上に形成された不要な酸化シリコン膜を除去する。これにより、素子分離溝内にだけ絶縁膜（酸化シリコン膜等）を埋め込んだ素子分離領域ＳＴＩを形成することができる。これにより、図７に示すように、素子分離領域ＳＴＩによって、メモリ形成領域ＭＲと主回路形成領域ＡＲとが境界領域ＢＲを介して区画され、主回路形成領域ＡＲは、低耐圧ＭＩＳＦＥＴ形成領域ＬＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲとに区画されることになる。
その後、半導体基板１Ｓにリン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を導入することにより、半導体基板１Ｓ内にｎ型半導体領域からなるウェル分離層ＮＩＳＯを形成する。そして、フォトリソグラフィ技術およびイオン注入法を使用することにより、低耐圧ＭＩＳＦＥＴ形成領域ＬＲの半導体基板１Ｓ内にｐ型ウェルＰＷを形成し、高耐圧ＭＩＳＦＥＴ形成領域ＨＲの半導体基板１Ｓ内にｐ型ウェルＨＰＷを形成する。なお、境界領域ＢＲに形成されている素子分離領域ＳＴＩの下層には、分離層ＨＮＷを形成する。そして、低耐圧ＭＩＳＦＥＴ形成領域ＬＲにおいては、低耐圧ＭＩＳＦＥＴのしきい値電圧を調整するために、イオン注入法により、ｐ型ウェルＰＷ内のチャネル領域に導電型不純物を導入する。同様に、高耐圧ＭＩＳＦＥＴ形成領域ＨＲにおいては、高耐圧ＭＩＳＦＥＴのしきい値電圧を調整するために、イオン注入法により、ｐ型ウェルＨＰＷ内のチャネル領域に導電型不純物を導入する。
次に、半導体基板１Ｓの表面を希フッ酸等で洗浄した後、半導体基板１Ｓの低耐圧ＭＩＳＦＥＴ形成領域ＬＲ上にゲート絶縁膜ＧＯＸ１を形成し、半導体基板１Ｓの高耐圧ＭＩＳＦＥＴ形成領域ＨＲ上およびメモリ形成領域ＭＲ上にゲート絶縁膜ＧＯＸ２を形成する。このとき、ゲート絶縁膜ＧＯＸ１およびゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成され、ゲート絶縁膜ＧＯＸ１の膜厚は、ゲート絶縁膜ＧＯＸ２の膜厚よりも薄く形成される。
続いて、半導体基板１Ｓの主面の全面にポリシリコン膜（多結晶シリコン膜）ＰＦ１を形成する。そして、図８に示すように、ポリシリコン膜ＰＦ１上にレジスト膜ＰＲ１を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１をパターニングする。レジスト膜ＰＲ１のパターニングは、主回路形成領域ＡＲを覆い、かつ、メモリ形成領域ＭＲを露出するように行なわれる。このパターニングされたレジスト膜ＰＲ１が、図６のフローチャートに示す追加マスクＭＳＫ１となる。そして、パターニングされたレジスト膜ＰＲ１をマスクとしたエッチング技術により、メモリ形成領域ＭＲに形成されているポリシリコン膜ＰＦ１およびゲート絶縁膜ＧＯＸ２を除去する。その後、パターニングされたレジスト膜ＰＲ１をマスクにしたイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内にｐ型ウェルＭＰＷを形成する。さらに、メモリ形成領域ＭＲにおいては、ＭＯＮＯＳ型トランジスタのしきい値電圧を調整するために、イオン注入法により、ｐ型ウェルＭＰＷ内のチャネル領域に導電型不純物を導入する。
次に、図９に示すように、半導体基板１Ｓ上およびポリシリコン膜ＰＦ１上に絶縁膜ＩＦ１を形成し、この絶縁膜ＩＦ１上に電荷蓄積膜ＥＣを形成する。そして、電荷蓄積膜ＥＣ上に絶縁膜ＩＦ２を形成し、この絶縁膜ＩＦ２上にポリシリコン膜ＰＦ２を形成する。例えば、絶縁膜ＩＦ１は酸化シリコン膜から形成されており、緻密で良質な膜質の酸化シリコン膜を形成することができるＩＳＳＧ酸化法を使用することができる。この絶縁膜ＩＦ１の膜厚は、４ｎｍ程度である。また、電荷蓄積膜ＥＣは、窒化シリコン膜から形成されており、例えば、ＣＶＤ法を使用して形成することができる。この電荷蓄積膜ＥＣの膜厚は、１０ｎｍ程度である。さらに、絶縁膜ＩＦ２は、酸化シリコン膜から形成されており、例えば、緻密で良質な膜質の酸化シリコン膜を形成することができるＨＴＯ（High Temperature Oxide）法を使用することができる。この絶縁膜ＩＦ２の膜厚は、５ｎｍ程度である。また、ポリシリコン膜ＰＦ２は、例えば、ＣＶＤ法を使用することにより形成することができる。以上のようにして、緻密で絶縁耐性に優れた良質な膜質の積層絶縁膜（ＯＮＯ膜）を形成することができる。
続いて、図１０に示すように、ポリシリコン膜ＰＦ２上にレジスト膜ＰＲ２を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ２をパターニングする。レジスト膜ＰＲ２のパターニングは、メモリ形成領域ＭＲのゲート電極形成領域を覆い、かつ、主回路形成領域ＡＲを露出するように行なわれる。このパターニングされたレジスト膜ＰＲ２が、図６のフローチャートに示す追加マスクＭＳＫ２となる。そして、パターニングされたレジスト膜ＰＲ２をマスクとしたエッチング技術を使用して、ポリシリコン膜ＰＦ２をパターニングすることにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。このとき、図１０に示すように、境界領域ＢＲにおいては、ポリシリコン膜ＰＦ２の残渣部ＬＦＴ３がサイドウォール形状に形成される。その後、図１１に示すように、例えば、ドライエッチング技術を使用することにより、露出する絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１とを除去する。この結果、メモリ形成領域ＭＲに形成されているゲート電極ＣＧの下層に絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２とからなる積層絶縁膜が残存するとともに、境界領域ＢＲにおいては、残渣部ＬＦＴ３で覆われた部分に、絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１からなる残渣部ＬＦＴ２が形成されることになる。
引き続き、図１２に示すように、パターニングされたレジスト膜ＰＲ２からなるマスクをそのまま使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域（エクステンション領域、低濃度不純物拡散領域）ＭＬＤを形成する。つまり、本実施の形態１では、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する。これにより、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
なお、図１２に示すイオン注入工程では、主回路形成領域ＡＲに形成されているポリシリコン膜ＰＦ１が露出しているため、このポリシリコン膜ＰＦ１内にもｎ型不純物が導入される。ただし、この場合であっても、イオン注入工程における注入エネルギーを調整することにより、ポリシリコン膜ＰＦ１を突き抜けて、主回路形成領域ＡＲの半導体基板１Ｓ内にｎ型不純物が導入されることを防止できる。
また、ポリシリコン膜ＰＦ１内には、ポリシリコン膜ＰＦ１の導電性を確保するため、図１２に示すイオン注入工程よりも数桁高い濃度でｎ型不純物が導入されているため、図１２に示すイオン注入工程で、ポリシリコン膜ＰＦ１内にｎ型不純物が導入されても問題とならない。また、主回路形成領域ＡＲには、ｎチャネル型電界効果トランジスタだけでなく、ｐチャネル型電界効果トランジスタも形成され、ｐチャネル型電界効果トランジスタ形成領域のポリシリコン膜ＰＦ１には、ｐ型不純物が導入されるが、このｐ型不純物の濃度も高濃度であるため、図１２に示すイオン注入工程でｎ型不純物が導入されても問題はない。
次に、図１３に示すように、パターニングされたレジスト膜ＰＲ２を除去した後、メモリ形成領域ＭＲから主回路形成領域ＡＲにわたってレジスト膜ＰＲ３を塗布する。具体的には、メモリ形成領域ＭＲに形成されているゲート電極ＣＧを覆い、かつ、主回路形成領域ＡＲに形成されているポリシリコン膜ＰＦ１上にわたってレジスト膜ＰＲ３を塗布する。その後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ３をパターニングする。レジスト膜ＰＲ３のパターニングは、メモリ形成領域ＭＲを覆い、かつ、主回路形成領域ＡＲのうちのゲート電極形成領域を覆うように行なわれる。そして、パターニングされたレジスト膜ＰＲ３をマスクにしたエッチングにより、ポリシリコン膜ＰＦ１を加工して、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲにゲート電極Ｇ１を形成し、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲにゲート電極Ｇ２を形成する。このとき、境界領域ＢＲには、ポリシリコン膜ＰＦ１の残渣である残渣部ＬＦＴ１が形成されることになる。この結果、境界領域ＢＲには、残渣部ＬＦＴ１の側壁に残渣部ＬＦＴ２を介して残渣部ＬＦＴ３が形成された構造の残渣パターンＬＦＴが残存する。
続いて、図１４に示すように、パターニングされたレジスト膜ＰＲ３を除去した後、半導体基板１Ｓ上にレジスト膜ＰＲ４を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ４をパターニングする。レジスト膜ＰＲ４のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲと低耐圧ＭＩＳＦＥＴ形成領域ＬＲとを覆う一方、高耐圧ＭＩＳＦＥＴ形成領域ＨＲを露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ４をマスクにしたイオン注入法により、高耐圧ＭＩＳＦＥＴ形成領域ＨＲの半導体基板１Ｓ内に、ゲート電極Ｇ２に整合したｎ−型半導体領域ＨＮＬＤを形成する。
次に、図１５に示すように、パターニングされたレジスト膜ＰＲ４を除去した後、半導体基板１Ｓ上にレジスト膜ＰＲ５を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ５をパターニングする。レジスト膜ＰＲ５のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲとを覆う一方、低耐圧ＭＩＳＦＥＴ形成領域ＬＲを露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ５をマスクにしたイオン注入法により、低耐圧ＭＩＳＦＥＴ形成領域ＬＲの半導体基板１Ｓ内に、ゲート電極Ｇ１に整合したｎ−型半導体領域ＬＮＬＤを形成する。
続いて、パターニングされたレジスト膜ＰＲ５を除去した後、図１６に示すように、半導体基板１Ｓ上に酸化シリコン膜と窒化シリコン膜と酸化シリコン膜からなる積層膜を形成する。このとき、酸化シリコン膜や窒化シリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、積層膜を異方性エッチングすることにより、サイドウォールＳＷを形成する。具体的に、メモリ形成領域ＭＲにおいては、ゲート電極ＣＧ（積層構造体：ゲート電極ＣＧ＋ＯＮＯ膜）の両側の側壁にサイドウォールＳＷが形成される。一方、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲにおいては、ゲート電極Ｇ１の両側の側壁にサイドウォールＳＷが形成され、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲにおいては、ゲート電極Ｇ２の両側の側壁にサイドウォールＳＷが形成される。なお、境界領域ＢＲにおいても、残渣パターンＬＦＴの側壁にサイドウォールＳＷが形成されることになる。
次に、図１７に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、メモリ形成領域ＭＲにサイドウォールＳＷに整合したｎ＋型半導体領域（拡散層、高濃度不純物拡散領域）ＮＤＦを形成する。ｎ＋型半導体領域ＮＤＦは、リンや砒素などのｎ型不純物を導入した半導体領域である。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＭＬＤとによってＭＯＮＯＳ型トランジスタのソース領域あるいはドレイン領域が形成される。このように、ＭＯＮＯＳ型トランジスタのソース領域とドレイン領域のそれぞれをｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＭＬＤから形成することにより、ＭＯＮＯＳ型トランジスタのソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。
同様のイオン注入工程によって、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲにおいても、サイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＬＮＬＤによって、低耐圧ＭＩＳＦＥＴのソース領域あるいはドレイン領域が形成される。このように、低耐圧ＭＩＳＦＥＴにおいても、ソース領域とドレイン領域をｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＬＮＬＤから形成することにより、低耐圧ＭＩＳＦＥＴのソース領域およびドレイン領域をＬＤＤ構造とすることができる。
また、同様のイオン注入工程によって、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲにおいても、サイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＨＮＬＤによって、高耐圧ＭＩＳＦＥＴのソース領域あるいはドレイン領域が形成される。このように、高耐圧ＭＩＳＦＥＴにおいても、ソース領域とドレイン領域をｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＨＮＬＤから形成することにより、高耐圧ＭＩＳＦＥＴのソース領域およびドレイン領域をＬＤＤ構造とすることができる。
このように、本実施の形態１では、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦとを一緒に形成する。つまり、本実施の形態１では、１枚の共用マスクによるイオン注入法により、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦとを同時に形成する。この結果、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦを新たに形成するための追加マスクが不要となる。したがって、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
その後、図１８に示すように、半導体基板１Ｓ上にニッケルプラチナ膜（ＮｉＰｔ膜）を形成した後、熱処理を施すことにより、メモリ形成領域ＭＲにおいては、ゲート電極ＣＧを構成するポリシリコン膜ＰＦ２とニッケルプラチナ膜を反応させて、ニッケルプラチナシリサイド膜（ＮｉＰｔＳｉ膜）からなるシリサイド膜ＣＳを形成する。これにより、ゲート電極ＣＧは、ポリシリコン膜ＰＦ２とシリサイド膜ＣＳの積層構造となる。同様に、ｎ＋型半導体領域ＮＤＦの表面においてもシリコンとニッケルプラチナ膜が反応してシリサイド膜ＣＳが形成される。
同様に、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲにおいても、ゲート電極Ｇ１を構成するポリシリコン膜ＰＦ１の表面にニッケルプラチナシリサイド膜からなるシリサイド膜ＣＳが形成される。これにより、ゲート電極Ｇ１はポリシリコン膜ＰＦ１とシリサイド膜ＣＳから構成されることになる。また、ｎ＋型半導体領域ＮＤＦの表面においてもシリコンとニッケルプラチナ膜が反応してニッケルプラチナシリサイド膜からなるシリサイド膜ＣＳが形成される。
同様に、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲにおいても、ゲート電極Ｇ２を構成するポリシリコン膜ＰＦ１の表面にニッケルプラチナシリサイド膜からなるシリサイド膜ＣＳが形成される。これにより、ゲート電極Ｇ２はポリシリコン膜ＰＦ１とシリサイド膜ＣＳから構成されることになる。また、ｎ＋型半導体領域ＮＤＦの表面においてもシリコンとニッケルプラチナ膜が反応してニッケルプラチナシリサイド膜からなるシリサイド膜ＣＳが形成される。
なお、本実施の形態１では、ニッケルプラチナシリサイド膜を形成するように構成しているが、例えば、ニッケルプラチナシリサイド膜に代えて、コバルトシリサイド膜やニッケルシリサイド膜やチタンシリサイド膜やプラチナシリサイド膜を形成してもよい。
以上のようにして、半導体基板１Ｓのメモリ形成領域ＭＲにＭＯＮＯＳ型トランジスタを形成し、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲに低耐圧ＭＩＳＦＥＴＱ１を形成し、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲに高耐圧ＭＩＳＦＥＴＱ２を形成することができる。
次に、配線工程について説明する。図１９に示すように、半導体基板１Ｓの主面上に窒化シリコン膜ＳＮＦを形成する。その後、図２０に示すように、窒化シリコン膜ＳＮＦ上に酸化シリコン膜ＯＸＦを形成することにより、窒化シリコン膜ＳＮＦと酸化シリコン膜ＯＸＦからなるコンタクト層間絶縁膜ＩＬを形成することができる。そして、コンタクト層間絶縁膜ＩＬの表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
続いて、図２０に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、コンタクト層間絶縁膜ＩＬにコンタクトホールＣＮＴを形成する。その後、図３に示すように、コンタクトホールＣＮＴの底面および内壁を含むコンタクト層間絶縁膜ＩＬ上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
そして、コンタクトホールＣＮＴを埋め込むように、半導体基板１Ｓの主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、コンタクト層間絶縁膜ＩＬ上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法で除去する。そして、水素雰囲気中でアニールを実施することにより、プラグＰＬＧを形成することができる。
次に、図３に示すように、プラグＰＬＧを形成したコンタクト層間絶縁膜ＩＬ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１に配線溝を形成する。その後、配線溝内を含む層間絶縁膜ＩＬ１上にタンタル／窒化タンタル膜を形成する。このタンタル／窒化タンタル膜は、例えば、スパッタリング法により形成することができる。続いて、タンタル／窒化タンタル膜上に薄い銅膜よりなるシード膜を、例えば、スパッタリング法で形成した後、このシード膜を電極とする電解めっき法により、配線溝を形成した層間絶縁膜ＩＬ１上に銅膜を形成する。その後、配線溝の内部以外の層間絶縁膜ＩＬ１上に露出している銅膜を、例えば、ＣＭＰ法で研磨して除去することにより、層間絶縁膜ＩＬ１に形成された配線溝内にだけ銅膜を残す。これにより、配線Ｗ１を形成することができる。さらに、配線Ｗ１の上層に配線を形成するが、ここでの説明は省略する。このようにして、最終的に本実施の形態１における半導体装置を形成することができる。
なお、本実施の形態１では、銅膜よりなる配線Ｗ１を形成する例について説明したが、例えば、アルミニウム膜よりなる配線Ｗ１を形成してもよい。この場合は、層間絶縁膜ＩＬ１およびプラグＰＬＧ上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線Ｗ１を形成する。これにより、アルミニウム膜よりなる配線Ｗ１を形成することができる。
＜実施の形態１における特徴＞
続いて、本実施の形態１における特徴点について説明する。本実施の形態１における第１特徴点は、図１０〜図１２に示すように、パターニングされたレジスト膜ＰＲ２をマスクにして、ポリシリコン膜ＰＦ２を加工することにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成した後、このマスクをそのまま使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する点にある。つまり、本実施の形態１の第１特徴点は、ＭＯＮＯＳ型トランジスタＭＣのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタＭＣのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する点にある。これにより、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタＭＣを混載することによる追加マスクを削減することができる。
続いて、本実施の形態１における特徴点について説明する。本実施の形態１における第１特徴点は、図１０〜図１２に示すように、パターニングされたレジスト膜ＰＲ２をマスクにして、ポリシリコン膜ＰＦ２を加工することにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成した後、このマスクをそのまま使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する点にある。つまり、本実施の形態１の第１特徴点は、ＭＯＮＯＳ型トランジスタＭＣのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタＭＣのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する点にある。これにより、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタＭＣを混載することによる追加マスクを削減することができる。
次に、本実施の形態１における第２特徴点は、図１７に示すように、ＭＯＮＯＳ型トランジスタＭＣのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴＱ１のｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴＱ２のｎ＋型半導体領域ＮＤＦとを一緒に形成する。つまり、本実施の形態１の第２特徴点は、１枚の共用マスクによるイオン注入法により、ＭＯＮＯＳ型トランジスタＭＣのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴＱ１のｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴＱ２のｎ＋型半導体領域ＮＤＦとを同時に形成する点にある。これにより、本実施の形態１における第２特徴点によれば、ＭＯＮＯＳ型トランジスタＭＣのｎ＋型半導体領域ＮＤＦを新たに形成するための追加マスクが不要となる。したがって、本実施の形態１によれば、ＭＯＮＯＳ型トランジスタＭＣを混載することによる追加マスクを削減できる。
以上のことから、本実施の形態１では、第１特徴点と第２特徴点とを備えることにより、関連技術に比べて、ＭＯＮＯＳ型トランジスタＭＣを混載することによって追加されるマスクの枚数を削減することができる。具体的に、関連技術においては、ベース製品（主回路）にＭＯＮＯＳ型トランジスタＭＣ（アドオン回路）を混載することによって、４枚の追加マスクが必要となる。これに対し、本実施の形態１では、２枚の追加マスクで、ベース製品（主回路）にＭＯＮＯＳ型トランジスタＭＣ（アドオン回路）を混載することができる。これにより、本実施の形態１における半導体装置によれば、主回路が形成されているベース製品の製造プロセスの変更を最小限に留めながら、主回路に付加されるアドオン回路として、ＭＯＮＯＳ型トランジスタを混載することができる。
なお、本実施の形態１における第２特徴点と関連して、ＭＯＮＯＳ型トランジスタＭＣのｎ−型半導体領域ＭＬＤと低耐圧ＭＩＳＦＥＴＱ１のｎ−型半導体領域ＬＮＬＤと高耐圧ＭＩＳＦＥＴＱ２のｎ−型半導体領域ＨＮＬＤとを一緒に形成することも考えられる。しかしながら、ＭＯＮＯＳ型トランジスタＭＣのｎ−型半導体領域ＭＬＤは、書き込み動作やディスターブ特性から、主回路を構成する低耐圧ＭＩＳＦＥＴＱ１のｎ−型半導体領域ＬＮＬＤや高耐圧ＭＩＳＦＥＴＱ２のｎ−型半導体領域ＨＮＬＤと同一半導体領域として形成することは困難なのである。そこで、本実施の形態１では、ＭＯＮＯＳ型トランジスタＭＣのｎ−型半導体領域ＭＬＤを形成する工程を、低耐圧ＭＩＳＦＥＴＱ１のｎ−型半導体領域ＬＮＬＤを形成する工程や高耐圧ＭＩＳＦＥＴＱ２のｎ−型半導体領域ＨＮＬＤを形成する工程とは別工程にする一方で、第１特徴点によって、追加マスクの削減を図っている。これに対し、ＭＯＮＯＳ型トランジスタＭＣのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴＱ１のｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴＱ２のｎ＋型半導体領域ＮＤＦとは、うまく最適化することによって、同一半導体領域として形成することが可能であることから、第２特徴点によって、追加マスクの削減を図っているのである。
つまり、本実施の形態１では、ＭＯＮＯＳ型トランジスタＭＣのソース領域およびドレイン領域を形成するイオン注入工程において、上述した第１特徴点と第２特徴点で示される工夫を施すことにより、追加マスクの削減を図ることができる。この結果、本実施の形態１によれば、追加マスクの削減によって、半導体装置の製造コストを低減できる。
さらに、本実施の形態１における第３特徴点について説明する。図２１は、本実施の形態１における第３特徴点を説明する図である。本実施の形態１における半導体装置の製造方法では、ＭＯＮＯＳ型トランジスタＭＣのゲート電極ＣＧを形成するためのポリシリコン膜ＰＦ２と、低耐圧ＭＩＳＦＥＴＱ１のゲート電極Ｇ１や高耐圧ＭＩＳＦＥＴＱ２のゲート電極Ｇ２を形成するためのポリシリコン膜ＰＦ１とが相違することから、必然的に、境界領域にＢＲに残渣パターンが形成される。
ここで、例えば、図２１（ｂ）は、境界領域ＢＲにレジスト膜を残存させて意図的にサイズの大きな残渣パターンＬＦＴ（Ｐ）を形成する技術を示す図である。図２１（ｂ）に示すように、サイズの大きな残渣パターンＬＦＴ（Ｐ）を形成する場合、残渣パターンＬＦＴ（Ｐ）の密着力が大きくなることから、残渣パターンＬＦＴ（Ｐ）が剥がれて異物となることを防止できる利点が得られる。ところが、主回路の製造プロセスの変更を最小限に留めながら、主回路に付加されるアドオン回路として、ＭＯＮＯＳ型トランジスタを混載することを考えると、以下に示すようなデメリットが存在する。すなわち、図２１（ｂ）に示すように、残渣パターンＬＦＴ（Ｐ）のサイズが大きくなる結果、コンタクト層間絶縁膜の表面と残渣パターンＬＦＴ（Ｐ）の上面との間の距離ＬＢが狭くなる。このことは、コンタクト層間絶縁膜の厚さＬ２を厚くする必要が生じることを意味する。つまり、残渣パターンＬＦＴ（Ｐ）のサイズを大きくすることは、残渣パターンＬＦＴ（Ｐ）の剥離を防止する観点から有用である一方、コンタクト層間絶縁膜の表面と残渣パターンＬＦＴ（Ｐ）の上面との間の距離ＬＢを確保するために、この技術では、主回路の製造プロセスの変更が迫られることになる。これによって、この技術では、ＭＯＮＯＳ型トランジスタを混載する場合に、主回路の製造プロセスの変更を最小限に留めることが困難となる。この結果、主回路の製造プロセスの変更に起因する製造コストの上昇を招くことになる。
これに対し、図２１（ａ）は、本実施の形態１において、境界領域ＢＲに形成される残渣パターンＬＦＴの形状を示す図である。図２１（ａ）に示すように、本実施の形態１では、境界領域ＢＲにレジスト膜を残存させることなく、残渣パターンＬＦＴを形成している（第３特徴点）。この場合、残渣パターンＬＦＴの高さが、主回路形成領域ＡＲに形成されている電界効果トランジスタのゲート電極の高さ以下となる。このことは、本実施の形態１では、コンタクト層間絶縁膜の表面と残渣パターンＬＦＴの上面との間の距離ＬＡを確保することができることを意味する。この結果、本実施の形態１によれば、コンタクト層間絶縁膜の厚さＬ１を変更する必要がなくなり、これによって、主回路の製造プロセスの変更を最小限に留めることが可能となる。このことから、本実施の形態１によれば、主回路の製造プロセスの変更に起因する製造コストの上昇を回避することができる。
以上のことから、本実施の形態１によれば、第１特徴点と第２特徴点によって追加マスクを削減できる点と、第３特徴点に起因して、主回路の製造プロセスの変更を最小限に留めることができる点との相乗効果によって、主回路に付加されるアドオン回路にＭＯＮＯＳ型トランジスタＭＣを適用する半導体装置の製造コストを低減できるという顕著な効果を得ることができる。
＜変形例１＞
次に、変形例１について説明する。本変形例１における半導体装置の製造方法は、実施の形態１における半導体装置とほぼ同様であるため、相違点を中心に説明する。
次に、変形例１について説明する。本変形例１における半導体装置の製造方法は、実施の形態１における半導体装置とほぼ同様であるため、相違点を中心に説明する。
実施の形態１と同様に、図７〜図９に示す工程を実施する。続いて、図２２に示すように、ポリシリコン膜ＰＦ２上にレジスト膜ＰＲ２を塗布し、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ２をパターニングする。レジスト膜ＰＲ２のパターニングは、メモリ形成領域ＭＲのゲート電極形成領域を覆い、かつ、主回路形成領域ＡＲを露出するように行なわれる。そして、パターニングされたレジスト膜ＰＲ２をマスクとしたエッチング技術により、ポリシリコン膜ＰＦ２をパターニングすることにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。
次に、図２３に示すように、パターニングされたレジスト膜ＰＲ２をそのままマスクに使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する。つまり、本変形例１においても、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する。これにより、本変形例１においても、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
ここで、本変形例１では、図２３に示すように、絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２とからなる積層絶縁膜であって、ゲート電極ＣＧから露出する積層絶縁膜を介して、半導体基板１Ｓ内にｎ−型半導体領域ＭＬＤを形成する。つまり、本変形例１の特徴点は、ゲート電極ＣＧから露出する積層絶縁膜を残存させた状態でのイオン注入法により、ｎ−型半導体領域ＭＬＤを形成する点にある。
その後、図２４に示すように、例えば、ドライエッチング技術を使用することにより、露出する絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１とを除去する。その後の工程は、実施の形態１と同様である。
以上のように、本変形例１における半導体装置の製造方法によれば、図２３に示すように、積層絶縁膜（絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２）を介して、ｎ−型半導体領域ＭＬＤを形成しているため、イオン注入の際に生じるダメージから半導体基板１Ｓの表面を保護することができる。つまり、本変形例１によれば、積層絶縁膜が介在することによって、イオン注入の際に生じるダメージを低減することができるとともに、イオン注入による半導体基板１Ｓの表面の汚染も抑制することができる。さらに、主回路形成領域ＡＲにおいて、ポリシリコン膜ＰＦ１上に積層絶縁膜が残存しているため、この積層絶縁膜によって、イオン注入された導電型不純物がポリシリコン膜ＰＦ１を貫通しにくくなる効果を得ることができる。
＜変形例２＞
続いて、変形例２について説明する。本変形例２における半導体装置の製造方法は、実施の形態１における半導体装置とほぼ同様であるため、相違点を中心に説明する。
続いて、変形例２について説明する。本変形例２における半導体装置の製造方法は、実施の形態１における半導体装置とほぼ同様であるため、相違点を中心に説明する。
実施の形態１と同様に、図７〜図９に示す工程を実施する。続いて、図２５に示すように、ポリシリコン膜ＰＦ２上にレジスト膜ＰＲ２を塗布し、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ２をパターニングする。レジスト膜ＰＲ２のパターニングは、メモリ形成領域ＭＲのゲート電極形成領域を覆い、かつ、主回路形成領域ＡＲを露出するように行なわれる。そして、パターニングされたレジスト膜ＰＲ２をマスクとしたエッチング技術により、ポリシリコン膜ＰＦ２をパターニングすることにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。
次に、図２６に示すように、パターニングされたレジスト膜ＰＲ２からなるマスクを除去した後、例えば、ウェットエッチングを使用することにより、ゲート電極ＣＧから露出する絶縁膜ＩＦ２を除去する。その後、ゲート電極ＣＧの露出面を酸化することにより、ゲート電極ＣＧの露出面に酸化シリコン膜ＯＸ１を形成する。
続いて、図２７に示すように、例えば、窒化シリコン膜からなる電荷蓄積膜ＥＣを熱リン酸によるウェットエッチングにより除去する。その後、図２８に示すように、ゲート電極ＣＧをマスクとして使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する。なお、図２８において、ゲート電極ＣＧから露出する絶縁膜ＩＦ１をウェットエッチングで除去した後、ゲート電極ＣＧをマスクとして使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成してもよい。その後の工程は、実施の形態１と同様である。
以上のように、本変形例２における半導体装置の製造方法によれば、積層絶縁膜をドライエッチングではなく、ウェットエッチングで除去しているため、ドライエッチングによる半導体基板１Ｓへのダメージを抑制することができる。さらに、本変形例２によれば、ゲート電極ＣＧの露出面に酸化シリコン膜ＯＸ１が形成されており、この酸化シリコン膜ＯＸ１が、ゲート電極ＣＧをマスクとして使用したイオン注入工程の際に、オフセットスペーサとして機能するため、ＭＯＮＯＳ型トランジスタＭＣでのショートチャネル効果を抑制することができる。
＜変形例３＞
次に、変形例３について説明する。本変形例３における半導体装置の製造方法は、実施の形態１における半導体装置とほぼ同様であるため、相違点を中心に説明する。
次に、変形例３について説明する。本変形例３における半導体装置の製造方法は、実施の形態１における半導体装置とほぼ同様であるため、相違点を中心に説明する。
実施の形態１と同様に、図７〜図９に示す工程を実施する。続いて、図２９に示すように、ポリシリコン膜ＰＦ２上にレジスト膜ＰＲ２を塗布し、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ２をパターニングする。レジスト膜ＰＲ２のパターニングは、メモリ形成領域ＭＲのゲート電極形成領域を覆い、かつ、主回路形成領域ＡＲを露出するように行なわれる。そして、パターニングされたレジスト膜ＰＲ２をマスクとしたエッチング技術により、ポリシリコン膜ＰＦ２をパターニングすることにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。
続いて、図３０に示すように、パターニングされたレジスト膜ＰＲ２をそのままマスクに使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する。このとき、本変形例３では、ゲート電極ＣＧから露出する積層絶縁膜（絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２）を介して、半導体基板１Ｓ内にｎ−型半導体領域ＭＬＤを形成する。
その後、図３１に示すように、パターニングされたレジスト膜ＰＲ２からなるマスクを除去した後、例えば、ウェットエッチングを使用することにより、ゲート電極ＣＧから露出する絶縁膜ＩＦ２を除去する。その後、ゲート電極ＣＧの露出面を酸化することにより、ゲート電極ＣＧの露出面に酸化シリコン膜ＯＸ１を形成する。
次に、図３２に示すように、例えば、窒化シリコン膜からなる電荷蓄積膜ＥＣを熱リン酸によるウェットエッチングにより除去する。図３２に示す工程の後、ゲート電極ＣＧから露出する絶縁膜ＩＦ１をウェットエッチングで除去する（図示せず）。その後の工程は、実施の形態１と同様である。
以上のように、本変形例３における半導体装置の製造方法によれば、積層絶縁膜をドライエッチングではなく、ウェットエッチングで除去しているため、ドライエッチングによる半導体基板１Ｓへのダメージを抑制することができる。
（実施の形態２）
本実施の形態２では、パワートランジスタを含む主回路と、アドオン回路に含まれるＭＯＮＯＳ型トランジスタとを混載する半導体装置について説明する。
本実施の形態２では、パワートランジスタを含む主回路と、アドオン回路に含まれるＭＯＮＯＳ型トランジスタとを混載する半導体装置について説明する。
＜半導体チップのレイアウト構成例＞
図３３は、本実施の形態２における半導体チップＣＨＰ２のレイアウト構成例を示す図である。図３３において、本実施の形態２における半導体チップＣＨＰ２は、アナログ回路４、不揮発性メモリ５、Ｉ／Ｏ回路６、ロジック回路７、ドライバ回路８を有している。ロジック回路７は、例えば、ｎチャネル型の低耐圧ＭＩＳＦＥＴ（ｎ型ＭＩＳＦＥＴ）とｐチャネル型の低耐圧ＭＩＳＦＥＴ（ｐ型ＭＩＳＦＥＴ）から構成されており、また、ドライバ回路８は、例えば、ｎチャネル型のパワートランジスタ（ｎ型パワートランジスタ）とｐチャネル型のパワートランジスタ（ｐ型パワートランジスタ）から構成されている。
図３３は、本実施の形態２における半導体チップＣＨＰ２のレイアウト構成例を示す図である。図３３において、本実施の形態２における半導体チップＣＨＰ２は、アナログ回路４、不揮発性メモリ５、Ｉ／Ｏ回路６、ロジック回路７、ドライバ回路８を有している。ロジック回路７は、例えば、ｎチャネル型の低耐圧ＭＩＳＦＥＴ（ｎ型ＭＩＳＦＥＴ）とｐチャネル型の低耐圧ＭＩＳＦＥＴ（ｐ型ＭＩＳＦＥＴ）から構成されており、また、ドライバ回路８は、例えば、ｎチャネル型のパワートランジスタ（ｎ型パワートランジスタ）とｐチャネル型のパワートランジスタ（ｐ型パワートランジスタ）から構成されている。
ここで、アナログ回路４、ロジック回路７およびドライバ回路８によって主回路が構成され、不揮発性メモリ５によってアドオン回路が構成されている。すなわち、本実施の形態２における半導体チップＣＨＰ２には、メイン機能を実現する主回路と、主回路に付加されるアドオン回路とが形成されている。そして、本実施の形態２では、このアドオン回路にＭＯＮＯＳ型トランジスタを適用している。特に、本実施の形態２では、アドオン回路がウェハ完成後の電圧調整などに使用される電子ヒューズから構成されており、この電子ヒューズを書き換え可能な不揮発性メモリであるＭＯＮＯＳ型トランジスタから構成することにより、ウェハ状態やパッケージ状態で何度も調整可能なＭＴＰ（Multi Time Program）型の電子ヒューズを実現している。
＜半導体チップのデバイス構造＞
図３４は、本実施の形態２における半導体チップＣＨＰ２のデバイス構造例を示す断面図である。図３４には、メモリ形成領域ＭＲ、主回路形成領域ＡＲ、メモリ形成領域ＭＲと主回路形成領域ＡＲとで挟まれた境界領域ＢＲが示されている。そして、主回路形成領域ＡＲは、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）とｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）とｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）から構成されている。
図３４は、本実施の形態２における半導体チップＣＨＰ２のデバイス構造例を示す断面図である。図３４には、メモリ形成領域ＭＲ、主回路形成領域ＡＲ、メモリ形成領域ＭＲと主回路形成領域ＡＲとで挟まれた境界領域ＢＲが示されている。そして、主回路形成領域ＡＲは、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）とｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）とｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）から構成されている。
図３４において、半導体基板１Ｓ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層ＳＩＬが形成されている。そして、シリコン層ＳＩＬには、素子を分離する素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩによって分離された活性領域が、それぞれメモリ形成領域ＭＲ、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）およびｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）となっている。特に、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）およびｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）を区画する素子分離領域ＳＴＩには、シリコン層ＳＩＬを貫通して、埋め込み絶縁層ＢＯＸに達する深溝分離領域ＤＴＩが形成されている。
まず、メモリ形成領域ＭＲ内に形成されたＭＯＮＯＳ型トランジスタＭＣは、以下に示す構成をしている。すなわち、シリコン層ＳＩＬ内に形成されたｐ型ウェルＭＰＷ上に絶縁膜（電位障壁膜）ＩＦ１が形成されており、この絶縁膜ＩＦ１上に電荷蓄積膜ＥＣが形成されている。そして、この電荷蓄積膜ＥＣ上に絶縁膜（電位障壁膜）ＩＦ２が形成され、絶縁膜ＩＦ２上に導電膜からなるゲート電極ＣＧが形成されている。ゲート電極ＣＧは、低抵抗化を図るため、例えばポリシリコン膜ＰＦ２とシリサイド膜ＣＳの積層膜から構成されており、ゲート電極ＣＧの両側の側壁にはＬＤＤ構造を形成するため、例えば、絶縁膜からなるサイドウォールＳＷが形成されている。
サイドウォールＳＷ下のシリコン層ＳＩＬ内には、半導体領域として、ｎ−型半導体領域ＭＬＤおよびｎ＋型半導体領域ＮＤＦが形成されている。また、絶縁膜ＩＦ１の直下のｐ型ウェルＭＰＷ内には、チャネル領域が形成されている。
続いて、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）に形成されたｎ型ＭＩＳＦＥＴＱ１（Ｎ）の構成について説明する。ｎ型ＭＩＳＦＥＴＱ１（Ｎ）においては、シリコン層ＳＩＬ内に形成されたｐ型ウェルＰＷ上にゲート絶縁膜ＧＯＸ１が形成されており、このゲート絶縁膜ＧＯＸ１上にゲート電極Ｇ１（Ｎ）が形成されている。ゲート絶縁膜ＧＯＸ１は、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ１（Ｎ）は、例えば、ポリシリコン膜から形成されている。ゲート電極Ｇ１（Ｎ）の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下のシリコン層ＳＩＬ内には、半導体領域として、ｎ−型半導体領域ＬＮＬＤおよびｎ＋型半導体領域ＮＤＦが形成されている。また、ゲート絶縁膜ＧＯＸ１の直下のｐ型ウェルＰＷ内には、チャネル領域が形成されている。
次に、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）に形成されたｐ型ＭＩＳＦＥＴＱ１（Ｐ）の構成について説明する。ｐ型ＭＩＳＦＥＴＱ１（Ｐ）においては、シリコン層ＳＩＬ内に形成されたｎ型ウェルＮＷ上にゲート絶縁膜ＧＯＸ１が形成されており、このゲート絶縁膜ＧＯＸ１上にゲート電極Ｇ１（Ｐ）が形成されている。ゲート絶縁膜ＧＯＸ１は、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ１（Ｐ）は、例えば、ポリシリコン膜から形成されている。ゲート電極Ｇ１（Ｐ）の両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷ下のシリコン層ＳＩＬ内には、半導体領域として、ｐ−型半導体領域ＬＰＬＤおよびｐ＋型半導体領域ＰＤＦが形成されている。また、ゲート絶縁膜ＧＯＸ１の直下のｎ型ウェルＮＷ内には、チャネル領域が形成されている。
続いて、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）に形成されたｎ型パワートランジスタＱ３（Ｎ）の構成について説明する。ｎ型パワートランジスタＱ３（Ｎ）においては、シリコン層ＳＩＬ内にｎ型ウェルＮＷＬとｐ型ウェルＰＷとが離間して設けられており、ｎ型ウェルＮＷＬに内包されるようにｎ型ウェルＮＷが形成されている。そして、ｎ型ウェルＮＷに内包されるようにｎ＋型半導体領域ＮＤＦ（ドレイン領域）が形成されている。一方、ｐ型ウェルＰＷ（ボディ領域）に内包されるようにｎ＋型半導体領域ＮＤＦ（ソース領域）とｐ＋型半導体領域ＰＤＦ（ボディコンタクト領域）とが形成されており、ｎ＋型半導体領域ＮＤＦとｐ＋型半導体領域ＰＤＦとは互いに隣接するように形成されている。そして、シリコン層ＳＩＬの表面には、ゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇ３（Ｎ）が形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ３（Ｎ）は、例えば、ポリシリコン膜から形成されている。
次に、ｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）に形成されたｐ型パワートランジスタＱ３（Ｐ）の構成について説明する。ｐ型パワートランジスタＱ３（Ｐ）においては、シリコン層ＳＩＬ内にｐ型ウェルＨＰＷとｎ型ウェルＮＷとが離間して設けられており、ｐ型ウェルＨＰＷに内包されるようにｐ型ウェルＰＷが形成されている。そして、ｐ型ウェルＰＷに内包されるようにｐ＋型半導体領域ＰＤＦ（ドレイン領域）が形成されている。一方、ｎ型ウェルＮＷ（ボディ領域）に内包されるようにｐ＋型半導体領域ＰＤＦ（ソース領域）とｎ＋型半導体領域ＮＤＦ（ボディコンタクト領域）とが形成されており、ｐ＋型半導体領域ＰＤＦとｎ＋型半導体領域ＮＤＦとは互いに隣接するように形成されている。そして、シリコン層ＳＩＬの表面には、ゲート絶縁膜ＧＯＸ２が形成されており、このゲート絶縁膜ＧＯＸ２上にゲート電極Ｇ３（Ｐ）が形成されている。ゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成され、ゲート電極Ｇ３（Ｐ）は、例えば、ポリシリコン膜から形成されている。
なお、境界領域ＢＲには、製造工程の痕跡である残渣パターンＬＦＴが形成されている。具体的に、本実施の形態２における残渣パターンＬＦＴは、図３４に示すように、ポリシリコン膜の残渣である残渣部ＬＦＴ３と、絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２とからなる積層絶縁膜の残渣である残渣部ＬＦＴ２と、ポリシリコン膜の残渣である残渣部ＬＦＴ１から形成されている。このとき、残渣部ＬＦＴ３は、残渣部ＬＦＴ２を介して、残渣部ＬＦＴ１の側面にサイドウォール形状で形成されている。
＜実施の形態２における半導体装置の製造方法＞（ＭＯＮＯＳ ＬＡＳＴ）
本実施の形態２における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。本実施の形態２における半導体装置の製造方法は、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法である。この「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法は、特に、ＭＯＮＯＳ型トランジスタに対して過剰な熱負荷が印加されることを抑制することができる利点を有している。すなわち、本実施の形態２では、パワートランジスタとＭＯＮＯＳ型トランジスタとを混載することを前提としている。このとき、パワートランジスタは、その用途から、大きな電圧や電流をコントロールするため、製造条件として非常に大きな熱負荷が加わる。このことから、パワートランジスタとＭＯＮＯＳ型トランジスタとを混載する場合、パワートランジスタを形成する際の大きな熱負荷によって、ＭＯＮＯＳ型トランジスタの特性への影響が懸念される。そこで、本実施の形態２では、ＭＯＮＯＳ型トランジスタに対して過剰な熱負荷が印加されることを抑制することができる「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法を採用している。以下に、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法を使用した本実施の形態２における半導体装置の製造方法について説明する。
本実施の形態２における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。本実施の形態２における半導体装置の製造方法は、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法である。この「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法は、特に、ＭＯＮＯＳ型トランジスタに対して過剰な熱負荷が印加されることを抑制することができる利点を有している。すなわち、本実施の形態２では、パワートランジスタとＭＯＮＯＳ型トランジスタとを混載することを前提としている。このとき、パワートランジスタは、その用途から、大きな電圧や電流をコントロールするため、製造条件として非常に大きな熱負荷が加わる。このことから、パワートランジスタとＭＯＮＯＳ型トランジスタとを混載する場合、パワートランジスタを形成する際の大きな熱負荷によって、ＭＯＮＯＳ型トランジスタの特性への影響が懸念される。そこで、本実施の形態２では、ＭＯＮＯＳ型トランジスタに対して過剰な熱負荷が印加されることを抑制することができる「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法を採用している。以下に、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法を使用した本実施の形態２における半導体装置の製造方法について説明する。
まず、図３５において、半導体基板１Ｓ上に埋め込み絶縁層ＢＯＸが形成され、この埋め込み絶縁層ＢＯＸ上にシリコン層ＳＩＬが形成されたＳＯＩ（Silicon On Insulator）基板を用意する。そして、シリコン層ＳＩＬに素子分離領域ＳＴＩを形成することにより、メモリ形成領域ＭＲ、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）およびｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）が区画される。その後、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）のシリコン層ＳＩＬ内にｐ型ウェルＰＷを形成し、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）のシリコン層ＳＩＬ内にｎ型ウェルＮＷを形成する。また、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）のシリコン層ＳＩＬ内に、ｎ型ウェルＮＷＬ、ｎ型ウェルＮＷ、ｐ型ウェルＰＷを形成する。同様に、ｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）のシリコン層ＳＩＬ内に、ｐ型ウェルＨＰＷ、ｐ型ウェルＰＷ、ｎ型ウェルＮＷを形成する。その後、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）およびｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）のそれぞれのシリコン層ＳＩＬの表面にゲート絶縁膜ＧＯＸ１を形成し、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）およびｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）のそれぞれのシリコン層ＳＩＬの表面にゲート絶縁膜ＧＯＸ２を形成する。
次に、図３６に示すように、ＳＯＩ基板の全面にポリシリコン膜（多結晶シリコン膜）ＰＦ１を形成する。そして、ポリシリコン膜ＰＦ１上にレジスト膜ＰＲ６を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ６をパターニングする。レジスト膜ＰＲ６のパターニングは、主回路形成領域ＡＲを覆い、かつ、メモリ形成領域ＭＲを露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ６をマスクとしたエッチング技術により、メモリ形成領域ＭＲに形成されているポリシリコン膜ＰＦ１およびゲート絶縁膜ＧＯＸ１を除去する。続いて、パターニングされたレジスト膜ＰＲ６をマスクにしたイオン注入法により、メモリ形成領域ＭＲのシリコン層ＳＩＬ内にｐ型ウェルＭＰＷを形成する。さらに、メモリ形成領域ＭＲにおいては、ＭＯＮＯＳ型トランジスタのしきい値電圧を調整するために、イオン注入法により、ｐ型ウェルＭＰＷ内のチャネル領域に導電型不純物を導入する。
次に、図３７に示すように、ＳＯＩ基板上およびポリシリコン膜ＰＦ１上に絶縁膜ＩＦ１を形成し、この絶縁膜ＩＦ１上に電荷蓄積膜ＥＣを形成する。そして、電荷蓄積膜ＥＣ上に絶縁膜ＩＦ２を形成し、この絶縁膜ＩＦ２上にポリシリコン膜ＰＦ２を形成する。例えば、絶縁膜ＩＦ１は酸化シリコン膜から形成されており、緻密で良質な膜質の酸化シリコン膜を形成することができるＩＳＳＧ酸化法を使用することができる。この絶縁膜ＩＦ１の膜厚は、４ｎｍ程度である。また、電荷蓄積膜ＥＣは、窒化シリコン膜から形成されており、例えば、ＣＶＤ法を使用して形成することができる。この電荷蓄積膜ＥＣの膜厚は、１０ｎｍ程度である。さらに、絶縁膜ＩＦ２は、酸化シリコン膜から形成されており、例えば、緻密で良質な膜質の酸化シリコン膜を形成することができるＨＴＯ（High Temperature Oxide）法を使用することができる。この絶縁膜ＩＦ２の膜厚は、５ｎｍ程度である。また、ポリシリコン膜ＰＦ２は、例えば、ＣＶＤ法を使用することにより形成することができる。以上のようにして、緻密で絶縁耐性に優れた良質な膜質の積層絶縁膜（ＯＮＯ膜）を形成することができる。
続いて、図３８に示すように、ポリシリコン膜ＰＦ２上にレジスト膜ＰＲ７を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ７をパターニングする。レジスト膜ＰＲ７のパターニングは、メモリ形成領域ＭＲのゲート電極形成領域を覆い、かつ、主回路形成領域ＡＲを露出するように行なわれる。そして、パターニングされたレジスト膜ＰＲ７をマスクとしたエッチング技術により、ポリシリコン膜ＰＦ２をパターニングすることにより、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。このとき、図３８に示すように、境界領域ＢＲにおいては、ポリシリコン膜ＰＦ２の残渣部ＬＦＴ３がサイドウォール形状に形成される。その後、図３９に示すように、例えば、ドライエッチング技術を使用することにより、露出する絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１とを除去する。この結果、メモリ形成領域ＭＲに形成されているゲート電極ＣＧの下層に絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２とからなる積層絶縁膜が残存するとともに、境界領域ＢＲにおいては、残渣部ＬＦＴ３で覆われた部分に、絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１からなる残渣部ＬＦＴ２が形成されることになる。
引き続き、図４０に示すように、パターニングされたレジスト膜ＰＲ７からなるマスクをそのまま使用したイオン注入法により、メモリ形成領域ＭＲのシリコン層ＳＩＬ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する。つまり、本実施の形態２では、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する。これにより、本実施の形態２によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
次に、図４１に示すように、パターニングされたレジスト膜ＰＲ７を除去した後、メモリ形成領域ＭＲから主回路形成領域ＡＲにわたってレジスト膜ＰＲ８を塗布する。具体的には、メモリ形成領域ＭＲに形成されているゲート電極ＣＧを覆い、かつ、主回路形成領域ＡＲに形成されているポリシリコン膜ＰＦ１上にわたってレジスト膜ＰＲ８を塗布する。その後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ８をパターニングする。レジスト膜ＰＲ８のパターニングは、メモリ形成領域ＭＲを覆い、かつ、主回路形成領域ＡＲのうちのゲート電極形成領域を覆うように行なわれる。そして、パターニングされたレジスト膜ＰＲ８をマスクにしたエッチングにより、ポリシリコン膜ＰＦ１を加工する。これにより、主回路形成領域ＡＲのｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）にゲート電極Ｇ１（Ｎ）を形成し、主回路形成領域ＡＲのｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）にゲート電極Ｇ１（Ｐ）を形成することができる。同様に、主回路形成領域ＡＲのｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）にゲート電極Ｇ３（Ｎ）を形成し、主回路形成領域ＡＲのｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）にゲート電極Ｇ３（Ｐ）を形成することができる。このとき、境界領域ＢＲには、ポリシリコン膜ＰＦ１の残渣である残渣部ＬＦＴ１が形成されることになる。この結果、境界領域ＢＲには、残渣部ＬＦＴ１の側壁に残渣部ＬＦＴ２を介して残渣部ＬＦＴ３が形成された構造の残渣パターンＬＦＴが残存することになる。
続いて、図４２に示すように、パターニングされたレジスト膜ＰＲ８を除去した後、ＳＯＩ基板上にレジスト膜ＰＲ９を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ９をパターニングする。レジスト膜ＰＲ９のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲとｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）とｐ型パワートランジスタ形成領域ＰＷＲ（Ｎ）とを覆う一方、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）を露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ９をマスクにしたイオン注入法により、ｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）のシリコン層ＳＩＬ内に、ゲート電極Ｇ１（Ｎ）に整合したｎ−型半導体領域ＬＮＬＤを形成する。
次に、図４３に示すように、パターニングされたレジスト膜ＰＲ９を除去した後、ＳＯＩ基板上にレジスト膜ＰＲ１０を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１０をパターニングする。レジスト膜ＰＲ１０のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲとｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）とｐ型パワートランジスタ形成領域ＰＷＲ（Ｎ）とを覆う一方、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）を露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ１０をマスクにしたイオン注入法により、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）のシリコン層ＳＩＬ内に、ゲート電極Ｇ１（Ｐ）に整合したｐ−型半導体領域ＬＰＬＤを形成する。
続いて、パターニングされたレジスト膜ＰＲ１０を除去した後、図４４に示すように、ＳＯＩ基板上に、例えば、酸化シリコン膜を形成する。このとき、酸化シリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜を異方性エッチングすることにより、サイドウォールＳＷを形成する。具体的に、メモリ形成領域ＭＲにおいては、ゲート電極ＣＧ（積層構造体：ゲート電極ＣＧ＋ＯＮＯ膜）の両側の側壁にサイドウォールＳＷが形成される。一方、主回路形成領域ＡＲのｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）においては、ゲート電極Ｇ１（Ｎ）の両側の側壁にサイドウォールＳＷが形成され、主回路形成領域ＡＲのｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）においては、ゲート電極Ｇ１（Ｐ）の両側の側壁にサイドウォールＳＷが形成される。さらに、主回路形成領域ＡＲのｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）においては、ゲート電極Ｇ３（Ｎ）の両側の側壁にサイドウォールＳＷが形成され、主回路形成領域ＡＲのｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）においては、ゲート電極Ｇ３（Ｐ）の両側の側壁にサイドウォールＳＷが形成される。なお、境界領域ＢＲにおいても、残渣パターンＬＦＴの側壁にサイドウォールＳＷが形成されることになる。
次に、図４５に示すように、ＳＯＩ基板上にレジスト膜ＰＲ１１を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１１をパターニングする。レジスト膜ＰＲ１１のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲとｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）のボディコンタクト領域を除く領域とを露出するように行なわれる。また、レジスト膜ＰＲ１１のパターニングは、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）のボディコンタクト領域とｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）のボディコンタクト領域を除く領域とを覆うように行なわれる。
その後、パターニングされたレジスト膜ＰＲ１１をマスクにしたイオン注入法により、メモリ形成領域ＭＲにサイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＭＬＤとによってＭＯＮＯＳ型トランジスタのソース領域あるいはドレイン領域が形成される。
同様のイオン注入工程によって、主回路形成領域ＡＲのｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）においても、サイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＬＮＬＤによって、ｎ型ＭＩＳＦＥＴのソース領域あるいはドレイン領域が形成される。
また、同様のイオン注入工程によって、主回路形成領域ＡＲのｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）においても、ｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦによって、ｎ型パワートランジスタのソース領域あるいはドレイン領域が形成される。
さらに、同様のイオン注入工程によって、主回路形成領域ＡＲのｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）においても、ボディコンタクト領域となるｎ＋型半導体領域ＮＤＦが形成される。
このように、本実施の形態２では、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦとｎ型ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦとｎ型パワートランジスタのｎ＋型半導体領域ＮＤＦとｐ型パワートランジスタのｎ＋型半導体領域ＮＤＦを一緒に形成する。つまり、本実施の形態２では、１枚の共用マスクによるイオン注入法により、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦとｎ型ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦとｎ型パワートランジスタのｎ＋型半導体領域ＮＤＦとｐ型パワートランジスタのｎ＋型半導体領域ＮＤＦとを同時に形成する。この結果、本実施の形態２によれば、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦを新たに形成するための追加マスクが不要となる。したがって、本実施の形態２によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
続いて、図４６に示すように、パターニングされたレジスト膜ＰＲ１１を除去した後、ＳＯＩ基板上にレジスト膜ＰＲ１２を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１２をパターニングする。レジスト膜ＰＲ１２のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲとｎ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｎ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）のボディコンタクト領域を除く領域とｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）のボディコンタクト領域とを覆うように行なわれる。また、レジスト膜ＰＲ１２のパターニングは、ｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）とｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）のボディコンタクト領域とｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）のボディコンタクト領域を除く領域とを露出するように行なわれる。
その後、パターニングされたレジスト膜ＰＲ１２をマスクにしたイオン注入法により、主回路形成領域ＡＲのｐ型ＭＩＳＦＥＴ形成領域ＬＲ（Ｐ）において、サイドウォールＳＷに整合したｐ＋型半導体領域ＰＤＦを形成する。このｐ＋型半導体領域ＰＤＦとｎ−型半導体領域ＬＰＬＤによって、ｐ型ＭＩＳＦＥＴのソース領域あるいはドレイン領域が形成される。
同様のイオン注入工程によって、主回路形成領域ＡＲのｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）においても、ボディコンタクト領域となるｐ＋型半導体領域ＰＤＦが形成される。
さらに、同様のイオン注入工程によって、主回路形成領域ＡＲのｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）においても、ｐ＋型半導体領域ＰＤＦを形成する。このｐ＋型半導体領域ＰＤＦによって、ｐ型パワートランジスタのソース領域あるいはドレイン領域が形成される。
次に、図４７に示すように、ｎ型パワートランジスタ形成領域ＰＷＲ（Ｎ）およびｐ型パワートランジスタ形成領域ＰＷＲ（Ｐ）を区画する素子分離領域ＳＴＩに、シリコン層ＳＩＬを貫通して、埋め込み絶縁層ＢＯＸに達する深溝分離領域ＤＴＩを形成する。その後の配線工程は、前記実施の形態１と同様である。
以上のようにして、ＭＯＮＯＳ型トランジスタＭＣとｎ型ＭＩＳＦＥＴＱ１（Ｎ）とｐ型ＭＩＳＦＥＴＱ１（Ｐ）とｎ型パワートランジスタＱ３（Ｎ）とｐ型パワートランジスタＱ３（Ｐ）とを混載した本実施の形態２における半導体装置を製造することができる。
（実施の形態３）
本実施の形態３では、電界効果トランジスタを含む主回路と、アドオン回路に含まれるＭＯＮＯＳ型トランジスタとを混載する半導体装置の製造方法として、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法を使用する例について説明する。
本実施の形態３では、電界効果トランジスタを含む主回路と、アドオン回路に含まれるＭＯＮＯＳ型トランジスタとを混載する半導体装置の製造方法として、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法を使用する例について説明する。
＜半導体チップのデバイス構造＞
図４８は、本実施の形態３における半導体チップＣＨＰ３のデバイス構造例を示す断面図である。図４８には、メモリ形成領域ＭＲ、主回路形成領域ＡＲ、メモリ形成領域ＭＲと主回路形成領域ＡＲとで挟まれた境界領域ＢＲが示されている。そして、主回路形成領域ＡＲは、低耐圧ＭＩＳＦＥＴ形成領域ＬＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲから構成されている。なお、本実施の形態３における半導体チップＣＨＰ３のデバイス構造は、前記実施の形態１における半導体チップＣＨＰ１のデバイス構造（図３参照）とほぼ同様であるため、主に相違点について説明する。
図４８は、本実施の形態３における半導体チップＣＨＰ３のデバイス構造例を示す断面図である。図４８には、メモリ形成領域ＭＲ、主回路形成領域ＡＲ、メモリ形成領域ＭＲと主回路形成領域ＡＲとで挟まれた境界領域ＢＲが示されている。そして、主回路形成領域ＡＲは、低耐圧ＭＩＳＦＥＴ形成領域ＬＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲから構成されている。なお、本実施の形態３における半導体チップＣＨＰ３のデバイス構造は、前記実施の形態１における半導体チップＣＨＰ１のデバイス構造（図３参照）とほぼ同様であるため、主に相違点について説明する。
本実施の形態３における半導体チップＣＨＰ３では、境界領域ＢＲに形成されている残渣パターンＬＦＴが、前記実施の形態１の残渣パターンＬＦＴと相違する。これは、前記実施の形態１では、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる半導体装置の製造方法を採用しているのに対し、本実施の形態３では、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる半導体装置の製造方法を採用していることに起因する。具体的に、前記実施の形態１では、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる製造方法を使用する結果、前記実施の形態１の残渣パターンＬＦＴは、図３に示すように、残渣部ＬＦＴ１の側壁に残渣部ＬＦＴ２を介してサイドウォール形状の残渣部ＬＦＴ３が形成されている構造をしている。一方、本実施の形態３では、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法を使用する結果、本実施の形態３の残渣パターンＬＦＴは、図４８に示すように、残渣部ＬＦＴ３の側壁に残渣部ＬＦＴ２を介してサイドウォール形状の残渣部ＬＦＴ１が形成されている構造をしている。すなわち、前記実施の形態１では、残渣部ＬＦＴ３がサイドウォール形状をしているのに対し、本実施の形態３では、残渣部ＬＦＴ１がサイドウォール形状をしている点が相違する。
なお、本実施の形態３における半導体チップＣＨＰ３のその他のデバイス構造は、前記実施の形態１における半導体チップＣＨＰ１のデバイス構造と同様である。
＜改善の余地＞
本実施の形態３における半導体装置の製造方法は、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法である。この「ＭＯＮＯＳ ＦＩＲＳＴ」とは、アドオン回路の構成要素となるＭＯＮＯＳ型トランジスタのゲート電極に加工される導体膜（第２導体膜）を先に形成し、その後、主回路の構成要素となる電界効果トランジスタのゲート電極に加工される導体膜（第１導体膜）を形成する製造方法である。「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法では、主回路（ベース製品）の電界効果トランジスタに対して、ＭＯＮＯＳ型トランジスタを形成する際の熱負荷の影響が及ぶことを抑制できる利点を有している。このことから、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法は、特に、主回路を構成する電界効果トランジスタに対して過剰な熱負荷が印加されることを抑制することによって、主回路の構成要素となる電界効果トランジスタの特性変動を低減する観点から有用な製造方法である。
本実施の形態３における半導体装置の製造方法は、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法である。この「ＭＯＮＯＳ ＦＩＲＳＴ」とは、アドオン回路の構成要素となるＭＯＮＯＳ型トランジスタのゲート電極に加工される導体膜（第２導体膜）を先に形成し、その後、主回路の構成要素となる電界効果トランジスタのゲート電極に加工される導体膜（第１導体膜）を形成する製造方法である。「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法では、主回路（ベース製品）の電界効果トランジスタに対して、ＭＯＮＯＳ型トランジスタを形成する際の熱負荷の影響が及ぶことを抑制できる利点を有している。このことから、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法は、特に、主回路を構成する電界効果トランジスタに対して過剰な熱負荷が印加されることを抑制することによって、主回路の構成要素となる電界効果トランジスタの特性変動を低減する観点から有用な製造方法である。
このような「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる半導体装置の製造方法においても、「ＭＯＮＯＳ ＬＡＳＴ」と呼ばれる半導体装置の製造方法と同様に、主回路が形成されているベース製品の製造プロセスの変更を最小限に留めながら、アドオン回路としてのＭＯＮＯＳ型トランジスタを混載することが望まれている。具体的には、ＭＯＮＯＳ型トランジスタを主回路の電界効果トランジスタと混載することにより、マスクの枚数が増加するため、なるべく追加するマスクの枚数を削減して、半導体装置の製造コストを削減することが望まれている。そこで、まず、「ＭＯＮＯＳ ＦＩＲＳＴ」についての関連技術について説明し、その後、この関連技術に対する改善の余地を説明する。
図４９は、関連技術において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する製造工程の流れを示すフローチャートである。図４９に示すフローチャートにおいて、ＭＯＮＯＳ型トランジスタを混載することによって、追加マスクが必要となる工程を破線で囲んでいる。
図４９に示すように、まず、メモリ形成領域にウェルを形成する（Ｓ２００１）。このとき、主回路形成領域を覆い、かつ、メモリ形成領域を露出する追加マスクＭＳＫ１が使用される。すなわち、メモリ形成領域にＭＯＮＯＳ型トランジスタのウェルを形成するために、追加マスクＭＳＫ１が必要となる。そして、半導体基板の主面の全面にポリシリコン膜を形成し、メモリ形成領域に形成されているポリシリコン膜を残存させながら、主回路形成領域に形成されているポリシリコン膜を除去する（Ｓ２００２）。この際、メモリ形成領域を覆い、かつ、主回路形成領域を露出する追加マスクＭＳＫ２が使用される。その後、主回路形成領域にウェルを形成する（Ｓ２００３）。
続いて、主回路形成領域にゲート電極を形成する（Ｓ２００４）。その後、メモリ形成領域にゲート電極を形成する（Ｓ２００５）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのゲート電極を形成するために、追加マスクＭＳＫ３が必要となる。
次に、メモリ形成領域にｎ−型半導体領域（エクステンション領域）を形成する（Ｓ２００６）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのｎ−型半導体領域を形成するために、追加マスクＭＳＫ４が必要となる。続いて、主回路形成領域に電界効果トランジスタのｎ−型半導体領域を形成する（Ｓ２００７）。
その後、ＭＯＮＯＳ型トランジスタのゲート電極の側壁、および、電界効果トランジスタのゲート電極の側壁に、それぞれ、サイドウォールスペーサを形成する（Ｓ２００８）そして、メモリ形成領域にｎ＋型半導体領域（拡散層）を形成する（Ｓ２００９）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのｎ＋型半導体領域を形成するために、追加マスクＭＳＫ５が必要となる。続いて、主回路形成領域に電界効果トランジスタのｎ＋型半導体領域を形成する（Ｓ２０１０）。
その後の工程では、追加マスクを必要とする工程は存在しないため、省略する。このようにして、関連技術において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載することができる。ここで、図４９に示すように、関連技術における半導体装置の製造工程では、ベース製品（主回路）にＭＯＮＯＳ型トランジスタ（アドオン回路）を混載することによって、５枚の追加マスクＭＳＫ１〜ＭＳＫ５が必要となる。この点に関し、ＭＯＮＯＳ型トランジスタを混載することによって追加されるマスクの枚数を削減して、半導体装置の製造コストを削減することが望まれており、関連技術で使用する追加マスクの枚数（５枚）をさらに削減することが望まれている。そこで、本実施の形態３では、ＭＯＮＯＳ型トランジスタを混載することによって追加されるマスクの枚数を関連技術よりも削減する工夫を施している。以下に、この工夫を施した本実施の形態３における技術的思想について説明する。
＜実施の形態３における基本思想＞
図５０は、本実施の形態３において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する製造工程の流れを示すフローチャートである。図５０に示すフローチャートにおいて、ＭＯＮＯＳ型トランジスタを混載することによって、追加マスクが必要となる工程を破線で囲んでいる。
図５０は、本実施の形態３において、主回路の構成要素である電界効果トランジスタと、アドオン回路の構成要素であるＭＯＮＯＳ型トランジスタとを混載する製造工程の流れを示すフローチャートである。図５０に示すフローチャートにおいて、ＭＯＮＯＳ型トランジスタを混載することによって、追加マスクが必要となる工程を破線で囲んでいる。
図５０に示すように、メモリ形成領域にウェルを形成する（Ｓ２０１）このとき、主回路形成領域を覆い、かつ、メモリ形成領域を露出する追加マスクＭＳＫ１が使用される。すなわち、メモリ形成領域にＭＯＮＯＳ型トランジスタのウェルを形成するために、追加マスクＭＳＫ１が必要となる。そして、半導体基板の主面の全面にポリシリコン膜を形成し、メモリ形成領域に形成されているポリシリコン膜を残存させながら、主回路形成領域に形成されているポリシリコン膜を除去する（Ｓ２０２）。この際、メモリ形成領域を覆い、かつ、主回路形成領域を露出する追加マスクＭＳＫ２が使用される。その後、主回路形成領域にウェルを形成する（Ｓ２０３）。
続いて、主回路形成領域にゲート電極を形成する（Ｓ２０４）。その後、メモリ形成領域にゲート電極を形成する（Ｓ２０５）。このときも、メモリ形成領域にＭＯＮＯＳ型トランジスタのゲート電極を形成するために、追加マスクＭＳＫ３が必要となる。ここで、本実施の形態３では、メモリ形成領域にＭＯＮＯＳ型トランジスタのゲート電極を形成する際の追加マスクをそのまま使用することにより、メモリ形成領域にｎ−型半導体領域を形成する（Ｓ２０６）。つまり、本実施の形態３では、ＭＯＮＯＳ型トランジスタのゲート電極を形成する際のパターニングに使用される追加マスクをそのまま使用したイオン注入法により、ＭＯＮＯＳ型トランジスタのゲート電極に整合したｎ−型半導体領域を形成する。すなわち、本実施の形態３では、ＭＯＮＯＳ型トランジスタのゲート電極を加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極に整合したｎ−型半導体領域を形成するイオン注入に使用されるマスクを共用する。これにより、本実施の形態３によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる（第１のマスク削減効果）。
次に、主回路形成領域に電界効果トランジスタのｎ−型半導体領域を形成する（Ｓ２０７）。その後、ＭＯＮＯＳ型トランジスタのゲート電極の側壁、および、電界効果トランジスタのゲート電極の側壁に、それぞれ、サイドウォールスペーサを形成する（Ｓ２０８）そして、メモリ形成領域にＭＯＮＯＳ型トランジスタのｎ＋型半導体領域を形成し、かつ、主回路形成領域に電界効果トランジスタのｎ＋型半導体領域を形成する（Ｓ２０９）。すなわち、本実施の形態３では、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域と電界効果トランジスタのｎ＋型半導体領域とを一緒に形成する。つまり、本実施の形態３では、１枚の共用マスクによるイオン注入法により、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域と電界効果トランジスタのｎ＋型半導体領域とを同時に形成する。
この結果、本実施の形態３によれば、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域を新たに形成するための追加マスクが不要となる。したがって、本実施の形態３によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる（第２のマスク削減効果）。
以上のことから、本実施の形態３によれば、上述した第１のマスク削減効果と第２のマスク削減効果により、関連技術に比べて、ＭＯＮＯＳ型トランジスタを混載することによって追加されるマスクの枚数を削減することができる。具体的に、関連技術においては、ベース製品（主回路）にＭＯＮＯＳ型トランジスタ（アドオン回路）を混載することによって、５枚の追加マスクＭＳＫ１〜ＭＳＫ５が必要となるのに対し、本実施の形態３では、３枚の追加マスクＭＳＫ１〜ＭＳＫ３で、ベース製品（主回路）にＭＯＮＯＳ型トランジスタ（アドオン回路）を混載することができる。これにより、本実施の形態３における半導体装置によれば、主回路が形成されているベース製品の製造プロセスの変更を最小限に留めながら、主回路に付加されるアドオン回路として、ＭＯＮＯＳ型トランジスタを混載することができ、これによって、半導体装置の製造コストを削減できる。
＜実施の形態３における半導体装置の製造方法＞（ＭＯＮＯＳ ＦＩＲＳＴ）
以下では、具体的に、本実施の形態３における半導体装置の製造方法について、図面を参照しながら説明する。本実施の形態３における半導体装置の製造方法は、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法である。
以下では、具体的に、本実施の形態３における半導体装置の製造方法について、図面を参照しながら説明する。本実施の形態３における半導体装置の製造方法は、「ＭＯＮＯＳ ＦＩＲＳＴ」と呼ばれる製造方法である。
まず、図５１に示すように、ボロン（ホウ素）などのｐ型不純物を導入したシリコン単結晶よりなる半導体基板１Ｓを用意する。このとき、半導体基板１Ｓは、略円盤形状をした半導体ウェハの状態になっている。そして、半導体基板１Ｓに素子分離領域ＳＴＩを形成する。素子分離領域ＳＴＩは、素子が互いに干渉しないようにするために設けられる。その後、半導体基板１Ｓにリン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を導入することにより、半導体基板１Ｓ内にｎ型半導体領域からなるウェル分離層ＮＩＳＯを形成する。
次に、半導体基板１Ｓ上にレジスト膜ＰＲ１３を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１３をパターニングする。レジスト膜ＰＲ１３のパターニングは、メモリ形成領域ＭＲを露出し、かつ、主回路形成領域ＡＲを覆うように行なわれる。その後、パターニングされたレジスト膜ＰＲ１３をマスクにしたイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内にｐ型ウェルＭＰＷを形成する。さらに、メモリ形成領域ＭＲにおいては、ＭＯＮＯＳ型トランジスタのしきい値電圧を調整するために、イオン注入法により、ｐ型ウェルＭＰＷ内のチャネル領域に導電型不純物を導入する。
続いて、図５２に示すように、パターニングされたレジスト膜ＰＲ１３を除去した後、半導体基板１Ｓ上に絶縁膜ＩＦ１を形成し、この絶縁膜ＩＦ１上に電荷蓄積膜ＥＣを形成する。そして、電荷蓄積膜ＥＣ上に絶縁膜ＩＦ２を形成し、この絶縁膜ＩＦ２上にポリシリコン膜ＰＦ２を形成する。例えば、絶縁膜ＩＦ１は酸化シリコン膜から形成されており、緻密で良質な膜質の酸化シリコン膜を形成することができるＩＳＳＧ酸化法を使用することができる。この絶縁膜ＩＦ１の膜厚は、４ｎｍ程度である。また、電荷蓄積膜ＥＣは、窒化シリコン膜から形成されており、例えば、ＣＶＤ法を使用して形成することができる。この電荷蓄積膜ＥＣの膜厚は、１０ｎｍ程度である。さらに、絶縁膜ＩＦ２は、酸化シリコン膜から形成されており、例えば、緻密で良質な膜質の酸化シリコン膜を形成することができるＨＴＯ（High Temperature Oxide）法を使用することができる。この絶縁膜ＩＦ２の膜厚は、５ｎｍ程度である。また、ポリシリコン膜ＰＦ２は、例えば、ＣＶＤ法を使用することにより形成することができる。以上のようにして、緻密で絶縁耐性に優れた良質な膜質の積層絶縁膜（ＯＮＯ膜）を形成することができる。
次に、図５３に示すように、ポリシリコン膜ＰＦ２上にレジスト膜ＰＲ１４を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１４をパターニングする。レジスト膜ＰＲ１４のパターニングは、メモリ形成領域ＭＲ全体を覆い、かつ、主回路形成領域ＡＲを露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ１４をマスクにしたエッチング技術により、主回路形成領域ＡＲに形成されているポリシリコン膜ＰＦ２と積層絶縁膜（ＯＮＯ膜）を除去する。
ここでの工程においては、メモリ形成領域ＭＲ全体にポリシリコン膜ＰＦ２と積層絶縁膜が残存しており、メモリ形成領域ＭＲにＭＯＮＯＳ型トランジスタのゲート電極を形成する加工は行なわない。なぜなら、この工程で、メモリ形成領域ＭＲにＭＯＮＯＳ型トランジスタのゲート電極を形成すると、この後の工程で主回路形成領域ＡＲにゲート絶縁膜を形成する工程が存在するため、ＭＯＮＯＳ型トランジスタにバーズビークが発生してしまうからである。そこで、本実施の形態３では、ＭＯＮＯＳ型トランジスタにバーズビークが発生することを防止するため、ここでの工程では、メモリ形成領域ＭＲ全体にポリシリコン膜ＰＦ２と積層絶縁膜とを残存させている。
続いて、図５４に示すように、パターニングされたレジスト膜ＰＲ１４を除去した後、ポリシリコン膜ＰＦ２上および半導体基板１Ｓ上にレジスト膜ＰＲ１５を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１５をパターニングする。レジスト膜ＰＲ１５のパターニングは、メモリ形成領域ＭＲおよび低耐圧ＭＩＳＦＥＴ形成領域ＬＲを覆い、かつ、高耐圧ＭＩＳＦＥＴ形成領域ＨＲを露出するように行なわれる。次に、パターニングされたレジスト膜ＰＲ１５をマスクにしたイオン注入法により、高耐圧ＭＩＳＦＥＴ形成領域ＨＲの半導体基板１Ｓ内にｐ型ウェルＨＰＷを形成する。その後、詳細は省略するが、図５５に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、低耐圧ＭＩＳＦＥＴ形成領域ＬＲの半導体基板１Ｓ内にｐ型ウェルＰＷを形成し、境界領域ＢＲに形成されている素子分離領域ＳＴＩの下層に分離層ＨＮＷを形成する。
次に、図５６に示すように、半導体基板１Ｓの表面を希フッ酸等で洗浄した後、半導体基板１Ｓの低耐圧ＭＩＳＦＥＴ形成領域ＬＲ上にゲート絶縁膜ＧＯＸ１を形成し、半導体基板１Ｓの高耐圧ＭＩＳＦＥＴ形成領域ＨＲ上にゲート絶縁膜ＧＯＸ２を形成する。このとき、ゲート絶縁膜ＧＯＸ１およびゲート絶縁膜ＧＯＸ２は、例えば、酸化シリコン膜から形成され、ゲート絶縁膜ＧＯＸ１の膜厚は、ゲート絶縁膜ＧＯＸ２の膜厚よりも薄く形成される。なお、この工程において、メモリ形成領域ＭＲでは、ポリシリコン膜ＰＦ２上にゲート絶縁膜ＧＯＸ２が形成されることになる。そして、ゲート絶縁膜ＧＯＸ１上およびゲート絶縁膜ＧＯＸ２上にポリシリコン膜ＰＦ１を形成する。
続いて、図５７に示すように、ポリシリコン膜ＰＦ１上にレジスト膜ＰＲ１６を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１６をパターニングする。レジスト膜ＰＲ１６のパターニングは、主回路形成領域ＡＲのゲート電極形成領域を覆い、かつ、メモリ形成領域ＭＲを露出するように行なわれる。そして、パターニングされたレジスト膜ＰＲ１６をマスクとしたエッチング技術を使用して、ポリシリコン膜ＰＦ１をパターニングすることにより、低耐圧ＭＩＳＦＥＴ形成領域ＬＲにゲート電極Ｇ１を形成し、高耐圧ＭＩＳＦＥＴ形成領域ＨＲにゲート電極Ｇ２を形成する。このとき、図５７に示すように、境界領域ＢＲにおいては、ポリシリコン膜ＰＦ２の側壁に、残渣部ＬＦＴ２およびサイドウォール形状の残渣部ＬＦＴ１が形成される。
次に、図５８に示すように、パターニングされたレジスト膜ＰＲ１６を除去した後、メモリ形成領域ＭＲから主回路形成領域ＡＲにわたってレジスト膜ＰＲ１７を塗布する。具体的には、主回路形成領域ＡＲに形成されているゲート電極Ｇ１およびゲート電極Ｇ２を覆い、かつ、メモリ形成領域ＭＲに形成されているポリシリコン膜ＰＦ２上にわたってレジスト膜ＰＲ１７を塗布する。その後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１７をパターニングする。レジスト膜ＰＲ１７のパターニングは、主回路形成領域ＡＲを覆い、かつ、メモリ形成領域ＭＲのうちのゲート電極形成領域を覆うように行なわれる。そして、パターニングされたレジスト膜ＰＲ１７をマスクにしたエッチングにより、ポリシリコン膜ＰＦ２を加工して、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。その後、例えば、ドライエッチング技術を使用することにより、露出する絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１とを除去する。
なお、境界領域ＢＲには、残渣部ＬＦＴ３の側壁に残渣部ＬＦＴ２を介して残渣部ＬＦＴ１が形成された構造の残渣パターンＬＦＴが残存する。
引き続き、図５９に示すように、パターニングされたレジスト膜ＰＲ１７からなるマスクをそのまま使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する。つまり、本実施の形態３では、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する。これにより、本実施の形態３によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
続いて、図６０に示すように、パターニングされたレジスト膜ＰＲ１７を除去した後、半導体基板１Ｓの主面の全面に酸化シリコン膜ＯＸ２を形成し、この酸化シリコン膜ＯＸ２上にレジスト膜ＰＲ１８を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１８をパターニングする。レジスト膜ＰＲ１８のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲと低耐圧ＭＩＳＦＥＴ形成領域ＬＲとを覆う一方、高耐圧ＭＩＳＦＥＴ形成領域ＨＲを露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ１８をマスクにしたイオン注入法により、高耐圧ＭＩＳＦＥＴ形成領域ＨＲの半導体基板１Ｓ内に、ゲート電極Ｇ２に整合したｎ−型半導体領域ＨＮＬＤを形成する。
次に、図６１に示すように、パターニングされたレジスト膜ＰＲ１８を除去した後、半導体基板１Ｓ上にレジスト膜ＰＲ１９を塗布する。そして、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１９をパターニングする。レジスト膜ＰＲ１９のパターニングは、メモリ形成領域ＭＲと境界領域ＢＲと高耐圧ＭＩＳＦＥＴ形成領域ＨＲとを覆う一方、低耐圧ＭＩＳＦＥＴ形成領域ＬＲを露出するように行なわれる。その後、パターニングされたレジスト膜ＰＲ１９をマスクにしたイオン注入法により、低耐圧ＭＩＳＦＥＴ形成領域ＬＲの半導体基板１Ｓ内に、ゲート電極Ｇ１に整合したｎ−型半導体領域ＬＮＬＤを形成する。
続いて、パターニングされたレジスト膜ＰＲ１９を除去した後、図６２に示すように、半導体基板１Ｓ上に酸化シリコン膜と窒化シリコン膜と酸化シリコン膜からなる積層膜を形成する。このとき、酸化シリコン膜や窒化シリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、積層膜を異方性エッチングすることにより、サイドウォールＳＷを形成する。具体的に、メモリ形成領域ＭＲにおいては、ゲート電極ＣＧ（積層構造体：ゲート電極ＣＧ＋ＯＮＯ膜）の両側の側壁にサイドウォールＳＷが形成される。一方、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲにおいては、ゲート電極Ｇ１の両側の側壁にサイドウォールＳＷが形成され、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲにおいては、ゲート電極Ｇ２の両側の側壁にサイドウォールＳＷが形成される。なお、境界領域ＢＲにおいても、残渣パターンＬＦＴの側壁にサイドウォールＳＷが形成されることになる。
次に、図６３に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、メモリ形成領域ＭＲにサイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。ｎ＋型半導体領域ＮＤＦは、リンや砒素などのｎ型不純物を導入した半導体領域である。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＭＬＤとによってＭＯＮＯＳ型トランジスタのソース領域あるいはドレイン領域が形成される。このように、ＭＯＮＯＳ型トランジスタのソース領域とドレイン領域のそれぞれをｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＭＬＤから形成することにより、ＭＯＮＯＳ型トランジスタのソース領域およびドレイン領域をＬＤＤ構造とすることができる。
同様のイオン注入工程によって、主回路形成領域ＡＲの低耐圧ＭＩＳＦＥＴ形成領域ＬＲにおいても、サイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＬＮＬＤによって、低耐圧ＭＩＳＦＥＴのソース領域あるいはドレイン領域が形成される。このように、低耐圧ＭＩＳＦＥＴにおいても、ソース領域とドレイン領域をｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＬＮＬＤから形成することにより、低耐圧ＭＩＳＦＥＴのソース領域およびドレイン領域をＬＤＤ構造とすることができる。
また、同様のイオン注入工程によって、主回路形成領域ＡＲの高耐圧ＭＩＳＦＥＴ形成領域ＨＲにおいても、サイドウォールＳＷに整合したｎ＋型半導体領域ＮＤＦを形成する。このｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＨＮＬＤによって、高耐圧ＭＩＳＦＥＴのソース領域あるいはドレイン領域が形成される。このように、高耐圧ＭＩＳＦＥＴにおいても、ソース領域とドレイン領域をｎ＋型半導体領域ＮＤＦとｎ−型半導体領域ＨＮＬＤから形成することにより、高耐圧ＭＩＳＦＥＴのソース領域およびドレイン領域をＬＤＤ構造とすることができる。
このように、本実施の形態３では、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦとを一緒に形成する。つまり、本実施の形態３では、１枚の共用マスクによるイオン注入法により、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦと低耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦと高耐圧ＭＩＳＦＥＴのｎ＋型半導体領域ＮＤＦとを同時に形成する。この結果、本実施の形態３によれば、ＭＯＮＯＳ型トランジスタのｎ＋型半導体領域ＮＤＦを新たに形成するための追加マスクが不要となる。したがって、本実施の形態３によれば、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
その後の工程は、前記実施の形態１と同様であるため、説明を省略する。以上のようにして、本実施の形態３における半導体装置を製造することができる。
＜変形例＞
次に、変形例について説明する。本変形例における半導体装置の製造方法は、実施の形態３における半導体装置とほぼ同様であるため、相違点を中心に説明する。
次に、変形例について説明する。本変形例における半導体装置の製造方法は、実施の形態３における半導体装置とほぼ同様であるため、相違点を中心に説明する。
実施の形態３と同様に、図５１〜図５７に示す工程を実施する。続いて、図６４に示すように、パターニングされたレジスト膜ＰＲ１６を除去した後、メモリ形成領域ＭＲから主回路形成領域ＡＲにわたってレジスト膜ＰＲ１７を塗布する。具体的には、主回路形成領域ＡＲに形成されているゲート電極Ｇ１およびゲート電極Ｇ２を覆い、かつ、メモリ形成領域ＭＲに形成されているポリシリコン膜ＰＦ２上にわたってレジスト膜ＰＲ１７を塗布する。その後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１７をパターニングする。レジスト膜ＰＲ１７のパターニングは、主回路形成領域ＡＲを覆い、かつ、メモリ形成領域ＭＲのうちのゲート電極形成領域を覆うように行なわれる。そして、パターニングされたれレジスト膜ＰＲ１７をマスクにしたエッチングにより、ポリシリコン膜ＰＦ２を加工して、メモリ形成領域ＭＲにゲート電極ＣＧを形成する。
次に、図６５に示すように、パターニングされたレジスト膜ＰＲ１７をそのままマスクに使用したイオン注入法により、メモリ形成領域ＭＲの半導体基板１Ｓ内に、ゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成する。つまり、本変形例においても、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧを加工する際に使用されるマスクと、ＭＯＮＯＳ型トランジスタのゲート電極ＣＧに整合したｎ−型半導体領域ＭＬＤを形成するイオン注入に使用されるマスクを共用する。これにより、本変形例においても、ＭＯＮＯＳ型トランジスタを混載することによる追加マスクを削減することができる。
ここで、本変形例では、図６５に示すように、絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２とからなる積層絶縁膜であって、ゲート電極ＣＧから露出する積層絶縁膜を介して、半導体基板１Ｓ内にｎ−型半導体領域ＭＬＤを形成する。つまり、本変形例の特徴点は、ゲート電極ＣＧから露出する積層絶縁膜を残存させた状態でのイオン注入法により、ｎ−型半導体領域ＭＬＤを形成する点にある。
その後、図６６に示すように、例えば、ドライエッチング技術を使用することにより、露出する絶縁膜ＩＦ２と電荷蓄積膜ＥＣと絶縁膜ＩＦ１とを除去する。その後の工程は、実施の形態３と同様である。
以上のように、本変形例における半導体装置の製造方法によれば、図６５に示すように、積層絶縁膜（絶縁膜ＩＦ１と電荷蓄積膜ＥＣと絶縁膜ＩＦ２）を介して、ｎ−型半導体領域ＭＬＤを形成しているため、イオン注入の際に生じるダメージから半導体基板１Ｓの表面を保護することができる。つまり、本変形例によれば、積層絶縁膜が介在することによって、イオン注入の際に生じるダメージを低減することができるとともに、イオン注入による半導体基板１Ｓの表面の汚染も抑制することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態は、以下の形態を含む。
（付記１）（ＭＯＮＯＳ ＦＩＲＳＴ）
半導体基板の第１領域に形成された不揮発性メモリセル、
前記半導体基板の第２領域に形成された電界効果トランジスタ、
を備え、
前記不揮発性メモリセルは、
前記半導体基板内に形成されたウェル、
前記ウェル内に形成されたソース領域、
前記ソース領域と離間して前記ウェル内に形成されたドレイン領域、
前記ソース領域と前記ドレイン領域で挟まれたチャネル領域、
前記チャネル領域上に形成された第１絶縁膜、
前記第１絶縁膜上に形成された電荷蓄積膜、
前記電荷蓄積膜上に形成された第２絶縁膜、
前記第２絶縁膜上に形成された第１ゲート電極、
を有し、
前記ソース領域および前記ドレイン領域のそれぞれは、
第１不純物濃度の第１半導体領域、
前記第１不純物濃度よりも高濃度の第２半導体領域、
を含む、半導体装置の製造方法であって、
（ａ）前記第１領域を露出し、かつ、前記第２領域を覆う第１マスクを使用したイオン注入法により、前記第１領域に前記ウェルを形成する工程、
（ｂ）前記（ａ）工程後、前記半導体基板上に前記第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に前記電荷蓄積膜を形成する工程、
（ｄ）前記電荷蓄積膜上に前記第２絶縁膜を形成する工程、
（ｅ）前記第２絶縁膜上に第２導体膜を形成する工程、
（ｆ）前記第１領域を覆い、かつ、前記第２領域を露出する第２マスクを使用して、前記第２導体膜をパターニングすることにより、前記第２領域に形成されている前記第２導体膜を除去する工程、
（ｇ）前記（ｆ）工程後、前記第２導体膜上および前記半導体基板上に絶縁膜を形成する工程、
（ｈ）前記絶縁膜上に第１導体膜を形成する工程、
（ｉ）前記（ｈ）工程後、前記第２領域の第２ゲート電極形成領域を覆い、かつ、前記第１領域を露出する第３マスクを使用して、前記第１導体膜をパターニングすることにより、前記第２領域に前記電界効果トランジスタの第２ゲート電極を形成する工程、
（ｊ）前記（ｉ）工程後、前記第１領域の第１ゲート電極形成領域を覆い、かつ、前記第２領域を覆う第４マスクを使用して、前記第２導体膜をパターニングすることにより、前記第１領域に前記第１ゲート電極を形成する工程、
（ｋ）前記（ｊ）工程後、前記第４マスクを使用したイオン注入法により、前記半導体基板内に前記第１半導体領域を形成する工程、
を備える、半導体装置の製造方法。
半導体基板の第１領域に形成された不揮発性メモリセル、
前記半導体基板の第２領域に形成された電界効果トランジスタ、
を備え、
前記不揮発性メモリセルは、
前記半導体基板内に形成されたウェル、
前記ウェル内に形成されたソース領域、
前記ソース領域と離間して前記ウェル内に形成されたドレイン領域、
前記ソース領域と前記ドレイン領域で挟まれたチャネル領域、
前記チャネル領域上に形成された第１絶縁膜、
前記第１絶縁膜上に形成された電荷蓄積膜、
前記電荷蓄積膜上に形成された第２絶縁膜、
前記第２絶縁膜上に形成された第１ゲート電極、
を有し、
前記ソース領域および前記ドレイン領域のそれぞれは、
第１不純物濃度の第１半導体領域、
前記第１不純物濃度よりも高濃度の第２半導体領域、
を含む、半導体装置の製造方法であって、
（ａ）前記第１領域を露出し、かつ、前記第２領域を覆う第１マスクを使用したイオン注入法により、前記第１領域に前記ウェルを形成する工程、
（ｂ）前記（ａ）工程後、前記半導体基板上に前記第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に前記電荷蓄積膜を形成する工程、
（ｄ）前記電荷蓄積膜上に前記第２絶縁膜を形成する工程、
（ｅ）前記第２絶縁膜上に第２導体膜を形成する工程、
（ｆ）前記第１領域を覆い、かつ、前記第２領域を露出する第２マスクを使用して、前記第２導体膜をパターニングすることにより、前記第２領域に形成されている前記第２導体膜を除去する工程、
（ｇ）前記（ｆ）工程後、前記第２導体膜上および前記半導体基板上に絶縁膜を形成する工程、
（ｈ）前記絶縁膜上に第１導体膜を形成する工程、
（ｉ）前記（ｈ）工程後、前記第２領域の第２ゲート電極形成領域を覆い、かつ、前記第１領域を露出する第３マスクを使用して、前記第１導体膜をパターニングすることにより、前記第２領域に前記電界効果トランジスタの第２ゲート電極を形成する工程、
（ｊ）前記（ｉ）工程後、前記第１領域の第１ゲート電極形成領域を覆い、かつ、前記第２領域を覆う第４マスクを使用して、前記第２導体膜をパターニングすることにより、前記第１領域に前記第１ゲート電極を形成する工程、
（ｋ）前記（ｊ）工程後、前記第４マスクを使用したイオン注入法により、前記半導体基板内に前記第１半導体領域を形成する工程、
を備える、半導体装置の製造方法。
（付記２）（ＯＮＯ膜除去）
付記１に記載の半導体装置の製造方法において、
前記（ｊ）工程と前記（ｋ）工程との間に、
（ｌ）前記第１ゲート電極から露出する前記第２絶縁膜を除去する工程、
（ｍ）前記（ｌ）工程後、前記第１ゲート電極から露出する前記電荷蓄積膜を除去する工程、
（ｎ）前記（ｍ）工程後、前記第１ゲート電極から露出する前記第１絶縁膜を除去する工程、
を有する、半導体装置の製造方法。
付記１に記載の半導体装置の製造方法において、
前記（ｊ）工程と前記（ｋ）工程との間に、
（ｌ）前記第１ゲート電極から露出する前記第２絶縁膜を除去する工程、
（ｍ）前記（ｌ）工程後、前記第１ゲート電極から露出する前記電荷蓄積膜を除去する工程、
（ｎ）前記（ｍ）工程後、前記第１ゲート電極から露出する前記第１絶縁膜を除去する工程、
を有する、半導体装置の製造方法。
（付記３）（ＯＮＯ膜残存）
付記１に記載の半導体装置の製造方法において、
前記（ｋ）工程は、前記第１絶縁膜と前記電荷蓄積膜と前記第２絶縁膜とからなる積層絶縁膜であって、前記第１ゲート電極から露出する前記積層絶縁膜を介して、前記半導体基板内に前記第１半導体領域を形成する、半導体装置の製造方法。
付記１に記載の半導体装置の製造方法において、
前記（ｋ）工程は、前記第１絶縁膜と前記電荷蓄積膜と前記第２絶縁膜とからなる積層絶縁膜であって、前記第１ゲート電極から露出する前記積層絶縁膜を介して、前記半導体基板内に前記第１半導体領域を形成する、半導体装置の製造方法。
（付記４）（境界領域）
付記１に記載の半導体装置の製造方法において、
前記第１領域と前記第２領域との間に境界領域が存在する、半導体装置の製造方法。
付記１に記載の半導体装置の製造方法において、
前記第１領域と前記第２領域との間に境界領域が存在する、半導体装置の製造方法。
（付記５）（残渣パターン）
付記４に記載の半導体装置の製造方法において、
前記（ｋ）工程後において、
前記境界領域に残渣パターンが形成されている、半導体装置の製造方法。
付記４に記載の半導体装置の製造方法において、
前記（ｋ）工程後において、
前記境界領域に残渣パターンが形成されている、半導体装置の製造方法。
ＣＧ ゲート電極
ＥＣ 電荷蓄積膜
Ｇ１ ゲート電極
Ｇ２ ゲート電極
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＭＣ ＭＯＮＯＳ型トランジスタ
ＭＬＤ ｎ−型半導体領域
ＭＰＷ ｐ型ウェル
ＮＤＦ ｎ＋型半導体領域
Ｑ１ 低耐圧ＭＩＳＦＥＴ
Ｑ２ 高耐圧ＭＩＳＦＥＴ
ＥＣ 電荷蓄積膜
Ｇ１ ゲート電極
Ｇ２ ゲート電極
ＩＦ１ 絶縁膜
ＩＦ２ 絶縁膜
ＭＣ ＭＯＮＯＳ型トランジスタ
ＭＬＤ ｎ−型半導体領域
ＭＰＷ ｐ型ウェル
ＮＤＦ ｎ＋型半導体領域
Ｑ１ 低耐圧ＭＩＳＦＥＴ
Ｑ２ 高耐圧ＭＩＳＦＥＴ
Claims (16)
- 平面視において、第１領域と第２領域とを含む主面を有する半導体基板、
前記第１領域に形成された不揮発性メモリセル、
前記第２領域に形成された電界効果トランジスタ、
を備え、
前記不揮発性メモリセルは、
前記半導体基板内に形成されたウェル、
前記ウェル内に形成されたソース領域、
前記ソース領域と離間して前記ウェル内に形成されたドレイン領域、
前記ソース領域と前記ドレイン領域で挟まれたチャネル領域、
前記チャネル領域上に形成された第１絶縁膜、
前記第１絶縁膜上に形成された電荷蓄積膜、
前記電荷蓄積膜上に形成された第２絶縁膜、
前記第２絶縁膜上に形成された第１ゲート電極、
を含み、
前記ソース領域および前記ドレイン領域のそれぞれは、
第１不純物濃度の第１半導体領域、
を含む、半導体装置の製造方法であって、
（ａ）前記半導体基板上に絶縁膜を形成する工程、
（ｂ）前記絶縁膜上に第１導体膜を形成する工程、
（ｃ）前記第１領域を露出し、かつ、前記第２領域を覆う第１マスクを使用して、前記第１領域から前記第１導体膜を除去する工程、
（ｄ）前記（ｃ）工程後、前記半導体基板上および前記第１導体膜上に前記第１絶縁膜を形成する工程、
（ｅ）前記第１絶縁膜上に前記電荷蓄積膜を形成する工程、
（ｆ）前記電荷蓄積膜上に前記第２絶縁膜を形成する工程、
（ｇ）前記第２絶縁膜上に第２導体膜を形成する工程、
（ｈ）前記第１領域の第１ゲート電極形成領域を覆い、かつ、前記第２領域を露出する第２マスクを使用して、前記第２導体膜をパターニングすることにより、前記第１領域に前記第１ゲート電極を形成する工程、
（ｉ）前記（ｈ）工程後、前記第１ゲート電極の両側に導電型不純物を導入することにより、前記半導体基板内に前記第１半導体領域を形成する工程、
（ｊ）前記（ｉ）工程後、前記第２領域の第２ゲート電極形成領域を覆い、かつ、前記第１領域を覆う第３マスクを使用して、前記第１導体膜をパターニングすることにより、前記第２領域に前記電界効果トランジスタの第２ゲート電極を形成する工程、
を備え、
前記半導体装置の製造方法は、さらに、
前記（ｈ）工程と前記（ｉ）工程との間に、
（ｋ）前記第２マスクを除去する工程、
（ｌ）前記（ｋ）工程後、前記第１ゲート電極から露出する前記第２絶縁膜を除去する工程、
（ｍ）前記（ｌ）工程後、前記第１ゲート電極の露出面を酸化する工程、
（ｎ）前記（ｍ）工程後、前記第１ゲート電極から露出する前記電荷蓄積膜を除去する工程、
を備える、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記（ｌ）工程は、ウェットエッチングを使用し、
前記（ｎ）工程は、ウェットエッチングを使用する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
さらに、前記（ｉ）工程と前記（ｎ）工程との間に、
（ｏ）ウェットエッチングを使用することにより、前記第１ゲート電極から露出する前記第１絶縁膜を除去する工程、
を備える、半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、
前記電荷蓄積膜は、窒化シリコン膜であり、
前記（ｎ）工程は、熱リン酸を使用する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記（ｉ）工程は、前記第１絶縁膜と前記電荷蓄積膜と前記第２絶縁膜とからなる積層絶縁膜であって、前記第１ゲート電極から露出する前記積層絶縁膜を介して、前記半導体基板内に前記第１半導体領域を形成する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第２導体膜は、ポリシリコン膜であり、
前記（ｍ）工程によって、前記第１ゲート電極の前記露出面には、酸化シリコン膜が形成され、
前記第１ゲート電極の前記露出面に形成された前記酸化シリコン膜は、前記（ｉ）工程を実施する際のオフセットスペーサとして機能する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第１領域と前記第２領域との間に境界領域が存在する、半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法において、
前記（ｊ）工程後において、
前記境界領域に残渣パターンが形成されている、半導体装置の製造方法。 - 請求項８に記載の半導体装置の製造方法において、
前記残渣パターンは、
前記第１導体膜の残渣である第１残渣部、
前記第１絶縁膜と前記電荷蓄積膜と前記第２絶縁膜とからなる積層絶縁膜の残渣である第２残渣部、
前記第２導体膜の残渣である第３残渣部、
を有し、
前記第３残渣部は、前記第２残渣部を介して、前記第１残渣部の側面にサイドウォール形状で形成されている、半導体装置の製造方法。 - 請求項９に記載の半導体装置の製造方法において、
前記残渣パターンの高さは、前記電界効果トランジスタの前記第２ゲート電極の高さ以下である、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記不揮発性メモリセルは、電子ヒューズとして機能する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記不揮発性メモリセルは、前記半導体装置のトリミング情報を記憶する記憶部として機能する、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記電界効果トランジスタは、パワートランジスタである、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記第１絶縁膜は、酸化シリコン膜であり、
前記電荷蓄積膜は、窒化シリコン膜であり、
前記第２絶縁膜は、酸化シリコン膜であり、
前記第１導体膜は、ポリシリコン膜であり、
前記第２導体膜は、ポリシリコン膜である、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記半導体装置の製造方法は、さらに、
前記（ｃ）工程と前記（ｄ）工程との間に、
（ｐ）イオン注入法により、前記第１領域に前記ウェルを形成する工程、
を備える、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記半導体装置の製造方法は、さらに、
（ｑ）前記（ｊ）工程後、前記第１ゲート電極の両側と前記第２ゲート電極の両側に導電型不純物を導入することにより、前記半導体基板内に、前記第１不純物濃度よりも高濃度の第２半導体領域を形成する、半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014172680A JP6401974B2 (ja) | 2014-08-27 | 2014-08-27 | 半導体装置の製造方法 |
| TW104126403A TWI654718B (zh) | 2014-08-27 | 2015-08-13 | 半導體裝置的製造方法 |
| US14/828,046 US20160064533A1 (en) | 2014-08-27 | 2015-08-17 | Method of manufacturing semiconductor device |
| CN201510535778.7A CN105390448B (zh) | 2014-08-27 | 2015-08-27 | 制造半导体器件的方法 |
| US15/201,609 US9685453B2 (en) | 2014-08-27 | 2016-07-04 | Method of manufacturing a nonvolatile memory cell and a field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014172680A JP6401974B2 (ja) | 2014-08-27 | 2014-08-27 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016048710A JP2016048710A (ja) | 2016-04-07 |
| JP2016048710A5 JP2016048710A5 (ja) | 2017-06-29 |
| JP6401974B2 true JP6401974B2 (ja) | 2018-10-10 |
Family
ID=55403483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014172680A Active JP6401974B2 (ja) | 2014-08-27 | 2014-08-27 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20160064533A1 (ja) |
| JP (1) | JP6401974B2 (ja) |
| CN (1) | CN105390448B (ja) |
| TW (1) | TWI654718B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9659953B2 (en) * | 2014-07-07 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | HKMG high voltage CMOS for embedded non-volatile memory |
| JP6594261B2 (ja) * | 2016-05-24 | 2019-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6889001B2 (ja) | 2017-03-30 | 2021-06-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10504912B2 (en) * | 2017-07-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal method to integrate non-volatile memory (NVM) into logic or bipolar CMOS DMOS (BCD) technology |
| JP2019102520A (ja) * | 2017-11-29 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2021072588A1 (en) * | 2019-10-14 | 2021-04-22 | Yangtze Memory Technologies Co., Ltd. | Structure and method for isolation of bit-line drivers for three-dimensional nand |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3941517B2 (ja) * | 2001-02-07 | 2007-07-04 | ソニー株式会社 | 半導体装置およびその製造方法 |
| KR100418928B1 (ko) * | 2001-10-24 | 2004-02-14 | 주식회사 하이닉스반도체 | 엠디엘 반도체 소자의 제조 방법 |
| JP2004039866A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006210718A (ja) * | 2005-01-28 | 2006-08-10 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2007005646A (ja) * | 2005-06-24 | 2007-01-11 | Sony Corp | 半導体集積回路 |
| JP2007234861A (ja) * | 2006-03-01 | 2007-09-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8344446B2 (en) * | 2006-12-15 | 2013-01-01 | Nec Corporation | Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region |
| US8361863B2 (en) * | 2008-11-13 | 2013-01-29 | Mosys, Inc. | Embedded DRAM with multiple gate oxide thicknesses |
| JP2010245160A (ja) * | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN102593179A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | Mos晶体管及其制造方法 |
| JP2015118974A (ja) * | 2013-12-17 | 2015-06-25 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置の製造方法 |
| JP6297860B2 (ja) * | 2014-02-28 | 2018-03-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-08-27 JP JP2014172680A patent/JP6401974B2/ja active Active
-
2015
- 2015-08-13 TW TW104126403A patent/TWI654718B/zh active
- 2015-08-17 US US14/828,046 patent/US20160064533A1/en not_active Abandoned
- 2015-08-27 CN CN201510535778.7A patent/CN105390448B/zh active Active
-
2016
- 2016-07-04 US US15/201,609 patent/US9685453B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI654718B (zh) | 2019-03-21 |
| CN105390448A (zh) | 2016-03-09 |
| US20160064533A1 (en) | 2016-03-03 |
| JP2016048710A (ja) | 2016-04-07 |
| CN105390448B (zh) | 2021-04-06 |
| US20160315093A1 (en) | 2016-10-27 |
| TW201614772A (en) | 2016-04-16 |
| US9685453B2 (en) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7165236B2 (ja) | 半導体装置の製造方法 | |
| JP6401974B2 (ja) | 半導体装置の製造方法 | |
| KR101418645B1 (ko) | 비휘발성 메모리 셀들을 위한 방법 및 장치 | |
| JP6407644B2 (ja) | 半導体装置の製造方法 | |
| JP6235901B2 (ja) | 半導体装置 | |
| US11683935B2 (en) | NOR flash memory | |
| JP2007234861A (ja) | 半導体装置の製造方法 | |
| JP4825541B2 (ja) | 半導体装置の製造方法 | |
| JP2006054435A (ja) | 集積メモリデバイスおよびその製造方法 | |
| JP6385873B2 (ja) | 半導体装置およびその製造方法 | |
| JP2014232810A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11189638B2 (en) | Semiconductor memory device including three-dimensionally stacked memory cells | |
| CN106469733B (zh) | 半导体装置的制造方法 | |
| JP2017045793A (ja) | 半導体装置およびその製造方法 | |
| JP2005537649A (ja) | 非コンタクト形態のトンネル分離ｐウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法 | |
| JP2009130136A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP6420614B2 (ja) | 半導体装置の製造方法 | |
| JP4810330B2 (ja) | 半導体記憶装置 | |
| JP2012216857A (ja) | 半導体装置の製造方法 | |
| JP2007208152A (ja) | 半導体装置およびその製造方法 | |
| JP6739327B2 (ja) | 半導体装置 | |
| JP5732574B2 (ja) | 半導体装置の製造方法 | |
| US6525368B1 (en) | High density flash EEPROM array with source side injection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6401974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |