JP2005537649A - 非コンタクト形態のトンネル分離pウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法 - Google Patents
非コンタクト形態のトンネル分離pウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法 Download PDFInfo
- Publication number
- JP2005537649A JP2005537649A JP2004531991A JP2004531991A JP2005537649A JP 2005537649 A JP2005537649 A JP 2005537649A JP 2004531991 A JP2004531991 A JP 2004531991A JP 2004531991 A JP2004531991 A JP 2004531991A JP 2005537649 A JP2005537649 A JP 2005537649A
- Authority
- JP
- Japan
- Prior art keywords
- well
- potential
- source
- conductivity type
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
Description
Claims (65)
- フローティングゲート電界効果トランジスタの2以上の列を有し、
1つの列の各電界効果トランジスタは、該列における他の電界効果トランジスタと、第1のソース/ドレイン領域及び第2のソース/ドレイン領域を共有し、
1つの列の前記第1及び第2のソース/ドレイン領域は、第1の導電型を有する第1のウェル内に形成され、
各列の前記第1のウェルは、他の列の第1のウェルから分離されていることを特徴とするフローティングゲート電界効果トランジスタのアレイ。 - 請求項1記載のフローティングゲート電界効果トランジスタのアレイにおいて、
前記第1のウェルは、前記第1の導電型とは異なる第2の導電型を有する第2のウェルによって部分的に互いに分離されていることを特徴とするフローティングゲート電界効果トランジスタのアレイ。 - 請求項2記載の電界効果トランジスタのアレイにおいて、
前記第2の導電型は、前記第1の導電型と逆であることを特徴とする電界効果トランジスタのアレイ。 - 請求項3記載の電界効果トランジスタのアレイにおいて、
前記第1の導電型はpタイプであり、前記第2の導電型はnタイプであることを特徴とする電界効果トランジスタのアレイ。 - メモリセルのアレイにおけるメモリセルの論理状態の設定方法において、
前記メモリセルにつながるワード線に第1の極性を有する第1の電位を印加し、
前記メモリセルの第1のソース/ドレイン領域及び第2のソース/ドレイン領域に第2の極性を有する第2の電位を印加し、
前記第1及び第2のソース/ドレイン領域を含む第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1のウェルとPN接合を介して結合された第2のウェルに第3の電位を印加することを特徴とする方法。 - 請求項5記載の方法において、
前記第1の電位は正電圧であり、前記第2の電位は負電圧であることを特徴とする方法。 - 請求項6記載の方法において、
前記第1の電位は、ほぼ5V〜15Vの範囲であり、前記第2の電位は、ほぼ−5V〜−15Vの範囲であることを特徴とする方法。 - 請求項6記載の方法において、
前記第3の電位は、ほぼ0Vであることを特徴とする方法。 - 請求項8記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - メモリセルのアレイにおけるメモリセルの論理状態の設定方法において、
前記メモリセルにつながるワード線に第1の極性を有する第1の電位を印加し、
前記メモリセルの第1のソース/ドレイン領域及び第2のソース/ドレイン領域に第2の極性を有する第2の電位を印加し、
前記第1及び第2のソース/ドレイン領域を含む第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1のウェルとPN接合を介して結合された第2のウェルに前記第2の極性を有する第3の電位を印加することを特徴とする方法。 - 請求項10記載の方法において、
前記第1の電位は負電圧であり、前記第2の電位は正電圧であることを特徴とする方法。 - 請求項11記載の方法において、
前記第1の電位は、ほぼ−5V〜−15Vの範囲であり、前記第2の電位は、ほぼ5V〜15Vの範囲であることを特徴とする方法。 - 請求項11記載の方法において、
前記第3の電位は、ほぼ5V〜15Vの範囲であることを特徴とする方法。 - 請求項13記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - 複数の行及び複数の列に配列されたメモリセルのアレイの論理状態の設定方法において、
メモリセルの1つの列における各メモリセルは、第1及び第2のソース/ドレイン領域を共有し、メモリセルの各列は、第1の導電型を有する分離された第1のウェルに形成され、
前記アレイの各ワード線に第1の極性を有する第1の電位を印加し、
前記アレイの各メモリセルにおける前記第1のソース/ドレイン領域及び前記第2のソース/ドレイン領域に第2の極性を有する第2の電位を印加し、
メモリセルの各列の前記第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1の導電型と異なる第2の導電型を有する第2のウェルに第3の電位を印加することを特徴とする方法。 - 請求項15記載の方法において、
前記第1の電位は正電圧であり、前記第2の電位は負電圧であることを特徴とする方法。 - 請求項16記載の方法において、
前記第1の電位は、ほぼ5V〜15Vの範囲であり、前記第2の電位は、ほぼ−5V〜−15Vの範囲であることを特徴とする方法。 - 請求項16記載の方法において、
前記第3の電位は、ほぼ0Vであることを特徴とする方法。 - 請求項18記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - 請求項15記載の方法において、
前記第1の導電型はpタイプであり、前記第2の導電型はnタイプであることを特徴とする方法。 - 複数の行及び複数の列に配列されたメモリセルのアレイの論理状態の設定方法において、
メモリセルの1つの列における各メモリセルは、第1及び第2のソース/ドレイン領域を共有し、メモリセルの各列は、第1の導電型を有する分離された第1のウェルに形成され、
前記アレイの各ワード線に第1の極性を有する第1の電位を印加し、
前記アレイの各メモリセルにおける前記第1のソース/ドレイン領域及び前記第2のソース/ドレイン領域に第2の極性を有する第2の電位を印加し、
メモリセルの各列の前記第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1の導電型と異なる第2の導電型を有する第2のウェルに前記第2の極性を有する第3の電位を印加することを特徴とする方法。 - 請求項21記載の方法において、
前記第1の電位は負電圧であり、前記第2の電位は正電圧であることを特徴とする方法。 - 請求項22記載の方法において、
前記第3の電位は、ほぼ前記第2の電位と同じであることを特徴とする方法。 - 請求項22記載の方法において、
前記第1の電位は、ほぼ−5V〜−15Vの範囲であり、前記第2の電位は、ほぼ5V〜15Vの範囲であることを特徴とする方法。 - 請求項22記載の方法において、
前記第3の電位は、ほぼ5V〜15Vの範囲であることを特徴とする方法。 - 請求項25記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - 請求項21記載の方法において、
前記第1の導電型はpタイプであり、前記第2の導電型はnタイプであることを特徴とする方法。 - 複数の行と複数の列に配列された不揮発性フローティングゲートメモリセルのアレイと、
メモリセルの前記アレイへのアクセスを制御する制御回路とを有し、
メモリセルの各列は、ソースとドレインを共有し、
メモリセルの1つの列における前記ソースとドレインは、メモリセルの当該列に対応する第1のウェル内に形成され、
メモリセルの各列に対応する前記第1のウェルは、メモリセルの他の列における他の第1のウェルから分離され、
各第1のウェルは、第2のウェル上に、多対1の関係で存在し、
各第1のウェルは、第1の導電型を有し、
前記第2のウェルは、前記第1の導電型と異なる第2の導電型を有することを特徴とする不揮発性メモリデバイス。 - 請求項28記載の不揮発性メモリデバイスにおいて、
各ソースとドレインは、nタイプの導電型を有し、前記第1のウェルは、pタイプの導電型を有し、前記第2のウェルは、nタイプの導電型を有することを特徴とする不揮発性メモリデバイス。 - 請求項28記載の不揮発性メモリデバイスにおいて、
前記第1のウェルは、隣接する第1のウェル間に介在する隔離トレンチと前記第2のウェルによって互いに分離されていることを特徴とする不揮発性メモリデバイス。 - 請求項30記載の不揮発性メモリデバイスにおいて、
前記第2のウェルは、前記隔離トレンチ下に形成され、かつ、前記隔離トレンチと接触していることを特徴とする不揮発性メモリデバイス。 - 複数の行と複数の列に配列された不揮発性フローティングゲートメモリセルのアレイと、
メモリセルの前記アレイへのアクセスを制御する制御回路とを有し、
メモリセルの前記アレイは、メモリセルの第1の列と、メモリセルの第2の列とを有し、
メモリセルの第1の列は、該第1の列に対応する第1のウェル内に部分的に横方向に間を置いて形成された第1のソース/ドレイン領域と第2のソース/ドレイン領域とを有し、
前記第1の列に対応する前記第1のウェルは第1の導電型を有し、前記第1及び第2のソース/ドレイン領域は前記第1の導電型とは逆の第2の導電型を有し、
メモリセルの第2の列は、該第2の列に対応する第1のウェル内に部分的に横方向に間を置いて形成された第1のソース/ドレイン領域と第2のソース/ドレイン領域とを有し、
前記第1の列に対応する前記第1のウェルは第1の導電型を有し、前記第1及び第2のソース/ドレイン領域は前記第1の導電型とは逆の第2の導電型を有し、
メモリセルの前記第1の列及びメモリセルの前記第2の列は、絶縁材料の介在と下方に存する前記第2の導電型を有する第2のウェルによって、互いに分離されていることを特徴とする不揮発性メモリデバイス。 - 請求項32記載の不揮発性メモリデバイスにおいて、
各第1及び第2のソース/ドレイン領域は、介在している絶縁材料に接触していることを特徴とする不揮発性メモリデバイス。 - 請求項32記載の不揮発性メモリデバイスにおいて、
さらに、メモリセルのさらなる列は、絶縁材料の介在と下方に存する前記第2のウェルによって、メモリセルの他の列から分離されていることを特徴とする不揮発性メモリデバイス。 - 請求項32記載の不揮発性メモリデバイスにおいて、
前記第1の導電型はpタイプであり、前記第2の導電型はnタイプであることを特徴とする不揮発性メモリデバイス。 - 基体内に少なくとも2つの離隔トレンチを形成し、
各一対の離隔トレンチ間にそれぞれ第1の導電型を有する第1のウェルを形成し、
各第1のウェル内に第1のソース/ドレイン領域及び第2のソース/ドレイン領域を形成し、ここにおいて、各第1のソース/ドレイン領域は、該第1のソース/ドレイン領域に対応する第2のソース/ドレイン領域から横方向に分離されて中間のチャネル領域を形成し、各ソース/ドレインは前記第1の導電型と異なる第2の導電型を有し、
前記隔離トレンチ下であって、該隔離トレンチに接触する前記第2の導電型を有する第2のウェル領域を形成し、
少なくとも前記チャネル領域上にトンネル絶縁膜を形成し、
前記トンネル絶縁膜上にフローティングゲートを形成し、
前記フローティングゲート上に制御ゲートを形成し、
前記フローティングゲートと前記制御ゲート間に層間絶縁膜を形成することを特徴とする不揮発性メモリセルのアレイの形成方法。 - 請求項36記載の方法において、
前記基体内に少なくとも2つの離隔トレンチを形成することは、前記基体内に少なくとも2つのトレンチを形成すること、及び前記トレンチに絶縁材料を満たすことを含むことを特徴とする方法。 - 請求項36記載の方法において、
前記第1のウェルの形成は、さらに、前記基体に導電化のためのドーピングを含むことを特徴とする方法。 - 請求項38記載の方法において、
前記基体への前記導電化のためのドーピングは、さらに、第1のドーパント種のイオン注入を含むことを特徴とする方法。 - 請求項36記載の方法において、
前記第1及び第2のソース/ドレイン領域の形成は、第2のドーパント種を使用して前記第1のウェルへの部分的な導電化のためのドーピングを行って第2の導電型にすることを特徴とする方法。 - 請求項40記載の方法において、
前記第2のウェルの形成は、第3のドーパント種を深い部分に注入することを含むことを特徴とする方法。 - 請求項41記載の方法において、
前記第3のドーパント種は、前記第2のドーパント種と異なることを特徴とする方法。 - 基体内に絶縁材料を含む少なくとも2つの離隔トレンチを形成し、
基体の露出する表面に導電化のためのドーピングを行って隔離トレンチ間を第1の導電型にし、これにより、各一対の隔離トレンチ間に第1のウェルを形成し、
各第1のウェルの表面における第1の部分と第2の部分に導電化のためのドーピングを行って、前記第1の導電型とは逆の第2の導電型にし、ここにおいて、前記第1のウェルの各第1の部分は、該第1の部分に対応する第2の部分から横方向に分離され、
前記基体の下方であって前記隔離トレンチに接触する部分に導電化のためのドーピングを行って第2の導電型にし、
前記第1のウェル上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に電荷を蓄積可能な第1の導電膜を形成し、
前記第1の導電膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第2の導電膜を形成することを特徴とする不揮発性メモリセルのアレイの形成方法。 - 請求項43記載の方法において、
各絶縁物は、酸化シリコン、窒化シリコン、酸窒化シリコンのグループから選ばれることを特徴とする方法。 - 請求項43記載の方法において、
前記第1の導電膜は、導電化のためのドーピングが施された多結晶シリコン材料を有することを特徴とする方法。 - プロセッサと、
前記プロセッサに結合される不揮発性メモリデバイスとを有し、
前記不揮発性メモリデバイスは、
複数の行及び複数の列に配列された不揮発性フローティングゲートメモリセルのアレイと、
前記メモリセルのアレイとのアクセスを制御する制御回路とを有し、
メモリセルの各列は、ソースとドレインを共有し、メモリセルの1つの列におけるソース及びドレインは、メモリセルの当該列に対応する第1のウェル内に含まれ、
メモリセルの各列に対応する前記第1のウェルは、メモリセルの他の列における他の第1のウェルから分離され、
各第1のウェルは、第2のウェル上に、多対1の関係で存在し、
各第2のウェルは、第1の導電型を有し、
前記第2のウェルは、前記第1の導電型とは異なる第2の導電型を有することを特徴とする電子システム。 - メモリセルのアレイにおけるメモリセルの論理状態の設定方法において、
前記メモリセルに対応するワード線に第1の極性を有する第1の電位を印加し、
前記メモリセルの第1のソース/ドレイン領域及び第2のソース/ドレイン領域に第1の極性を有する第2の電位を印加し、
前記第1及び第2のソース/ドレイン領域を含む第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1のウェルとPN接合を介して結合された第2のウェルに前記第1の極性を有する第3の電位を印加することを特徴とする方法。 - 請求項47記載の方法において、
前記第1の電位、前記第2の電位及び前記第3の電位は、それぞれほぼ0Vよりも大きいか、ほぼ0Vと同じであることを特徴とする方法。 - 請求項48記載の方法において、
前記第3の電位は、前記第1の電位のほぼ1/2であることを特徴とする方法。 - 請求項48記載の方法において、
前記第1の電位は、ほぼ12V〜30Vの範囲であり、前記第2の電位は、ほぼ0V〜1Vの範囲であり、前記第3の電位は、ほぼ6V〜12Vの範囲であることを特徴とする方法。 - 請求項50記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - メモリセルのアレイにおけるメモリセルの論理状態の設定方法において、
前記メモリセルに対応するワード線に第1の電位を印加し、
前記メモリセルの第1のソース/ドレイン領域及び第2のソース/ドレイン領域に第2の電位を印加し、
前記第1及び第2のソース/ドレイン領域を含む第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1のウェルとPN接合を介して結合された第2のウェルに第2の電位を印加し、
前記第2の電位は前記第1の電位よりも大きいことを特徴とする方法。 - 請求項52記載の方法において、
前記第2の電位は正電圧であることを特徴とする方法。 - 請求項53記載の方法において、
前記第2の電位は、ほぼ12V〜30Vの範囲であることを特徴とする方法。 - 請求項53記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - 複数の行及び複数の列に配列されたメモリセルのアレイの論理状態の設定方法において、
メモリセルの1つの列における各メモリセルは、第1及び第2のソース/ドレイン領域を共有し、メモリセルの各列は、第1の導電型を有する分離された第1のウェルに形成され、
前記アレイの各ワード線に第1の電位を印加し、
前記アレイの各メモリセルにおける前記第1のソース/ドレイン領域及び前記第2のソース/ドレイン領域に第2の電位を印加し、
メモリセルの各列の前記第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1の導電型と異なる第2の導電型を有する第2のウェルに第2の電位を印加することを特徴とする方法。 - 請求項56記載の方法において、
前記第1の電位は正電圧であることを特徴とする方法。 - 請求項57記載の方法において、
前記第1の電位は、ほぼ12V〜30Vの範囲であることを特徴とする方法。 - 請求項57記載の方法において、
さらに、前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - 請求項56記載の方法において、
前記第1の導電型はpタイプであり、前記第2の導電型はnタイプであることを特徴とする方法。 - 複数の行及び複数の列に配列されたメモリセルのアレイの論理状態の設定方法において、
メモリセルの1つの列における各メモリセルは、第1及び第2のソース/ドレイン領域を共有し、メモリセルの各列は、第1の導電型を有する分離された第1のウェルに形成され、
前記アレイの各ワード線に第1の電位を印加し、
前記アレイの各メモリセルにおける前記第1のソース/ドレイン領域及び前記第2のソース/ドレイン領域に第2の電位を印加し、
メモリセルの各列の前記第1のウェルに前記第2の電位を印加し、
前記第1のウェル下にあり、前記第1の導電型と異なる第2の導電型を有する第2のウェルに第2の電位を印加することを特徴とする方法。 - 請求項61記載の方法において、
前記第1の電位及び前記第2の電位は、それぞれほぼ0Vよりも大きいか、ほぼ0Vと同じであることを特徴とする方法。 - 請求項62記載の方法において、
前記第1の電位は、ほぼ0V〜1Vの範囲であり、前記第2の電位は、ほぼ12V〜30Vの範囲であることを特徴とする方法。 - 請求項62記載の方法において、
前記第2のウェル下における基体に接地電位を印加することを特徴とする方法。 - 請求項61記載の方法において、
前記第1の導電型はpタイプであり、前記第2の導電型はnタイプであることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/230,597 US6649453B1 (en) | 2002-08-29 | 2002-08-29 | Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation |
PCT/US2003/027240 WO2004021362A1 (en) | 2002-08-29 | 2003-08-29 | Contactless uniform-tunneling separate p-well (cusp) non-volatile memory array architecture, fabrication and operation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005537649A true JP2005537649A (ja) | 2005-12-08 |
Family
ID=29420086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004531991A Pending JP2005537649A (ja) | 2002-08-29 | 2003-08-29 | 非コンタクト形態のトンネル分離pウェルを有する不揮発性メモリアレイの構造、製造方法及び操作方法 |
Country Status (9)
Country | Link |
---|---|
US (5) | US6649453B1 (ja) |
EP (1) | EP1535286B1 (ja) |
JP (1) | JP2005537649A (ja) |
KR (1) | KR100713741B1 (ja) |
CN (1) | CN1685442A (ja) |
AT (1) | ATE373861T1 (ja) |
AU (1) | AU2003265846A1 (ja) |
DE (1) | DE60316449T2 (ja) |
WO (1) | WO2004021362A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016018992A (ja) * | 2014-07-08 | 2016-02-01 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 高スケーラブルな単一ポリ不揮発性メモリセル |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100535024B1 (ko) * | 2002-07-18 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 워드라인 형성 방법 |
US6649453B1 (en) * | 2002-08-29 | 2003-11-18 | Micron Technology, Inc. | Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation |
US7115479B2 (en) * | 2002-11-26 | 2006-10-03 | Intel Corporation | Sacrificial annealing layer for a semiconductor device and a method of fabrication |
US7196013B2 (en) * | 2002-12-12 | 2007-03-27 | Intel Corporation | Capping layer for a semiconductor device and a method of fabrication |
US20050110083A1 (en) * | 2003-11-21 | 2005-05-26 | Gammel Peter L. | Metal-oxide-semiconductor device having improved gate arrangement |
US7075140B2 (en) * | 2003-11-26 | 2006-07-11 | Gregorio Spadea | Low voltage EEPROM memory arrays |
JP4486434B2 (ja) * | 2004-07-29 | 2010-06-23 | 富士通株式会社 | 命令リトライ検証機能付き情報処理装置および命令リトライ検証方法 |
US7326611B2 (en) * | 2005-02-03 | 2008-02-05 | Micron Technology, Inc. | DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays |
US7102188B1 (en) * | 2005-04-05 | 2006-09-05 | Ami Semiconductor, Inc. | High reliability electrically erasable and programmable read-only memory (EEPROM) |
US7638855B2 (en) * | 2005-05-06 | 2009-12-29 | Macronix International Co., Ltd. | Anti-fuse one-time-programmable nonvolatile memory |
US7179717B2 (en) * | 2005-05-25 | 2007-02-20 | Micron Technology, Inc. | Methods of forming integrated circuit devices |
US7269067B2 (en) * | 2005-07-06 | 2007-09-11 | Spansion Llc | Programming a memory device |
US7342833B2 (en) * | 2005-08-23 | 2008-03-11 | Freescale Semiconductor, Inc. | Nonvolatile memory cell programming |
US7495279B2 (en) * | 2005-09-09 | 2009-02-24 | Infineon Technologies Ag | Embedded flash memory devices on SOI substrates and methods of manufacture thereof |
US7439567B2 (en) * | 2006-08-09 | 2008-10-21 | Atmel Corporation | Contactless nonvolatile memory array |
US7898863B2 (en) * | 2007-08-01 | 2011-03-01 | Micron Technology, Inc. | Method, apparatus, and system for improved read operation in memory |
CN102024824B (zh) * | 2009-09-21 | 2012-08-22 | 上海宏力半导体制造有限公司 | 阵列式场效应晶体管 |
KR101128716B1 (ko) * | 2009-11-17 | 2012-03-23 | 매그나칩 반도체 유한회사 | 반도체 장치 |
US8853787B2 (en) | 2009-11-17 | 2014-10-07 | Magnachip Semiconductor, Ltd. | High voltage semiconductor device |
CN104362095B (zh) * | 2014-11-05 | 2017-12-01 | 北京大学 | 一种隧穿场效应晶体管的制备方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0215666A (ja) * | 1988-07-01 | 1990-01-19 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH04352362A (ja) * | 1991-05-29 | 1992-12-07 | Rohm Co Ltd | 半導体装置 |
JPH08263990A (ja) * | 1995-03-24 | 1996-10-11 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JPH08279566A (ja) * | 1995-04-06 | 1996-10-22 | Hitachi Ltd | 並列型不揮発性半導体記憶装置及び同装置の使用方法 |
JPH0951043A (ja) * | 1995-08-08 | 1997-02-18 | Hitachi Ltd | 不揮発性半導体記憶装置及びその駆動方法 |
JPH11134886A (ja) * | 1997-10-30 | 1999-05-21 | Sharp Corp | 不揮発性半導体記憶装置 |
JPH11163173A (ja) * | 1997-09-26 | 1999-06-18 | Sony Corp | 不揮発性半導体記憶装置と、その読み出し方法、及び書き込み方法 |
JP2001135729A (ja) * | 1999-11-01 | 2001-05-18 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2001168216A (ja) * | 1999-12-10 | 2001-06-22 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2001308210A (ja) * | 2001-03-12 | 2001-11-02 | Fujitsu Ltd | 半導体装置 |
JP2001319482A (ja) * | 2000-05-12 | 2001-11-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2001358237A (ja) * | 2000-05-08 | 2001-12-26 | Hynix Semiconductor Inc | フラッシュメモリ装置並びにそのデータプログラム方法及びデータ消去方法 |
WO2002015190A2 (en) * | 2000-08-15 | 2002-02-21 | Motorola, Inc., A Corporation Of The State Of Delaware | Non-volatile memory, method of manufacture and programming |
JP2002124584A (ja) * | 2000-10-13 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US619144A (en) * | 1899-02-07 | Wire-rod mill | ||
EP1032034A1 (en) * | 1992-01-22 | 2000-08-30 | Macronix International Co., Ltd. | Method of making memory device |
KR970000870B1 (ko) * | 1992-12-02 | 1997-01-20 | 마쯔시다덴기산교 가부시기가이샤 | 반도체메모리장치 |
US5515319A (en) * | 1993-10-12 | 1996-05-07 | Texas Instruments Incorporated | Non-volatile memory cell and level shifter |
KR960013401B1 (ko) * | 1993-11-09 | 1996-10-04 | 김광호 | 스태틱 랜덤 억세스 메모리 |
US5487033A (en) * | 1994-06-28 | 1996-01-23 | Intel Corporation | Structure and method for low current programming of flash EEPROMS |
JP3183076B2 (ja) * | 1994-12-27 | 2001-07-03 | 日本電気株式会社 | 強誘電体メモリ装置 |
US5597746A (en) | 1995-08-09 | 1997-01-28 | Micron Technology, Inc. | Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method |
US5737260A (en) * | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
US6160277A (en) | 1996-10-28 | 2000-12-12 | Micron Technology, Inc. | Field effect transistor assemblies and transistor gate block stacks |
US5945726A (en) | 1996-12-16 | 1999-08-31 | Micron Technology, Inc. | Lateral bipolar transistor |
US5973356A (en) | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
US5973352A (en) | 1997-08-20 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory having vertically stacked devices |
US6080672A (en) | 1997-08-20 | 2000-06-27 | Micron Technology, Inc. | Self-aligned contact formation for semiconductor devices |
US6319774B1 (en) | 1998-02-27 | 2001-11-20 | Micron Technology, Inc. | Method for forming a memory cell |
US6137723A (en) * | 1998-04-01 | 2000-10-24 | National Semiconductor Corporation | Memory device having erasable Frohmann-Bentchkowsky EPROM cells that use a well-to-floating gate coupled voltage during erasure |
US6191444B1 (en) | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
US6282126B1 (en) | 1998-12-16 | 2001-08-28 | Micron Technology, Inc. | Flash memory with overerase protection |
US6406959B2 (en) | 1999-01-04 | 2002-06-18 | Micron Technology, Inc. | Method of forming FLASH memory, method of forming FLASH memory and SRAM circuitry, and etching methods |
US6181601B1 (en) * | 1999-12-02 | 2001-01-30 | Taiwan Semiconductor Manufacturing Corporation | Flash memory cell using p+/N-well diode with double poly floating gate |
US6272047B1 (en) | 1999-12-17 | 2001-08-07 | Micron Technology, Inc. | Flash memory cell |
US6337244B1 (en) | 2000-03-01 | 2002-01-08 | Micron Technology, Inc. | Method of forming flash memory |
US6563741B2 (en) | 2001-01-30 | 2003-05-13 | Micron Technology, Inc. | Flash memory device and method of erasing |
US6441428B1 (en) | 2001-03-19 | 2002-08-27 | Micron Technology, Inc. | One-sided floating-gate memory cell |
US6545310B2 (en) * | 2001-04-30 | 2003-04-08 | Motorola, Inc. | Non-volatile memory with a serial transistor structure with isolated well and method of operation |
US6649453B1 (en) * | 2002-08-29 | 2003-11-18 | Micron Technology, Inc. | Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation |
-
2002
- 2002-08-29 US US10/230,597 patent/US6649453B1/en not_active Expired - Fee Related
-
2003
- 2003-08-29 DE DE60316449T patent/DE60316449T2/de not_active Expired - Lifetime
- 2003-08-29 WO PCT/US2003/027240 patent/WO2004021362A1/en active IP Right Grant
- 2003-08-29 CN CN03823524.2A patent/CN1685442A/zh active Pending
- 2003-08-29 JP JP2004531991A patent/JP2005537649A/ja active Pending
- 2003-08-29 AT AT03791971T patent/ATE373861T1/de not_active IP Right Cessation
- 2003-08-29 AU AU2003265846A patent/AU2003265846A1/en not_active Abandoned
- 2003-08-29 KR KR1020057003549A patent/KR100713741B1/ko not_active IP Right Cessation
- 2003-08-29 EP EP03791971A patent/EP1535286B1/en not_active Expired - Lifetime
- 2003-09-04 US US10/655,251 patent/US6930350B2/en not_active Expired - Fee Related
- 2003-09-12 US US10/662,074 patent/US6984547B2/en not_active Expired - Fee Related
-
2004
- 2004-12-06 US US11/006,177 patent/US7199422B2/en not_active Expired - Fee Related
-
2007
- 2007-02-15 US US11/706,587 patent/US7696557B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0215666A (ja) * | 1988-07-01 | 1990-01-19 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH04352362A (ja) * | 1991-05-29 | 1992-12-07 | Rohm Co Ltd | 半導体装置 |
JPH08263990A (ja) * | 1995-03-24 | 1996-10-11 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JPH08279566A (ja) * | 1995-04-06 | 1996-10-22 | Hitachi Ltd | 並列型不揮発性半導体記憶装置及び同装置の使用方法 |
JPH0951043A (ja) * | 1995-08-08 | 1997-02-18 | Hitachi Ltd | 不揮発性半導体記憶装置及びその駆動方法 |
JPH11163173A (ja) * | 1997-09-26 | 1999-06-18 | Sony Corp | 不揮発性半導体記憶装置と、その読み出し方法、及び書き込み方法 |
JPH11134886A (ja) * | 1997-10-30 | 1999-05-21 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2001135729A (ja) * | 1999-11-01 | 2001-05-18 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2001168216A (ja) * | 1999-12-10 | 2001-06-22 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2001358237A (ja) * | 2000-05-08 | 2001-12-26 | Hynix Semiconductor Inc | フラッシュメモリ装置並びにそのデータプログラム方法及びデータ消去方法 |
JP2001319482A (ja) * | 2000-05-12 | 2001-11-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2002015190A2 (en) * | 2000-08-15 | 2002-02-21 | Motorola, Inc., A Corporation Of The State Of Delaware | Non-volatile memory, method of manufacture and programming |
JP2002124584A (ja) * | 2000-10-13 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2001308210A (ja) * | 2001-03-12 | 2001-11-02 | Fujitsu Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016018992A (ja) * | 2014-07-08 | 2016-02-01 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 高スケーラブルな単一ポリ不揮発性メモリセル |
US9640262B2 (en) | 2014-07-08 | 2017-05-02 | Ememory Technology Inc. | Highly scalable single-poly non-volatile memory cell |
Also Published As
Publication number | Publication date |
---|---|
KR20050057073A (ko) | 2005-06-16 |
US6984547B2 (en) | 2006-01-10 |
US6930350B2 (en) | 2005-08-16 |
DE60316449D1 (de) | 2007-10-31 |
US20040071008A1 (en) | 2004-04-15 |
US7696557B2 (en) | 2010-04-13 |
EP1535286B1 (en) | 2007-09-19 |
AU2003265846A1 (en) | 2004-03-19 |
US20050099846A1 (en) | 2005-05-12 |
ATE373861T1 (de) | 2007-10-15 |
US20040072391A1 (en) | 2004-04-15 |
US20070164348A1 (en) | 2007-07-19 |
DE60316449T2 (de) | 2008-06-26 |
US7199422B2 (en) | 2007-04-03 |
KR100713741B1 (ko) | 2007-05-02 |
EP1535286A1 (en) | 2005-06-01 |
CN1685442A (zh) | 2005-10-19 |
US6649453B1 (en) | 2003-11-18 |
WO2004021362A1 (en) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696557B2 (en) | Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation | |
US6825525B2 (en) | Semiconductor memory device | |
JP5241485B2 (ja) | Soc用途のための高密度トレンチ・ベース不揮発性ランダム・アクセスsonosメモリ・セルの構造及びこれを製造する方法 | |
US5260593A (en) | Semiconductor floating gate device having improved channel-floating gate interaction | |
US6157575A (en) | Nonvolatile memory device and operating method thereof | |
US7176077B2 (en) | Methods of forming memory cells and arrays having underlying source-line connections | |
TWI555210B (zh) | 記憶裝置與其形成方法 | |
JPH0219980B2 (ja) | ||
JP6401974B2 (ja) | 半導体装置の製造方法 | |
US11844213B2 (en) | Non-volatile memory (NVM) cell structure to increase reliability | |
US20020055228A1 (en) | Sidewall process to improve the flash memory cell performance | |
US6842372B1 (en) | EEPROM cell having a floating-gate transistor within a cell well and a process for fabricating the memory cell | |
US6693830B1 (en) | Single-poly two-transistor EEPROM cell with differentially doped floating gate | |
JPH07193200A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JPH06125094A (ja) | 不揮発性記憶素子およびこの素子の製造方法ならびにこの素子を利用した不揮発性記憶装置およびその駆動方法 | |
JP3949749B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
JP2009135214A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090902 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091002 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |