背景技术
在场效应晶体管中,为了消除衬底偏置等二级效应,经常需要将场效应晶体管的阱区的电势位固定;此外,集成电路的I/O单元电路里,也需要考虑到电路中的静电释放问题;因此在集成电路版图设计时,需要将场效应晶体管的阱区引出接地,进一步的,可将引出的互连线连接至静电消除电路然后再接地以排除静电。
应用绝缘体上硅制作衬底,近年来已成为集成电路制造领域的热点之一,SOI技术是在顶层硅和背衬底之间引入一层埋氧化层,通过在绝缘体上形成半导体薄膜,SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势,因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
现有的基于SOI衬底的集成电路版图设计中,场效应晶体管一般采用手指状版图,图1为现有的一种手指状场效应晶体管结构示意图;而图2为图1中沿A-A’方向的截面示意图。
结合图1以及图2所示,扩散区100形成于SOI衬底10,所述扩散区100作为场效应晶体管的源区或漏区,并行排列呈手指状,相邻扩散区100之间的沟道阱201即场效应晶体管中形成导通沟道的区域,沟道阱201的长度L为场效应晶体管的沟道宽度,而沟道阱201的宽度D则为场效应晶体管的沟道长度。互连阱202连接并且垂直于各场效应晶体管的沟道阱201,两者构成“H”型,在互连阱202以及沟道阱201的表面形成有“H”型的介质层40以及介质层40表面的多晶硅线30(图2中由于截面位置所限制,未示出沟道阱201表面的部分介质层40以及多晶硅线30),所述介质层40以及多晶硅线30位于沟道阱201表面的部分即构成场效应晶体管的栅极。在上述版图中,各区均基于SOI衬底10上,扩散区100四周被互连阱202以及沟道阱201所围绕;而沟道阱201位于介质层40的底部,SOI衬底10上,底部与顶部均绝缘,因此仅能够通过互连阱202引出;所述互连阱202相对于扩散区100的另一侧为互连区101,且互连阱202与互连区101形成欧姆接触,所述互连区101通过接触孔300引出互连线接地或者与静电消除电路连接。在上述器件区的周围还形成有浅沟槽隔离(STI)400,将版图区域与晶片上其余部分隔离开。
所述沟道阱201与互连阱202的导电类型(掺杂类型)相同,而与扩散区100的导电类型相反。因此相邻的扩散区100与其间的沟道阱201构成场效应晶体管单元,而扩散区100与互连阱202的界面处则构成了寄生PN结二极管。
上述手指状场效应晶体管中,如果将各场效应晶体管单元中的源区以及漏区分别电连接,则等效于将各MOSFET单元并联,总体的沟道宽度即各条沟道阱201的长度之和。
再如图1所示,在实际制造工艺中,沟道阱201的长宽比较大,长度L远大于宽度D,使得各个MOSFET的沟道长宽比较小,根据图1可知,能够在有限的面积空间内提高场效应晶体管的导电能力。此外,扩散区100与相邻的互连阱202所构成的寄生二极管能够同时兼做静电防护器件使用,即通过该寄生二极管将扩散区中的静电传输至互连阱202中,进一步通过互连区101引出,所述寄生二极管的宽度即扩散区100与互连阱202的接触长度,而寄生二极管的PN界面宽度则与互连阱202的长度有关,所述寄生二极管的界面宽度将直接影响其导通电荷的能力。
现有的手指状场效应晶体管存在如下问题:由于扩散区100与互连阱202的接触长度远小于与沟道阱201的接触长度,且互连阱202的长度有限,因此上述寄生二极管导通电荷的能力难以满足器件工作时导通释放扩散区100中静电荷的需求,需要额外增加专用二极管用于静电防护。
发明内容
本发明解决的问题是提供一种阵列式场效应晶体管,具有导通静电荷能力较强的寄生二极管,满足器件静电防护的需求。
本发明所述的一种阵列式场效应晶体管,包括:
SOI衬底,形成于SOI衬底的阱线、扩散区以及互连区;
所述扩散区以及互连区构成阵列式排布,通过“井”字形的阱线相间隔;
所述阱线的导电类型与互连区相同,且与扩散区相反。
作为可选方案,在所述阵列式排布中,单个互连区仅与扩散区相邻;
所述阱线包括:位于相邻扩散区之间的沟道阱;位于相邻扩散区与互连区之间的互连阱。
作为可选方案,所述沟道阱相对于SOI衬底的另一侧表面形成有栅极。
作为可选方案,所述阱线相对于SOI衬底的另一侧表面形成有介质层以及介质层表面的多晶硅线,多晶硅线与阱线之间通过介质层绝缘隔离。
在上述阵列式场效应晶体管中,两个相邻的扩散区,一个作为源区,另一个则作为漏区;优选的,与互连区相邻的扩散区作为漏区。
与现有技术相比,本发明具有以下优点:扩散区与互连区构成阵列式结构,在不减小扩散区与互连阱的接触长度,即MOSFET的沟道宽度前提下,大幅增加了扩散区与互连阱的接触长度,提高扩散区与互连阱之间的寄生二极管的导通静电荷的能力,满足器件工作时释放扩散区中静电荷的需求,适于小尺寸器件的静电防护,而利于器件进一步按比例缩小。
具体实施方式
从背景技术可知,在现有的手指状场效应晶体管中,互连阱以及互连区位于并行排列的扩散区两侧,扩散区与互连阱的接触长度,最长为整个场效应晶体管区域的两侧边长,因此寄生二极管也仅仅存在于扩散区两侧。而本发明通过将扩散区以及互连区阵列式排布,使得相邻扩散区之间的沟道阱以及相邻扩散区、互连区之间的互连阱构成网状“井”字形的阱线,能够在不减小沟道宽度的同时,大幅增加扩散区与互连阱的接触长度。
本发明提供的阵列式场效应晶体管,具体包括:
SOI衬底,形成于SOI衬底的阱线、扩散区以及互连区;其中所述扩散区以及互连区构成阵列式排布,并通过“井”字形的阱线相间隔;
可选的,所述扩散区以及互连区为便于布线以及制造,俯视截面可以为方形,两者的导电类型(即掺杂类型)相反。
阱线的导电类型与互连区相同,且与扩散区相反。
其中,所述阱线包括:位于相邻扩散区之间的沟道阱;位于相邻扩散区与互连区之间的互连阱。
所述沟道阱相对于SOI衬底的另一侧表面形成有栅极,所述栅极包括依次位于沟道阱表面的栅介质层以及栅电极。
作为可选方案,所述阱线相对于SOI衬底的另一侧表面形成有介质层以及介质层表面的多晶硅线,所述多晶硅线与阱线之间通过介质层绝缘隔离,其中位于沟道阱表面的介质层、多晶硅线可以分别作为前述的栅介质层以及栅电极。
在两个相邻的扩散区中,当一个作为源区,另一个则作为漏区。优选的,与互连区相邻的扩散区作为漏区。
下面结合说明书附图,对本发明的一个具体实施例做进一步介绍,图3是本发明所述阵列式场效应晶体管的结构示意图,为从器件顶部俯视的视角,而图4为沿图3中A-A’方向的截面示意图。
结合图3以及图4所示,本实施例中,所述阵列式场效应晶体管包括SOI衬底10,以及位于SOI衬底表面的阱线20、扩散区100以及互连区101;其中所述扩散区100以及互连区101构成阵列式排布,并通过“井”字形的阱线20相间隔。
本实施例中,所述扩散区100的导电类型为N型,互连区101以及阱线20的导电类型为P型。扩散区100以及互连区101俯视截面均为等边长的正方形。假设一个完整的阵列式场效应晶体管为5x5阵列,每块扩散区100或者互连区101的边长为a,则整个阵列的边长为5a。此外相比于扩散区100以及互连区101的边长尺寸,阱线20的线宽可忽略不计。所述阱线20包括:位于相邻扩散区100之间的沟道阱201;位于相邻扩散区100与互连区101之间的互连阱202。所述5x5阵列的周围还形成有浅沟槽隔离400将场效应晶体管阵列区域与晶片上其余的有源区相隔离。
由于寄生二极管存在于扩散区100与互连阱202界面处,也即扩散区100与互连区101的之间。因此为了尽可能的利用互连区101的四边长度,作为优选方案,方形互连区101的四周可以仅与扩散区100相邻。按照上述原则,在图3所示出的5x5阵列中,具有四块互连区101,所述互连区101可以通过接触孔300引出互连线接地或者与静电消除电路电连接。如果以5x5阵列为坐标系,则四块互连区101分别位于阵列的(2,2)、(2,4)、(4,2)、(4,4)四个位置。
此外,阱线20相对于SOI衬底10的另一侧表面形成有多晶硅线30,多晶硅线30与阱线20之间通过介质层40相隔离,介质层40的材质可以为氧化硅。其中,介质层40位于沟道阱201表面的部分作为栅介质层,而多晶硅线30位于沟道阱201表面的部分可以作为栅电极,上述介质层40以及多晶硅线30构成场效应晶体管的栅极。
相邻的两个N型扩散区100、位于两者之间的沟道阱201以及沟道阱201表面由介质层40、多晶硅线30所构成的栅极,形成了一个场效应晶体管单元,所述场效应晶体管单元为NMOS晶体管,相邻的扩散区100一个作为源区,另一个作为漏区。因此在每个方形的扩散区100上,最多可以在四边构成四个NMOS晶体管。此外,为了增大寄生二极管的有效界面宽度,通常与互连区101相邻的扩散区100作为漏区。
沟道阱201的底部为绝缘的SOI衬底,顶部为栅介质层40,两侧相邻导电类型相反的扩散区100,而通过互连阱202连接至互连区101,当互连区101接地后,能够固定沟道阱201的电势位。因此互连阱202在阵列式场效应晶体管中,所起的作用为:一方面可以固定沟道阱201的电势位,排除衬底偏置效应;另一方面构成与扩散区100构成寄生二极管,释放静电荷。
在上述阵列式场效应晶体管中,将扩散区100按源区以及漏区区分,并分别电连接,则等效于将各场效应晶体管单元并联,总体的沟道宽度即各条沟道阱201的长度之和。
下面将同等版图尺寸的阵列式场效应晶体管与手指状场效应晶体管相比较,阐述本发明的优点,在两种场效应晶体管上分别划定一个5ax5a的区域。
图5为手指状场效应晶体管的阱线示意图;其中并列排布的5块扩散区100包括间隔设置的源区以及漏区,所述源区、漏区分别用不同的填充色区分。可以是两块源区间隔三块漏区,也可以是三块源区间隔两块漏区。图5中以两块源区间隔三块漏区为示例,斜线填充为漏区。相邻的源区以及漏区之间为沟道阱201,共有4条,每条长度为5a,因此图5所示手指状场效应晶体管的沟道宽度总长即4条沟道阱201的长度之和,为20a。对于场效应晶体管而言,静电荷均从漏区流向互连区101,因此所述寄生二极管中实际有效的界面宽度,应当为漏区与互连区101之间的互连阱202的长度之和(图5中粗黑线所示长度)。根据上述5块扩散区,源漏区划分情况的不同,在5ax5a阵列中,可能包括两块漏区,也可能包括三块漏区,因此所述寄生二极管的有效界面宽度可能为4a,也可能为图5中所示的6a。
图6为本发明所述阵列式场效应晶体管的阱线示意图;其中方形扩散区100以及互连区101的阵列式排布与图3相同。将互连区101四周相邻的扩散区100作为漏区,而其余的扩散区100作为源区,可以获得最大的寄生二极管有效界面宽度。在图6中同样将源区、漏区分别用不同的填充色相区分,斜线填充为漏区。相邻源区以及漏区之间的沟道阱201共有25条,每条长度为a,因此图6所示阵列式场效应晶体管的沟道宽度总长即25条沟道阱201的长度之和,为25a。而寄生二极管有效的界面宽度,为漏区与互连区101之间的互连阱202的长度之和(图6中粗黑线所示长度)。图6所示阵列中,共有4块互连区101,因此上述寄生二极管有效的界面宽度至少为16a。
进一步的,如图6所示,假设在所述阵列式场效应晶体管的阵列区周围再形成一圈互连阱202,以及与上述互连阱202构成欧姆接触的互连区101,还能够进一步扩大寄生二极管的有效界面宽度。
综上所述,在同等尺寸下,本发明所述的阵列式场效应晶体管与手指状场效应晶体管相比,沟道宽度并未减少反而有所增加,从20a增加至25a;另一方面扩散区100与互连区101之间的寄生二极管的有效界面宽度大幅增加,从4a或者6a增加至16a,因此具有更优异的导通静电荷的能力。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。