CN102148251B - Soi横向mosfet器件和集成电路 - Google Patents

Soi横向mosfet器件和集成电路 Download PDF

Info

Publication number
CN102148251B
CN102148251B CN 201110003586 CN201110003586A CN102148251B CN 102148251 B CN102148251 B CN 102148251B CN 201110003586 CN201110003586 CN 201110003586 CN 201110003586 A CN201110003586 A CN 201110003586A CN 102148251 B CN102148251 B CN 102148251B
Authority
CN
China
Prior art keywords
region
buried layer
tagma
semiconductor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110003586
Other languages
English (en)
Other versions
CN102148251A (zh
Inventor
罗小蓉
姚国亮
雷天飞
王元刚
张波
李肇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN 201110003586 priority Critical patent/CN102148251B/zh
Priority to PCT/CN2011/000232 priority patent/WO2012094780A1/zh
Publication of CN102148251A publication Critical patent/CN102148251A/zh
Application granted granted Critical
Publication of CN102148251B publication Critical patent/CN102148251B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

本发明提供一种SOI横向MOSFET器件和集成电路，所述器件中，有源层(3)包括分别位于有源层(3)的表面并且相互分离的体区(9)和漏区(12)、以及位于体区(9)的表面并且从靠近漏区(12)的一侧起按顺序设置的平面栅沟道区(14')、源区(11a)、体接触区(10)和源区(11b)；位于体区(9)和漏区(12)之间的有源层(3)为漂移区，漂移区和体区(9)的导电类型相反；有源层(3)在其表面以下设置有半导体埋层(4)，半导体埋层(4)和体区(9)的导电类型相同；所述器件具有槽栅结构(8)和平面栅结构(8')，槽栅结构(8)与体区(9)接触，并且从有源层(3)的表面纵向延伸至介质埋层(2)，平面栅结构(8')形成于体区(9)的上方。本发明的器件耐压高、比导通电阻低、功耗低、成本低、易小型化而且便于集成。

Description

SOI横向MOSFET器件和集成电路
技术领域
本发明涉及半导体功率器件和集成电路，特别是涉及一种用于功率集成电路或射频功率集成电路的SOI（Semiconductor On Insulator，绝缘衬底上半导体）横向MOSFET（Metal-Oxide-Semiconductor Field-Effect- Transistor，金属-氧化物-半导体场效应晶体管）器件和具备其的集成电路。
背景技术
SOI是在顶层半导体（称为有源层）和衬底层（可以为半导体或绝缘介质）之间引入介质埋层，将半导体器件或电路制作在有源层中。集成电路中高压器件、低压电路之间通常采用隔离槽30进行隔离，有源层3与衬底层1之间则由介质埋层2进行隔离（如图1所示）。因此，与体硅技术相比，SOI技术具有寄生效应小、泄漏电流小、集成度高、抗辐射能力强以及无可控硅自锁效应等优点，在高速、高温、低功耗以及抗辐射等领域得到广泛关注和应用。
SOI功率集成电路技术的关键是实现高耐压、低功耗以及高压单元和低压单元之间的有效隔离。SOI横向器件，如LDMOSFET（Lateral Double-diffused Metal-Oxide-Semiconductor Field-Effect-Transistor，横向双扩散金属-氧化物-半导体场效应晶体管）因其便于集成和相对较低的导通电阻而成为SOI功率集成电路的核心器件，在等离子显示屏、马达驱动、汽车电子、便携式电源管理产品以及个人电脑等应用中倍受青睐。同时，较之于VDMOSFET（Vertical Double-diffused Metal-Oxide- Semiconductor Field-Effect-Transistor，垂直双扩散金属-氧化物-半导体场效应晶体管），横向MOSFET更高的开关速度，使其在射频领域应用广泛。
对于常规LDMOSFET器件而言，漂移区长度随器件击穿电压的升高单调增加，这不仅使器件（或电路）的芯片面积增加、成本增大、不利于小型化，更为严重的是，器件的导通电阻随漂移区长度（或器件耐压）的增加而增大（导通电阻与器件耐压的关系式可以表达为：Ron∝BV 2.3，其中BV为器件耐压，Ron为导通电阻），导通电阻的增加导致功耗急剧增加，并且器件开关速度也随之降低。
槽栅结构的器件有如下优点：首先，可以增加封装密度，从而提高沟道密度和电流密度；其次，槽栅结构器件的沟道长度不受光刻工艺的限制，沟道可以做得较短，从而降低导通电阻（以上两点均会增加槽栅结构器件的电流承受能力）；第三，槽栅MOSFET能够避免JFET(Junction Field-Effect-Transistor，结型场效应晶体管）效应和snapback（二次击穿）效应。但是，对于高压器件来说，由于漂移区电阻占器件导通电阻的主要部分，所以槽栅结构并没有解决硅极限的问题。
Y. S. Huang、B. J. Baliga 等人在 1990 年首次提出将 RESURF（reduced surface field，降低表面电场）理论应用到 SOI 器件上，可使器件在反偏时漂移区全部耗尽，并把击穿点从表面转移到体内，从而获得较高的击穿电压。他们在25μm厚顶层硅和4μm 厚埋氧层时得到击穿电压为600V。这在一定程度上缓解了横向高压器件的硅极限的问题。
R. P. Zingg 等人将双RESURF（Double RESURF）技术应用于SOI高压器件，如图2所示，即在漂移区表面插入导电类型相反的降场层来改善表面电场，获得击穿电压和导通电阻的良好折衷。这种结构相对于单RESURF（single RESURF），漂移区的优化浓度可以提高一倍，从而明显地降低了比导通电阻。
2001年，D. R. Disney 等人在文献（【A new 800V lateral MOSFET with dual conduction paths】ISPSD, 2001）中提出了在体硅材料上的具有双导电通道的LDMOS（也可叫做三RESURF（triple RESURF）），这种结构利用埋p层的调制作用，使漂移区的最优化浓度相对于双 RESURF LDMOS提高了约50%，从而其比导通电阻相对于双 RESURF LDMOS下降大约33%。
将体硅结构的双导电通道结构直接用在SOI上。由于SOI的特殊性，使其优化规律会有所不同，且在常规平面栅结构中，由于半导体埋层、栅极场板以及PN结（体区和漂移区的结）的相互作用，使器件的耐压对半导体埋层的位置非常敏感，工艺重复性很差（如图8所示）。
发明内容
本发明是为了解决上述问题而做出的，其目的在于：提供一种SOI横向MOSFET器件和具备其的集成电路，所述器件能够降低比导通电阻和功耗，能够提高LDMOSFET耐压，能够降低器件横向尺寸和芯片面积。
本发明为了达到上述目的的至少之一，其第一方案是：一种SOI横向MOSFET器件，其自下而上依次层叠有衬底层、介质埋层和有源层，其特征在于，所述有源层包括：分别位于所述有源层的表面并且相互分离的体区和漏区、以及位于所述体区的表面并且从靠近所述漏区的一侧起按顺序设置的平面栅沟道区、第一源区、体接触区和第二源区；位于所述体区和所述漏区之间的所述有源层为漂移区，所述漂移区和所述体区的导电类型相反；所述有源层在其表面以下设置有半导体埋层，所述半导体埋层和所述体区的导电类型相同；所述器件具有槽栅结构和平面栅结构，所述槽栅结构与所述体区接触，并且从所述有源层的表面纵向延伸至所述介质埋层，所述平面栅结构形成于所述体区的上方，所述槽栅结构由槽栅介质及其包围的导电材料构成，所述平面栅结构由平面栅介质及其上面的导电材料构成。
根据本发明的第一方案，所述的槽栅结构和平面栅结构形成双栅结构，因而形成双导电沟道：在所述平面栅结构之下、体区表面形成平面栅沟道区，在与所述槽栅结构接触的体区或/和半导体埋层界面形成槽栅沟道区，因而降低导通电阻；纵向延伸的槽栅结构增大了有效导电面积，从而降低导通电阻；所述半导体埋层提高漂移区的优化浓度进而降低比导通电阻，而且减小了器件击穿电压对半导体埋层位置的敏感性；另外，将所述器件用于功率集成电路，器件的槽栅结构可用作高压区域与低压区域之间的隔离槽，由此，减少了工艺步骤和工艺成本，并且槽栅结构减小了JFET效应。本发明与具有双RESURF结构的SOI LDMOS结构相比，导通电阻下降约40%，且能使耐压上升。
另外，本发明的第二方案是：在所述第一方案中，所述半导体埋层与所述体区接触、或所述半导体埋层与所述体区不接触。
另外，本发明的第三方案是：在所述第一或第二方案中，所述器件的俯视图为对称结构，所述漏区位于所述器件的中心，由所述漏区向外依次是所述半导体埋层、所述体区、所述第一源区、所述体接触区、所述第二源区和所述槽栅结构，所述槽栅结构位于所述器件的外围。
另外，本发明的第四方案是：在所述第三方案中，所述器件为轴对称结构，所述漏区的中心轴线为所述器件的对称轴。
另外，本发明的第五方案是：在所述第四方案中，所述器件在俯视时，所述漏区为圆形，所述半导体埋层、所述体区、所述第一源区、所述体接触区、所述第二源区和所述槽栅结构为圆形环带状。
另外，本发明的第六方案是：在所述第三方案中，所述器件为面对称结构，平分所述漏区且不穿过所述槽栅结构的平面为所述器件的对称面。
根据本发明的第三至第六方案，所述槽栅结构位于所述器件的外围，将源于器件中心漏区的高电位终止于槽栅之内，便于利用槽栅结构实现高压器件与槽栅之外的低压控制电路间的隔离。特别是，根据本发明的第五方案，具有最佳的对称型，且减弱了曲率效应，因而耐压最高，并节省芯片面积。
另外，本发明的第七方案是：在所述第一或第二方案中，所述器件用于MOS控制的半导体器件。例如可为IGBT、LDMOS。
另外，本发明的第八方案是：在所述第一或第二方案中，所述有源层的材料包括Si、SiC、SiGe、GaAs或GaN。
根据本发明的第八方案，构成有源层的这些材料技术成熟，取材方便，可以满足不同器件或电路性能要求。
另外，本发明的第九方案是：在所述第一或第二方案中，所述介质埋层的材料为SiO2，或者为包括SiOF、CDO或SiCOF的介电系数低于SiO2且临界击穿电场高于Si临界击穿电场的3倍的介质。
根据本发明的第九方案，介质埋层采用介电系数较低的介质，可以增强介质埋层的电场，有利于器件耐压的提高。
另外，本发明的第十方案是：在所述第一或第二方案中，所述槽栅介质为SiO2，或者为包括Si3N4、Al2O3、AlN或HfO2的介电系数高于SiO2且临界击穿电场与SiO2相当或更高的介质。
根据本发明的第十方案，高介电系数的槽栅介质可以增强栅电压对栅电荷的控制能力，增大跨导，或者，在相同的栅结构MIS（Metal-Insulator-Semiconductor,栅电极-栅介质-栅介质下的半导体形成MIS结构）电容下，可以将槽栅介质做得更厚，减小隧道电流，避免隧穿效应，增强器件或芯片的稳定性与可靠性。
另外，本发明的第十一方案是：在所述第一或第二方案中，将本发明的横向双栅器件用作SOI高压集成电路的高压器件，在高压集成电路中，高压器件与低压控制电路之间隔离时，直接采用本发明的横向双栅器件的槽栅结构作为隔离高、低压间的隔离槽，或者将利用与制作槽栅相同的工艺同时形成的槽作为隔离槽。
根据本发明的第十一方案，槽栅结构本身就具有完善的隔离作用，由此降低了集成电路的制造成本和工艺难度。此外，将利用与制作槽栅相同的工艺同时形成的槽作为隔离槽，由此能够不增加其工艺难度地制造SOI高压集成电路。
另外，本发明的第十二方案是：一种集成电路，其中，作为所述集成电路的有源器件，包括根据上述各方案所述的器件。
另外，本发明的第十三方案是：在所述第十二方案中，所述集成电路为功率集成电路或射频功率集成电路。
本发明的有益效果是：
（1）由于导电类型相反的半导体埋层引入在有源层中，形成附加的PN结，使得有源层的优化浓度大大提高，从而降低了导通电阻。
（2）由于本发明的结构中具有双栅，形成双导电沟道，在正向导通状态下，流过平面栅沟道区的电流经过半导体埋层之上的有源层，流经槽栅沟道区的电流经过半导体埋层之下的有源层，缩短电流流通路径，且延伸的槽栅进一步增大有效导电区域。因而，降低器件导通电阻和开态功耗；在相同电流下，节省了芯片的面积。本发明结构与具有双RESURF结构的SOI LDMOS结构相比，导通电阻下降约40%。
（3）在阻断状态下，由于半导体埋层对表面电场的调制作用，可以有效地降低表面体区/有源区形成PN结的表面电场峰值，从而能提高横向击穿电压。因此，对于相同的器件横向尺寸，能够提高器件耐压；或对于相同的耐压，能够减小漂移区和器件长度，从而能降低导通电阻和功耗，可以满足降低芯片成本和小型化的要求。
（4）由于半导体埋层和体区接触，使耐压对半导体埋层位置的敏感性降低，从而降低工艺难度，能提高成品率。
（5）当本发明的器件用作集成电路中的高压器件时，所述器件处于高压阻断状态时，纵向延伸至介质埋层的槽栅介质将来自于所述器件中心漏区的高电位终止于槽栅以内（以N沟道为例），能避免高电位对槽栅以外低压电路的影响。因此，槽栅同时也作为介质隔离槽，这不仅节省了介质隔离槽的面积，也简化了功率集成电路工艺，节约了成本。
因此，根据本发明，能够提供一种高耐压、低比导通电阻和低功耗、低成本、小型化以及便于与功率集成电路集成的SOI横向MOSFET器件。
本发明的上述和其他目的、特征以及优点，根据与附图关联理解的有关本发明的如下的详细说明就会变得清楚了。
附图说明
图1 是表示常规SOI高压集成电路的剖面结构的示意图。
图2 是表示具有双RESURF结构的SOI LDMOS的结构示意图。
图3是表示具有埋层的单槽栅SOI高压LDMOS的结构剖视图。
图4（a）是表示本发明的P型半导体埋层和体区接触的N沟道双栅SOI横向MOSFET器件元胞结构的剖视图。
图4（b）是表示本发明的P型半导体埋层和体区不接触的N沟道双栅SOI横向MOSFET器件元胞结构的剖视图。
图5是表示本发明的具有N型半导体埋层的P沟道双栅SOI横向MOSFET器件元胞结构的剖视图。
图6是表示本发明的具有轴对称结构的SOI 横向MOSFET器件元胞结构的版图示意图。
图7是表示本发明的具有面对称结构的SOI 横向MOSFET器件元胞结构的版图示意图。
图8是表示3种N沟道SOI LDMOS的击穿电压对半导体P埋层位置依赖关系的示意图。
图9是表示几种结构的N沟道SOI LDMOS正向电流-电压特性曲线的示意图。
图10是表示二维电流线分布的比较的示意图。 
图11是表示本发明用于集成电路中的情况下高压SOI横向MOSFET器件与低压电路的隔离的示意图。
附图标记说明：
1、衬底层；2、介质埋层；3、有源层；4、半导体埋层；5、导电材料；6、槽栅介质；7、平面栅介质； 8、槽栅结构；8'、平面栅结构；9、体区；10、体接触区；11a、源区；11b、源区；12、漏区；13、浅P+区；14、槽栅沟道区；14'、平面栅沟道区；30、隔离槽；S、源电极；D、漏电极；G、槽栅电极；G'、平面栅电极；G″、栅电极。
具体实施方式
为了使本发明的技术方案更加清楚和明白，以下参照附图并结合具体实施例，对本发明进行更详细的描述。附图是示意性的，并不一定按比例绘制，贯穿附图相同的附图标记表示相同的部分。
本发明的技术方案是，充分利用槽栅、平面栅以及半导体埋层，即利用双栅结构配合半导体埋层，对SOI横向MOSFET器件的电气性能进行了综合改进和提高。为了方便描述，本发明的SOI横向MOSFET器件有时也简称为器件。
<实施例1>
图4（a）是表示本发明的P型半导体埋层4和体区9接触的N沟道双栅SOI横向MOSFET器件元胞结构的剖视图。如图4（a）所示，在SOI横向MOSFET器件中，自下而上依次层叠有衬底层1、介质埋层2和有源层3，有源层3具有分别位于有源层3的表面并且相互分离的体区9和漏区12、以及位于体区9的表面并且从靠近漏区12的一侧起按顺序设置的平面栅沟道区14'、源区11a、体接触区10和源区11b，位于体区9和漏区12之间的有源层3为漂移区，其导电类型和体区9的导电类型相反，有源层3在其表面以下设置有半导体埋层4，半导体埋层4和体区9的导电类型相同。在本发明中，对于半导体埋层4与体区9的上下相对位置，并不进行特别限定，可以位于体区9的下方，也可以与体区9的范围部分重叠或包含于体区9的范围之中。在SOI横向MOSFET器件中，设置有槽栅结构8和平面栅结构8' ，槽栅结构8由槽栅介质6及其包围的导电材料5构成，槽栅结构8与体区9接触，并与半导体埋层4也接触，并且槽栅结构8从有源层3的表面纵向延伸至介质埋层2，平面栅结构8'形成于体区9的上方，由平面栅介质7及其上面的导电材料构成。当器件导通时，在平面栅电极G'之下的体区9表面形成平面栅沟道区14'，经过平面栅沟道区14'的电流流经半导体埋层4之上的有源层3，并且，在槽栅电极G侧面形成槽栅沟道区14，且延伸的槽栅结构8侧面在有源层3内形成多子积累层，经过槽栅沟道区14的电流流经半导体埋层4之下的有源层3。和具有埋层的平面栅SOI器件不同的是，本例器件结构具有双栅结构（槽栅结构8和平面栅结构8'），两个栅结构的栅电极即槽栅电极G和平面栅电极G'电气连接，且半导体埋层4和体区9接触。与图3所示的结构相比，本例中器件的耐压得到提高，且对半导体埋层4的位置不敏感。由于采用了双栅结构，所以能增大有效导电区域，缩短电流流通路径，使导通电阻下降30%以上，降低了器件的静态功耗。此外，图4（a）也可以构成为：半导体埋层4与体区9接触，但不与槽栅结构8接触。
图4（b）是表示本发明的P型半导体埋层4和体区9不接触的N沟道双栅SOI横向MOSFET器件元胞结构的剖视图。如图4（b）所示，其与图4（a）的不同之处仅在于，半导体埋层4与体区9和槽栅结构8不接触。由于采用了双栅结构，所以能增大有效导电区域，缩短电流流通路径，使导通电阻下降30%以上，降低了器件的静态功耗。与图3所示的结构相比，器件耐压得到提高。此外，图4（b）也可以构成为：半导体埋层4与体区9不接触，但与槽栅结构8接触。
<实施例2>
图5是表示本发明的具有N型半导体埋层4的P沟道双栅SOI横向MOSFET器件元胞结构的剖视图。如图5所示，其与图4(a)的不同之处仅在于，本例器件的有源层3、半导体埋层4、源区11a、11b、漏区12、体区9和体接触区10的材料导电类型与N沟道双栅SOI横向MOSFET器件的相应区域相反，并且，也可获得与实施例1同样的技术效果。也就是说，本发明具有半导体埋层的双栅MOS控制的横向SOI 器件，既可用于制作N沟道器件，也可以制作P沟道器件。
<实施例3>
在本实施例3中，器件的俯视图为对称结构，漏区12位于器件的中心，由漏区12向外是半导体埋层4、体区9、源区11a、体接触区10、源区11b和槽栅结构8，槽栅结构8位于器件的外围。下面，根据图6和图7，对本实施例3进行说明。
图6是表示本发明的具有轴对称结构的一个SOI横向MOSFET器件元胞版图布局的示意图，即xz平面图，其中AA′沿x方向，垂直于纸面的纵向即为y方向。该图6以圆形图形为例描述轴对称结构。漏电极D位于器件中心。器件以漏区12的中心轴线即y轴为对称轴。平面栅电极G'引出，与器件最外围的槽栅结构8中的槽栅电极G电气连接，构成器件的栅电极G″。槽栅结构8位于器件最外侧以便实现集成电路中高、低压单元的隔离。
对于轴对称结构，在版图设计中，漏区12剖面形状可以为圆形或除正三角形之外的正多边形，与之匹配地，半导体埋层4、源区11a、体接触区10、源区11b和槽栅结构8的剖面形状则为圆形环带或除正三角形环带之外的正多边形环带。对于俯视图形为圆形的漏区12，且半导体埋层4、体区9、源区11a、体接触区10、源区11b和槽栅结构8的俯视图形为圆形环带的器件结构，具有最佳的对称型，且减弱了曲率效应，因而耐压最高，并节省芯片面积。一般而言，同一器件的漏区12剖面形状与外围如槽栅结构8和半导体埋层4的剖面形状相匹配，如漏区12为正六边形，半导体埋层4、体区9、源区11a、体接触区10、源区11b和槽栅结构8也为正六边形环带。
图7是表示本发明的具有面对称结构的一个SOI横向MOSFET器件元胞版图布局的示意图。如图7所示，该图为xz平面图，其中AA′沿x方向，BB′沿z方向，垂直于纸面的纵向即为y方向。该器件的对称面为过BB′的yz平面。该图包含半导体埋层4和槽栅结构8的版图，还具有如下的金属电极的版图：槽栅电极G、平面栅电极G'、栅电极G″（槽栅电极G和平面栅电极G'电气连接，由同一电极G″引出连在一起构成G″）、源电极S和漏电极D。在该版图布局上，电学上起作用的源区11a、11b（图6、图7为俯视图，源区11a、11b和体接触区10被遮挡，因此未示出，但其与其他部件的相对位置例如可参见图4（a））、漏区12、槽栅结构8、半导体埋层4等图形均为条形，图中漏区12位于器件中心，漏电极D两边结构左右对称，平分漏区12且不穿过槽栅结构8的平面为其对称面，从漏区12向外依次为半导体埋层4、平面栅电极G'、源电极S、槽栅结构8，槽栅结构8位于器件最外侧以便将来自漏区12的高电位终止于槽栅结构8以内，从而实现集成电路中高、低压单元的隔离。平面栅结构8'中由平面栅电极G'引出，槽栅结构8中的导电材料5由槽栅电极G引出，它们的共同引出端为器件的栅电极G″。图中栅电极G″和源电极S采用了叉指状结构。此外，也可以是图7所示之外的其他的面对称结构。
<其他实施例>
本发明的SOI横向器件可用于MOS控制的横向功率器件，最适合用于集成电路的有源器件，特别是适合用于功率集成电路或射频功率集成电路。
本发明的上述各实施例描述的器件，可以采用Si、SiC、SiGe、GaAs或GaN等作为有源层3的材料制作器件或集成电路，这些材料技术成熟，取材方便，可以满足不同器件或电路性能要求。
如果有源层3是材料采用Si，则优选导电材料5为多晶硅。
槽栅介质6的选择，也可以采用SiO2，或介电系数高于SiO2且临界击穿电场与SiO2相当或更高的介质：如Si3N4、AlN、Al2O3或HfO2等。槽栅介质6采用较高的介电系数，可以增强栅电压对栅电荷的控制能力，增大跨导。或者，在相同的栅结构MIS（Metal-Insulator- Semiconductor,栅电极-栅介质-栅介质下的半导体形成MIS结构）电容下，可以将槽栅介质6做得更厚，减小隧道电流，避免隧穿效应，增强器件或芯片的稳定性与可靠性。
对于介质埋层2的材料，可以是SiO2，或采用介电系数低于SiO2且临界击穿电场高于Si临界击穿电场的3倍的介质，如SiOF、CDO或SiCOF等。采用介电系数较低的介质，可以增强介质埋层2的电场，有利于器件耐压的提高。
本发明的技术方案对衬底材料几乎没有要求，可以是n型或p型半导体材料，甚至可以是绝缘介质材料，或与介质埋层2为同一种介质材料。
<实施例与现有技术的效果评价>
图8是表示3种N沟道SOI LDMOS的击穿电压对半导体P埋层位置依赖关系的示意图。图中，横坐标D为P埋层距槽栅介质的内边界（以漏区为器件中心）的距离；对比的3种器件包括：具有P埋层的平面栅SOI LDMOS；具有P埋层的槽栅SOI LDMOS，如图3所示（这2类SOI LDMOS均为单栅结构）；双栅SOI LDMOS为本发明的具有P半导体埋层和双栅结构的SOI LDMOS，如图4（a）、图4（b）所示。从图中可以看出，具有P埋层的平面栅SOI LDMOS的耐压对半导体埋层位置很敏感，这对产品的可靠性来说是不利的；具有半导体P埋层的槽栅SOI LDMOS结构解决了耐压对半导体埋层敏感性的问题，半导体埋层的位置在很大范围内变化，器件的耐压基本没有变化；本发明的具有半导体埋层的双栅SOI LDMOS结构，由于半导体埋层在工艺上和p-阱连在一起，从图中可以看出，基本解决了耐压对半导体埋层位置的敏感性的问题。
图9是表示几种结构的N沟道SOI LDMOS正向电流-电压特性曲线的示意图。图中，具有P埋层的槽栅SOI LDMOS结构如图3所示；单RESURF平面栅SOI LDMOS是常规的N沟道平面栅SOI LDMOS；具有P埋层的双栅SOI LDMOS是本发明的具有P埋层的N沟道双栅SOI LDMOS，如图4（a）、图4（b）所示；双RESURF平面栅SOI LDMOS结构如图2所示。从图中可以知道在一定的电流密度下，本发明的具有半导体埋层的双栅结构具有最下的正向压降，具有半导体埋层的单槽栅SOI LDMOS次之。其中，本发明的具有半导体埋层的双栅结构的导通电阻比双RESURF SOI LDMOS结构降低了49.3%，比单RESURF SOI LDMOS结构降低了64.2%，比半导体埋层单槽栅SOI LDMOS（由于半导体埋层常规平面栅SOI LDMOS耐压特性太差，这里不做比较）下降了38.2%。本发明的具有半导体埋层的双栅结构的比导通电阻能有这么大的下降，一是由于P埋层的存在使得漂移区的优化浓度有很大的提高；二是由于采用了双栅结构，使得电流路径比较短，且拓展了有源层有效导电面积，使电流分布比较均匀，因而，降低了器件的比导通电阻。
图10是表示二维电流线分布的比较的示意图（半个元胞），2根相邻电流线的电流强度差为4×10-7A/μm。其中图10（a）表示单RESURF平面栅SOI LDMOS，图10（b）表示双RESURF平面栅SOI LDMOS，图10（c）表示具有半导体埋层的单槽栅SOI器件，图10（d）表示本发明的具有半导体埋层的双栅SOI器件。由图中可知，具有半导体埋层的双栅SOI器件的电流分布最为均匀，且在相同正向压降下，电流密度最大；具有半导体埋层单槽栅SOI器件次之，且都优于其他两种结构。由于电流分布比较均匀，所以正向导通的导通电阻小、以及可以具有更好的温度特性。综上，本发明一方面使器件耐压得到提高，且解决了耐压对半导体埋层位置的敏感性问题；另一方面，由于采用的双栅结构以及引入半导体埋层，所以使得器件具有更低的比导通电阻；再者，高压截止状态时，纵向延伸至介质埋层上表面的槽栅介质将来自于器件中心的漏区的高电位终止于槽栅以内，能够避免高电位对槽栅以外的低压电路的影响。因此，槽栅同时也作为介质隔离槽，这不仅节省了介质隔离槽的面积，而且不需要像常规SOI高压集成电路那样，采用专门工艺流程制作介质隔离槽，简化了功率集成电路工艺，节约了成本。
<变形例>
图11是表示本发明用于集成电路中的情况下高压器件与低压电路的隔离的示意图。从该图11可以看出，采用本发明，高压器件与低压电路之间不需要形成专门的隔离槽（比如图1中的隔离槽30），本发明的槽栅结构8，加之，围绕槽栅外边界制作浅P+区13，且浅P+区13接地，可以有效地避免栅极的开关瞬态对低压电路区域的影响，从而具有完善的隔离功能，由此降低了集成电路的制造成本和工艺难度。
以上通过示例性实施例描述了本发明，然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。例如，还可以对各实施例或实施例中的要素进行任意组合使用。

Claims (13)

1.一种SOI横向MOSFET器件，其自下而上依次层叠有衬底层、介质埋层和有源层，其特征在于，
所述有源层包括：
分别位于所述有源层的表面并且相互分离的体区和漏区，以及
位于所述体区的表面并且从靠近所述漏区的一侧起按顺序设置的平面栅沟道区、第一源区、体接触区和第二源区；
位于所述体区和所述漏区之间的所述有源层为漂移区，所述漂移区和所述体区的导电类型相反；
所述有源层在其表面以下设置有半导体埋层，所述半导体埋层和所述体区的导电类型相同；
所述器件具有槽栅结构和平面栅结构，所述槽栅结构与所述体区接触，并且从所述有源层的表面纵向延伸至所述介质埋层，所述平面栅结构形成于所述体区的上方，所述槽栅结构由槽栅介质及其包围的导电材料构成，所述平面栅结构由平面栅介质及其上面的导电材料构成。
2.根据权利要求1所述的器件，其特征在于，所述半导体埋层与所述体区接触、或所述半导体埋层与所述体区不接触。
3.根据权利要求1或2所述的器件，其特征在于，所述器件的俯视图为对称结构，所述漏区位于所述器件的中心，由所述漏区向外依次是所述半导体埋层、所述体区、所述第一源区、所述体接触区、所述第二源区和所述槽栅结构，所述槽栅结构位于所述器件的外围。
4.根据权利要求3所述的器件，其特征在于，所述器件为轴对称结构，所述漏区的中心轴线为所述器件的对称轴。
5.根据权利要求4所述的器件，其特征在于，所述器件在俯视时，所述漏区为圆形，所述半导体埋层、所述体区、所述第一源区、所述体接触区、所述第二源区和所述槽栅结构为圆形环带状。
6.根据权利要求3所述的器件，其特征在于，所述器件为面对称结构，平分所述漏区且不穿过所述槽栅结构的平面为所述器件的对称面。
7.根据权利要求1或2所述的器件，其特征在于，所述器件用于MOS控制的半导体器件。
8.根据权利要求1或2所述的器件，其特征在于，所述有源层的材料包括Si、SiC、SiGe、GaAs或GaN。
9.根据权利要求1或2所述的器件，其特征在于，所述介质埋层的材料为SiO2，或者为包括SiOF、碳掺杂氧化物CDO或SiCOF的介电系数低于SiO2且临界击穿电场高于Si临界击穿电场的3倍的介质。
10.根据权利要求1或2所述的器件，其特征在于，所述槽栅介质为SiO2，或者为包括Si3N4、Al2O3、AlN或HfO2的介电系数高于SiO2且临界击穿电场与SiO2相当或更高的介质。
11.根据权利要求1或2所述的器件，其特征在于，在所述器件用作高压器件并与低压电路隔离时，直接将槽栅结构作为隔离高压区域与低压区域间的隔离槽，或者将利用与制作槽栅结构相同的工艺同时形成的槽作为所述隔离槽。
12.一种集成电路，其特征在于，作为所述集成电路的有源器件，包括根据权利要求1至11的任一项所述的器件。
13.根据权利要求12所述的集成电路，其特征在于，所述集成电路为射频功率集成电路或射频功率集成电路以外的功率集成电路。
CN 201110003586 2011-01-10 2011-01-10 Soi横向mosfet器件和集成电路 Expired - Fee Related CN102148251B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201110003586 CN102148251B (zh) 2011-01-10 2011-01-10 Soi横向mosfet器件和集成电路
PCT/CN2011/000232 WO2012094780A1 (zh) 2011-01-10 2011-02-15 Soi横向mosfet器件和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110003586 CN102148251B (zh) 2011-01-10 2011-01-10 Soi横向mosfet器件和集成电路

Publications (2)

Publication Number Publication Date
CN102148251A CN102148251A (zh) 2011-08-10
CN102148251B true CN102148251B (zh) 2013-01-30

Family

ID=44422390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110003586 Expired - Fee Related CN102148251B (zh) 2011-01-10 2011-01-10 Soi横向mosfet器件和集成电路

Country Status (2)

Country Link
CN (1) CN102148251B (zh)
WO (1) WO2012094780A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306657A (zh) * 2011-10-13 2012-01-04 电子科技大学 一种具有浮空埋层的绝缘栅双极型晶体管
US8518764B2 (en) * 2011-10-24 2013-08-27 Freescale Semiconductor, Inc. Semiconductor structure having a through substrate via (TSV) and method for forming
CN102738240B (zh) * 2012-06-04 2015-05-27 电子科技大学 一种双栅功率mosfet器件
CN102810553B (zh) * 2012-08-21 2015-03-25 重庆大学 一种极低导通电阻的槽型场氧功率mos器件
US8785988B1 (en) * 2013-01-11 2014-07-22 Macronix International Co., Ltd. N-channel metal-oxide field effect transistor with embedded high voltage junction gate field-effect transistor
CN103325820A (zh) * 2013-06-14 2013-09-25 四川长虹电器股份有限公司 带p型埋层的双栅soi-ligbt器件
CN104241365A (zh) * 2014-04-10 2014-12-24 电子科技大学 一种soi横向功率mosfet器件
CN103915506B (zh) * 2014-04-28 2016-08-31 重庆大学 一种具有纵向npn结构的双栅ldmos器件
CN105161420B (zh) * 2015-07-13 2017-10-13 电子科技大学 一种横向mosfet器件的制造方法
CN108242467B (zh) * 2016-12-27 2020-05-22 无锡华润上华科技有限公司 Ldmos器件及其制作方法
US10573744B1 (en) 2017-10-03 2020-02-25 Maxim Integrated Products, Inc. Self-aligned, dual-gate LDMOS transistors and associated methods
CN108039371A (zh) * 2017-12-01 2018-05-15 德淮半导体有限公司 横向扩散金属氧化物半导体晶体管及其制造方法
CN108231902A (zh) * 2018-01-05 2018-06-29 桂林电子科技大学 具有串联槽栅结构的多叠层功率器件
US11094716B2 (en) * 2018-01-12 2021-08-17 Intel Corporation Source contact and channel interface to reduce body charging from band-to-band tunneling
CN109103249A (zh) * 2018-04-04 2018-12-28 北京大学 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN110112217A (zh) * 2019-04-15 2019-08-09 杭州电子科技大学 抗单粒子烧毁ldmos器件
CN111081777A (zh) * 2019-11-25 2020-04-28 西安电子科技大学 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
CN110993691A (zh) * 2019-11-25 2020-04-10 西安电子科技大学 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法
CN111106178B (zh) * 2019-12-11 2021-12-03 电子科技大学 具有高介电常数钝化层的双通道横向功率mosfet器件
CN111477680A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法
CN111477681A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
CN113284954B (zh) * 2021-07-22 2021-09-24 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411066A (zh) * 2001-09-27 2003-04-16 株式会社东芝 半导体装置和半导体装置的制造方法
US6750513B2 (en) * 2001-10-17 2004-06-15 Hitachi, Ltd. Semiconductor device for driving plasma display panel
CN101060136A (zh) * 2007-06-05 2007-10-24 北京大学 一种双鳍型沟道围栅场效应晶体管及其制备方法
CN101771085A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种高压半导体器件及其制造方法
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
CN101840935A (zh) * 2010-05-17 2010-09-22 电子科技大学 Soi横向mosfet器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6800917B2 (en) * 2002-12-17 2004-10-05 Texas Instruments Incorporated Bladed silicon-on-insulator semiconductor devices and method of making
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
WO2010014281A1 (en) * 2008-07-30 2010-02-04 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
KR101009399B1 (ko) * 2008-10-01 2011-01-19 주식회사 동부하이텍 Ｌｄｍｏｓ 트랜지스터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411066A (zh) * 2001-09-27 2003-04-16 株式会社东芝 半导体装置和半导体装置的制造方法
US6750513B2 (en) * 2001-10-17 2004-06-15 Hitachi, Ltd. Semiconductor device for driving plasma display panel
CN101060136A (zh) * 2007-06-05 2007-10-24 北京大学 一种双鳍型沟道围栅场效应晶体管及其制备方法
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
CN101771085A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种高压半导体器件及其制造方法
CN101840935A (zh) * 2010-05-17 2010-09-22 电子科技大学 Soi横向mosfet器件

Also Published As

Publication number Publication date
WO2012094780A1 (zh) 2012-07-19
CN102148251A (zh) 2011-08-10
WO2012094780A8 (zh) 2012-09-07

Similar Documents

Publication Publication Date Title
CN102148251B (zh) Soi横向mosfet器件和集成电路
CN101840935B (zh) Soi横向mosfet器件
CN104201206B (zh) 一种横向soi功率ldmos器件
CN103904124B (zh) 具有u型延伸栅的soi槽型ldmos器件
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
CN102738240B (zh) 一种双栅功率mosfet器件
CN101969074A (zh) 一种高压ldmos器件
US10068965B1 (en) Lateral high-voltage device
CN102969355B (zh) 一种soi基pmosfet功率器件
CN105633137A (zh) 一种槽栅功率mosfet器件
CN102832237B (zh) 一种槽型半导体功率器件
CN102709325A (zh) 一种高压ldmos器件
Wu et al. Investigation of the stepped split protection gate L-Trench SOI LDMOS with ultra-low specific on-resistance by simulation
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN101980364B (zh) 一种薄层soi复合功率器件
CN102142460A (zh) 一种soi型p-ldmos
CN102790090A (zh) 一种基于高k材料的ldmos器件
CN107359194B (zh) 一种消除高电场的器件
CN107978632B (zh) 多沟道的横向高压器件
CN110718585A (zh) Ldmos器件及其制造方法
Yang et al. An ultra-low specific on-resistance double-gate trench SOI LDMOS with P/N pillars
CN107068736B (zh) 一种soi横向高压器件
CN103426932A (zh) 双resurf ldmos器件
CN109616522B (zh) 一种横向高压器件
CN112186028A (zh) 一种集成npn穿通三极管的屏蔽栅mosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130130

Termination date: 20170110

CF01 Termination of patent right due to non-payment of annual fee