CN105161420B - 一种横向mosfet器件的制造方法 - Google Patents
一种横向mosfet器件的制造方法 Download PDFInfo
- Publication number
- CN105161420B CN105161420B CN201510410002.2A CN201510410002A CN105161420B CN 105161420 B CN105161420 B CN 105161420B CN 201510410002 A CN201510410002 A CN 201510410002A CN 105161420 B CN105161420 B CN 105161420B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- layer
- groove
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 90
- 238000005516 engineering process Methods 0.000 claims abstract description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000000407 epitaxy Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- -1 oxonium ion Chemical class 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 claims description 2
- 230000026267 regulation of growth Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 7
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 210000004483 pasc Anatomy 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 239000002210 silicon-based material Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000007812 deficiency Effects 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000008094 contradictory effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
Abstract
本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。
Description
技术领域
本发明属于半导体技术，具体的说是涉及MOSFET(Metal Oxide Semiconductorfield effect transistor，金属-氧化物-半导体场效应晶体管)器件，特别是LDMOS(Lateral Double-diffusion Metal Oxide Semiconductor field effect transistor，横向双扩散金属-氧化物-半导体场效应晶体管)器件的制造方法。
背景技术
功率MOSFET的两个关键参数是耐压(BV)和比导通电阻(Ron.sp)。通过增加漂移区长度和降低漂移区掺杂浓度可以提高耐压，然而，这两个方法都会增大器件的比导通电阻。在传统的功率MOSFET中，比导通电阻Ron,sp按照与耐压BV的关系式Ron,sp∝BV2.5急剧增加，这个矛盾关系严重制约了功率器件的发展。
为了缓解耐压与比导通电阻之间的矛盾关系，槽型结构被引入功率器件中。相比于传统MOSFET，槽型功率MOSFET能有效地提高耐压，减小比导通电阻；同时，引入槽型结构后，器件横向尺寸减小，比导通电阻进一步减小，芯片集成度大大提高。鉴于这些优点，槽型功率器件成为了研究热门。
刻蚀、外延、淀积、离子注入等工艺都是半导体工艺中的常用步骤。相比于单晶硅器件，多晶硅器件存在正向电流小，反向泄露电流大的缺点，因此，多晶硅器件很少应用。然而，在二氧化硅表面淀积硅材料得到的都是多晶硅。SIMOX工艺是一种制备SOI材料的技术，通过在半导体表面注入氧离子，高温退火后，氧离子与周围的硅反应形成二氧化硅，在二氧化硅上表面仍保留有一层单晶硅，且该层单晶硅质量很好(如图1所示)。目前，通过键合、注氧隔离、智能剥离等技术可以制备绝缘体上硅，但这些技术都是用于材料制备阶段，很难在后续工艺中在二氧化硅表面得到单晶硅。
发明内容
本发明所要解决的，就是针对上述问题，提出一种槽型横向MOSFET器件的制造方法。
为实现上述目的，本发明采用如下技术方案：
一种横向MOSFET器件的制造方法，其特征在于，包括以下步骤：
第一步：制备SOI材料基片；所述SOI材料基片包括衬底1、位于衬底1上表面的介质埋层2和位于介质埋层2上表面的第一导电类型半导体有源层3；
第二步：采用刻蚀工艺，在第一导电类型半导体有源层3中刻蚀出第一沟槽；
第三步：采用离子注入工艺，在第一沟槽侧壁与底部的第一导电类型半导体有源层3中注入离子，经退火后形成栅介质层6；所述栅介质层6与第一沟槽之间具有U型单晶硅有源层31；
第四步：采用外延生长工艺，在U型单晶硅有源层31上生长第一导电类型单晶硅半导体层7，所述第一导电类型单晶硅半导体层7填满第一沟槽；
第五步：采用刻蚀工艺，在第一导电类型单晶硅半导体层7中刻蚀出第二沟槽；
第六步：在第二沟槽中填充绝缘介质形成绝缘介质槽8；
第七步：采用离子注入工艺，在栅介质层6与绝缘介质槽8一侧侧壁之间的第一导电类型单晶硅半导体层7中注入第二导电类型半导体杂质形成第二导电类型半导体体区9；
第八步：采用刻蚀工艺，刻蚀栅介质层6远离第二导电类型半导体体区9一侧侧面的第一导电类型半导体有源层3，形成第三沟槽；
第九步：采用离子注入工艺，在第二导电类型半导体体区9靠近栅介质层6一侧注入第一导电类型半导体杂质形成第一导电类型半导体重掺杂源区101；在栅介质层6与绝缘介质槽8另一侧侧壁之间的第一导电类型单晶硅半导体层7上层注入第一导电类型半导体杂质形成第一导电类型半导体重掺杂漏区102；在第三沟槽下方的第一导电类型半导体有源层3中注入第一导电类型半导体杂质形成第一导电类型半导体场截止区11；
第十步：采用外延工艺，在第三沟槽中填充第二导电类型半导体接触区12；
第十一步：采用离子注入工艺，在第一导电类型半导体重掺杂源区101与绝缘介质槽8之间的第二导电类型半导体体区9上层注入第二导电类型半导体杂质形成第二导电类型半导体重掺杂体接触区132，在靠近第一导电类型半导体重掺杂源区101的第一导电类型半导体有源层3上层注入第二导电类型半导体杂质形成第二导电类型半导体重掺杂栅端欧姆接触区131；
第十二步：在第一导电类型半导体重掺杂源区101与第二导电类型半导体重掺杂体接触区132上表面制作源极金属，在第一导电类型半导体重掺杂漏区102与第二导电类型半导体接触区12上表面制作漏极金属，在第二导电类型半导体重掺杂栅端欧姆接触区131上表面制作栅极金属。
进一步地，上述步骤中第一导电类型掺杂和第二导电类型掺杂是两种相反的掺杂。当第一导电类型掺杂为N型掺杂，则第二导电类型掺杂为P型掺杂；相应的，当第一导电类型掺杂为P型掺杂，则第二导电类型掺杂为N型掺杂。
进一步地，第三步中所述离子注入工艺为倾斜离子注入工艺，是指离子注入的方向与有源层3表面法线方向有夹角，具体角度取决于第一沟槽的深宽比，第一沟槽深宽比越大，倾斜离子注入角度越小；为保证第一沟槽侧壁和底部均注入氧离子，注入过程中需要旋转硅片。
进一步地，第三步中注入的离子是氧离子、氮离子或者氧氮混合离子。
进一步地，第六步中在第一沟槽内填充绝缘介质8时，采用热生长或者淀积的方式进行；淀积的方式生长的介质不及热生长的介质致密，可以选择高温增密，在第二沟槽内绝缘介质较厚的情况下，采用多次淀积的方式填充。
进一步地，第六步中所填充的绝缘介质8可以为二氧化硅或介电系数低于二氧化硅的绝缘介质或从上至下介电系数逐渐增大的两种及以上的介质。
采用介电系数从上至下的两种及以上的介质能更好地调节电场，得到更高的击穿电压。
本发明的有益效果为，可以在U型介质层表面得到单晶硅材料，然后得到单晶硅器件，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足；同时不需要复杂的掩膜。本方法制备的器件应用在MOS控制器件上能显著缓解耐压与比导通电阻之间的矛盾关系。
附图说明
图1为SIMOX技术示意图；
其中，图1(a)为通过在半导体表面注入氧离子示意图；图1(b)为氧离子与周围的硅反应形成二氧化硅，在二氧化硅上表面仍保留有一层单晶硅的结构示意图；
图2为本发明制造工艺流程中采用的SOI材料的剖面示意图；
图3为本发明制造工艺流程中刻蚀形成第一沟槽的剖面示意图；
图4为本发明制造工艺流程中倾斜注入氧离子的剖面示意图；
图5为本发明制造工艺流程中高温退火后形成氧化层的剖面示意图；
图6为本发明制造工艺流程中外延生长第一导电类型的单晶硅层的剖面示意图；
图7为本发明制造工艺流程中半导体表面进行平坦化后的剖面示意图；
图8为本发明制造工艺流程中刻蚀形成第二沟槽的剖面示意图；
图9为本发明制造工艺流程中在第二沟槽内填充绝缘介质的剖面示意图；
图10为本发明制造工艺流程中对绝缘介质表面进行平坦化后的剖面示意图；
图11为本发明制造工艺流程中离子注入形成体区的剖面示意图；
图12为本发明制造工艺流程中刻蚀形成第三沟槽的剖面示意图；
图13为本发明制造工艺流程中离子注入第一导电类型杂质形成源、漏接触区和场截止区的剖面示意图；
图14为本发明制造工艺流程中外延第二导电类型半导体区剖面示意图；
图15为本发明制造工艺流程中第二导电类型半导体区平坦化后的剖面示意图；
图16为本发明制造工艺流程中离子注入第二导电类型杂质形成体接触区和栅端欧姆接触区的剖面示意图；
图17为本发明制造工艺流程中各电极制备以及表面钝化工艺，形成完整的器件的剖面示意图；
图18为本发明制造工艺流程中淀积Si3N4层并去除第三沟槽表面Si3N4层的剖面示意图。
图19为本发明制造工艺流程中第二沟槽填充两种不同介电系数的介质的剖面示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
实施例1
本例中横向MOSFT器件的制造流程如下：
准备材料：SOI材料(如图2所示)包括自下而上的衬底层1、介质埋层2和有源层3，其中衬底层1的导电类型不限，有源层3的导电类型为第一导电类型：
步骤1：形成第一沟槽。采用热氧化工艺在所述有源层3表面生长一层氧化层41，在所述氧化层41表面淀积Si3N4层51，根据光刻窗口，依次刻蚀Si3N4层51、氧化层41和有源层3至设定深度，形成第一沟槽(如图3所示)；
步骤2：在有源层内部形成介质层，并在介质层的内侧留有单晶硅。形成栅介质层采用倾斜离子注入工艺注入氧离子，通过调整注入角度，使步骤1所述第一沟槽侧壁和底部均注入氧离子(如图4所示)；随后退火，使注入的氧离子与周围的硅反应形成绝缘介质层，这是该器件U型栅的栅介质层6，所述栅介质层6的内侧留有U型单晶硅有源层31,同时退火修复离子注入所造成的损伤；然后去除单晶硅有源层31表面留下的少量绝缘介质(如图5所示)；
步骤3：外延生长单晶硅半导体层。在单晶硅有源层31上外延生长设定浓度的第一导电类型单晶硅半导体层7，直至其填满步骤1所述第一沟槽(如图6所示)；
步骤4：平坦化单晶硅半导体层。以Si3N4层51作为终止层对步骤3所外延的第一导电类型单晶硅半导体层7进行平坦化处理，随后去除Si3N4层51和表面氧化层41(如图7所示)；
步骤5：形成第二沟槽。采用热氧化工艺在经步骤4平坦化后的硅表面生长一层氧化层42，在所述氧化层42表面淀积Si3N4层52，根据光刻窗口，依次刻蚀Si3N4层52、氧化层42和第一导电类型单晶硅半导体层7至设定深度，形成第二沟槽(如图8所示)；
步骤6：在第二沟槽内填充绝缘介质。填充绝缘介质8，直至其填满步骤5所述第二沟槽(如图9所示)；
步骤7：平坦化绝缘介质层。以Si3N4层52作为终止层对步骤6所填充的绝缘介质8进行平坦化处理，随后去除Si3N4层52和表面氧化层42(如图10所示)；
步骤8：形成体区。采用热氧化工艺在硅表面生长一层氧化层43，作为离子注入预氧层，在栅介质层6和绝缘介质槽8之间的一侧表面离子注入并退火形成第二导电类型体区9(如图11所示)；
步骤9：形成第三沟槽。根据光刻窗口，在U型栅远离体区一侧的有源层3表面，依次刻蚀氧化层43、有源层3至设定深度，形成第三沟槽(如图12所示)；
步骤10：形成源、漏区和场截止区。采用热氧化工艺在硅表面生长一层氧化层44，作为离子注入预氧层，在第二导电类型体区9靠近栅介质6一侧的表面离子注入形成第一导电类型重掺杂源区101；同时在U型栅介质6和介质槽8之间远离体区9一侧的半导体层7表面离子注入形成第一导电类型重掺杂漏区102；在所述第三沟槽表面离子注入形成第一导电类型场截止区11(如图13所示)；
步骤11:外延第二导电类型半导体区。根据光刻窗口，刻蚀第三沟槽表面的氧化层44，随后外延设定浓度的第二导电类型半导体接触区12，直至其填满第三沟槽(如图14所示)；
步骤12：平坦化第二导电类型半导体区并去除表面介质层。(如图15所示)；
步骤13：形成体接触区和栅端接触区。采用热氧化工艺在硅表面生长一层氧化层45，作为离子注入预氧层，在第一导电类型重掺杂源区101和绝缘介质槽8之间的体区9表面离子注入形成第二导电类型重掺杂体接触区132；同时在靠近重掺杂源区101的有源层3表面离子注入形成第二导电类型重掺杂栅端欧姆接触区131(如图16所示)；
步骤14：各电极制备以及表面钝化，器件完成后，第一导电类型重掺杂源区10a和第二导电类型重掺杂体接触区132的共同金属引出端作为源极S，第一导电类型重掺杂漏区102和第二导电类型半导体接触区12的共同金属引出端作为漏极D，第二导电类型栅端欧姆接触区13a的金属引出端作为栅极G(如图17所示)。
实施例2
本例与实施例1不同的地方在于，步骤2注入的离子可以是氧离子、氮离子或者其他可以与有源层材料反应形成绝缘介质层的离子；所述离子与硅反应所得的栅介质层6可以为二氧化硅，氮化硅或其他绝缘介质。
实施例3
本例与实施例1不同的地方在于，步骤6在第二沟槽内填充绝缘介质8时，采用热生长或者淀积的方式进行；淀积的方式生长的介质不及热生长的介质致密，可以选择高温增密，在第一沟槽内绝缘介质较厚的情况下，采用多次淀积的方式填充。
实施例4
本例与实施例1不同的地方在于，步骤10和11之间增加步骤10’：在氧化层44表面淀积Si3N4层54，并刻蚀第三沟槽表面的Si3N4层(如图18所示)。
实施例5
本例与实施例1不同的地方在于，步骤6所填充的绝缘介质8可以为二氧化硅或介电系数低于二氧化硅的绝缘介质或从上至下K值逐渐增大的两种及以上的介质(如图19所示)。
采用介电系数从上至下的两种及以上的介质能更好地调节电场，得到更高的击穿电压。
Claims (5)
1.一种横向MOSFET器件的制造方法，其特征在于，包括以下步骤：
第一步：制备SOI材料基片；所述SOI材料基片包括衬底(1)、位于衬底(1)上表面的介质埋层(2)和位于介质埋层(2)上表面的第一导电类型半导体有源层(3)；
第二步：采用刻蚀工艺，在第一导电类型半导体有源层(3)中刻蚀出第一沟槽；
第三步：采用离子注入工艺，在第一沟槽侧壁与底部的第一导电类型半导体有源层(3)中注入离子，经退火后形成栅介质层(6)；所述栅介质层(6)与第一沟槽之间具有U型单晶硅有源层(31)；
第四步：采用外延生长工艺，在U型单晶硅有源层(31)上生长第一导电类型单晶硅半导体层(7)，所述第一导电类型单晶硅半导体层(7)填满第一沟槽；
第五步：采用刻蚀工艺，在第一导电类型单晶硅半导体层(7)中刻蚀出第二沟槽；
第六步：在第二沟槽中填充绝缘介质形成绝缘介质槽(8)；
第七步：采用离子注入工艺，在栅介质层(6)与绝缘介质槽(8)一侧侧壁之间的第一导电类型单晶硅半导体层(7)中注入第二导电类型半导体杂质形成第二导电类型半导体体区(9)；
第八步：采用刻蚀工艺，刻蚀栅介质层(6)远离第二导电类型半导体体区(9)一侧侧面的第一导电类型半导体有源层(3)，形成第三沟槽；
第九步：采用离子注入工艺，在第二导电类型半导体体区(9)靠近栅介质层(6)一侧注入第一导电类型半导体杂质形成第一导电类型半导体重掺杂源区(101)；在栅介质层(6)与绝缘介质槽(8)另一侧侧壁之间的第一导电类型单晶硅半导体层(7)上层注入第一导电类型半导体杂质形成第一导电类型半导体重掺杂漏区(102)；在第三沟槽下方的第一导电类型半导体有源层(3)表面注入第一导电类型半导体杂质形成第一导电类型半导体场截止区(11)；
第十步：采用外延工艺，在第三沟槽中填充第二导电类型半导体接触区(12)；
第十一步：采用离子注入工艺，在第一导电类型半导体重掺杂源区(101)与绝缘介质槽(8)之间的第二导电类型半导体体区(9)上层注入第二导电类型半导体杂质形成第二导电类型半导体重掺杂体接触区(132)；在靠近第一导电类型半导体重掺杂源区(101)的第一导电类型半导体有源层(3)上层注入第二导电类型半导体杂质形成第二导电类型半导体重掺杂栅端欧姆接触区(131)；
第十二步：在第一导电类型半导体重掺杂源区(101)与第二导电类型半导体重掺杂体接触区(132)上表面制作源极金属，在第一导电类型半导体重掺杂漏区(102)与第二导电类型半导体接触区(12)上表面制作漏极金属，在第二导电类型半导体重掺杂栅端欧姆接触区(131)上表面制作栅极金属。
2.根据权利要求1所述的一种横向MOSFET器件的制造方法，其特征在于，第三步注入的离子是氧离子或氮离子或氧氮混合离子。
3.根据权利要求1所述的一种横向MOSFET器件的制造方法，其特征在于，所述第六步填充的绝缘介质是二氧化硅。
4.根据权利要求1所述的一种横向MOSFET器件的制造方法，其特征在于，所述第六步填充的绝缘介质是介电系数低于二氧化硅的绝缘介质。
5.根据权利要求1所述的一种横向MOSFET器件的制造方法，其特征在于，所述第六步所填充的绝缘介质是由从上至下介电系数逐渐增大的多层绝缘介质组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510410002.2A CN105161420B (zh) | 2015-07-13 | 2015-07-13 | 一种横向mosfet器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510410002.2A CN105161420B (zh) | 2015-07-13 | 2015-07-13 | 一种横向mosfet器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161420A CN105161420A (zh) | 2015-12-16 |
| CN105161420B true CN105161420B (zh) | 2017-10-13 |
Family
ID=54802239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510410002.2A Expired - Fee Related CN105161420B (zh) | 2015-07-13 | 2015-07-13 | 一种横向mosfet器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161420B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162122B (zh) * | 2019-12-23 | 2023-02-24 | 广东美的白色家电技术创新中心有限公司 | 一种横向功率器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969355A (zh) * | 2012-11-07 | 2013-03-13 | 电子科技大学 | 一种soi基pmosfet功率器件 |
| CN103904124A (zh) * | 2014-04-10 | 2014-07-02 | 电子科技大学 | 具有u型延伸栅的soi槽型ldmos器件 |
| CN104253050A (zh) * | 2014-04-10 | 2014-12-31 | 电子科技大学 | 一种槽型横向mosfet器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840935B (zh) * | 2010-05-17 | 2012-02-29 | 电子科技大学 | Soi横向mosfet器件 |
| CN102148251B (zh) * | 2011-01-10 | 2013-01-30 | 电子科技大学 | Soi横向mosfet器件和集成电路 |
-
2015
- 2015-07-13 CN CN201510410002.2A patent/CN105161420B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969355A (zh) * | 2012-11-07 | 2013-03-13 | 电子科技大学 | 一种soi基pmosfet功率器件 |
| CN103904124A (zh) * | 2014-04-10 | 2014-07-02 | 电子科技大学 | 具有u型延伸栅的soi槽型ldmos器件 |
| CN104253050A (zh) * | 2014-04-10 | 2014-12-31 | 电子科技大学 | 一种槽型横向mosfet器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161420A (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101632938B1 (ko) | 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 | |
| CN100378985C (zh) | 半导体晶片的半导体结构及其形成方法 | |
| US7691708B2 (en) | Trench type MOSgated device with strained layer on trench sidewall | |
| CN101207154A (zh) | 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成 | |
| TW200941593A (en) | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands | |
| CN101019235A (zh) | 垂直半导体器件和制造该器件的方法 | |
| CN107785438A (zh) | 一种SiC基UMOSFET的制备方法及SiC基UMOSFET | |
| CN102148163A (zh) | 超结结构和超结半导体器件的制造方法 | |
| US8093654B2 (en) | Vertical transistor component | |
| US20110101452A1 (en) | Trench gate semiconductor device and method of manufacturing thereof | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN105161420B (zh) | 一种横向mosfet器件的制造方法 | |
| CN102945799B (zh) | 纵向功率半导体器件的制造方法 | |
| CN104952929A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN101877314A (zh) | 在沟槽底部制作厚氧化层的方法 | |
| CN105097921A (zh) | 一种vdmos晶体管结构及其制作方法 | |
| CN103681859A (zh) | 一种碳化硅半导体器件及其制作方法 | |
| CN102054702A (zh) | 沟槽功率mosfet器件制造方法 | |
| JP4088031B2 (ja) | 半導体装置およびその製造方法 | |
| US7999311B2 (en) | Semiconductor device | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN103377941B (zh) | Pmos晶体管及形成方法 | |
| JP4447377B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171013 Termination date: 20200713 |