CN107068736B - 一种soi横向高压器件 - Google Patents

一种soi横向高压器件 Download PDF

Info

Publication number
CN107068736B
CN107068736B CN201710203874.0A CN201710203874A CN107068736B CN 107068736 B CN107068736 B CN 107068736B CN 201710203874 A CN201710203874 A CN 201710203874A CN 107068736 B CN107068736 B CN 107068736B
Authority
CN
China
Prior art keywords
region
type
layer
soi
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710203874.0A
Other languages
English (en)
Other versions
CN107068736A (zh
Inventor
章文通
詹珍雅
肖倩倩
余洋
王正康
乔明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201710203874.0A priority Critical patent/CN107068736B/zh
Publication of CN107068736A publication Critical patent/CN107068736A/zh
Application granted granted Critical
Publication of CN107068736B publication Critical patent/CN107068736B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使器件的耐压更上一层楼，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

Description

一种SOI横向高压器件
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种SOI横向高压器件。
背景技术
与常规的体硅技术相比，SOI技术具有高速、低功耗、高集成度、极小的寄生效应以及良好的隔离特性等优点，并减弱了闭锁效应和具备强抗辐照能力，使集成电路的可靠性和抗软失误能力大大提高，正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。
以SOI横向高压器件为基础的SOI高压集成电路(High Voltage IC，简称HVIC)，作为智能功率集成电路(Smart Power IC，简称SPIC)领域的一个新兴分支，近年来得到了迅速的发展。SOI横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhanced DIelectric layer Field，简称ENDIF)普适理论，采用超薄顶层硅可提高SOI器件的纵向耐压，但同时也导致了较大的比导通电阻。
发明内容
本发明的目的就是针对上述传统横向高压器件存在的问题，提供一种SOI横向高压器件，保持器件高的击穿电压的同时降低器件的比导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种SOI横向高压器件，其元胞结构包括衬底、衬底下表面的衬底接触电极、衬底上表面的埋氧层、埋氧层上表面的厚SOI层、厚SOI层左侧的P型体区、厚SOI层内部的厚介质层、沿纵向方向贯穿并嵌入在厚介质层右端的N型重掺杂漏极区、纵向上位于厚介质层和埋氧层之间的超薄顶层硅、P型体区和厚介质层之间的N型条区和P型条区、位于P型体区内部的相互独立的P型重掺杂体接触区和N型重掺杂源极区、设置在N型重掺杂源极区和P型体区上表面的栅氧化层、与P型体区的上表面相接触的源极接触电极、栅氧化层上方的多晶硅栅、设置在N型重掺杂漏极区上表面的漏极接触电极，所述埋氧层的上表面与厚SOI层和超薄顶层硅的下表面相连接，所述厚介质层的下表面与超薄顶层硅的上表面相接触，所述N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在N型漂移区中靠近源端区域的厚SOI层中，P型重掺杂体接触区和N型重掺杂源极区的上表面与P型体区的上表面相接触，所述源极接触电极的右端部分覆盖N型重掺杂源极区的左端，所述栅氧化层的左端部分覆盖N型重掺杂源极区的右端，栅氧化层不与源极接触电极相接触。
首先根据ENDIF普适理论，靠近漏端采用超薄顶层硅提高SOI器件的纵向耐压，靠近源端采用厚硅层漂移区降低器件比导通电阻，本发明在N型漂移区中靠近源端区域的厚SOI层中嵌入交错排列的N型条区和P型条区构成超结结构，通过复杂的理论推导，得出电场与掺杂浓度的新关系，获得所提出的新结构，打破了功率器件导通电阻与耐压2.5次方的“硅极限”。
本发明总的技术方案，首先在SOI横向高压器件的N型漂移区中靠近漏端区域采用部分超薄顶层硅，当漏端加正压时，根据ENDIF理论，通过提高硅的临界击穿电场的方法增强埋氧层电场，从而提高SOI器件的纵向击穿电压，其次，对于漂移区的超薄顶层硅采用横向线性变掺杂，改善靠近漏端漂移区的横向电场分布，使其分布更均匀，提高器件的横向击穿电压；然后在靠近源端区域采用厚SOI层，对于漂移区厚SOI层也采用横向线性变掺杂，调制表面电场分布，并且在厚SOI层中嵌入交错排列的N型条区和P型条区构成超结结构。器件正向导通时，由于掺杂浓度的大幅提高，在相同的击穿电压下，比导通电阻极大地降低，使其在保持功率MOS高的击穿电压的同时，极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。此外，在连接处的延伸方向，N型条区与P型体区之间有间距。在实际工艺中，在耐压层中部区域，N型条区的电离施主发出的电力线均指向P型条区的电离受主，所以耐压层中部区域，电离杂质电荷引起的电场横向分量为零；只有在N型条区靠近P型体区的部分，电离施主发出的电力线指向P型体区，同样，在P型条区靠近N型重掺杂漏极区的部分，电离受主发出的电力线指向靠近N型重掺杂漏极区，因此，电场在N型条区与P型体区结处，如图7中所示的A点，和P型条区与N型重掺杂漏极区，如图7中所示的B点，产生电场峰,会导致功率器件提前击穿。
具体的，所述器件的漏端含有N型buffer区。进一步调节漏端承受高压区的电场分布。
具体的，所述N型条区和P型条区在Y方向的宽度不相等且交替顺序互换。
具体的，所述N型条区和P型条区与埋氧层的上表面不相切。
具体的，所述漂移区超薄顶层硅和漂移区厚SOI层分别通过线性变掺杂或均匀掺杂或离散掺杂中的一种掺杂方式形成；或者分别通过N段线性变掺杂方式形成，N＝1，2，3，4……。
具体的，所述N型条区靠近P型体区的一端的形状为圆弧形，所述P型条区靠近厚介质层的一端的形状为圆弧形。
具体的，所述N型条区为矩形，N型条区左端和P型体区的距离大于P型条区左端和P型体区的距离，所述P型条区为矩形，P型条区右端与厚介质层的距离大于N型条区右端与厚介质层的距离。
具体的，所述厚介质层的右端与N型重掺杂漏极区或N型buffer区相切。
具体的，所述N型条区和P型条区的右端不与厚介质层的左端相切。
具体的，所述器件还包括M层场板，M＝1，2，3，4，……，进一步调整器件的表面电场分布，使其承受更高的电压，降低击穿时漏端的横向电场，从而提高器件的可靠性。M的具体数值根据设计的需要进行具体的修改。
本发明的有益效果为：通过复杂的理论推导，得出电场与掺杂浓度的新关系，提出本发明所涉及的新结构，打破了功率器件导通电阻与耐压2.5次方的“硅极限”，本发明所提供的一种SOI横向高压器件在N型漂移区中靠近源端区域的厚SOI层中嵌入交错排列的N型条区和P型条区构成超结结构。器件正向导通时，由于掺杂浓度的大幅提高，在相同的击穿电压下，比导通电阻极大地降低；根据SOI介质场增强普适理论，在N型漂移区中靠近漏端区域采用部分超薄顶层硅提高器件的纵向耐压，并且对超薄顶层硅和厚SOI层分别采用横向线性变掺杂技术，调制各自的表面电场分布，同时产生额外的电荷来消除衬底辅助耗尽效应。击穿电压最终决定与横向耐压和纵向耐压中的最小值，本发明器件结构的优势在于，通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使得器件的耐压更上一层楼。同时，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时，极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。
附图说明
图1是传统新型超薄SOI横向高压器件示意图。
图2是本发明的一种SOI横向高压器件示意图。
图3是本发明器件中厚介质层的右端不与N型重掺杂漏极区相切的结构示意图。
图4是本发明器件中漏端含有N型buffer区的结构示意图。
图5是本发明的器件中厚介质层的右端不与漏端的N型buffer区相切的结构示意图。
图6是本发明的器件中N型条区和P型条区与厚介质层左端不相切的结构示意图。
图7是理论上由于超结电场叠加而产生A、B点的电场分布图。
图8是基于本发明SOI横向高压器件的击穿电势分布图。
图9是基于本发明SOI横向高压器件的表面电场分布图。
图10是基于本发明SOI横向高压器件的反向耐压示意图。
图11是基于本发明器件的为避免表面超结引入两个叠加电场峰值所设计的一种SOI横向高压器件示例图。
图12是基于本发明器件的为避免表面超结引入两个叠加电场峰值所设计的另一种SOI横向高压器件示例图。
其中，1为衬底、2为埋氧层、3为超薄顶层硅、4为厚SOI层、5为厚介质层、6为P型条区、7为N型条区、8为P型体区、9为P型重掺杂体接触区、10为N型重掺杂源极区、11为N型重掺杂漏极区、12为栅氧化层、13为源极接触电极、14为多晶硅栅、15为漏极接触电极、16为衬底接触电极，17为N型buffer区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，一种SOI横向高压器件，其元胞结构包括衬底1、衬底1下表面的衬底接触电极16、衬底1上表面的埋氧层2、埋氧层2上表面的厚SOI层4、厚SOI层4左侧的P型体区8、厚SOI层4内部的厚介质层5、沿纵向方向贯穿并嵌入在厚介质层5右端的N型重掺杂漏极区11、纵向上位于厚介质层5和埋氧层2之间的超薄顶层硅3、P型体区8和厚介质层5之间的N型条区7和P型条区6、位于P型体区8内部的相互独立的P型重掺杂体接触区9和N型重掺杂源极区10、设置在N型重掺杂源极区10和P型体区8上表面的栅氧化层12、与P型体区8的上表面相接触的源极接触电极13、栅氧化层12上方的多晶硅栅14、设置在N型重掺杂漏极区11上表面的漏极接触电极15，所述埋氧层2的上表面与厚SOI层4和超薄顶层硅3的下表面相连接，所述厚介质层5的下表面与超薄顶层硅3的上表面相接触，所述N型条区7和P型条区6构成超结结构并在竖直方向交替排列地嵌入在N型漂移区中靠近源端区域的厚SOI层4中，P型重掺杂体接触区9和N型重掺杂源极区10的上表面与P型体区8的上表面相接触，所述源极接触电极13的右端部分覆盖N型重掺杂源极区10的左端，所述栅氧化层12的左端部分覆盖N型重掺杂源极区10的右端，栅氧化层12不与源极接触电极13相接触。
具体的，所述N型条区7和P型条区6与埋氧层2的上表面不相切。
具体的，所述漂移区超薄顶层硅3和漂移区厚SOI层4分别通过线性变掺杂或均匀掺杂或离散掺杂中的一种掺杂方式形成；或者分别通过N段线性变掺杂方式形成，N＝1，2，3，4……。
所述厚介质层5的右端与N型重掺杂漏极区11相切。
具体的，所述器件还包括M层场板，M＝1，2，3，4，……，进一步调整器件的表面电场分布，使其承受更高的电压。M的具体数值根据设计的需要进行具体的修改。
首先根据ENDIF普适理论，靠近漏端采用超薄顶层硅3提高SOI器件的纵向耐压，靠近源端采用厚硅层漂移区4降低器件比导通电阻，本发明在N型漂移区中靠近源端区域的厚SOI层4中嵌入交错排列的N型条区7和P型条区6构成超结结构，通过复杂的理论推导，得出电场与掺杂浓度的新关系，获得所提出的新结构，打破了功率器件导通电阻与耐压2.5次方的“硅极限”。
本发明总的技术方案，首先在SOI横向高压器件的N型漂移区中靠近漏端区域采用部分超薄顶层硅3，当漏端加正压时，根据ENDIF理论，通过提高硅的临界击穿电场的方法增强埋氧层电场，从而提高SOI器件的纵向击穿电压，其次，对于漂移区的超薄顶层硅3采用横向线性变掺杂，改善靠近漏端漂移区的横向电场分布，使其分布更均匀，提高器件的横向击穿电压；然后在靠近源端区域采用厚SOI层4，对于漂移区厚SOI层4也采用横向线性变掺杂，调制表面电场分布，并且在厚SOI层4中嵌入交错排列的N型条区7和P型条区6构成超结结构。器件正向导通时，由于掺杂浓度的大幅提高，在相同的击穿电压下，比导通电阻极大地降低，使其在保持功率MOS高的击穿电压的同时，极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。此外，在连接处延伸方向的垂直方向，N型条区7与P型体区8之间有间距。在实际工艺中，在耐压层中部区域，N型条区7的电离施主发出的电力线均指向P型条区6的电离受主，所以耐压层中部区域，电离杂质电荷引起的电场横向分量为零；只有在N型条区7靠近P型体区8的部分，电离施主发出的电力线指向P型体区8，同样，在P型条区6靠近N型重掺杂漏极区11的部分，电离受主发出的电力线指向靠近N型重掺杂漏极区11，因此，电场在N型条区7与P型体区8结处，如图7中所示的A点，和P型条区6与N型重掺杂漏极区11，如图7中所示的B点，产生电场峰,会导致功率器件提前击穿。
实施例2
本实施例和实施例1基本相同，区别在于：所述N型条区7和P型条区6在Y方向的宽度不相等。
实施例3
如图3所示，本实施例和实施例1基本相同，区别在于：厚介质层5的右端不与N型重掺杂漏极区11相切。
实施例4
如图4所示，本实施例和实施例1基本相同，区别在于：器件中含有N型buffer区17，以进一步调节漏端承受高压区的电场分布。所述厚介质层5的右端与N型重掺杂漏极区11和N型buffer区17相切。
实施例5
如图5所示，本实施例和实施例4基本相同，区别在于：厚介质层5的右端不与N型buffer区17相切。
实施例6
如图6所示，本实施例和实施例1基本相同，区别在于：N型条区7和P型条区6的右端与厚介质层5左端不相切。
实施例7
如图11所示，本实施例和实施例1基本相同，区别在于：所述N型条区7靠近P型体区8的一端的形状为圆弧形，所述P型条区6靠近厚介质层5的一端的形状为圆弧形。
实施例8
如图12所示，本实施例和实施例1基本相同，区别在于：所述N型条区7为矩形，N型条区7左端和P型体区8的距离大于P型条区6左端和P型体区8的距离，所述P型条区6为矩形，P型条区6右端与厚介质层5的距离大于N型条区7右端与厚介质层5的距离。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种SOI横向高压器件，其特征在于：其元胞结构包括衬底(1)、衬底(1)下表面的衬底接触电极(16)、衬底(1)上表面的埋氧层(2)、埋氧层(2)上表面的厚SOI层(4)、厚SOI层(4)左侧的P型体区(8)、厚SOI层(4)内部的厚介质层(5)、沿纵向方向贯穿并嵌入在厚介质层(5)右端的N型重掺杂漏极区(11)、纵向上位于厚介质层(5)和埋氧层(2)之间的超薄顶层硅(3)、P型体区(8)和厚介质层(5)之间的N型条区(7)和P型条区(6)、位于P型体区(8)内部的相互独立的P型重掺杂体接触区(9)和N型重掺杂源极区(10)、设置在N型重掺杂源极区(10)和P型体区(8)上表面的栅氧化层(12)、与P型体区(8)的上表面相接触的源极接触电极(13)、栅氧化层(12)上方的多晶硅栅(14)、设置在N型重掺杂漏极区(11)上表面的漏极接触电极(15)，所述埋氧层(2)的上表面与厚SOI层(4)和超薄顶层硅(3)的下表面相连接，所述厚介质层(5)的下表面与超薄顶层硅(3)的上表面相接触，所述N型条区(7)和P型条区(6)构成超结结构并在竖直方向交替排列地嵌入在N型漂移区中靠近源端区域的厚SOI层(4)中，P型重掺杂体接触区(9)和N型重掺杂源极区(10)的上表面与P型体区(8)的上表面相接触，所述源极接触电极(13)的右端部分覆盖N型重掺杂源极区(10)的左端，所述栅氧化层(12)的左端部分覆盖N型重掺杂源极区(10)的右端，栅氧化层(12)不与源极接触电极(13)相接触。
2.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述器件的漏端含有N型buffer区(17)。
3.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述N型条区(7)和P型条区(6)在Y方向的宽度不相等且交替顺序互换。
4.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述N型条区(7)和P型条区(6)与埋氧层(2)的上表面不相切。
5.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述超薄顶层硅(3)和厚SOI层(4)分别通过线性变掺杂或均匀掺杂或离散掺杂中的一种掺杂方式形成；或者分别通过N段线性变掺杂方式形成，N＝1，2，3，4……。
6.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述N型条区(7)靠近P型体区(8)的一端的形状为圆弧形，所述P型条区(6)靠近厚介质层(5)的一端的形状为圆弧形。
7.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述N型条区(7)为矩形，N型条区(7)左端和P型体区(8)的距离大于P型条区(6)左端和P型体区(8)的距离，所述P型条区(6)为矩形，P型条区(6)右端与厚介质层(5)的距离大于N型条区(7)右端与厚介质层(5)的距离。
8.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述厚介质层(5)的右端与N型重掺杂漏极区(11)或N型buffer区(17)相切。
9.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述N型条区(7)和P型条区(6)的右端不与厚介质层(5)的左端相切。
10.根据权利要求1所述的一种SOI横向高压器件，其特征在于：所述器件还包括M层场板，M＝1，2，3，4，……。
CN201710203874.0A 2017-03-30 2017-03-30 一种soi横向高压器件 Expired - Fee Related CN107068736B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710203874.0A CN107068736B (zh) 2017-03-30 2017-03-30 一种soi横向高压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710203874.0A CN107068736B (zh) 2017-03-30 2017-03-30 一种soi横向高压器件

Publications (2)

Publication Number Publication Date
CN107068736A CN107068736A (zh) 2017-08-18
CN107068736B true CN107068736B (zh) 2020-07-10

Family

ID=59602805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710203874.0A Expired - Fee Related CN107068736B (zh) 2017-03-30 2017-03-30 一种soi横向高压器件

Country Status (1)

Country Link
CN (1) CN107068736B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063158A (zh) * 2017-12-06 2018-05-22 重庆邮电大学 一种具有槽型氧化层和横向超结的ldmos器件
CN111524798B (zh) * 2020-04-03 2022-05-03 电子科技大学 一种具有纵向线性变掺杂的深槽横向耐压区的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916727A (zh) * 2010-07-06 2010-12-15 中国科学院上海微系统与信息技术研究所 Soi高压功率器件的制备方法
US8482066B2 (en) * 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916727A (zh) * 2010-07-06 2010-12-15 中国科学院上海微系统与信息技术研究所 Soi高压功率器件的制备方法
US8482066B2 (en) * 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN107068736A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN101840935B (zh) Soi横向mosfet器件
CN102148251B (zh) Soi横向mosfet器件和集成电路
US7535057B2 (en) DMOS transistor with a poly-filled deep trench for improved performance
CN104201206B (zh) 一种横向soi功率ldmos器件
CN103904124B (zh) 具有u型延伸栅的soi槽型ldmos器件
US10068965B1 (en) Lateral high-voltage device
US11322617B2 (en) Semiconductor device
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
US10505036B2 (en) Lateral diffused metal oxide semiconductor field effect transistor
KR20160026455A (ko) 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN104752512A (zh) 一种具有多电极结构的横向高压器件
CN107564965B (zh) 一种横向双扩散mos器件
CN106992212A (zh) 具有增大的栅‑漏电容的晶体管器件
CN107275388B (zh) 一种横向高压器件
CN107068736B (zh) 一种soi横向高压器件
CN110718585A (zh) Ldmos器件及其制造方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN117059667A (zh) 一种双沟道soi-ldmos晶体管
CN106684136A (zh) 一种soi横向绝缘栅双极晶体管
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
CN107359195B (zh) 一种高耐压横向超结器件
CN107359194B (zh) 一种消除高电场的器件
CN112909082B (zh) 一种高压低阻功率ldmos
CN115020474A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200710

Termination date: 20210330