CN108063158A - 一种具有槽型氧化层和横向超结的ldmos器件 - Google Patents
一种具有槽型氧化层和横向超结的ldmos器件 Download PDFInfo
- Publication number
- CN108063158A CN108063158A CN201711276852.3A CN201711276852A CN108063158A CN 108063158 A CN108063158 A CN 108063158A CN 201711276852 A CN201711276852 A CN 201711276852A CN 108063158 A CN108063158 A CN 108063158A
- Authority
- CN
- China
- Prior art keywords
- superjunction
- ldmos
- groove profile
- columns
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 12
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 44
- 230000005684 electric field Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000010276 construction Methods 0.000 description 45
- 238000004088 simulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000001727 in vivo Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002772 conduction electron Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种具有槽型氧化层和横向超结的LDMOS器件，属于半导体功率器件领域。本发明器件包含从左至右设置的源极、栅极、N‑漂移区、槽型SiO2埋层、漏极。漏极包括上下设置的N+漏极和缓冲层，漂移区包括上下设置的槽型SiO2埋层和横向超结P柱和N柱。本发明LDMOS器件在反向击穿时，槽型SiO2埋层和横向超结PN柱调节漂移区中电荷的分布，提高了器件漂移区的表面电场和体内电场，使得器件击穿电压BV大大提高。另一方面在正向导通时，横向超结的N柱提供了一个电子通道，使得电子电流的路径大大减小，从而降低了器件的导通电阻。
Description
技术领域
本发明属于半导体功率器件领域，涉及一种具有槽型氧化层和横向超结的LDMOS器件。
背景技术
LDMOS(Lateral Double-diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)是一种通过栅压控制漏电流的单极性器件，具有输入阻抗高、开关频率快等优点，被广泛应用于电力电子、消费类电子产品领域。
评价LDMOS最重要的性能指标，即击穿电压BV(Breakdown Voltage)和导通电阻Ron,sp(Resistance)。从结构上看这两个性能指标又都是由LDMOS的漂移区决定，漂移区的耐压能力BV和导通电阻Ron,sp，由其厚度和掺杂浓度决定。为了降低器件导通电阻Ron,sp，需要较短的LDMOS的漂移区长度，或者提高漂移区的掺杂浓度，但这会导致漂移区电场分布区变短，且电场斜率降低，从而导致击穿电压BV的降低，即传统的LDMOS的导通电阻Ron,sp与BV是存在矛盾关系，由数学公式表示为：Ron∝BV2.5，即导通电阻随着耐压的提高而迅速增加。为了解决这一矛盾关系，打破这种硅器件电学性能极限，降低导通电阻随耐压增长而增加的速度，陈星弼、Johnny K.O.Sin等人提出了超结(super junction，SJ)结构，这是一种在传统的VDMOS(Vateral Double-diffused Metal Oxide Semiconductor,垂直扩散金属氧化物半导体)的基础上在漂移区增加纵向排列的超结N型柱和超结P型柱的结构，在反向击穿耐压时N型柱和P型柱相互耗尽，扩展电场区。在正向导通时，超结N型柱的掺杂浓度较漂移区的浓度高，为电子提供了一个电子通道，降低导通电阻。这样在减小导通电阻的同时还能够提高VDMOS的耐压，解决了传统VDMOS的导通电阻和耐压之间不可调和的矛盾关系，使得VDMOS导通电阻和耐压之间关系由Ron∝BV2·5变为Ron∝BV1.33，从而打破了硅极限，后来这种超结理论又被应用在LDMOS中，将原来垂直的超结N柱和P柱设计为横向超结结构，同样能优化漂移区中的电场和电阻的分布，被统称为超结理论。另一方面除了超结结构，还可以通过在漂移区中引入TOL(Trench Oxide Layer，槽栅氧化层)结构，TOL的引入使得器件在体内产生新的电场峰值，扩展器件的电场分布区，从而击穿电压得到进一步的提高，这就是ENBULF理论(Enhanced Bulk Field)。但是槽栅氧化层TOL的引入，会使得器件在正向导通时电子路径由原来的横向直线路径变为U型的曲回路径，使得电子的电阻增大。
发明内容
有鉴于此，本发明的目的在于提供一种具有槽型氧化层和横向超结的LDMOS器件，本发明提出一种新结构，新思路，旨在不影响其他性能参数的同时，通过引入一种槽栅氧化层TOL和横向超结的混合结构，来优化器件的漂移区电场，提高器件的击穿电压，同时缩短器件在正向导通时的电子电路路径，降低导通电阻，最终提高器件的综合性能。
为达到上述目的，本发明提供如下技术方案：
一种具有槽型氧化层和横向超结的LDMOS器件，包括器件本体，所述器件本体自上而下层叠设置有N-漂移区6，介质隔离层10和衬底11；
所述N-漂移区6中间开设有凹槽，超结的P柱15、超结N柱14层叠设置在所述凹槽底部，所述凹槽的上方设置有槽型SiO2埋层12且位于超结的P柱15的上方，所述槽型SiO2埋层12的上表面与器件本体的上表面齐平；
所述N-漂移区6两侧开设有凹槽，在其中一个凹槽中层叠设置有N+漏极13和缓冲层8，且所述N+漏极13和缓冲层8的一侧均紧贴所述槽型SiO2埋层12设置，所述N+漏极13的上表面与所述器件本体的上表面齐平；另一个凹槽中设置有P-body区5，所述P-body区5中设置有N+源区1，所述P-body区5和N+源区1的上表面与所述器件本体的上表面齐平；
电子发射源极4紧贴所述N+源区1和P-body区5上表面设置，栅氧化层3紧贴所述P-body区5、N-漂移区6和槽型SiO2埋层12的上表面设置；
漏极7紧贴所述N+漏极13的上表面上设置。
进一步，所述超结的P柱15的数量为2，且所述超结N柱14设置在两块超结的P柱15之间。
进一步，所述超结的P柱15和超结的N柱14均为横向分布。
进一步，所述N-漂移区6的厚度为25um，长度为17um。
本发明的有益效果在于：本发明所提出的一种具有槽型氧化层和横向超结的LDMOS器件，是一种复合结构同时具有槽型氧化层TOL和超结结构，集成了两种结构各自的优点使得器件的综合性能得到加强，具体来讲：
(1)槽型氧化层TOL采用了ENBULF(Enhanced Bulk Field)理论，使得器件在体内产生新的电场峰值，提高了体内击穿电压，但是器件在正向导通时电子路径由原来的横向直线路径变为U型的曲回路径，使得电子的导通电阻增大。
(2)为了弥补这种缺陷，在漂移区中采用超结(Super Junction)理论引入超结结构，超结N柱为器件提供了另一个低阻电子通道，使得电子的导通电阻减小。最终实现了高的击穿电压BV和低的导通电阻Ron,sp，提高了器件的综合性能。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为传统LDMOS结构示意图；
图2为一种具有槽型氧化层TOL的LDMOS结构示意图；
图3为本发明提出的一种具有槽型氧化层和横向超结结构的LDMOS示意图；
图4为反向击穿时新结构LDMOS与传统LDMOS以及TOL-LDMOS在雪崩击穿状态下的电势比较图；
图5为击穿时新结构LDMOS与传统LDMOS以及TOL-LDMOS在雪崩击穿状态下的表面电场比较图(器件深度y＝0.5μm)；
图6为击穿时新结构LDMOS与传统LDMOS以及TOL-LDMOS在雪崩击穿状态下的体内电场比较图(器件深度y＝5μm)；
图7为在漂移区浓度分别为7e14、9e14、1e15下，新结构LDMOS与TOL-LDMOS在正向导通时的电流电压变化趋势比较图；
图8为在漂移区浓度分别为7e14、9e14、1e15下，新结构LDMOS与TOL-LDMOS在正向导通时的导通电阻Ron,sp随电压变化趋势比较图；
图9为在漂移区浓度为1e15时，新结构LDMOS与TOL-LDMOS在正向导通时的电子电流分布比较图；
图10在漂移区浓度由1e13增加到1e15的过程中，新结构LDMOS、传统LDMOS以及TOL-LDMOS的击穿电压BV和导通电阻Ron,sp的综合性能对比图。
具体实施方式
下面将结合附图，对本发明的优选实施例进行详细的描述。
图1为传统LDMOS结构、图2为具有槽栅氧化层TOL-LDMOS结构、图3为本发明提出的具有槽栅氧化层和横向超结的新结构LDMOS。三种器件结构各部分分别表示如下：电子发射源极4、N+源区1、P-body区5、栅极2、栅氧化层3、N-漂移区6、槽型SiO2埋层12、漏极7；漏极7包括上下设置的N+漏极13和缓冲层8；N-漂移区6上部为槽型SiO2埋层12和横向超结PN柱，超结的P柱15和超结的N柱14自上而下分布，且为横向分布，如图3所示，SiO2埋层横向为X1到X2，纵向为0到Y1，其中0为器件的上表面；超结P柱有两段横向为X1到X2，纵向为Y1到Y2和Y3到Y4；超结N柱横向为X1到X2，纵向为Y2到Y3，且X1到X2的距离大于Y1到Y2、Y3到Y4或Y2到Y3的距离。在反向击穿时，槽型SiO2埋层和横向超结PN柱调节漂移区中电荷的分布，提高了器件漂移区的表面电场和体内电场，使得器件击穿电压BV大大提高。另一方面在正向导通时，横向超结的N柱14提供了一个电子通道，使得电子电流的路径大大减小，从而降低了器件的导通电阻Ron,sp。N-漂移区6下部为介质隔离层10和衬底11，介质隔离层10在衬底11之上，N-漂移区6、介质隔离层10和衬底11组成SOI，即绝缘体上的硅结构
本发明提出的一种具有槽型氧化层和横向超结的LDMOS，其结构如图3所示。包括从左至右设置的电子发射源极、N+源区、P-body区、栅极、栅氧化层、N-漂移区、槽型SiO2埋层、漏极；漏极包括上下设置的N+漏极和缓冲层N-buffer；N-漂移区上部为槽型SiO2埋层和横向超结PN柱，超结的P柱和超结N柱自上而下分布，且为横向分布。本发明机理在于，该新器件是一种复合结构同时具有槽型氧化层TOL和超结结构，集成了两种结构各自的优点使得器件的综合性能得到加强，具体来讲：
(1)槽型氧化层TOL采用了ENBULF理论(Enhanced Bulk Field)，使得器件在体内产生新的电场峰值，提高了体内击穿电压，但是器件在正向导通时电子路径由原来的横向直线路径变为U型的曲回路径，使得电子的导通电阻增大。
(2)为了弥补这种缺陷，在漂移区中采用超结(Super Junction)理论引入超结结构，超结N柱为器件提供了另一个低阻电子通道，使得电子的导通电阻减小。最终实现了高的击穿电压BV和低的导通电阻Ron,sp，提高了器件的综合性能。
借助MEDICI仿真软件可得，对所提供的如图1所示的传统LDMOS，图2所示的TOL-LDMOS和如图3所示的新结构LDMOS进行了仿真比较，在仿真过程中传统LDMOS和新结构LDMOS的仿真参数一致，其中N-漂移区厚度为25um，长度为17um，载流子寿命为10us，环境温度为300K，漂移区掺杂浓度和缓冲层N-buffer的浓度可调。
图4是室温下T＝300K时，反向耐压时新结构LDMOS与传统LDMOS以及TOL-LDMOS在雪崩击穿状态下的电势比较图；其中每根电势线的值都为10V/contour；由图4仿真结果可知，在相同的结构参数下，新结构LDMOS的电势在整个漂移区均匀分布，且较为密集，说明电场很强。而传统LDMOS电势分布只在器件表面且较为稀少，说明电场很弱。具体物理机理表述如下：在击穿时N-漂移区中的槽型SiO2埋层将器件的表面电场引向体内，使得体内电场大大增强，从而提高了晶体管的击穿电压。槽型SiO2埋层下面的超结结构使得电场分布进一步调节，变得更为均匀，击穿电压进一步增加。仿真结果表明这种新结构LDMOS拥有很高的击穿电压BV(Breakdown Voltage)422V，相比传统LDMOS的BV为160V，击穿电压提高了2.6倍。
图5仿真了击穿即Vg＝0V，Vsource＝0V，Vdrain＝(+V)时新结构LDMOS与传统LDMOS以及TOL-LDMOS在雪崩击穿状态下的表面电场比较图(器件深度y＝0.5μm，表面)，在传统LDMOS基础上，TOL-LDMOS由于在漂移区中引入了槽型氧化层TOL结构，表面电场得到很大提高，左侧即器件源极处电场峰值由2.6e5V/μm提高到了6.4e5V/μm；右侧即器件漏极处电场峰值由4.6e5V/μm提高到了6.6e5V/μm。在TOL-LDMOS的基础上继续引入超结结构，即新结构LDMOS其表面电场进一步得到提高，特别是右侧器件漏极处电场峰值由6.6e5V/μm提高到了6.6e5V/μm。表面电场的提高标志着电场与坐标轴之间的面积增大，即表面击穿电压大大提高。
图6仿真了击穿时新结构LDMOS与传统LDMOS以及TOL-LDMOS在雪崩击穿状态下的体内电场比较图(器件深度y＝5μm，体内)，在传统LDMOS基础上，TOL-LDMOS由于在漂移区中引入了槽型氧化层TOL结构，体内电场得到很大提高，左侧即器件源极处电场峰值由0.75e5V/μm提高到了2.85e5V/μm；右侧即器件漏极处电场峰值由0.8e5V/μm提高到了2.8e5V/μm。在TOL-LDMOS的基础上继续引入超结结构，即新结构LDMOS其表面电场进一步得到提高，特别是最右侧器件漏极区域电场峰值由0.8e5V/μm提高到了1.4e5V/μm。同样体内电场的提高标志着电场与坐标轴之间的面积增大，即体内击穿电压大大提高。综上图5所述，由于在漂移区中采用了槽型氧化层TOL和超结复合结构，器件的表面电场和体内电场同时得到加强，最终击穿电压大大提高。
图7仿真了器件电流电压性能，在正向导通状态即Vg＝15V，Vsource＝0V，Vdrain＝(+V)时，当漂移区浓度分别为7e14、9e14、1e15时，新结构LDMOS与TOL-LDMOS在正向导通时的电流随电压变化趋势比较图。仿真结果表明随着漂移区浓度的提高，新结构LDMOS与TOL-LDMOS在同样的电压下电流密度都随着升高，在漂移区浓度为1e15时电流密度最大。且新结构LDMOS的电流密度在同样的漂移区浓度下始终比TOL-LDMOS高，表明新结构LDMOS的导电能力更强，原因在于新结构LDMOS在槽型氧化层TOL下引入了超结N柱，为电子提高了另一个导电通道，故电流能力提升。
图8仿真了器件导通电阻Ron,sp与外加电压性能，在正向导通状态即Vg＝15V，Vsource＝0V，Vdrain＝(+V)时，当漂移区浓度分别为7e14、9e14、1e15时，新结构LDMOS与TOL-LDMOS在正向导通时的电阻随电压变化趋势比较图。仿真结果表明随着漂移区浓度的提高，新结构LDMOS与TOL-LDMOS在同样的电压下导通电阻都随着降低，且新结构LDMOS的导通电阻在同样的漂移区浓度下始终比TOL-LDMOS低，表明新结构LDMOS的导电能力更强，导通损耗更小，原因在于新结构LDMOS在槽型氧化层TOL下引入了超结N柱，为电子提高了另一个导电通道，故电流能力提升。在同样的漂移区浓度为1e15时，新结构LDMOS导通电阻Ron,sp为103Ω·cm2，TOL-LDMOS的导通电阻Ron,sp为148Ω·cm2，同样条件下新结构LDMOS的导通电阻相对TOL-LDMOS降低了36％。
图9仿真了器件导通时电流分布对比图，在正向导通状态即Vg＝15V，Vsource＝0V，Vdrain＝(+V)时，当漂移区浓度分别为1e15时，新结构LDMOS与TOL-LDMOS的导通电流都均匀分布在整个漂移区中，且电子电流路径方向一致，当沟道开启后电子从N+源区经沟道流入漂移区，在漏极正电压的吸引下流入漏极。不同之处在于，TOL-LDMOS的电子路径呈一个大的U型分布，在TOL下方只有一个电子通道，路径更长。而对于新结构LDMOS，由于超结N柱的引入使得器件有两个电子电流通道，且路径更短，故新结构LDMOS的导通能力更强，导通电阻将会更小。经图8仿真表明在同样的漂移区浓度为1e15时，新结构LDMOS导通电阻Ron,sp为103Ω·cm2，TOL-LDMOS的导通电阻Ron,sp为148Ω·cm2，同样条件下新结构LDMOS的导通电阻相对TOL-LDMOS降低了36％，故电阻仿真与电流仿真结果一致。
图10仿真了在漂移区浓度由1e13增加到1e15的过程中，新结构LDMOS、传统LDMOS以及TOL-LDMOS的击穿电压BV和导通电阻Ron,sp的综合性能对比图。结果表明器件的击穿电压BV和导通电阻Ron,sp都会随漂移区浓度变化而变化。在相同的导通电阻Ron,sp比如为206Ω·cm2时，传统LDMOS的击穿电压BV为156V，TOL-LDMOS的BV为270V，而新结构LDMOS的击穿电压BV高达303V。同理从击穿电压的角度分析，传统LDMOS的击穿电压最高为162V，此时导通电阻高达693Ω·cm2，当击穿电压为160V时，导通电阻迅速降低但仍高达312Ω·cm2。TOL-LDMOS和新结构LDMOS在相同的击穿电压BV为300V时，TOL-LDMOS的导通电阻为288Ω·cm2，而新结构LDMOS的导通电阻为190Ω·cm2。故综上所诉新结构LDMOS拥有最优的综合性能。
综上所述，本发明所提出的一种具有槽型氧化层和横向超结的LDMOS，经仿真验证：(1)在反向击穿(Breakdown Voltage，BV)模式下，采用相同的结构参数，新结构击穿电压为422V，TOL-LDMOS为401.4V，传统结构为160V，相比传统LDMOS击穿电压BV提升了2.6倍。(2)在正向导通模式下，采用相同的结构参数，当漂移区浓度为1e15时，新结构LDMOS导通电阻Ron,sp为103Ω·cm2，TOL-LDMOS的导通电阻Ron,sp为148Ω·cm2，同样条件下新结构LDMOS的导通电阻相对TOL-LDMOS降低了36％。
本发明提出的一种具有槽型氧化层和横向超结的LDMOS，以示意图3为例，其具体实现方法包括：选取P型<100>晶向区熔单晶衬垫，生长SiO2介质隔离层，外延N-漂移区形成SOI结构。基于SOI结构在N-漂移区外延并离子注入形成横向超结P柱和N柱，然后在外延并刻蚀槽型区，通过淀积形成SiO2槽。接下来生长栅氧，淀积Poly栅，淀积BPSG，打孔并淀积发射极集电极金属。最后实现钝化封装等。
在实施的过程中，根据具体器件的设计要求，本发明提出的一种具有槽型氧化层和横向超结的LDMOS，在具体制作时，衬底材料除了可以用硅Si材料，还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。最后说明的是，以上优选实施例仅用以说明发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。
Claims (4)
1.一种具有槽型氧化层和横向超结的LDMOS器件，其特征在于：包括器件本体，所述器件本体自上而下层叠设置有N-漂移区(6)，介质隔离层(10)和衬底(11)；
所述N-漂移区(6)中间开设有凹槽，超结的P柱(15)、超结的N柱(14)层叠设置在所述凹槽底部，所述凹槽的上方设置有槽型SiO2埋层(12)且位于超结的P柱(15)的上方，所述槽型SiO2埋层(12)的上表面与器件本体的上表面齐平；
所述N-漂移区(6)两侧开设有凹槽，在其中一个凹槽中层叠设置有N+漏极(13)和缓冲层(8)，且所述N+漏极(13)和缓冲层(8)的一侧均紧贴所述槽型SiO2埋层(12)设置，所述N+漏极(13)的上表面与所述器件本体的上表面齐平；另一个凹槽中设置有P-body区(5)，所述P-body区(5)中设置有N+源区(1)，所述P-body区(5)和N+源区(1)的上表面与所述器件本体的上表面齐平；
电子发射源极(4)紧贴所述N+源区(1)和P-body区(5)上表面设置，栅氧化层(3)紧贴所述P-body区(5)、N-漂移区(6)和槽型SiO2埋层(12)的上表面设置；
漏极(7)紧贴所述N+漏极(13)的上表面上设置。
2.根据权利要求1所述的一种具有槽型氧化层和横向超结的LDMOS器件，其特征在于：所述超结的P柱(15)的数量为2，且所述超结N的柱(14)设置在两块超结的P柱(15)之间。
3.根据权利要求2所述的一种具有槽型氧化层和横向超结的LDMOS器件，其特征在于：所述超结的P柱(15)和超结的N柱(14)均为横向分布。
4.根据权利要求1所述的一种具有槽型氧化层和横向超结的LDMOS器件，其特征在于：所述N-漂移区(6)的厚度为25um，长度为17um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711276852.3A CN108063158A (zh) | 2017-12-06 | 2017-12-06 | 一种具有槽型氧化层和横向超结的ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711276852.3A CN108063158A (zh) | 2017-12-06 | 2017-12-06 | 一种具有槽型氧化层和横向超结的ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108063158A true CN108063158A (zh) | 2018-05-22 |
Family
ID=62135290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711276852.3A Pending CN108063158A (zh) | 2017-12-06 | 2017-12-06 | 一种具有槽型氧化层和横向超结的ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063158A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466955A (zh) * | 2020-12-04 | 2021-03-09 | 重庆邮电大学 | 一种具有体内导电沟道的薄层soi-ldmos器件 |
| CN112635564A (zh) * | 2020-12-18 | 2021-04-09 | 西安电子科技大学 | 一种基于柔性衬底的soi基ldmos器件及其制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579351A (zh) * | 2013-11-22 | 2014-02-12 | 电子科技大学 | 一种具有超结埋层的横向扩散金属氧化物半导体器件 |
| CN104979404A (zh) * | 2015-05-22 | 2015-10-14 | 西安电子科技大学 | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 |
| US20160380097A1 (en) * | 2015-06-23 | 2016-12-29 | Alpha And Omega Semiconductor Incorporated | Lateral super-junction mosfet device and termination structure |
| CN107068736A (zh) * | 2017-03-30 | 2017-08-18 | 电子科技大学 | 一种soi横向高压器件 |
-
2017
- 2017-12-06 CN CN201711276852.3A patent/CN108063158A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579351A (zh) * | 2013-11-22 | 2014-02-12 | 电子科技大学 | 一种具有超结埋层的横向扩散金属氧化物半导体器件 |
| CN104979404A (zh) * | 2015-05-22 | 2015-10-14 | 西安电子科技大学 | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 |
| US20160380097A1 (en) * | 2015-06-23 | 2016-12-29 | Alpha And Omega Semiconductor Incorporated | Lateral super-junction mosfet device and termination structure |
| CN107068736A (zh) * | 2017-03-30 | 2017-08-18 | 电子科技大学 | 一种soi横向高压器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466955A (zh) * | 2020-12-04 | 2021-03-09 | 重庆邮电大学 | 一种具有体内导电沟道的薄层soi-ldmos器件 |
| CN112635564A (zh) * | 2020-12-18 | 2021-04-09 | 西安电子科技大学 | 一种基于柔性衬底的soi基ldmos器件及其制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106024858B (zh) | 一种具有三栅结构的hk soi ldmos器件 | |
| CN101477999B (zh) | 用于功率器件的具有界面电荷岛soi耐压结构 | |
| Chen et al. | A novel high-voltage sustaining structure with buried oppositely doped regions | |
| CN102184939B (zh) | 一种具有高k介质槽的半导体功率器件 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN106463503A (zh) | 半导体装置 | |
| CN103219386B (zh) | 一种具有高k绝缘区的横向功率器件 | |
| CN103579353B (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| CN105070760B (zh) | 一种功率mos器件 | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN108063158A (zh) | 一种具有槽型氧化层和横向超结的ldmos器件 | |
| CN107785366A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN102610641A (zh) | 高压ldmos器件及其制造方法 | |
| CN103474463B (zh) | 具有厚底部绝缘物中的感应净电荷区的mosfet | |
| CN101771085A (zh) | 一种高压半导体器件及其制造方法 | |
| CN107785411A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN102263125B (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| CN106571388A (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN104241126B (zh) | 沟槽型igbt及制备方法 | |
| CN106887451A (zh) | 超结器件及其制造方法 | |
| CN105845718B (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN204102902U (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
| CN102790092A (zh) | 一种横向高压dmos器件 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103560148B (zh) | 一种超结器件的结终端结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180522 |