KR20160026455A - 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템 - Google Patents

전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템 Download PDF

Info

Publication number
KR20160026455A
KR20160026455A KR1020140115387A KR20140115387A KR20160026455A KR 20160026455 A KR20160026455 A KR 20160026455A KR 1020140115387 A KR1020140115387 A KR 1020140115387A KR 20140115387 A KR20140115387 A KR 20140115387A KR 20160026455 A KR20160026455 A KR 20160026455A
Authority
KR
South Korea
Prior art keywords
region
disposed
drift
layer
deep trench
Prior art date
Application number
KR1020140115387A
Other languages
English (en)
Other versions
KR102248307B9 (ko
KR102248307B1 (ko
Inventor
박주원
이상현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140115387A priority Critical patent/KR102248307B1/ko
Priority to US14/586,450 priority patent/US9362363B2/en
Priority to TW104101059A priority patent/TWI641145B/zh
Priority to CN201510115565.9A priority patent/CN106033775B/zh
Publication of KR20160026455A publication Critical patent/KR20160026455A/ko
Priority to US15/140,243 priority patent/US10217821B2/en
Application granted granted Critical
Publication of KR102248307B1 publication Critical patent/KR102248307B1/ko
Publication of KR102248307B9 publication Critical patent/KR102248307B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

전력용 집적소자는, 기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역과, 채널영역의 양 측면들 중 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.

Description

전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템{Power integrated device, and electronic device and electronic system having the power integrated device}
본 출원은 반도체 집적회로 분야에 관한 것으로서, 특히 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템에 관한 것이다.
컨트롤(control) 기능과 드라이버(driver) 기능이 결합된 집적회로는 종종 스마트 전력용 소자(smart power device)로서 지칭되고 있다. 이 스마트 전력용 소자는, 통상적으로 고전압으로 동작하도록 고안된 출력단에 수평형 디모스(LDMOS; Lateral Double diffused MOS) 소자와 같은 전력용 집적소자를 갖는다. 이와 같은 전력용 집적소자에 있어서 브레이크다운 전압(breakdown voltage) 특성은 소자의 안정성 면에서 중요한 인자가 되며, 온 저항(Rdson) 특성은 소자의 동작 특성, 예컨대 전류 구동 능력면에서 중요한 인자가 된다. 소자의 브레이크다운 전압 특성을 향상시키기 위해서는, 드리프트영역 내의 도핑 농도를 감소시키거나, 드리프트 영역 내에서의 전류의 이동 길이인 드리프트 길이(drift length)를 증가시켜야 한다. 그러나 이 경우 전류 이동 능력은 저하되어 소자의 온 저항이 증가된다. 반대의 경우, 즉 드리프트영역 내의 도핑 농도를 증가시키거나, 드리프트 길이를 감소시키는 경우, 소자의 온 저항 특성은 향상되자만 소자의 브레이크다운 특성은 열악해진다. 이와 같이 온 저항 특성과 브레이크다운 전압 특성은 서로 트레이드-오프(trade-off) 관계에 있다는 것은 이미 잘 알려져 있다.
본 출원이 해결하고자 하는 과제는, 브레이크다운 전압 특성을 열화시키지 않고 소자의 온 저항 특성이 향상되는 효과를 나타내는 전력용 집적소자를 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 이와 같은 전력용 집적소자를 포함하는 전자장치 및 전자시스템을 제공하는 것이다.
일 예에 따른 전력용 집적소자는, 기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역과, 채널영역의 양 측면들 중 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전력용 집적소자는, 지지기판과, 지지기판 위의 매몰절연층과, 매몰절연층 위의 드리프트층과, 드리프트층의 상부 일정 영역에 배치되는 바디영역과, 바디영역의 상부 일정 영역에 배치되는 소스영역과, 바디영역과 일정 간격 이격되도록 드리프트층의 상부 일정 영역에 배치되는 드레인영역과, 소스영역과 드리프트층 사이의 바디영역과 드리프트층의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전력용 집적소자는, 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역과, 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역과, 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 웰영역의 상부에서 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전력용 집적소자는, 기판과, 기판 위에 배치되는 제1 도전형의 고농도 매몰접합층과, 고농도 매몰접합층 위에 배치되는 제2 도전형의 접합영역과, 접합영역의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역과, 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역과, 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 웰영역의 상부에서 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층과, 접합영역의 상부 일정 영역에서 웰영역과 상호 이격되도록 배치되는 제1 도전형의 컨택영역과, 그리고 접합영역을 수직으로 관통하여 컨택영역과 고농도 매몰접합영역 사이에 배치되는 제1 도전형의 싱크영역을 포함한다.
일 예에 따른 전력용 집적소자는, 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역의 양 측면과 각각 이격되도록 배치되는 제1 도전형의 제1 및 제2 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 제1 및 제2 소스영역과, 제1 및 제2 소스영역 사이에서 제1 및 제2 소스영역과 접하도록 배치되는 제2 도전형의 컨택영역과, 제1 및 제2 드리프트영역의 상부 일정 영역에 각각 배치되는 제1 도전형의 제1 및 제2 드레인영역과, 제1 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 제1 게이트절연층 및 제1 게이트전극과, 제2 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 제2 게이트절연층 및 제2 게이트전극과, 제1 드레인영역의 일 측에 인접하도록 배치되는 제1 트랜치 소자분리층과, 제2 드레인영역의 일 측에 인접하도록 배치되는 제2 트랜치 소자분리층과, 웰영역의 상부에서 제1 드레인영역의 다른 측 및 제1 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제1 딥 트랜치 필드절연층과, 그리고 웰영역의 상부에서 제2 드레인영역의 다른 측 및 제2 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제2 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자장치는, 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로와, 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되, 전력용 집적소자는, 기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역과, 채널영역의 양 측면들 중 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자장치는, 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로와, 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되, 전력용 집적소자는, 지지기판과, 지지기판 위의 매몰절연층과, 매몰절연층 위의 드리프트층과, 드리프트층의 상부 일정 영역에 배치되는 바디영역과, 바디영역의 상부 일정 영역에 배치되는 소스영역과, 바디영역과 일정 간격 이격되도록 드리프트층의 상부 일정 영역에 배치되는 드레인영역과, 소스영역과 드리프트층 사이의 바디영역과 드리프트층의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자장치는, 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로와, 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되, 전력용 집적소자는, 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역과, 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역과, 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 웰영역의 상부에서 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자장치는, 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로와, 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되, 전력용 집적소자는, 기판과, 기판 위에 배치되는 제1 도전형의 고농도 매몰접합층과, 고농도 매몰접합층 위에 배치되는 제2 도전형의 접합영역과, 접합영역의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역과, 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역과, 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 웰영역의 상부에서 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층과, 접합영역의 상부 일정 영역에서 웰영역과 상호 이격되도록 배치되는 제1 도전형의 컨택영역과, 그리고 접합영역을 수직으로 관통하여 컨택영역과 고농도 매몰접합영역 사이에 배치되는 제1 도전형의 싱크영역을 포함한다.
일 예에 따른 전자장치는, 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로와, 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되, 전력용 집적소자는, 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역의 양 측면과 각각 이격되도록 배치되는 제1 도전형의 제1 및 제2 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 제1 및 제2 소스영역과, 제1 및 제2 소스영역 사이에서 제1 및 제2 소스영역과 접하도록 배치되는 제2 도전형의 컨택영역과, 제1 및 제2 드리프트영역의 상부 일정 영역에 각각 배치되는 제1 도전형의 제1 및 제2 드레인영역과, 제1 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 제1 게이트절연층 및 제1 게이트전극과, 제2 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 제2 게이트절연층 및 제2 게이트전극과, 제1 드레인영역의 일 측에 인접하도록 배치되는 제1 트랜치 소자분리층과, 제2 드레인영역의 일 측에 인접하도록 배치되는 제2 트랜치 소자분리층과, 웰영역의 상부에서 제1 드레인영역의 다른 측 및 제1 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제1 딥 트랜치 필드절연층과, 그리고 웰영역의 상부에서 제2 드레인영역의 다른 측 및 제2 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제2 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자 시스템은, 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며, 파워관리집적회로는 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되, 전력용 집적소자는, 기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역과, 채널영역의 양 측면들 중 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자 시스템은, 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며, 파워관리집적회로는 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되, 전력용 집적소자는, 지지기판과, 지지기판 위의 매몰절연층과, 매몰절연층 위의 드리프트층과, 드리프트층의 상부 일정 영역에 배치되는 바디영역과, 바디영역의 상부 일정 영역에 배치되는 소스영역과, 바디영역과 일정 간격 이격되도록 드리프트층의 상부 일정 영역에 배치되는 드레인영역과, 소스영역과 드리프트층 사이의 바디영역과 드리프트층의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드리프트영역의 상부에서 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 드리프트영역의 상부에서 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자 시스템은, 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며, 파워관리집적회로는 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되, 전력용 집적소자는, 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역과, 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역과, 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 그리고 웰영역의 상부에서 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함한다.
일 예에 따른 전자 시스템은, 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며, 파워관리집적회로는 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되, 전력용 집적소자는, 기판과, 기판 위에 배치되는 제1 도전형의 고농도 매몰접합층과, 고농도 매몰접합층 위에 배치되는 제2 도전형의 접합영역과, 접합영역의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역과, 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역과, 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극과, 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층과, 웰영역의 상부에서 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층과, 접합영역의 상부 일정 영역에서 웰영역과 상호 이격되도록 배치되는 제1 도전형의 컨택영역과, 그리고 접합영역을 수직으로 관통하여 컨택영역과 고농도 매몰접합영역 사이에 배치되는 제1 도전형의 싱크영역을 포함한다.
일 예에 따른 전자 시스템은, 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며, 파워관리집적회로는 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되, 전력용 집적소자는, 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역과, 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역과, 웰영역의 상부 일정 영역에서 바디영역의 양 측면과 각각 이격되도록 배치되는 제1 도전형의 제1 및 제2 드리프트영역과, 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 제1 및 제2 소스영역과, 제1 및 제2 소스영역 사이에서 제1 및 제2 소스영역과 접하도록 배치되는 제2 도전형의 컨택영역과, 제1 및 제2 드리프트영역의 상부 일정 영역에 각각 배치되는 제1 도전형의 제1 및 제2 드레인영역과, 제1 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 제1 게이트절연층 및 제1 게이트전극과, 제2 소스영역과 웰영역 사이의 바디영역과 웰영역의 일부와 중첩되도록 배치되는 제2 게이트절연층 및 제2 게이트전극과, 제1 드레인영역의 일 측에 인접하도록 배치되는 제1 트랜치 소자분리층과, 제2 드레인영역의 일 측에 인접하도록 배치되는 제2 트랜치 소자분리층과, 웰영역의 상부에서 제1 드레인영역의 다른 측 및 제1 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제1 딥 트랜치 필드절연층과, 그리고 웰영역의 상부에서 제2 드레인영역의 다른 측 및 제2 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제2 딥 트랜치 필드절연층을 포함한다.
본 예에 따르면, 드리프트 영역 내에 배치되는 딥 트랜치 필드절연층이 기존의 얕은 트랜치 필드절연층에 비하여 상대적으로 작은 폭 및 큰 깊이를 갖되 기존의 얕은 트랜치 필드절연층의 전체 둘레 길이와 동일한 전체 둘레 길이를 가짐으로써, 브레이크다운 전압 특성의 열화 없이 전류 구동 능력과 같이 소자의 온저항 특성이 향상되는 효과를 제공할 수 있다.
도 1은 일 예에 따른 전력용 집적소자를 나타내 보인 단면도이다.
도 2는 도 1의 딥 트랜치 필드절연층 구조를 기존의 얕은 트랜치 필드절연층 구조와 비교하여 나타내 보인 도면이다.
도 3은 도 1의 전력용 집적소자의 온 저항 특성 개선의 효과를 설명하기 위해 나타내 보인 도면이다.
도 4는 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다.
도 5는 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다.
도 6은 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다.
도 7은 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다.
도 8은 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다.
도 9는 여러 예들에 따른 전력용 집적소자를 이용하는 전자장치의 일 예를 나타내 보인 도면이다.
도 10은 여러 예에 따른 전력용 집적소자를 이용하는 전자시스템의 일 예를 나타내 보인 블록도이다.
수평형 디모스(LDMOS) 소자와 같은 전력용 집적소자에 있어서, 통상적으로 인접하는 다른 소자와의 분리를 위한 얕은 트랜치 소자분리층(STI; Shallow Trench Isolation)과, 소자 내에서의 전계 집중을 완화하기 위한 트랜치 필드절연층(trench field insulation layer)이 이용된다. 트랜치 필드절연층 및 트랜치 소자분리층은 유사한 구조로 이루어진다. 일 예로, 트랜치 필드절연층 및 트랜치 소자분리층은 일정 깊이의 트랜치 내를 절연층이 채워지는 구조를 갖는다. 이에 따라 트랜치 소자분리층 형성시 트랜치 필드절연층도 함께 형성하고 있다. 이 경우 트랜치 소자분리층과 트랜치 필드절연층은 실질적으로 동일한 치수(dimension)을 갖거나, 다른 치수를 가질 수 있다. 어느 경우이던지 기존의 트랜치 필드절연층은 양 측면부의 수직 길이보다 바닥부의 수평 길이가 상대적으로 큰 얕은 트랜치 필드절연층 구조로 이루어진다. 본 예에 따른 전력용 집적소자는, 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 갖는다. 여러 실시예들에서, 딥 트랜치 필드절연층의 양 측면에서의 수직 길이 및 바닥부의 수평 길이의 합, 즉 드리프트 길이는 기존의 얕은 트랜치 필드절연층의 양 측면에서의 수직 길이 및 바닥부의 수평 길이의 합(드리프트 길이)과 실적으로 동일할 수 있다. 이에 따라 기존의 얕은 트랜치 필드절연층을 구비하는 경우에 비교하면, 본 예에 따른 전력용 집적소자는 드리프트 길이를 실질적으로 동일하게 함으로써 소자의 브레이크다운 전압 특성을 실질적으로 동일하게 유지할 수 있다. 반면에 딥 트랜치 필드절연층의 폭이 작아짐에 따라, 기존의 얕은 트랜치 필드절연층을 사용하는 경우에 비하여 전류 구동 능력의 저하 없이 소자의 전체 피치가 감소되고, 이는 소자의 온 저항 특성이 향상되는 효과를 제공한다.
도 1은 일 예에 따른 전력용 집적소자를 나타내 보인 단면도이다. 도 1을 참조하면, 본 예에 따른 전력용 집적소자(100)는, 단일채널(single channel)을 갖는 수평형 이중확산 모스(LDMOS; Laterally Double-diffussed MOS) 소자로서, p형 기판(110)의 상부영역에 배치되는 p형 바디영역(120) 및 n형 드리프트영역(130)을 포함한다. p형 바디영역(120) 및 n형 드리프트영역(130)은, 제1 방향을 따라 그 경계면에서 상호 접하도록 배치된다. p형 바디영역(120)의 상부에는 p+형 바디컨택영역(122) 및 n+형 소스영역(142)이 배치된다. p+형 바디컨택영역(122) 및 n+형 소스영역(142)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. n+형 소스영역(142)에 인접하는 p형 바디영역(120)의 상부는 일정 조건하에서 반전층(inversion layer)이 형성되는 단일 채널영역(124)으로 작용한다. p+형 바디컨택영역(122) 및 n+형 소스영역(142)에는 동일한 바이어스가 인가될 수 있는데, 일 예로 p+형 바디컨택영역(122) 및 n+형 소스영역(142)은 접지 라인(ground line)에 공통으로 연결될 수 있다. n형 드리프트영역(130)의 상부에는 n+형 드레인영역(144)이 배치된다. n+형 드레인영역(144)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 채널영역(124)과 n형 드리프트영역(130)의 일부 표면 위에는 게이트절연층(152) 및 게이트전극(154)이 순차적으로 배치된다. 게이트절연층(152) 및 게이트전극(154) 또한 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다.
n형 드리프트영역(130)의 상부에는 트랜치 소자분리층(160) 및 딥 트랜치 필드절연층(170)이 배치된다. 트랜치 소자분리층(160)은, n+형 드레인영역(144)의 일 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(144)과 나란하게 스트라이프 형태로 배치된다. 트랜치 소자분리층(160)은, 전력용 집적소자(100)가 다른 소자들로부터 분리되도록 한다. 딥 트랜치 필드절연층(170)은, n+형 드레인영역(144)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(144)과 나란하게 스트라이프 형태로 배치된다. 딥 트랜치 필드절연층(170)은 게이트전극(154)의 양 가장자리들 중 n+형 드레인영역(144)에 가까운 가장자리에서 전계 집중(field crowding)을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다.
본 예에서 트랜치 소자분리층(160) 및 딥 트랜치 필드절연층(170)은, n+형 드레인영역(144)의 양 측면에 각각 접하도록 배치되지만, 이는 단지 하나의 예시로서 n+형 드레인영역(144)의 양 측면으로부터 일정 간격 이격되도록 배치될 수도 있다. 트랜치 소자분리층(160)은 n+형 드레인영역(144)의 양 측면 중 p형 바디영역(120)으로부터 먼 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(170)은 n+형 드레인영역(144)의 양 측면 중 p형 바디영역(120)에 가까운 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(170)은 게이트절연층(152) 및 게이트전극(154)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 딥 트랜치 필드절연층(170)은 게이트절연층(152) 및 게이트전극(154)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다.
도 2는 도 1의 딥 트랜치 필드절연층 구조를 기존의 얕은 트랜치 필드절연층 구조와 비교하여 나타내 보인 도면이다. 본 예에서 기존의 얕은 트랜치 필드절연층(170') 및 딥 트랜치 필드절연층(170)의 측면은 모두 수직한 프로파일을 갖지만, 이는 단지 하나의 예시로서 경사진 프로파일을 가질 수도 있으며, 이는 이하의 다른 모든 실시예에서도 동일하게 적용될 수 있다. 도 2를 참조하면, 기존의 얕은 트랜치 필드절연층은 양 측면부의수직길이들(또는 깊이)(L11, L12)과, 제1 방향을 따라 바닥부의수평길이(또는 폭)(L13)를 갖는다. 제1 방향은 소스영역 및 드레인영역 사이로 전류가 이동하는 방향을 의미한다. 마찬가지로 딥 트랜치 필드절연층(170)도 양 측면부의 수직길이들(또는 깊이깊이)(L21, L22)과 제1 방향을 따라 바닥부의수평길이(또는 폭)(L13)를 갖는다. 여러 예들에서 딥 트랜치 필드절연층(170)의 양 측면부의 수직길이들(L21, L22)은 실질적으로 서로 동일할 수 있다. 딥 트랜치 필드절연층(170)의 양 측면부의 수직길이들(L21, L22)은 각각 바닥부의 수평길이(L23)보다 크다. 일 예에서 딥 트랜치 필드절연층(170)의 양 측면부의 수직길이들(L21, L22) 각각은 바닥부의 수평길이(L23)의 적어도 1.2배 이상이다. 반면 기존의 얕은 트랜치 필드절연층(170')의 양 측면부의 수직길이들(L11, L12)은 각각 바닥부의 수평길이(L13)보다 작다. 일 예에서 기존의 얕은 트랜치 필드절연층(170')의 양 측면부의 수직길이들(L11, L12)과 바닥부의 수평길이(L13)를 모두 합한 길이는, 딥 트랜치 필드절연층(170)의 양 측면부의수직길이들(L21, L22)과 바닥부의 수평길이(L23)를 모두 합한 길이와 동일하다.
도 1과 도 2를 함께 참조하면, p+형 바디컨택영역(122)과 n+형 소스영역(142)을 접지시키고, n+형 드레인영역(144) 및 게이트전극(154)에 각각 일정 크기의 드레인전압 및 게이트전압을 인가하면, p형 바디영역(120)의 단일 채널영역(124)에 반전층(inversion layer)이 형성된다. n+형 소스영역(142)으로부터의 전자들은, 도면에서 점선(180)으로 나타낸 바와 같이, n+형 드레인영역(144)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 단일 채널영역(124) 및 n형 드리프트영역(130)을 통과해서 n+형 드레인영역(144)으로 이동한다. 이 과정에서 전자들은, n+형 드레인영역(144)까지 도달하기 전에 딥 트랜치 필드절연층(170)의 둘레를 따라 이동한다. 즉 딥 트랜치 필드절연층(170)의 둘레를 따라 이동하는 전자들의 이동거리(이하 "드리프트 길이"라 함)는, 딥 트랜치 필드절연층(170)의 양 측면부의 수직길이들(L21, L22) 및 바닥부의 수평길이(L23)를 모두 합한 길이에 실질적으로 일치한다.
드리프트 길이가 클수록, 소자의 브레이크다운 전압 특성은 개선되지만, 소자의 전류 구동 능력은 열악해진다. 반면에 드리프트 길이가 작을수록, 소자의 전류 구동 능력은 개선되지만 소자의 브레이크다운 전압 특성은 열악해진다. 본 예에 따른 전력용 집적소자(100)의 경우, 드리프트 길이는, 딥 트랜치 필드절연층(170)의 양 측면부의수직길이들(L21, L22) 및 바닥부의 수평길이(L23)를 모두 합한 길이이며, 이는 기존의 얕은 트랜치 필드절연층(170')의 양 측면부의수직길이들(L11, L12) 및 바닥부의 수평길이(L13)를 모두 합한 길이와 실질적으로 동일하다. 따라서 기존의 얕은 트랜치 필드절연층(170')이 배치되는 경우와 비교할 때, 드리프트 길이는 변화가 없으며, 따라서 소자의 브레이크다운 전압 특성은 열화되지 않고 그대로 유지된다.
도 3은 도 1의 전력용 집적소자의 전류 구동 능력 개선의 효과를 설명하기 위해 나타내 보인 도면이다. 도 3에서 도 1과 동일한 참조부호는 동일한 요소를 나타내며, 따라서 중복되는 설명은 생략하기로 한다. 도 3을 참조하면, 하부에는 본 예에 따른 전력용 집적소자(100)의 레이아웃 구조가 도시되어 있으며, 상부에는 비교 대상인 기존의(conventional) 전력용 집적소자(10)의 레이아웃 구조가 도시되어 있다. 본 예에 따른 전력용 집적소자(100)는, 양 측면부의 수직길이들(L21, L22) 각각이 바닥부의 수평길이(L23)보다 큰 딥 트랜치 필드절연층(170)을 갖는다. 반면에 기존의 전력용 집적소자(10)는, 양 측면부의 수직길이들(L11, L12) 각각이 바닥부의 수평길이(L13)보다 작은 기존의 얕은 트랜치 필드절연층(170')을 갖는다. 제1 방향을 따라, 기존의 전력용 집적소자(10)의 전체 피치(pitch)(P1)에 비하여, 본 예에 따른 전력용 집적소자(100)의 전체 피치(P2)가 짧은 것을 알수 있다. 이는 본 예에 따른 전력용 집적소자(100)의 딥 트랜치 필드절연층(170)이, 기존의 전력용 집적소자(10)의 기존의 얕은 트랜치 필드절연층(170')에 비하여 제1 방향으로 보다 짧은 길이를 갖기 때문이다.
예컨대 기존의 전력용 집적소자(10)에서, 기존의 얕은 트랜치 필드절연층(170')이 대략 0.35㎛의 측면 수직길이와 대략 3.5㎛의 바닥 수평길이를 갖는 경우 소자의 피치(P1)는 대략 5.95㎛를 나타낸다. 반면에 본 예에 따른 전력용 집적소자(100)에서, 딥 트랜치 필드절연층(170)이 대략 1.4㎛의 측면 수직길이와 대략 1.0㎛의 바닥 수평길이를 갖는 경우 소자의 피치(P2)는 대략 3.55㎛를 나타낸다. 이 경우 기존의 전력용 집적소자(10)의 브레이크다운전압은 대략 78.1V를 나타내고, 본 예에 따른 전력용 집적소자(100)의 브레이크다운전압은 대략 79.4V를 나타내며, 결과적으로 딥 트랜치 필드절연층(170)으로 인한 브레이크다운 전압 특성의 열화는 없다는 것을 알 수 있다. 반면에 기존의 전력용 집적소자(10)의 경우 대략 67.8mΩ/㎟의 온저항값을 나타내는 반면에 본 예에 따른 전력용 집적소자(100)의 경우 대략 48.8mΩ/㎟의 온저항값을 나타낸다. 이는 실제 흐르는 전류량에는 큰 변화가 없더라도 소자의 피치가 줄어듦에 따라 소자의 온 저항값이 감소되는 효과를 나타내는 것이며, 이에 따라 소자의 온저항 특성이 향상되는 효과가 나타난다.
도 2를 참조하여 설명한 바와 같이, 본 예에 따른 전력용 집적소자(100)에 있어서 드리프트 길이는, 기존의 전력용 집적소자(10)에 비교할 때 변화가 없다. 따라서 본 예에 따른 전력용 집적소자(100)의 브레이크다운 전압 특성은, 기존의 전력용 집적소자(10)의 브레이크다운 전압 특성과 실질적으로 동일하게 유지된다. 반면에 본 예에 따른 전력용 집적소자(100)의 피치(P2)는 기존의 전력용 집적소자(10)의 피치(P1)보다 짧으며, 따라서 온저항 특성은 개선된다. 즉 본 예에 따른 전력용 집적소자(100)에 따르면, 브레이크다운 전압 특성의 열화 없이 온저항 특성이 개선되는 장점이 제공된다. 이와 같은 이점은, 동일한 기판에 보다 많은 수의 전력용 집적소자(100)들이 집적되는 경우 더 크게 나타날 수 있다.
도 4는 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다. 도 4를 참조하면, 본 예에 따른 전력용 집적소자(200)는, 분리 채널들(sectional channels)을 갖는 수평형 이중확산 모스(LDMOS) 소자로서, 기판(210)의 상부영역에 배치되는 p형 바디영역(220) 및 n형 드리프트영역(230)을 포함한다. p형 바디영역(220) 및 n형 드리프트영역(230)은, 제1 방향을 따라 그 경계면에서 상호 이격되도록 배치된다. p형 바디영역(220)은 p-형 웰영역(290)에 의해 둘러싸인다. p-형 웰영역(290)의 측면과 n형 드리프트영역(230)의 측면은 서로 접한다. 기판(210)이 p형 도전형을 갖고, 그 표면이 채널영역으로 사용될 수 있을 정도의 적절한 불순물 농도를 갖는 경우 p-형 웰영역(290)은 생략될 수 있다. 도면에 나타내지는 않았지만, p-형 웰영역(290) 및 n형 드리프트영역(230)을 둘러싸는 n-형 웰영역이 기판(210)에 배치될 수 있다.
p형 바디영역(220)의 상부에는 p+형 바디컨택영역(222) 및 n+형 소스영역(242)이 배치된다. p+형 바디컨택영역(222) 및 n+형 소스영역(242)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. n+형 소스영역(242)에 인접하는 p형 바디영역(220)의 상부는 일정 조건하에서 반전층(inversion layer)이 형성되는 제1 채널영역(224)으로 작용한다. 제1 채널영역(224)과 인접하는 p-형 웰영역(290)의 상부는 일정 조건하에서 반전층이 형성되는 제2 채널영역(294)으로 작용한다. p+형 바디컨택영역(222) 및 n+형 소스영역(242)에는 동일한 바이어스가 인가될 수 있는데, 일 예로 p+형 바디컨택영역(222) 및 n+형 소스영역(242)은 접지 라인에 공통으로 연결될 수 있다. n형 드리프트영역(230)의 상부에는 n+형 드레인영역(244)이 배치된다. n+형 드레인영역(244)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 제1 채널영역(224), 제2 채널영역(294), 및 n형 드리프트영역(230)의 일부 표면 위에는 게이트절연층(252) 및 게이트전극(254)이 순차적으로 배치된다. 게이트절연층(252) 및 게이트전극(254) 또한 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다.
n형 드리프트영역(230)의 상부에는 트랜치 소자분리층(260) 및 딥 트랜치 필드절연층(270)이 배치된다. 트랜치 소자분리층(260)은, n+형 드레인영역(244)의 일 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(244)과 나란하게 스트라이프 형태로 배치된다. 트랜치 소자분리층(260)은, 전력용 집적소자(200)가 다른 소자들로부터 분리되도록 한다. 딥 트랜치 필드절연층(270)은, n+형 드레인영역(244)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(244)과 나란하게 스트라이프 형태로 배치된다. 딥 트랜치 필드절연층(270)은 게이트전극(254)의 양 가장자리들 중 n+형 드레인영역(244)에 가까운 가장자리에서 전계 집중을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다.
본 예에서 트랜치 소자분리층(260) 및 딥 트랜치 필드절연층(270)은, n+형 드레인영역(244)의 양 측면에 각각 접하도록 배치되지만, 이는 단지 하나의 예시로서 n+형 드레인영역(244)의 양 측면으로부터 일정 간격 이격되도록 배치될 수도 있다. 트랜치 소자분리층(260)은 n+형 드레인영역(244)의 양 측면 중 p형 바디영역(220)으로부터 먼 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(270)은 n+형 드레인영역(244)의 양 측면 중 p형 바디영역(220)에 가까운 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(270)은 게이트절연층(252) 및 게이트전극(254)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 딥 트랜치 필드절연층(270)은 게이트절연층(252) 및 게이트전극(254)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다.
도 2를 참조하여 설명한 바와 같이, 딥 트랜치 필드절연층(270)에서 양 측면부의 수직길이들의 각각은 바닥부의 수평길이보다 크다. 일 예에서 딥 트랜치 필드절연층(270)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이의 적어도 1.2배 이상이다. 즉 딥 트랜치 필드절연층(270)의 깊이는 기존의 얕은 트랜치 필드절연층의 깊이보다 상대적으로 크다. 또한 딥 트랜치 필드절연층(270)의 바닥부의수평길이는 기존의 얕은 트랜치 필드절연층의 바닥부의수평길이보다 짧다. 즉 딥 트랜치 필드절연층(270)의 폭은 기존의 얕은 트랜치 필드절연층의 폭보다 작다. 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이는, 딥 트랜치 필드절연층(270)의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이와 동일하다.
p+형 바디컨택영역(222)과 n+형 소스영역(242)을 접지시키고, n+형 드레인영역(244) 및 게이트전극(254)에 각각 일정 크기의 드레인전압 및 게이트전압을 인가하면, p형 바디영역(220)의 제1 채널영역(224)과 p-형 웰영역(290)의 제2 채널영역(294)에 반전층이 형성된다. n+형 소스영역(242)으로부터의 전자들은, 도면에서 점선(280)으로 나타낸 바와 같이, n+형 드레인영역(244)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 제1 채널영역(224), 제2 채널영역(294), 및 드리프트영역(230) 상부를 통과해서 n+형 드레인영역(244)으로 이동한다. 이 과정에서 전자들은, n+형 드레인영역(244)까지 도달하기 전에 딥 트랜치 필드절연층(270)의 둘레를 따라 이동한다.
본 예에 따른 전력용 집적소자(200)의 경우, 드리프트 길이는, 딥 트랜치 필드절연층(270)의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이이며, 이는 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이와 실질적으로 동일하다. 따라서 딥 트랜치 필드절연층(270)이 배치되는 영역에 딥 트랜치 필드절연층(270) 대신 기존의 얕은 트랜치 필드절연층이 배치되는 경우와 비교할 때, 드리프트 길이는 변화가 없으며, 따라서 소자의 브레이크다운 전압 특성은 열화되지 않고 그대로 유지된다. 도 3을 참조하여 설명한 바와 같이, 기존의 전력용 집적소자의 전체 피치에 비하여, 본 예에 따른 전력용 집적소자(200)의 전체 피치가 짧아지며, 이에 따라 온저항 특성은 개선된다. 즉 본 예에 따른 전력용 집적소자(200)에 따르면, 브레이크다운 전압 특성의 열화 없이 동일한 피치에 대한 전류 구동 능력이 개선되는 장점이 제공된다. 이와 같은 이점은, 동일한 기판에 보다 많은 수의 전력용 집적소자(200)들이 집적되는 경우 더 크게 나타날 수 있다.
도 5는 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다. 도 5를 참조하면, 본 예에 따른 전력용 집적소자(300)는, 수평형 이중확산 모스(LDMOS) 소자가 절연층 위의 실리콘(SOI; Silicon On Insulator) 기판에 배치되는 구조를 갖는다. 지지기판(312) 위에는 매몰절연층(314)이 배치된다. 일 예에서 매몰절연층(314)은 옥사이드층으로 이루어질 수 있다. 매몰절연층(314) 위에 n형 드리프트층(330)이 배치된다. n형 드리프트층(330)은 n형 불순물이온들이 도핑된 단결정실리콘층으로 이루어질 수 있다. 매몰절연층(314)은 지지기판(312)과 n형 드리프트층(330)을 분리시킨다. 이에 따라 캐리어들(carriers)들은 n형 드리프트층(330) 내에만 저장되며, 사실상 어떠한 전류들도 지지기판(312)으로 흐르지 않는다. 이와 같은 특성으로 인해 SOI 기판에 배치되는 수평형 이중확산 모스(LDMOS) 소자의 동작속도는 증가된다. 또한 n형 드리프트층(330)의 깊이를 적절하게 조절함으로써, 소자의 스위칭 동작시 공핍되는 n형 드리프트층(330)의 전체 볼륨(volume)을 작게 할 수 있으며, 이에 따라 소자의 동작 속도가 증가되고 낮은 구동전압(drive voltage)에서 동작되도록 할 수 있다.
n형 드리프트층(330)의 상부영역에는 p형 바디영역(320) 및 n+형 드레인영역(344)이 상호 이격되도록 배치된다. p형 바디영역(320)의 상부에는 p+형 바디컨택영역(322) 및 n+형 소스영역(342)이 배치된다. p+형 바디컨택영역(322) 및 n+형 소스영역(342)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. n+형 소스영역(342)에 인접하는 p형 바디영역(320)의 상부는 일정 조건하에서 반전층(inversion layer)이 형성되는 제1 채널영역(324)으로 작용한다. p+형 바디컨택영역(322) 및 n+형 소스영역(342)에는 동일한 바이어스가 인가될 수 있는데, 일 예로 p+형 바디컨택영역(322) 및 n+형 소스영역(342)은 접지 라인에 공통으로 연결될 수 있다. n+형 드레인영역(344)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 채널영역(324) 및 n형 드리프트영역(330)의 일부 표면 위에는 게이트절연층(352) 및 게이트전극(354)이 순차적으로 배치된다. 게이트절연층(352) 및 게이트전극(354) 또한 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다.
n형 드리프트영역(330)의 상부에는 트랜치 소자분리층(360) 및 딥 트랜치 필드절연층(370)이 배치된다. 트랜치 소자분리층(360)은, n+형 드레인영역(344)의 일 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(344)과 나란하게 스트라이프 형태로 배치된다. 트랜치 소자분리층(360)은, 전력용 집적소자(300)가 다른 소자들로부터 분리되도록 한다. 딥 트랜치 필드절연층(370)은, n+형 드레인영역(344)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(344)과 나란하게 스트라이프 형태로 배치된다. 딥 트랜치 필드절연층(370)은 게이트전극(354)의 양 가장자리들 중 n+형 드레인영역(344)에 가까운 가장자리에서 전계 집중을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다.
트랜치 소자분리층(360) 및 딥 트랜치 필드절연층(370)은, n+형 드레인영역(344)의 양 측면에 각각 접하도록 배치되지만, 이는 단지 하나의 예시로서 n+형 드레인영역(344)의 양 측면으로부터 일정 간격 이격되도록 배치될 수도 있다. 트랜치 소자분리층(360)은 n+형 드레인영역(344)의 양 측면 중 p형 바디영역(320)으로부터 먼 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(370)은 n+형 드레인영역(344)의 양 측면 중 p형 바디영역(320)에 가까운 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(370)은 게이트절연층(352) 및 게이트전극(354)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 딥 트랜치 필드절연층(370)은 게이트절연층(352) 및 게이트전극(354)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다.
도 2를 참조하여 설명한 바와 같이, 딥 트랜치 필드절연층(370)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이보다 크다. 일 예에서 딥 트랜치 필드절연층(270)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이의 적어도 1.2배 이상이다. 즉 딥 트랜치 필드절연층(370)의 깊이는 기존의 얕은 트랜치 필드절연층의 깊이보다 상대적으로 크다. 또한 딥 트랜치 필드절연층(370)의 바닥부의수평길이는 기존의 얕은 트랜치 필드절연층의 바닥부의수평길이보다 짧다. 즉 딥 트랜치 필드절연층(370)의 폭은 기존의 얕은 트랜치 필드절연층의 폭보다 작다. 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이는, 딥 트랜치 필드절연층(370)의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이와 동일하다.
p+형 바디컨택영역(322)과 n+형 소스영역(342)을 접지시키고, n+형 드레인영역(344) 및 게이트전극(354)에 각각 일정 크기의 드레인전압 및 게이트전압을 인가하면, p형 바디영역(320)의 채널영역(324)에 반전층이 형성된다. n+형 소스영역(342)으로부터의 전자들은, 도면에서 점선(380)으로 나타낸 바와 같이, n+형 드레인영역(344)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 채널영역(324) 및 n형 드리프트영역(330) 상부를 통과해서 n+형 드레인영역(344)으로 이동한다. 이 과정에서 전자들은, n+형 드레인영역(344)까지 도달하기 전에 딥 트랜치 필드절연층(370)의 둘레를 따라 이동한다.
드리프트 길이는, 딥 트랜치 필드절연층(370)의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이이며, 이는 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이와 실질적으로 동일하다. 따라서 딥 트랜치 필드절연층(370)이 배치되는 영역에 딥 트랜치 필드절연층(370) 대신 기존의 얕은 트랜치 필드절연층이 배치되는 경우와 비교할 때, 드리프트 길이는 변화가 없으며, 따라서 소자의 브레이크다운 전압 특성은 열화되지 않고 그대로 유지된다. 도 3을 참조하여 설명한 바와 같이, 기존의 전력용 집적소자의 전체 피치에 비하여, 본 예에 따른 전력용 집적소자(300)의 전체 피치가 짧으며, 이에 따라 온저항 특성은 개선된다. 즉 본 예에 따른 전력용 집적소자(300)에 따르면, 브레이크다운 전압 특성의 열화 없이 동일한 피치에 대한 온저항 특성이 개선되는 장점이 제공된다. 이와 같은 이점은, 동일한 기판에 보다 많은 수의 전력용 집적소자(300)들이 집적되는 경우 더 크게 나타날 수 있다.
도 6은 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다. 도 6를 참조하면, 본 예에 따른 전력용 집적소자(400)는, 고전압 n-형 웰영역(412)을 포함하는 구조를 갖는다. 고전압 n-형 웰영역(412)을 포함하는 전력용 집적소자(400)는, 앞선 실시예들에 따른 다른 전력용 집적소자들보다 높은 정격전압을 갖는다. n-형 웰영역(412)은 p형 기판(410)의 상부영역에 배치된다. n-형 웰영역(412)은 제1 드리프트영역으로 작용한다. n-형 웰영역(412)은, 앞선 실시예들에 따른 n형 드리프트영역보다 낮은 불순물농도를 가지며, 이에 따라 디플리션영역이 확장되는 속도를 증가시켜 소자의 브레이크다운 특성을 향상시킨다. n-형 웰영역(412)의 상부 일정 영역에는 상호 이격되도록 배치되는 p형 바디영역(420) 및 n형 드리프트영역(430)이 배치된다. n형 드리프트영역(430)은 제2 드리프트영역으로 작용한다. n형 드리프트영역(430)은 n-형 웰영역(412)보다 높은 불순물 농도를 가지며, 이에 따라 n-형 웰영역(412)에서의 낮은 불순물 농도로 인한 온저항 특성의 열화가 보상된다. p형 바디영역(420) 및 n형 드리프트영역(430)은, 각각 p형 불순물이온 및 n형 불순물이온의 선택적 확산에 의해 형성될 수 있다.
p형 바디영역(420)의 상부에는 p+형 바디컨택영역(422) 및 n+형 소스영역(442)이 배치된다. p+형 바디컨택영역(422) 및 n+형 소스영역(442)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. n+형 소스영역(442)에 인접하는 p형 바디영역(420)의 상부는 일정 조건하에서 반전층(inversion layer)이 형성되는 채널영역(424)으로 작용한다. p+형 바디컨택영역(422) 및 n+형 소스영역(442)에는 동일한 바이어스가 인가될 수 있는데, 일 예로 p+형 바디컨택영역(422) 및 n+형 소스영역(442)은 접지 라인(ground line)에 공통으로 연결될 수 있다. n형 드리프트영역(430)의 상부에는 n+형 드레인영역(444)이 배치된다. n+형 드레인영역(444)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 채널영역(424)과 n-형 웰영역(412)의 일부 표면 위에는 게이트절연층(452) 및 게이트전극(454)이 순차적으로 배치된다. 게이트절연층(452) 및 게이트전극(454) 또한 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다.
n형 드리프트영역(430)의 상부에는 트랜치 소자분리층(460) 및 딥 트랜치 필드절연층(470)이 배치된다. 트랜치 소자분리층(460)의 깊이는 n형 드리프트영역(430)의 깊이보다 작은 반면, 딥 트랜치 필드절연층(470)의 깊이는 n형 드리프트영역(430)의 깊이보다 크다. 이에 따라 딥 트랜치 필드절연층(470)은 n형 드리프트영역(430)을 수직방향으로 관통하여 n-형 웰영역(412)의 일부 깊이까지 연장된다. 트랜치 소자분리층(460)은, n+형 드레인영역(444)의 일 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(444)과 나란하게 스트라이프 형태로 배치된다. 트랜치 소자분리층(460)은, 전력용 집적소자(400)가 다른 소자들로부터 분리되도록 한다. 딥 트랜치 필드절연층(470)은, n+형 드레인영역(444)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(444)과 나란하게 스트라이프 형태로 배치된다. 딥 트랜치 필드절연층(470)은 게이트전극(454)의 양 가장자리들 중 n+형 드레인영역(444)에 가까운 가장자리에서 전계 집중(field crowding)을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다.
본 예에서 트랜치 소자분리층(460) 및 딥 트랜치 필드절연층(470)은, n+형 드레인영역(444)의 양 측면에 각각 접하도록 배치되지만, 이는 단지 하나의 예시로서 n+형 드레인영역(444)의 양 측면으로부터 일정 간격 이격되도록 배치될 수도 있다. 트랜치 소자분리층(460)은 n+형 드레인영역(444)의 양 측면 중 p형 바디영역(420)으로부터 먼 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(470)은 n+형 드레인영역(444)의 양 측면 중 p형 바디영역(420)에 가까운 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(470)은 게이트절연층(452) 및 게이트전극(454)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 딥 트랜치 필드절연층(470)은 게이트절연층(452) 및 게이트전극(454)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다.
n-형 웰영역(412)으로 둘러싸이는 n형 드리프트영역(430)의 깊이를 충분히 얕게 함으로써 n-형 웰영역(412)으로 인한 브레이크다운전압 특성 향상을 증대시킬 수 있다. 그러나 n+형 소스영역(442)으로부터의 전자들이 n-형 웰영역(412), 및 제2 드리프트영역으로서의 n형 드리프트영역(430) 상부를 통과해서 n+형 드레인영역(444)으로 이동하는 과정에서, n-형 웰영역(412)의 낮은 불순물농도로 인해 온저항 특성은 열악해질 수 있다. 본 예에서 n형 불순물영역(490)이 딥 트랜치 필드절연층(470)의 양 측면들 및 바닥면을 둘러싸도록 배치된다. n형 불순물영역(490)은 n-형 웰영역(412)보다 높은 불순물농도를 갖는다. 일 예에서 n형 불순물영역(490)은 n형 드리프트영역(430)에서의 불순물농도와 실질적으로 동일한 불순물농도를 가질 수 있다. n형 불순물영역(490)이 n-형 웰영역(412)보다 높은 불순물농도를 가짐으로써 온저항 특성의 열화가 보상될 수 있다.
도 2를 참조하여 설명한 바와 같이, 딥 트랜치 필드절연층(470)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이보다 크다. 일 예에서 딥 트랜치 필드절연층(470)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이의 적어도 1.2배 이상이다. 즉 딥 트랜치 필드절연층(470)의 깊이는 기존의 얕은 트랜치 필드절연층의 깊이보다 상대적으로 크다. 또한 딥 트랜치 필드절연층(470)의 바닥부의수평길이는 기존의 얕은 트랜치 필드절연층의 바닥부의수평길이보다 짧다. 즉 딥 트랜치 필드절연층(470)의 폭은 기존의 얕은 트랜치 필드절연층의 폭보다 작다. 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이는, 딥 트랜치 필드절연층(470)의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이와 동일하다.
p+형 바디컨택영역(422)과 n+형 소스영역(442)을 접지시키고, n+형 드레인영역(444) 및 게이트전극(454)에 각각 일정 크기의 드레인전압 및 게이트전압을 인가하면, p형 바디영역(420)의 채널영역(424)에 반전층이 형성된다. n+형 소스영역(442)으로부터의 전자들은, 도면에서 점선(480)으로 나타낸 바와 같이, n+형 드레인영역(444)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 채널영역(424), 제1 드리프트영역으로서의 n-형 웰영역(412), 및 제2 드리프트영역으로서의 n형 드리프트영역(430) 상부를 통과해서 n+형 드레인영역(444)으로 이동한다. 이 과정에서 전자들은, n+형 드레인영역(444)까지 도달하기 전에 딥 트랜치 필드절연층(470)의 둘레를 따라 이동한다.
드리프트 길이는, 딥 트랜치 필드절연층(470)의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이이며, 이는 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이와 실질적으로 동일하다. 따라서 딥 트랜치 필드절연층(470)이 배치되는 영역에 딥 트랜치 필드절연층(470) 대신 기존의 얕은 트랜치 필드절연층이 배치되는 경우와 비교할 때, 드리프트 길이는 변화가 없으며, 따라서 소자의 브레이크다운 전압 특성은 열화되지 않고 그대로 유지된다. 도 3을 참조하여 설명한 바와 같이, 기존의 전력용 집적소자의 전체 피치에 비하여, 본 예에 따른 전력용 집적소자(400)의 전체 피치가 짧으며, 이에 따라 온저항 특성은 개선된다. 즉 본 예에 따른 전력용 집적소자(400)에 따르면, 브레이크다운 전압 특성의 열화 없이 온저항 특성이 개선되는 장점이 제공된다. 이와 같은 이점은, 동일한 기판에 보다 많은 수의 전력용 집적소자(400)들이 집적되는 경우 더 크게 나타날 수 있다.
도 7은 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다. 도 7을 참조하면, 본 예에 따른 전력용 집적소자(500)는, 매몰층(buried layer)(512)을 포함하는 구조를 갖는다. 매몰층(512)은 소자가 배치되는 영역과 기판(510) 사이에 배치되어 소자가 동작하는데 있어서 기판(510)으로부터 영향받는 것을 억제한다. 또한 동일한 기판(510)에 집적되는 다른 소자들과의 아이솔레이션을 얻도록 해준다. 일 예에서 매몰층(512)은 n형 싱크영역(518)과 접합될 수 있다. n형 싱크영역(518)은 n+형 컨택영역(546)과 접합하며, 이 n+형 컨택영역(546)을 통해 그라운드 전압을 포함하여 일정 크기의 바이어스를 인가받을 수 있다.
기판(510) 위에 n형 매몰층(512) 및 p형 에피층(514)이 순차적으로 배치된다. n-형 웰영역(516)이 p형 에피층(514)의 상부영역에 배치된다. n-형 웰영역(516)은 제1 드리프트영역으로 작용한다. n-형 웰영역(516)은, 앞선 실시예들에 따른 n형 드리프트영역보다 낮은 불순물농도를 가지며, 이에 따라 디플리션영역이 확장되는 속도를 증가시켜 소자의 브레이크다운 특성을 향상시킨다. n-형 웰영역(516)의 상부 일정 영역에는 상호 이격되도록 배치되는 p형 바디영역(520) 및 n형 드리프트영역(530)이 배치된다. n형 드리프트영역(530)은 제2 드리프트영역으로 작용한다. n형 드리프트영역(530)은 n-형 웰영역(516)보다 높은 불순물 농도를 가지며, 이에 따라 n-형 웰영역(516)에서의 낮은 불순물 농도로 인한 온저항 특성의 열화가 보상된다. p형 바디영역(520) 및 n형 드리프트영역(530)은, 각각 p형 불순물이온 및 n형 불순물이온의 선택적 확산에 의해 형성될 수 있다.
p형 바디영역(520)의 상부에는 p+형 바디컨택영역(522) 및 n+형 소스영역(542)이 배치된다. p+형 바디컨택영역(522) 및 n+형 소스영역(542)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. n+형 소스영역(542)에 인접하는 p형 바디영역(520)의 상부는 일정 조건하에서 반전층(inversion layer)이 형성되는 채널영역(524)으로 작용한다. p+형 바디컨택영역(522) 및 n+형 소스영역(542)에는 동일한 바이어스가 인가될 수 있는데, 일 예로 p+형 바디컨택영역(522) 및 n+형 소스영역(542)은 접지 라인(ground line)에 공통으로 연결될 수 있다. n형 드리프트영역(530)의 상부에는 n+형 드레인영역(544)이 배치된다. n+형 드레인영역(544)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 채널영역(524)과 n-형 웰영역(516)의 일부 표면 위에는 게이트절연층(552) 및 게이트전극(554)이 순차적으로 배치된다. 게이트절연층(552) 및 게이트전극(554) 또한 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다.
n형 드리프트영역(530)의 상부에는 트랜치 소자분리층(560) 및 딥 트랜치 필드절연층(570)이 배치된다. 트랜치 소자분리층(560)의 깊이는 n형 드리프트영역(530)의 깊이보다 작은 반면, 딥 트랜치 필드절연층(570)의 깊이는 n형 드리프트영역(530)의 깊이보다 크다. 이에 따라 딥 트랜치 필드절연층(570)은 n형 드리프트영역(530)을 수직방향으로 관통하여 n-형 웰영역(516)의 일부 깊이까지 연장된다. 트랜치 소자분리층(560)은, n+형 드레인영역(544)의 일 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(544)과 나란하게 스트라이프 형태로 배치된다. 트랜치 소자분리층(560)은, 전력용 집적소자(500)가 다른 소자들로부터 분리되도록 한다. 딥 트랜치 필드절연층(570)은, n+형 드레인영역(544)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 n+형 드레인영역(544)과 나란하게 스트라이프 형태로 배치된다. 딥 트랜치 필드절연층(570)은 게이트전극(554)의 양 가장자리들 중 n+형 드레인영역(544)에 가까운 가장자리에서 전계 집중(field crowding)을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다.
본 예에서 트랜치 소자분리층(560) 및 딥 트랜치 필드절연층(570)은, n+형 드레인영역(544)의 양 측면에 각각 접하도록 배치되지만, 이는 단지 하나의 예시로서 n+형 드레인영역(544)의 양 측면으로부터 일정 간격 이격되도록 배치될 수도 있다. 트랜치 소자분리층(560)은 n+형 드레인영역(544)의 양 측면 중 p형 바디영역(520)으로부터 먼 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(570)은 n+형 드레인영역(544)의 양 측면 중 p형 바디영역(520)에 가까운 측면에 인접하게 배치된다. 딥 트랜치 필드절연층(570)은 게이트절연층(552) 및 게이트전극(554)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 딥 트랜치 필드절연층(570)은 게이트절연층(552) 및 게이트전극(554)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다.
n-형 웰영역(516)으로 둘러싸이는 n형 드리프트영역(530)의 깊이를 충분히 얕게 함으로써 n-형 웰영역(516)으로 인한 브레이크다운전압 특성 향상을 증대시킬 수 있다. 그러나 n+형 소스영역(542)으로부터의 전자들이 n-형 웰영역(516), 및 제2 드리프트영역으로서의 n형 드리프트영역(530) 상부를 통과해서 n+형 드레인영역(544)으로 이동하는 과정에서, n-형 웰영역(516)의 낮은 불순물농도로 인해 온저항 특성은 열악해질 수 있다. 본 예에서 n형 불순물영역(590)이 딥 트랜치 필드절연층(570)의 양 측면들 및 바닥면을 둘러싸도록 배치된다. n형 불순물영역(590)은 n-형 웰영역(516)보다 높은 불순물농도를 갖는다. 일 예에서 n형 불순물영역(590)은 n형 드리프트영역(530)에서의 불순물농도와 실질적으로 동일한 불순물농도를 가질 수 있다. n형 불순물영역(590)이 n-형 웰영역(516)보다 높은 불순물농도를 가짐으로써 온저항 특성의 열화가 보상될 수 있다.
도 2를 참조하여 설명한 바와 같이, 딥 트랜치 필드절연층(570)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이보다 크다. 일 예에서 딥 트랜치 필드절연층(570)의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이의 적어도 1.2배 이상이다. 즉 딥 트랜치 필드절연층(570)의 깊이는 기존의 얕은 트랜치 필드절연층의 깊이보다 상대적으로 크다. 또한 딥 트랜치 필드절연층(570)의 바닥부의수평길이는 기존의 얕은 트랜치 필드절연층의 바닥부의수평길이보다 짧다. 즉 딥 트랜치 필드절연층(570)의 폭은 기존의 얕은 트랜치 필드절연층의 폭보다 작다. 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이는, 딥 트랜치 필드절연층(570)의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이와 동일하다.
p+형 바디컨택영역(522)과 n+형 소스영역(542)을 접지시키고, n+형 드레인영역(544) 및 게이트전극(554)에 각각 일정 크기의 드레인전압 및 게이트전압을 인가하면, p형 바디영역(520)의 채널영역(524)에 반전층이 형성된다. n+형 소스영역(542)으로부터의 전자들은, 도면에서 점선(580)으로 나타낸 바와 같이, n+형 드레인영역(544)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 채널영역(524), 제1 드리프트영역으로서의 n-형 웰영역(516), 및 제2 드리프트영역으로서의 n형 드리프트영역(530) 상부를 통과해서 n+형 드레인영역(544)으로 이동한다. 이 과정에서 전자들은, n+형 드레인영역(544)까지 도달하기 전에 딥 트랜치 필드절연층(570)의 둘레를 따라 이동한다.
드리프트 길이는, 딥 트랜치 필드절연층(570)의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이이며, 이는 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들 및 바닥부의 수평길이를 모두 합한 길이와 실질적으로 동일하다. 따라서 딥 트랜치 필드절연층(570)이 배치되는 영역에 딥 트랜치 필드절연층(570) 대신 기존의 얕은 트랜치 필드절연층이 배치되는 경우와 비교할 때, 드리프트 길이는 변화가 없으며, 따라서 소자의 브레이크다운 전압 특성은 열화되지 않고 그대로 유지된다. 도 3을 참조하여 설명한 바와 같이, 기존의 전력용 집적소자의 전체 피치에 비하여, 본 예에 따른 전력용 집적소자(500)의 전체 피치가 짧으며, 이에 따라 온저항 특성은 개선된다. 즉 본 예에 따른 전력용 집적소자(500)에 따르면, 브레이크다운 전압 특성의 열화 없이 온저항 특성이 개선되는 장점이 제공된다. 이와 같은 이점은, 동일한 기판에 보다 많은 수의 전력용 집적소자(500)들이 집적되는 경우 더 크게 나타날 수 있다.
도 8은 또 다른 예에 따른 전력용 집적소자를 나타내 보인 단면도이다. 도 8을 참조하면, 본 예에 따른 전력용 집적소자(600)는, 공통 소스영역을 공유하는 제1 수평형 디모스(LDMOS) 소자(600A)와 제2 수평형 디모스(LDMOS) 소자(600B)를 포함한다. 즉 제1 수평형 디모스(LDMOS) 소자(600A) 및 제2 수평형 디모스(LDMOS) 소자(600B)는, 각각의 소스단자가 공통 소스영역에 의해 서로 연결되는 직렬 연결 구조를 갖도록 배치된다.
구체적으로, 기판(610) 위에 p형 반도체층(612)이 배치된다. 일 예에서 p형 반도체층(612)은 p형 불순물이온으로 도핑된 단결정실리콘 에피택셜층일 수 있다. 다른 예에서 p형 반도체층(612)은 기판(610)에 대한 p형 불순물이온의 선택적 주입 및 확산에 의해 형성되는 p형 웰영역일 수도 있다. 기판(610)으로서 p형으로 도핑된 단결정실리콘기판을 사용하는 경우 p형 반도체층(612)은 생략될 수도 있다. n형 웰영역(614)은 p형 반도체층(612) 상부 일정 영역에서 p형 반도체층(612)에 의해 측면 및 하부가 둘러싸이도록 배치된다.
n-형 웰영역(614)의 상부 일정 영역에는 p형 바디영역(620), 제1 n형 드리프트영역(630a), 및 제2 n형 드리프트영역(630b)이 배치된다. 제1 n형 드리프트영역(630a) 및 제2 n형 드리프트영역(630b)은, p형 바디영역(620)의 양 측면에서 각각 p형 바디영역(620)과 일정 간격 이격되도록 배치된다. p형 바디영역(620)은, 제1 수평형 디모스(LDMOS) 소자(600A) 및 제2 수평형 디모스(LDMOS) 소자(600B)에 의해 공유된다. 제1 n형 드리프트영역(630a)은 제1 수평형 디모스(LDMOS) 소자(600A)에 포함되며, 제2 n형 드리프트영역(630b)은 제2 수평형 디모스(LDMOS) 소자(600B)에 포함된다. 제1 n형 드리프트영역(630a) 및 제2 n형 드리프트영역(630b)은 n-형 웰영역(614)보다 높은 불순물 농도를 갖는다. 제1 n형 드리프트영역(630a) 및 제2 n형 드리프트영역(630b)은, 동일한 불순물이온의 선택적 주입 및 확산공정을 통해 형성될 수 있으며, 이에 따라 두 영역들은 실질적으로 동일한 불순물농도를 가질 수 있다.
p형 바디영역(620)의 상부에는 p+형 바디컨택영역(622), 제1 n+형 소스영역(642a), 및 제2 n+형 소스영역(642b)이 배치된다. p+형 바디컨택영역(622)은 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 제1 n+형 소스영역(642a)은, p+형 바디컨택영역(622)의 일 측면과 접하도록 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 제2 n+형 소스영역(642b)은, p+형 바디컨택영역(622)의 반대 측면과 접하도록 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 제1 n+형 소스영역(642a)에 인접하는 p형 바디영역(620)의 상부는, 일정 조건하에서 반전층이 형성되는 제1 수평형 디모스(LDMOS) 소자(600A)의 채널영역(624a)으로 작용한다. 제2 n+형 소스영역(642b)에 인접하는 p형 바디영역(620)의 상부는, 일정 조건하에서 반전층이 형성되는 제2 수평형 디모스(LDMOS) 소자(600B)의 채널영역(624b)으로 작용한다. p+형 바디컨택영역(622), 제1 n+형 소스영역(642a), 및 제2 n+형 소스영역(642b)에는 동일한 바이어스가 인가되며, 이에 따라 제1 n+형 소스영역(642a) 및 제2 n+형 소스영역(642b)은 제1 수평형 디모스(LDMOS) 소자(600A) 및 제2 수평형 디모스(LDMOS) 소자(600B)의 공통 소스영역이 된다. 일 예에서 p+형 바디컨택영역(622), 제1 n+형 소스영역(642a), 및 제2 n+형 소스영역(642b)은 접지 라인(ground line)에 공통으로 연결될 수 있다.
제1 n형 드리프트영역(630a)의 상부에는 제1 n+형 드레인영역(644a)이 배치된다. 제1 n+형 드레인영역(644a)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 제2 n형 드리프트영역(630b)의 상부에는 제2 n+형 드레인영역(644b)이 배치된다. 제2 n+형 드레인영역(644b)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 제1 n+형 드레인영역(644a) 및 제2 n+형 드레인영역(644b)은, 각각 제1 수평형 디모스(LDMOS) 소자(600A) 및 제2 수평형 디모스(LDMOS) 소자(600B)의 드레인영역이다.
채널영역(624a)과 n-형 웰영역(614)의 일부 표면 위에는 제1 수평형 디모스(LDMOS) 소자(600A)의 제1 게이트절연층(652a) 및 제1 게이트전극(654a)이 순차적으로 배치된다. 제1 게이트절연층(652a) 및 제1 게이트전극(654a)는 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. 채널영역(624b)과 n-형 웰영역(614)의 일부 표면 위에는 제2 수평형 디모스(LDMOS) 소자(600B)의 제2 게이트절연층(652b) 및 제2 게이트전극(654b)이 순차적으로 배치된다. 제2 게이트절연층(652b) 및 제2 게이트전극(654b)는 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다.
제1 n형 드리프트영역(630a)의 상부에는 제1 트랜치 소자분리층(660a) 및 제1 딥 트랜치 필드절연층(670a)이 배치된다. 제2 n형 드리프트영역(630b)의 상부에는 제2 트랜치 소자분리층(660b) 및 제2 딥 트랜치 필드절연층(670b)이 배치된다. 일 예에서 제1 트랜치 소자분리층(660a) 및 제2 트랜치 소자분리층(660b)은 동일한 폭 및 동일한 깊이를 갖는다. 제1 트랜치 소자분리층(660a)의 깊이는 제1 n형 드리프트영역(630a)의 깊이보다 작은 반면, 제1 딥 트랜치 필드절연층(670a)의 깊이는 제1 n형 드리프트영역(630a)의 깊이보다 크다. 이에 따라 제1 딥 트랜치 필드절연층(670a)은 제1 n형 드리프트영역(630a)을 수직방향으로 관통하여 n-형 웰영역(614)의 일부 깊이까지 연장된다. 제2 트랜치 소자분리층(660b)의 깊이는 제2 n형 드리프트영역(630b)의 깊이보다 작은 반면, 제2 딥 트랜치 필드절연층(670b)의 깊이는 제2 n형 드리프트영역(630b)의 깊이보다 크다. 이에 따라 제2 딥 트랜치 필드절연층(670b)은 제2 n형 드리프트영역(630b)을 수직방향으로 관통하여 n-형 웰영역(614)의 일부 깊이까지 연장된다.
제1 트랜치 소자분리층(660a)은, 제1 n+형 드레인영역(644a)의 일 측에 인접하게 배치되며, 제2 방향을 따라 제1 n+형 드레인영역(644a)과 나란하게 스트라이프 형태로 배치된다. 제1 딥 트랜치 필드절연층(670a)은, 제1 n+형 드레인영역(644a)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 제1 n+형 드레인영역(644a)과 나란하게 스트라이프 형태로 배치된다. 제2 트랜치 소자분리층(660b)은, 제2 n+형 드레인영역(644b)의 일 측에 인접하게 배치되며, 제2 방향을 따라 제2 n+형 드레인영역(644b)과 나란하게 스트라이프 형태로 배치된다. 제2 딥 트랜치 필드절연층(670b)은, 제2 n+형 드레인영역(644b)의 다른 측에 인접하게 배치되며, 제2 방향을 따라 제2 n+형 드레인영역(644b)과 나란하게 스트라이프 형태로 배치된다. 제1 트랜치 소자분리층(660a) 및 제2 트랜치 소자분리층(660b)은, 전력용 집적소자(600)가 다른 소자들로부터 분리되도록 한다. 제1 딥 트랜치 필드절연층(670a)은 제1 게이트전극(654a)의 양 가장자리들 중 제1 n+형 드레인영역(644a)에 가까운 가장자리에서 전계 집중(field crowding)을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다. 마찬가지로 제2 딥 트랜치 필드절연층(670b)은 제2 게이트전극(654b)의 양 가장자리들 중 제2 n+형 드레인영역(644b)에 가까운 가장자리에서 전계 집중(field crowding)을 완화시키며, 이에 따라 소자의 브레이크다운 전압 특성은 향상된다.
본 예에서 제1 트랜치 소자분리층(660a) 및 제1 딥 트랜치 필드절연층(670a)와 제2 트랜치 소자분리층(660b) 및 제2 딥 트랜치 필드절연층(670b)은, 각각 제1 n+형 드레인영역(644a) 및 제2 n+형 드레인영역(644b)의 양 측면에 각각 접하도록 배치되지만, 이는 단지 하나의 예시로서 각각 제1 n+형 드레인영역(644a) 및 제2 n+형 드레인영역(644b)의 양 측면으로부터 일정 간격 이격되도록 배치될 수도 있다. 제1 트랜치 소자분리층(660a)은 제1 n+형 드레인영역(644a)의 양 측면 중 p형 바디영역(620)으로부터 먼 측면에 인접하게 배치된다. 제1 딥 트랜치 필드절연층(670a)은 제1 n+형 드레인영역(644a)의 양 측면 중 p형 바디영역(620)에 가까운 측면에 인접하게 배치된다. 제2 트랜치 소자분리층(660b)은 제2 n+형 드레인영역(644b)의 양 측면 중 p형 바디영역(620)으로부터 먼 측면에 인접하게 배치된다. 제2 딥 트랜치 필드절연층(670b)은 제2 n+형 드레인영역(644b)의 양 측면 중 p형 바디영역(620)에 가까운 측면에 인접하게 배치된다. 제1 딥 트랜치 필드절연층(670a)은 제1 게이트절연층(652a) 및 제1 게이트전극(654a)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 제1 딥 트랜치 필드절연층(670a)은 제1 게이트절연층(652a) 및 제1 게이트전극(654a)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다. 제2 딥 트랜치 필드절연층(670b)은 제2 게이트절연층(652b) 및 제2 게이트전극(654b)의 일 단부와 중첩되도록 배치된다. 다른 여러 예들에서 제2 딥 트랜치 필드절연층(670b)은 제2 게이트절연층(652b) 및 제2 게이트전극(654b)의 일 단부와 중첩되지 않고 일정 간격 이격될 수도 있다.
n-형 웰영역(614)으로 둘러싸이는 제1 n형 드리프트영역(630a) 및 제2 n형 드리프트영역(630b)의 깊이를 충분히 작게 함으로써 n-형 웰영역(614)으로 인한 브레이크다운전압 특성 향상을 증대시킬 수 있다. 그러나 제1 n+형 소스영역(642a)으로부터의 전자들이 n-형 웰영역(614) 및 제1 n형 드리프트영역(630a) 상부를 통과해서 제1 n+형 드레인영역(644a)으로 이동하고, 또한 제2 n+형 소스영역(642b)으로부터의 전자들이 n-형 웰영역(614), 및 제2 n형 드리프트영역(630b) 상부를 통과해서 제2 n+형 드레인영역(644b)으로 이동하는 과정에서, n-형 웰영역(614)의 낮은 불순물농도로 인해 온저항 특성은 열악해질 수 있다. 본 예에서 제1 n형 불순물영역(690a) 및 제2 n형 불순물영역(690b)이 각각 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 양 측면들 및 바닥면을 둘러싸도록 배치된다. 제1 n형 불순물영역(690a) 및 제2 n형 불순물영역(690b)은 n-형 웰영역(614)보다 높은 불순물농도를 갖는다. 일 예에서 제1 n형 불순물영역(690a) 및 제2 n형 불순물영역(690b)은 각각 제1 n형 드리프트영역(630a) 및 제2 n형 드리프트영역(630b)에서의 불순물농도와 실질적으로 동일한 불순물농도를 가질 수 있다. 제1 n형 불순물영역(690a) 및 제2 n형 불순물영역(690b)이 n-형 웰영역(614)보다 높은 불순물농도를 가짐으로써 전류 구동 능력의 열화가 보상될 수 있다.
도 2를 참조하여 설명한 바와 같이, 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 각각의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이보다 크다. 일 예에서 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 각각의 양 측면부의 수직길이들의 각각은 바닥부의 수평길이의 적어도 1.2배 이상이다. 즉 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 각각의 깊이는 기존의 얕은 트랜치 필드절연층의 깊이보다 상대적으로 크다. 또한 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 각각의 바닥부의수평길이는 기존의 얕은 트랜치 필드절연층의 바닥부의수평길이보다 짧다. 즉 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 각각의 폭은 기존의 얕은 트랜치 필드절연층의 폭보다 작다. 기존의 얕은 트랜치 필드절연층의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이는, 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 각각의 양 측면부의수직길이들과 바닥부의 수평길이를 모두 합한 길이와 동일하다.
p+형 바디컨택영역(622)과 제1 n+형 소스영역(642a) 및 제2 n+형 소스영역(642b)을 접지시키고, 제1 n+형 드레인영역(644a) 및 제2 n+형 드레인영역(644b)와 제1 게이트전극(654a) 및 제2 게이트전극(654b)에 각각 일정 크기의 드레인전압 및 게이트전압을 인가하면, p형 바디영역(620)의 제1 채널영역(624a) 및 제2 채널영역(624b)에 반전층이 형성된다. 제1 n+형 소스영역(642a)으로부터의 전자들은, 제1 n+형 드레인영역(644a)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 제1 채널영역(624a), 제1 드리프트영역으로서의 n-형 웰영역(614), 및 제2 드리프트영역으로서의 제1 n형 드리프트영역(630a) 상부를 통과해서 제1 n+형 드레인영역(644a)으로 이동한다. 제2 n+형 소스영역(642b)으로부터의 전자들은, 제2 n+형 드레인영역(644b)에 인가되는 드레인전압에 의해 만들어지는 전계에 의해 제2 채널영역(624b), 제1 드리프트영역으로서의 n-형 웰영역(614), 및 제2 드리프트영역으로서의 제2 n형 드리프트영역(630b) 상부를 통과해서 제2 n+형 드레인영역(644b)으로 이동한다. 이 과정에서 전자들은, 제1 n+형 드레인영역(644a) 및 제2 n+형 드레인영역(644b)까지 도달하기 전에 각각 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)의 둘레를 따라 이동한다.
제1 수평형 디모스 트랜지스터(600A) 및 제2 수평형 디모스 트랜지스터(600 B)에서 각각의 드리프트 길이는, 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b) 각각의 양 측면부의 수직길이들 및 바닥부의 수평길이를 모두 합한 길이이며, 이는 기존의 얕은 트랜치 필드절연층의 양 측면부의 수직길이들 및 바닥부의 수평길이를 모두 합한 길이와 실질적으로 동일하다. 따라서 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b)이 배치되는 영역들에 제1 딥 트랜치 필드절연층(670a) 및 제2 딥 트랜치 필드절연층(670b) 대신 기존의 얕은 트랜치 필드절연층이 배치되는 경우와 비교할 때, 드리프트 길이는 변화가 없으며, 따라서 소자의 브레이크다운 전압 특성은 열화되지 않고 그대로 유지된다. 도 3을 참조하여 설명한 바와 같이, 기존의 전력용 집적소자의 전체 피치에 비하여, 본 예에 따른 전력용 집적소자(600)의 전체 피치가 짧으며, 이에 따라 온저항 특성은 개선된다. 즉 본 예에 따른 전력용 집적소자(600)에 따르면, 브레이크다운 전압 특성의 열화 없이 온저항 특성이 개선되는 장점이 제공된다. 이와 같은 이점은, 동일한 기판에 보다 많은 수의 전력용 집적소자(600)들이 집적되는 경우 더 크게 나타날 수 있다.
도 9는 일 예에 따른 전력용 집적소자를 포함하는 전자장치를 나타내 보인 도면이다. 도 9를 참조하면, 본 예에 따른 전자장치(700)는, 드라이버 회로로서의 고전압 집적회로(HVIC; High Voltage Integrated Circuit)(710) 및 스위칭소자로서의 전력용 집적소자(720)를 포함하여 구성된다. 이와 같은 전자장치(700)는 단상 인버터(inverter) 장치일 수 있다. 고전압집적회로(HVIC)(710)는 공급전압단자(Vcc), 입력단자(IN), 및 출력단자(O)를 갖는다. 공급전압단자(Vcc)는 외부로부터의 공급전압을 입력받는데 사용된다. 입력단자(IN)는 외부로부터의 전력용 집적소자(720) 구동용 입력신호를 입력받는데 사용된다. 출력단자(O)는 입력단자(IN)를 통해 입력되는 전력용 집적소자 구동용 입력신호에 의해 출력신호를 출력시키는데 이용된다. 고전압집적회로(HVIC)(710)의 출력단자(O)는 전력용 집적소자(720)의 게이트단자(G)에 연결된다.
전력용 집적소자(720)는, 도 1 내지 도 8를 참조하여 설명한 다양한 예들의 수평형 디모스(LDMOS) 트랜지스터들일 수 있다. 이에 따라 전력용 집적소자(720)는 양 측면부의 수직길이가 바닥부의 수평길이보다 큰 딥 트랜치 필드절연층을 포함한다. 도 2를 참조하여 설명한 바와 같이, 기존의 얕은 트랜치 필드절연층과 딥 트랜치 필드절연층이 실질적으로 동일한 드리프트 길이를 가짐에 따라 브레이크다운 전압 특성이 열화되지 않는다. 반면에 기존의 얕은 트랜치 필드절연층보다 딥 트랜치 필드절연층의 폭이 작음에 따라 소자의 피치를 감소시킬 수 있으며, 그 결과 온저항 특성이 향상되는 효과를 제공한다. 전력용 집적소자(720)의 드레인단자(D)는 부하(load) 구동을 위한 전원단자(P)에 연결되고, 소스단자(S)는 출력단자(OUT)에 연결된다. 전력용 집적소자(720)의 드레인단자(D)와 소스단자(S) 사이에는 플리휠링 다이오드(free wheeling diode)(730)가 역병렬(anti-parallel)로 연결될 수 있다. 고전압집적회로(HVIC)(710)의 출력단자(O)를 통해 출력되는 신호는 전력용 집적소자(720)의 게이트단자(G)로 입력되어 전력용 집적소자(720)를 턴-온(turn-on) 또는 턴-오프(turn-off)시킨다. 복수의 상을 포함하는 인버터의 경우, 본 예에 따른 고전압집적회로(HVIC)(710) 및 전력용 집적소자(720)가 상의 개수와 동일한 개수로 집적될 수 있다.
도 10은 일 예에 따른 전력용 집적소자를 포함하는 전자시스템을 나타내 보인 블록도이다. 도 10을 참조하면, 전자시스템(800)은 모바일 시스템의 일 예로서, 모바일스테이션모뎀(MSM; Mobile Station Modem)(810)과, RF 섭시스템(RF subsystem)(820)과, 파워관리집적회로(PMIC; Power Management IC)(830)와, 디스플레이(LCD)(840)와, 그리고 메모리(MEMORY)(850)를 포함하여 구성될 수 있다. 모바일스테이션모뎀(MSM)(810)은, 전자시스템(800)의 전체적인 제어를 수행하는 프로세서와, 오디오 및 비디오 구현에 필요한 디지털신호처리기(DSP; Digital Signal Processor)와, 통신을 위한 모뎀과, 기타 구동장치 등을 포함할 수 있다. RF 섭시스템(RF subsystem)(820)은, 전자시스템(800)이 사용할 수 있는 주파수 대역을 안정적으로 설정하는데 사용되며, 통화 신호를 아날로그 형태와 디지털 형태로 상호 변환시키는데 이용된다. 디스플레이(LCD)(840)는 전자시스템(800)의 출력장치로 사용된다. 메모리(MEMORY)(850)는, 전자시스템(800)을 구동하는데 사용되는 모바일 디램(mobile DRAM)과 내장 메모리로 사용되는 낸드 플래시로 이루어질 수 있다. 메모리(MEMORY)(850)는 양방향 버스(bidirectional bus)를 통해 모바일스테이션모뎀(MSM)(810)과 데이터를 주고 받을 수 있다.
파워관리집적회로(PMIC)(830)는, 외부전원 또는 밧데리를 통해 공급되는 전원을 전자시스템(800) 내의 여러 부품들에 적절하게 분배해 전송하는 역할을 수행한다. 이를 위해 파워관리집적회로(PMIC)(830)는 다양한 전원관리회로들을 포함할 수 있으며, 도 1 내지 도 8을 참조하여 설명한 고전압 집적회로는 이와 같은 전원관리회로들 내에서 스위칭소자로 사용될 수 있다. 일 예에서 전원관리회로들은, 레귤레이터(regulator), 인버터(inverter), 컨버터(converter), 드라이버회로(driver circuit) 등을 포함할 수 있다.
100...전력용 집적소자 110...기판
120...바디영역 122...소스컨택영역
130...드리프트영역 142...소스영역
144...드레인영역 152...게이트절연층
154...게이트전극 160...트랜치 소자분리층
170...딥 트랜치 필드절연층

Claims (52)

  1. 기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역
    상기 채널영역의 양 측면들 중 상기 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역
    상기 드리프트영역의 상부에 배치되는 드레인영역
    상기 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드리프트영역의 상부에서 상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 드리프트영역의 상부에서 상기 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전력용 집적소자.
  2. 제1항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 채널영역과 상기 드레인영역 사이의 드리프트영역에 배치되는 전력용 집적소자.
  3. 제2항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 드레인영역의 다른 측면에 접하도록 배치되는 전력용 집적소자.
  4. 제2항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 게이트절연층 및 게이트전극의 단부와 중첩되도록 배치되는 전력용 집적소자.
  5. 제1항에 있어서,
    상기 딥 트랜치 필드절연층의 측면에서의 수직 길이는 바닥부의 수평 길이의 적어도 1.2배 이상인 큰 전력용 집적소자.
  6. 제1항에 있어서,
    상기 트랜치 소자분리층, 딥 트랜치 필드절연층, 소스영역, 드레인영역, 게이트절연층, 및 게이트전극은 일 방향을 따라 길게 배치되는 스트라이프 형태를 갖는 전력용 집적소자.
  7. 제1항에 있어서,
    상기 소스영역을 둘러싸는 바디영역을 더 포함하며, 상기 채널영역은 상기 바디영역의 상부 표면 영역인 전력용 집적소자.
  8. 제1항에 있어서,
    상기 채널영역은 서로 인접하면서 상기 소스영역 및 드리프트영역에 각각 접하는 제1 채널영역 및 제2 채널영역을 포함하는 전력용 집적소자.
  9. 제8항에 있어서,
    상기 소스영역을 둘러싸는 바디영역 및
    상기 바디영역을 둘러싸는 웰영역을 더 포함하며,
    상기 제1 채널영역은 상기 바디영역의 상부 표면 영역이고, 상기 제2 채널영역은 상기 웰영역의 상부 표면 영역인 전력용 집적소자.
  10. 제9항에 있어서,
    상기 바디영역 및 웰영역은 동일 도전형을 가지며, 상기 웰영역의 불순물 농도는 상기 바디영역의 불순물농도보다 상대적으로 낮은 전력용 집적소자.
  11. 지지기판
    상기 지지기판 위의 매몰절연층
    상기 매몰절연층 위의 드리프트층
    상기 드리프트층의 상부 일정 영역에 배치되는 바디영역
    상기 바디영역의 상부 일정 영역에 배치되는 소스영역
    상기 바디영역과 일정 간격 이격되도록 상기 드리프트층의 상부 일정 영역에 배치되는 드레인영역
    상기 소스영역과 드리프트층 사이의 바디영역과 상기 드리프트층의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드리프트영역의 상부에서 상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 드리프트영역의 상부에서 상기 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전력용 집적소자.
  12. 제11항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 바디영역과 상기 드레인영역 사이의 드리프트영역에 배치되는 전력용 집적소자.
  13. 제12항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 드레인영역의 다른 측면에 접하도록 배치되는 전력용 집적소자.
  14. 제12항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 게이트절연층 및 게이트전극의 단부와 중첩되도록 배치되는 전력용 집적소자.
  15. 제11항에 있어서,
    상기 딥 트랜치의 필드절연층의 측면에서의 수직 길이는 바닥부의 수평 길이의 적어도 1.2배보다 큰 전력용 집적소자.
  16. 제11항에 있어서,
    상기 트랜치 소자분리층, 딥 트랜치 필드절연층, 소스영역, 드레인영역, 게이트절연층, 및 게이트전극은 일 방향을 따라 길게 배치되는 스트라이프 형태를 갖는 전력용 집적소자.
  17. 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역
    상기 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역
    상기 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 웰영역의 상부에서 상기 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전력용 집적소자.
  18. 제17항에 있어서,
    상기 웰영역 내에서 상기 딥 트랜치 필드절연층 둘레를 둘러싸도록 배치되는 제1 도전형의 불순물영역을 더 포함하는 전력용 집적소자.
  19. 제18항에 있어서,
    상기 불순물영역의 불순물 도핑농도는 상기 웰영역의 불순물 도핑농도보다 높은 전력용 집적소자.
  20. 제18항에 있어서,
    상기 드리프트영역의 불순물 도핑농도는 상기 웰영역의 불순물 도핑농도보다 높고, 상기 불순물영역의 도핑농도는 상기 드리프트영역의 불순물 도핑농도와 실질적으로 동일한 전력용 집적소자.
  21. 제17항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 바디영역과 상기 드레인영역 및 드리프트영역 사이의 웰영역에 배치되는 전력용 집적소자.
  22. 제21항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 드레인영역 및 드리프트영역의 측면에 접하도록 배치되는 전력용 집적소자.
  23. 제17항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 게이트절연층 및 게이트전극의 단부와 중첩되도록 배치되는 전력용 집적소자.
  24. 제17항에 있어서,
    상기 딥 트랜치 필드절연층의 측면에서의 수직 길이는 바닥부의 수평 길이의 적어도 1.2배보다 큰 전력용 집적소자.
  25. 제17항에 있어서,
    상기 트랜치 소자분리층, 딥 트랜치 필드절연층, 소스영역, 드레인영역, 게이트절연층, 및 게이트전극은 일 방향을 따라 길게 배치되는 스트라이프 형태를 갖는 전력용 집적소자.
  26. 기판
    상기 기판 위에 배치되는 제1 도전형의 고농도 매몰접합층
    상기 고농도 매몰접합층 위에 배치되는 제2 도전형의 접합영역
    상기 접합영역의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역
    상기 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역
    상기 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층
    상기 웰영역의 상부에서 상기 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층
    상기 접합영역의 상부 일정 영역에서 상기 웰영역과 상호 이격되도록 배치되는 제1 도전형의 컨택영역 및
    상기 접합영역을 수직으로 관통하여 상기 컨택영역과 고농도 매몰접합영역 사이에 배치되는 제1 도전형의 싱크영역을 포함하는 전력용 집적소자.
  27. 제26항에 있어서,
    상기 웰영역 내에서 상기 딥 트랜치 필드절연층 둘레를 둘러싸도록 배치되는 제1 도전형의 불순물영역을 더 포함하는 전력용 집적소자.
  28. 제27항에 있어서,
    상기 불순물영역의 불순물 도핑농도는 상기 웰영역의 불순물 도핑농도보다 높은 전력용 집적소자.
  29. 제27항에 있어서,
    상기 드리프트영역의 불순물 도핑농도는 상기 웰영역의 불순물 도핑농도보다 높고, 상기 불순물영역의 도핑농도는 상기 드리프트영역의 불순물 도핑농도와 실질적으로 동일한 전력용 집적소자.
  30. 제26항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 바디영역과 상기 드레인영역 및 드리프트영역 사이의 웰영역에 배치되는 전력용 집적소자.
  31. 제30항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 드레인영역 및 드리프트영역의 측면에 접하도록 배치되는 전력용 집적소자.
  32. 제26항에 있어서,
    상기 딥 트랜치 필드절연층은, 상기 게이트절연층 및 게이트전극의 단부와 중첩되도록 배치되는 전력용 집적소자.
  33. 제26항에 있어서,
    상기 딥 트랜치 필드절연층의 측면에서의 수직 길이는 바닥부의 수평 길이의 적어도 1.2배보다 큰 전력용 집적소자.
  34. 제26항에 있어서,
    상기 트랜치 소자분리층, 딥 트랜치 필드절연층, 소스영역, 드레인영역, 게이트절연층, 및 게이트전극은 일 방향을 따라 길게 배치되는 스트라이프 형태를 갖는 전력용 집적소자.
  35. 제26항에 있어서,
    상기 트랜치 소자분리층의 양 측면은 각각 상기 드레인영역 및 컨택영역에 접하는 전력용 집적소자.
  36. 기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역의 양 측면과 각각 이격되도록 배치되는 제1 도전형의 제1 및 제2 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 제1 및 제2 소스영역
    상기 제1 및 제2 소스영역 사이에서 상기 제1 및 제2 소스영역과 접하도록 배치되는 제2 도전형의 컨택영역
    상기 제1 및 제2 드리프트영역의 상부 일정 영역에 각각 배치되는 제1 도전형의 제1 및 제2 드레인영역
    상기 제1 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 제1 게이트절연층 및 제1 게이트전극
    상기 제2 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 제2 게이트절연층 및 제2 게이트전극
    상기 제1 드레인영역의 일 측에 인접하도록 배치되는 제1 트랜치 소자분리층
    상기 제2 드레인영역의 일 측에 인접하도록 배치되는 제2 트랜치 소자분리층
    상기 웰영역의 상부에서 상기 제1 드레인영역의 다른 측 및 제1 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제1 딥 트랜치 필드절연층 및
    상기 웰영역의 상부에서 상기 제2 드레인영역의 다른 측 및 제2 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 제2 딥 트랜치 필드절연층을 포함하는 전력용 집적소자.
  37. 제36항에 있어서,
    상기 웰영역 내에서 상기 제1 딥 트랜치 필드절연층 둘레를 둘러싸도록 배치되는 제1 도전형의 제1 불순물영역 및
    상기 웰영역 내에서 상기 제2 딥 트랜치 필드절연층 둘레를 둘러싸도록 배치되는 제1 도전형의 제2 불순물영역을 더 포함하는 전력용 집적소자.
  38. 제37항에 있어서,
    상기 제1 및 제2 불순물영역의 불순물 도핑농도는 상기 웰영역의 불순물 도핑농도보다 높은 전력용 집적소자.
  39. 제36항에 있어서,
    상기 제1 및 제2 드리프트영역의 불순물 도핑농도는 상기 웰영역의 불순물 도핑농도보다 높고, 상기 제1 및 제2 불순물영역의 도핑농도는 각각 상기 제1 및 제2 드리프트영역의 불순물 도핑농도와 실질적으로 동일한 전력용 집적소자.
  40. 제36항에 있어서,
    상기 제1 딥 트랜치 필드절연층은, 상기 바디영역과 상기 제1 드레인영역 및 제1 드리프트영역 사이의 웰영역에 배치되고, 상기 제2 딥 트랜치 필드절연층은, 상기 바디영역과 상기 제2 드레인영역 및 제2 드리프트영역 사이의 웰영역에 배치되는 전력용 집적소자.
  41. 제40항에 있어서,
    상기 제1 딥 트랜치 필드절연층은, 상기 제1 드레인영역 및 제1 드리프트영역의 측면에 접하도록 배치되고, 상기 제2 딥 트랜치 필드절연층은, 상기 제2 드레인영역 및 제2 드리프트영역의 측면에 접하도록 배치되는 전력용 집적소자.
  42. 제36항에 있어서,
    상기 제1 딥 트랜치 필드절연층은, 상기 제1 게이트절연층 및 제1 게이트전극의 단부와 중첩되도록 배치되고, 상기 제2 딥 트랜치 필드절연층은, 상기 제2 게이트절연층 및 제2 게이트전극의 단부와 중첩되도록 배치되는 전력용 집적소자.
  43. 제36항에 있어서,
    상기 제1 딥 트랜치 필드절연층의 측면에서의 수직 길이는 바닥부의 수평 길이의 적어도 1.2배보다 크고, 상기 제2 딥 트랜치 필드절연층의 측면에서의 수직 길이는 바닥부의 수평 길이의 적어도 1.2배보다 큰 전력용 집적소자.
  44. 제36항에 있어서,
    상기 제1 및 제2 트랜치 소자분리층, 제1 및 제2 딥 트랜치 필드절연층, 제1 및 제2 소스영역, 제1 및 제2 드레인영역, 제1 및 제2 게이트절연층, 및 제1 및 제2 게이트전극은 일 방향을 따라 길게 배치되는 스트라이프 형태를 갖는 전력용 집적소자.
  45. 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로 및
    상기 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되,
    상기 전력용 집적소자는,
    기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역
    상기 채널영역의 양 측면들 중 상기 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역
    상기 드리프트영역의 상부에 배치되는 드레인영역
    상기 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드리프트영역의 상부에서 상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 드리프트영역의 상부에서 상기 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전자장치.
  46. 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로 및
    상기 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되,
    상기 전력용 집적소자는,
    지지기판
    상기 지지기판 위의 매몰절연층
    상기 매몰절연층 위의 드리프트층
    상기 드리프트층의 상부 일정 영역에 배치되는 바디영역
    상기 바디영역의 상부 일정 영역에 배치되는 소스영역
    상기 바디영역과 일정 간격 이격되도록 상기 드리프트층의 상부 일정 영역에 배치되는 드레인영역
    상기 소스영역과 드리프트층 사이의 바디영역과 상기 드리프트층의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드리프트영역의 상부에서 상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 드리프트영역의 상부에서 상기 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전자장치.
  47. 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로 및
    상기 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되,
    상기 전력용 집적소자는,
    기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역
    상기 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역
    상기 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 웰영역의 상부에서 상기 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전자장치.
  48. 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로 및
    상기 출력신호에 따라 스위칭동작을 수행하는 전력용 집적소자를 포함하되,
    상기 전력용 집적소자는,
    기판
    상기 기판 위에 배치되는 제1 도전형의 고농도 매몰접합층
    상기 고농도 매몰접합층 위에 배치되는 제2 도전형의 접합영역
    상기 접합영역의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역
    상기 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역
    상기 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층
    상기 웰영역의 상부에서 상기 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층
    상기 접합영역의 상부 일정 영역에서 상기 웰영역과 상호 이격되도록 배치되는 제1 도전형의 컨택영역 및
    상기 접합영역을 수직으로 관통하여 상기 컨택영역과 고농도 매몰접합영역 사이에 배치되는 제1 도전형의 싱크영역을 포함하는 전자장치.
  49. 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며,
    상기 파워관리집적회로는 상기 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되,
    상기 전력용 집적소자는,
    기판의 상부영역에서 상호 인접하게 배치되는 반대 도전형의 채널영역 및 드리프트영역
    상기 채널영역의 양 측면들 중 상기 드리프트영역에 접하는 측면부의반대 측면에 접하도록 배치되는 소스영역
    상기 드리프트영역의 상부에 배치되는 드레인영역
    상기 채널영역 및 드리프트영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드리프트영역의 상부에서 상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 드리프트영역의 상부에서 상기 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전자시스템.
  50. 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며,
    상기 파워관리집적회로는 상기 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되,
    상기 전력용 집적소자는,
    지지기판
    상기 지지기판 위의 매몰절연층
    상기 매몰절연층 위의 드리프트층
    상기 드리프트층의 상부 일정 영역에 배치되는 바디영역
    상기 바디영역의 상부 일정 영역에 배치되는 소스영역
    상기 바디영역과 일정 간격 이격되도록 상기 드리프트층의 상부 일정 영역에 배치되는 드레인영역
    상기 소스영역과 드리프트층 사이의 바디영역과 상기 드리프트층의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드리프트영역의 상부에서 상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 드리프트영역의 상부에서 상기 드레인영역의 다른 측에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전자시스템.
  51. 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며,
    상기 파워관리집적회로는 상기 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되,
    상기 전력용 집적소자는,
    기판의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역
    상기 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역
    상기 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층 및
    상기 웰영역의 상부에서 상기 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층을 포함하는 전자시스템.
  52. 모바일스테이션모뎀, RF 섭시스템, 파워관리집적회로, 디스플레이, 및 메모리를 포함하며,
    상기 파워관리집적회로는 상기 모바일스테이션모뎀, RF 섭시스템, 및 디스플레이로 적정 전원을 공급하며 전력용 집적소자를 포함하는 전원관리회로들로 이루어지되,
    상기 전력용 집적소자는,
    기판
    상기 기판 위에 배치되는 제1 도전형의 고농도 매몰접합층
    상기 고농도 매몰접합층 위에 배치되는 제2 도전형의 접합영역
    상기 접합영역의 상부 일정 영역에 배치되는 제1 도전형의 웰영역
    상기 웰영역의 상부 일정 영역에 배치되는 제2 도전형의 바디영역
    상기 웰영역의 상부 일정 영역에서 상기 바디영역과 이격되도록 배치되는 제1 도전형의 드리프트영역
    상기 바디영역의 상부 일정 영역에 배치되는 제1 도전형의 소스영역
    상기 드리프트영역의 상부 일정 영역에 배치되는 제1 도전형의 드레인영역
    상기 소스영역과 웰영역 사이의 바디영역과 상기 웰영역의 일부와 중첩되도록 배치되는 게이트절연층 및 게이트전극
    상기 드레인영역의 일 측에 인접하도록 배치되는 트랜치 소자분리층
    상기 웰영역의 상부에서 상기 드레인영역의 다른 측 및 드리프트영역에 인접하도록 배치되며 양 측면부의 수직 길이가 바닥부의 수평 길이보다 상대적으로 큰 딥 트랜치 필드절연층
    상기 접합영역의 상부 일정 영역에서 상기 웰영역과 상호 이격되도록 배치되는 제1 도전형의 컨택영역 및
    상기 접합영역을 수직으로 관통하여 상기 컨택영역과 고농도 매몰접합영역 사이에 배치되는 제1 도전형의 싱크영역을 포함하는 전자시스템.
KR1020140115387A 2014-09-01 2014-09-01 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템 KR102248307B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140115387A KR102248307B1 (ko) 2014-09-01 2014-09-01 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
US14/586,450 US9362363B2 (en) 2014-09-01 2014-12-30 Power integrated devices, electronic devices and electronic systems including the same
TW104101059A TWI641145B (zh) 2014-09-01 2015-01-13 功率積體裝置、電子裝置及包含其之電子系統
CN201510115565.9A CN106033775B (zh) 2014-09-01 2015-03-17 功率集成器件、包括其的电子器件及电子系统
US15/140,243 US10217821B2 (en) 2014-09-01 2016-04-27 Power integrated devices, electronic devices and electronic systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140115387A KR102248307B1 (ko) 2014-09-01 2014-09-01 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템

Publications (3)

Publication Number Publication Date
KR20160026455A true KR20160026455A (ko) 2016-03-09
KR102248307B1 KR102248307B1 (ko) 2021-05-04
KR102248307B9 KR102248307B9 (ko) 2021-09-17

Family

ID=55403467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140115387A KR102248307B1 (ko) 2014-09-01 2014-09-01 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템

Country Status (4)

Country Link
US (1) US9362363B2 (ko)
KR (1) KR102248307B1 (ko)
CN (1) CN106033775B (ko)
TW (1) TWI641145B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050282A (ko) * 2018-11-01 2020-05-11 삼성전자주식회사 전력 소자

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217821B2 (en) * 2014-09-01 2019-02-26 Sk Hynix System Ic Inc. Power integrated devices, electronic devices and electronic systems including the same
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
US9508719B2 (en) 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
CN109473476B (zh) * 2017-09-07 2020-12-25 无锡华润上华科技有限公司 一种横向双扩散金属氧化物半导体器件及其制作方法
US11367721B2 (en) * 2020-04-01 2022-06-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure
CN114078969A (zh) * 2020-10-12 2022-02-22 台湾积体电路制造股份有限公司 横向扩散的mosfet及其制造方法
CN112557733A (zh) * 2020-12-01 2021-03-26 无锡先瞳半导体科技有限公司 一种电流检测功率器件、锂电池保护器及电子设备
CN112466955B (zh) * 2020-12-04 2022-10-11 重庆邮电大学 一种具有体内导电沟道的薄层soi-ldmos器件
CN115224129A (zh) * 2022-06-22 2022-10-21 天狼芯半导体(成都)有限公司 一种平面型功率mos器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241092A1 (en) * 2010-03-30 2011-10-06 Freescale Semiconductor, Inc. Electronic device with capcitively coupled floating buried layer
US20130187218A1 (en) * 2012-01-19 2013-07-25 Globalfoundries Singapore Pte. Ltd. Esd protection circuit
US20140045313A1 (en) * 2011-03-01 2014-02-13 Richtek Technology Corporation High voltage device and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930027B2 (en) * 2003-02-18 2005-08-16 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component
US7282386B2 (en) * 2005-04-29 2007-10-16 Freescale Semiconductor, Inc. Schottky device and method of forming
US7067365B1 (en) 2005-05-26 2006-06-27 United Microelectronics Corp. High-voltage metal-oxide-semiconductor devices and method of making the same
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
EP1868239B1 (en) * 2006-06-12 2020-04-22 ams AG Method of manufacturing trenches in a semiconductor body
US7781292B2 (en) * 2007-04-30 2010-08-24 International Business Machines Corporation High power device isolation and integration
CN101257047A (zh) * 2008-04-03 2008-09-03 北京大学 一种耐高压的横向双扩散mos晶体管
KR20100064556A (ko) 2008-12-05 2010-06-15 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN102097441B (zh) * 2010-12-17 2013-01-02 电子科技大学 用于等离子显示屏驱动芯片的soi器件
CN102254946B (zh) * 2011-01-11 2013-07-10 苏州英诺迅科技有限公司 一种射频横向扩散n型mos管及其制造方法
CN102280481B (zh) * 2011-08-01 2016-04-20 上海华虹宏力半导体制造有限公司 横向双扩散金属氧化物半导体器件及其制造方法
CN102315273A (zh) * 2011-09-30 2012-01-11 上海宏力半导体制造有限公司 超结横向扩散金属氧化物半导体及其制造方法
CN103545346B (zh) * 2012-07-09 2016-11-16 上海华虹宏力半导体制造有限公司 隔离型n型ldmos器件及其制造方法
CN103258842B (zh) * 2013-05-02 2016-05-04 上海华力微电子有限公司 一种双层浅沟槽隔离结构、制备方法及横向扩散mos管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241092A1 (en) * 2010-03-30 2011-10-06 Freescale Semiconductor, Inc. Electronic device with capcitively coupled floating buried layer
US20140045313A1 (en) * 2011-03-01 2014-02-13 Richtek Technology Corporation High voltage device and manufacturing method thereof
US20130187218A1 (en) * 2012-01-19 2013-07-25 Globalfoundries Singapore Pte. Ltd. Esd protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050282A (ko) * 2018-11-01 2020-05-11 삼성전자주식회사 전력 소자

Also Published As

Publication number Publication date
CN106033775A (zh) 2016-10-19
US20160064487A1 (en) 2016-03-03
KR102248307B9 (ko) 2021-09-17
US9362363B2 (en) 2016-06-07
CN106033775B (zh) 2020-09-11
TW201611284A (zh) 2016-03-16
TWI641145B (zh) 2018-11-11
KR102248307B1 (ko) 2021-05-04

Similar Documents

Publication Publication Date Title
KR102248307B1 (ko) 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
US6882023B2 (en) Floating resurf LDMOSFET and method of manufacturing same
CN105280711B (zh) 电荷补偿结构及用于其的制造
US9627518B2 (en) Power integrated devices, electronic devices including the same and electronic systems including the same
US9418851B2 (en) Method for manufacturing a semiconductor device
US9570607B2 (en) Field-effect semiconductor device having alternating n-type and p-type pillar regions arranged in an active area
CN204257658U (zh) 场效应晶体管和边缘结构
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US10522675B2 (en) Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
KR102286012B1 (ko) 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템
US10068848B2 (en) Semiconductor chip with integrated series resistances
US10217821B2 (en) Power integrated devices, electronic devices and electronic systems including the same
US7436025B2 (en) Termination structures for super junction devices
CN101573800B (zh) Pn结及mos电容器混合减低表面场晶体管
US10128367B2 (en) Transistor device with increased gate-drain capacitance
CN105280712A (zh) 电荷补偿器件及其制造
US20170170310A1 (en) Semiconductor device and manufacturing method of the semiconductor device
KR20170079984A (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR20170080966A (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
US20180145170A1 (en) Method of Forming a Field-Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts
KR101357620B1 (ko) 반도체 장치용 3ｄ 채널 구조물
EP4184590A1 (en) Semiconductor device
KR20140029951A (ko) 반도체 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction