CN103258842B - 一种双层浅沟槽隔离结构、制备方法及横向扩散mos管 - Google Patents
一种双层浅沟槽隔离结构、制备方法及横向扩散mos管 Download PDFInfo
- Publication number
- CN103258842B CN103258842B CN201310157307.8A CN201310157307A CN103258842B CN 103258842 B CN103258842 B CN 103258842B CN 201310157307 A CN201310157307 A CN 201310157307A CN 103258842 B CN103258842 B CN 103258842B
- Authority
- CN
- China
- Prior art keywords
- fleet plough
- plough groove
- isolation structure
- groove isolation
- deck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种双层浅沟槽隔离结构及其制备方法,以及横向扩散MOS管,双层浅沟槽隔离结构包括:在半导体衬底的漂移区内设有双层浅沟槽隔离结构,双层浅沟槽隔离结构分上下两层,上层浅沟槽隔离结构具有两倾斜侧壁,上层浅沟槽隔离结构的两侧壁顶端与漂移区表面所形成的角为钝角,且上层浅沟槽隔离结构的底部完全是下层浅沟槽隔离结构的顶部,浅沟槽隔离结构内填充有绝缘介质。本发明利用具有倾斜侧壁的上层浅沟槽隔离结构,并对双层浅沟槽隔离结构内的尖角进行圆化或钝化处理,避免了鸟嘴效应的产生;上层浅沟槽隔离结构的存在可以扩宽下层浅沟槽隔离结构的底部拐角处的耗尽区域,避免产生新的密集电场,使电场分布趋于平坦,从而提高击穿电压。
Description
技术领域
本发明涉及半导体制造技术领域,具体涉及一种双层浅沟槽隔离结构、其制备方法,以及一种横向扩散MOS管。
背景技术
横向扩散金属氧化物半导体(LaterallyDiffusedMetalOxideSemiconductor,LDMOS)与双极型晶体管相比,LDMOS管的增益更高,LDMOS管的增益可达14dB以上,而双极型晶体管在5~6dB,采用LDMOS管的PA模块的增益可达60dB左右。这表明对于相同的输出功率需要更少的器件,从而增大功放的可靠性。LDMOS管有一个低且无变化的互调电平到饱和区,不像双极型晶体管那样互调电平高且随着功率电平的增加而变化。这种主要特性允许LDMOS晶体管执行高于双极型晶体管二倍的功率,且线性较好。LDMOS晶体管具有较好的温度特性温度系数是负数,因此可以防止热耗散的影响。这种温度稳定性允许幅值变化只有0.1dB,而在有相同的输入电平的情况下,双极型晶体管幅值变化从0.5-0.6dB,且通常需要温度补偿电路。拥有如此多的优势,LDMOS越来越受到人们的关注,并且由于其更容易与CMOS工艺兼容而被广泛采用。
通常,LDMOS器件结构,如图1所示,图1是传统横向扩散MOS管的结构示意图,LDMOS是一种双扩散结构的功率器件,在半导体衬底上设有外延层1’,在外延层1’上设有漂移区2’,以及在漂移区2’两端设有源区3’和漏区4’,其中,漂移区2是LDMOS设计的关键,漂移区2’的杂质浓度比较低时,当LDMOS接高压时,漂移区2’由于是高阻,能够承受更高的电压;另外,在漂移区2’上设有栅极5’,栅极5’延伸到漂移区2的上面,充当场极板,会弱化漂移区的表面电场,有利于提高击穿电压。为了增加击穿电压,因此在有源区3’和漏区4’之间设有一个漂移区2’。LDMOS中的漂移区2’是该类器件设计的关键,漂移区2’的杂质浓度比较低,因此,当LDMOS接高压时,漂移区2’由于是高阻,能够承受更高的电压。对LDMOS而言,通常采用增加漂移区2’的长度以提高击穿电压,但是这会增加芯片面积和导通电阻,然而,耐压和导通阻挡对于漂移区2’的浓度和长度的要求是矛盾的,增加漂移区2’长度并降低掺杂浓度方法可以有效提高击穿电压,却增加了导通电阻,增加了功耗。
单层浅沟槽隔离结构的LDMOS不仅可以增加漂移区2”有效长度,而且可以有效降低导通电阻,逐渐替代传统的LDMOS。请参阅图2,图2是单层横向扩散MOS管的结构示意图,单层浅沟槽隔离结构是在上述传统LDMOS半导体衬底的基础上设计的,在半导体衬底的漂移区2”上形成浅沟槽,然后在浅沟槽中填充绝缘介质7”,最后在衬底上形成栅极5”。单层浅沟槽隔离结构如图2所示,图2是单层浅沟槽隔离结构的LDMOS管示意图,在半导体衬底上设有外延层1”,在外延层1”上设有漂移区2”,以及在漂移区2”两端设有源区3”和漏区”4,在漂移区2”上设有单层浅沟槽隔离结构6”,在单层浅沟槽隔离结构”内填充有绝缘介质7”,以及在衬底表面设有栅极5”,栅极5”从源区3”延伸至漂移区2”。然而,单层浅沟槽隔离结构6”存在边缘易击穿,不仅不能有效消除鸟嘴效应,还导致浅沟槽隔离结构的抗压能力下降。
专利CN102254946公开了一种横向扩散N型MOS管及其制造方法,其中所述的横向扩散N性MOS管中提出了一种阶梯浅沟槽隔离结构,请参阅图3,图3是含有阶梯浅沟槽隔离结构的横向扩散MOS管的结构示意图,在漂移区14上设有阶梯浅沟槽隔离结构,阶梯浅沟槽隔离结构包括位于漂移区14上的第二浅沟槽隔离结构142,以及位于第二浅沟槽隔离结构142上的第一浅沟槽隔离结构141,阶梯浅沟槽隔离结构内填充绝缘介质,如图3所示,采用两次刻蚀形成该阶梯浅沟槽隔离结构,采用的方法为湿法刻蚀,并且第一和第二浅沟槽隔离结构形成阶梯状,第一浅沟槽隔离结构141的侧壁与漂移区14表面的夹角为90度,第一浅沟槽隔离结构141的侧壁与第二浅沟槽隔离结构142的侧壁相平行,虽然能够可以增加漂移区12的长度,提高器件的抗压性能,但是,由于第一浅沟槽隔离结构141的侧壁与漂移区12表面的夹角为90度,不为钝角,在这样的边缘点附近的电场峰值还是相对于漂移区14的其他部分较大,鸟嘴效应依然存在。此外,该横向扩散N型MOS管中,在源区16和漂移区14之间设有栅氧层171,在栅氧层上覆盖有栅极17,其中,栅极17并没有延伸至阶梯浅沟槽隔离结构的上部区域。
因此,探索研究新型的浅沟槽隔离结构和制备方法是急需的,使其不仅能提高抗压能力,还能够消除鸟嘴效应以及降低导通电阻。
发明内容
针对上述存在的问题,本发明的目的在于提供一种双层浅沟槽隔离结构及其制备方法,以及一种横向扩散MOS管,使其能够提高器件的击穿电压,降低导通电阻,避免鸟嘴效应的发生。
本发明提供一种双层浅沟槽隔离结构,包括带有外延层的半导体衬底,所述半导体衬底包括在所述外延层上设有漂移区,在所述外延层上且在所述漂移区的相邻两端分别有源区和漏区,其中:在所述漂移区内设有双层浅沟槽隔离结构,所述双层浅沟槽隔离结构分上下两层,所述上层浅沟槽隔离结构具有两倾斜侧壁,所述上层浅沟槽隔离结构的两侧壁顶端与所述漂移区表面所形成的角为钝角,且所述上层浅沟槽隔离结构的底部完全是所述下层浅沟槽隔离结构的顶部,所述双层浅沟槽隔离结构内填充有绝缘介质。
优选地,所述上层浅沟槽隔离结构的两侧壁的倾斜角为60-85度。
优选地,所述上层浅沟槽隔离结构的深度占整个所述双层浅沟槽隔离结构的深度的20%-25%。
优选地,所述下层浅沟槽隔离结构具有两平行且倾斜角为90度的侧壁。
优选地,所述上层浅沟槽隔离结构的两侧壁与所述下层浅沟槽隔离结构的两侧壁所形成的角为钝角。
优选地,对所述上层浅沟槽隔离结构的两侧壁顶端与所述漂移区表面的相交处、所述上层浅沟槽隔离结构的两侧壁与所述下层浅沟槽隔离结构的两侧壁的交界处、以及所述下层浅沟槽隔离结构的两侧壁的底端与所述漂移区相交处进行圆化或钝化处理。
本发明还提供一种双层浅沟槽隔离结构的制备方法,包括:
步骤S01:提供一个表面覆盖有掩膜层结构的半导体衬底,经刻蚀,在半导体衬底的漂移区中刻蚀出深凹槽;
步骤S02:在所述半导体衬底上涂覆一层光刻胶,且所述光刻胶填充满整个深凹槽;
步骤S03:经曝光显影,在所述半导体衬底表面的光刻胶形成一个大于所述深凹槽宽度的凹槽,填充在所述深凹槽内的光刻胶的上面一部分被去除,下面一部分保留在所述深凹槽内;
步骤S04:经刻蚀,在所述漂移区内形成具有两倾斜侧壁的上层浅沟槽以及形成下层浅沟槽;
步骤S05:在所述上层浅沟槽和下层浅沟槽内形成薄氧化层,对所述上层浅沟槽的两侧壁顶端与所述漂移区表面的相交处、所述上层浅沟槽的两侧壁与所述下层浅沟槽的两侧壁的交界处、以及所述下层浅沟槽的两侧壁的底端与所述漂移区相交处进行圆化或钝化处理;
步骤S06:在所述上层浅沟槽和下层浅沟槽内填充绝缘介质,分别形成上层浅沟槽隔离结构和下层浅沟槽隔离结构,从而构成双层浅沟槽隔离结构,并将所述掩膜层结构去除。
优选地,步骤S03中,所述保留在深凹槽内的光刻胶的高度为所述深凹槽的80%-90%。
优选地,所述上层浅沟槽隔离结构的深度占整个所述浅沟槽隔离结构的深度的20%-25%。
优选地,步骤S04中,采用干法刻蚀,在刻蚀过程中,增加含氟气体的比例,使得在所述侧壁上形成的聚合物的速率大于刻蚀速率,从而形成所述倾斜侧壁。
优选地,所述上层浅沟槽隔离结构的两侧壁的斜率为60-85度。
优选地,所述下层浅沟槽隔离结构具有两平行且斜率为90度的侧壁。
本发明还提供一种包含上述的双层浅沟槽隔离结构的横向扩散MOS管,其中,所述横向扩散MOS管包含所述双层浅沟槽隔离结构以及在所述半导体衬底的外延层上设有栅极,所述栅极位于所述源区至所述漂移区的区域上,并且所述栅极的一端延伸至所述双层浅沟槽隔离结构的上部。
优选地,所述栅极延伸至所述双层浅沟槽隔离结构的上部的中间位置。本发明还提供一种包含上述双层浅沟槽隔离结构的横向扩散MOS管,其特征在于,所述横向扩散MOS管包含所述双层浅沟槽隔离结构以及在所述半导体衬底的外延层上设有栅极,所述栅极位于所述源区至所述漂移区的区域上,并且所述栅极的一端延伸至所述双层浅沟槽隔离结构的上部。
优选地,所述栅极延伸至所述双层浅沟槽隔离结构的上部的中间位置。
本发明的一种双层浅沟槽隔离结构及其制备方法,以及包含该双层浅沟槽隔离结构的横向扩散MOS管,通过将单层浅沟槽隔离结构改进为双层浅沟槽隔离结构,减小了在浅沟槽隔离结构内的局部电荷聚集,利用具有倾斜侧壁的上层浅沟槽隔离结构,可以在上层浅沟槽隔离结构的两侧壁顶端与漂移区表面形成钝角,以及上层浅沟槽隔离结构的两侧壁与下层浅沟槽隔离结构的两侧壁形成钝角,并对双层浅沟槽隔离结构内的尖角进行圆化或钝化处理,从而避免了鸟嘴效应的产生,并且由于上层浅沟槽隔离结构的存在,可以进一步扩宽下层浅沟槽隔离结构的底部的拐角处和底部中间位置区域的耗尽区域,避免产生新的密集电场,使得在源区和漏区之间的电场分布趋于平坦,从而提高了横向击穿电压。
附图说明
图1是传统横向扩散MOS管的结构示意图
图2是单层横向扩散MOS管的结构示意图
图3是含有阶梯浅沟槽隔离结构的横向扩散MOS管的结构示意图
图4是本发明的一个较佳实施例的双层浅沟槽隔离结构示意图
图5是本发明的一个较佳实施例的双层浅沟槽隔离结构的制备方法的流程示意图
图6-11是本发明的上述较佳实施例的双层浅沟槽隔离结构的制备方法的各制备步骤所形成结构的截面示意图
图12是本发明的一个较佳实施例的横向扩散MOS管的结构示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及图示在本质上当做说明之用,而非用以限制本发明。
本发明的一种双层浅沟槽隔离结构,请参阅图4,图4是本发明的一个较佳实施例的双层浅沟槽隔离结构的示意图,包括带有外延层1的半导体衬底,该半导体衬底可以是任意半导体器件层,可以但不限于是N型硅衬底或P型硅衬底,该半导体衬底包括在半导体衬底的外延层1上的漂移区2,在外延层1上且在漂移区2的相邻两端分别有源区3和漏区4,漂移区2的类型可以依据半导体衬底类型的不同而设置,比如,如果是N型硅衬底,则为N型漂移区,如果是P型硅衬底,则为P型漂移区。在漂移区2内设有双层浅沟槽隔离结构6,该双层浅沟槽隔离6分为上、下两层,上层浅沟槽隔离结构61具有两倾斜侧壁,上层浅沟槽隔离结构61的两侧壁顶端与漂移区2表面所形成的角为钝角,且上层浅沟槽隔离结构61的底部完全是下层浅沟槽隔离结构62的顶部,双层浅沟槽隔离结构6内填充有绝缘介质7。
这里,由于一般的浅沟槽隔离结构的两侧壁平行且竖直分布,会造成电场集中在浅沟槽隔离结构的底部靠近源区的拐角处,使得在源区和漏区之间的电场分布不均匀,产生鸟嘴效应,并且会造成在浅沟槽隔离结构的底部中间位置和远离源区的拐角处产生新的密集电场,在该新的密集电场出容易发生横向电压击穿;而本发明的具有倾斜两侧壁上层浅沟槽隔离结构61,可以在上层浅沟槽隔离结构61的两侧壁顶端与漂移区2表面形成钝角,以及上层浅沟槽隔离结构61的两侧壁与下层浅沟槽隔离结构62的两侧壁形成钝角,从而避免了鸟嘴效应的产生,并且本发明的双层浅沟槽隔离结构6,由于上层浅沟槽隔离结构61的存在,可以进一步扩宽下层浅沟槽隔离结构62的底部的拐角处和底部中间位置区域的耗尽区域,避免产生新的密集电场,使得在源区3和漏区4之间的电场分布趋于平坦,从而提高了横向击穿电压。
其中,在本实施例中,上层浅沟槽隔离结构61的两侧壁的倾斜角可以为60-85度,上层浅沟槽隔离结构61的深度占整个双层浅沟槽隔离结构6的深度可以为20%-25%。这里,两倾斜侧壁的倾斜角不能太小,倾斜角越小,有源区就会越少,同样,上层浅沟槽隔离结构61的深度不能太大,更不能超过下层浅沟槽隔离结构62的深度,因为上层浅沟槽隔离结构61的深度太大,也会相应的减少有源区的范围,这都将大大降低器件的性能。同时,在本实施例中,下层浅沟槽隔离结构62具有两平行且倾斜角为90度的侧壁,这是为了保证双层浅沟槽隔离结构6的底部宽度和横截面积与现有工艺中的相同,从而使得该双层浅沟槽隔离结构6具有与现有工艺相兼容的特性,更易于应用于实际制备中。实际制备中,可以对上层浅沟槽隔离结构61的两侧壁顶端与漂移区2表面的相交处、上层浅沟槽隔离结构61的两侧壁与下层浅沟槽隔离结构62的两侧壁的交界处、以及下层浅沟槽隔离结构62的两侧壁的底端与漂移区2相交处进行圆化或钝化处理,进一步减少了双层浅沟槽隔离结构6内的尖角,使得尖角圆润化,避免了电场在尖角处的密集,使得源区3和漏区4之间的电场分布均匀,从而避免了鸟嘴效应的产生以及提高了击穿电压。在本实施例中,双层浅沟槽隔离结构6中填充的绝缘介质7可以为二氧化硅,这不用于限制本发明的范围。
下面将结合图5-11,通过具体实施例,对本实施例中的上述双层浅沟槽隔离结构的制备方法作进一步详细说明,其中,图6-11是上述双层浅沟槽隔离结构的制备方法的各制备步骤所形成结构的示意图。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
请参阅图5,图5是本发明的本实施中的制备上述双层浅沟槽隔离结构的方法的流程示意图,包括如下步骤:
步骤S01:请参阅图6,提供一个表面覆盖有掩膜层结构10的半导体衬底,经刻蚀,在半导体衬底的漂移区2内形成深凹槽8;刻蚀方法可以采用但不限于干法刻蚀,先在半导体衬底表面涂覆一层光刻胶,然后经曝光和刻蚀,在半导体衬底内刻蚀出深凹槽,这不用于限制本发明的范围;半导体衬底可以是任意半导体器件衬底层,半导体衬底内包括外延层1,且在外延层1上设有漂移区2,在外延层1上且在漂移区2的相邻两端分别有源区3和漏区4;并且掩膜层结构10可以但不限于是氧化硅层、氮化硅层或多晶硅层中的单层或任意组合的层叠结构,还可以是介质层、掩膜层依次叠加的层叠结构,介质层在后续的光刻工艺中起到停止刻蚀从而保护半导体衬底的作用。这里,形成掩膜层结构10的方法可以但不限于是化学气相沉积法。在对深凹槽进行刻蚀后,同时也将硬掩膜层结构10内刻蚀出与深凹槽相同的宽度的沟槽。
步骤S02:请参阅图7,在半导体衬底上涂覆一层光刻胶9,且光刻胶填充满整个深凹槽8。这里,光刻胶9涂覆在整个半导体衬底上,即在掩膜层结构10的表面及其沟槽内,和深凹槽8内都填充油光刻胶9。
步骤S03:请参阅图8,经曝光显影,在半导体衬底表面的光刻胶形成一个大于上述深凹槽宽度的凹槽,且填充在深凹槽8内的光刻胶的上面一部分被去除,下面一部分保留在深凹槽8内;这里,在本实施例中,保留在深凹槽8内的光刻胶的高度可以为深凹槽8的80%-90%,由于在后续的刻蚀过程中,保留在深凹槽8内的光刻胶和半导体衬底表面的光刻胶是同时进行刻蚀和减少的,为保证后续制备上层浅沟槽隔离结构61的比例,所以保留在深凹槽8内的光刻胶的高度不应太低。
步骤S04:请参阅图9,经刻蚀,在漂移区2内形成具有两倾斜侧壁的上层浅沟槽61’以及下层浅沟槽62’,构成双层浅沟槽;刻蚀方法可以但不限于采用等离子体干法刻蚀,本实施例中,可以采用等离子体干法刻蚀。
在刻蚀过程中,如果所使用的气体中的氟含量较大,会在侧壁表面形成含氟聚合物,这层含氟聚合物如同保护层一样,使得侧壁不能够被刻蚀到,从而将导致向下刻蚀的速率大于横向刻蚀速率,本发明采用这一原理,在本实施例中的本步骤的刻蚀过程中,增加含氟气体的比例,使得在侧壁上形成的含氟聚合物的速率大于刻蚀速率,从而使得向下刻蚀速率逐渐增大,最终形成倾斜侧壁;增大含氟气体的比例的同时还可以但不限于降低偏压功率,使得含氟聚合物的生成速率大于刻蚀速率,也可以达到形成倾斜侧壁的目的。
在上层浅沟槽61’形成后,保留在深凹槽8内的光刻胶如前所述也在刻蚀上层浅沟槽61’的同时被刻蚀到,在上层浅沟槽61’形成之后还有一部分光刻胶留在深凹槽8内,可以采用湿法刻蚀工艺,将整个衬底上和深凹槽8’内的光刻胶去除,从而在半导体衬底的漂移区2内且在上层浅沟槽61’下面形成下层浅沟槽62’。在本实施例中,上层浅沟槽61’的两侧壁的倾斜角可以为60-85度,上层浅沟槽61’的深度占整个双层浅沟槽的深度可以为20%-25%,下层浅沟槽62’具有两平行且斜率为90度的侧壁。
步骤S05:请参阅图10,在上层浅沟槽61’和下层浅沟槽62’内形成薄氧化层,对上层浅沟槽61’的两侧壁顶端与漂移区2表面的相交处、上层浅沟槽61’的两侧壁与下层浅沟槽62’的两侧壁的交界处、以及下层浅沟槽62’的两侧壁的底端与漂移区2相交处进行圆化或钝化处理。
这里,圆化处理可以采用硅的微结构转变(Micro-structuretransformationofsilicon,MSTS)方法,首先,经加热在上层浅沟槽61’和下层浅沟槽62’侧壁生长出薄氧化层,薄氧化层可以但不限于采用原位蒸发法形成,温度可以但不限于1000°C,薄氧化层可以但不限于是二氧化硅,然后采用MSTS方法对上层浅沟槽61’的两侧壁顶端与漂移区2表面的相交处、上层浅沟槽61’的两侧壁与下层浅沟槽62’的两侧壁的交界处的尖角进行圆化处理;然后,可以但不限于通入氢气并在900°C下,对下层浅沟槽62’的两侧壁的底端与漂移区2相交处的尖角进行钝化处理。这样可改善薄氧化层的均匀性,将双层浅沟槽隔离结构内的尖角区域去除,提高角部圆润度,降低电荷在此区域的富集。
步骤S07:请参阅图11,在上层浅沟槽61’和下层浅沟槽62’内填充绝缘介质7,绝缘介质7可以但不限于采用高密度等离子体化学气相沉积法进行填充,绝缘介质7可以但不限于是二氧化硅;填充完绝缘介质7后,形成上层浅沟槽隔离结构61和下层浅沟槽隔离结构62,从而构成双层浅沟槽隔离结构6;填充完绝缘介质7后,绝缘介质7的顶部表面并不是平坦的,可以但不限于采用化学机械研磨法对绝缘介质7的顶部表面进行平坦化处理,以露出掩膜层结构10的表面,最后可以但不限于采用湿法刻蚀方法将掩膜层结构10去除。
本发明还提供一种包含上述双层浅沟槽隔离结构的横向扩散MOS管,请参阅图12,图12为本发明的一个较佳实施例的横向扩散MOS管,该横向扩散MOS管包含上述双层浅沟槽隔离结构6,以及在半导体衬底上设有栅极5,栅极5位于源区3至漂移区2的区域上,并且栅极5的一端延伸至双层浅沟槽隔离结构6的上部;其中,栅极5的一端延伸至可以但不限于是双层浅沟槽隔离结构6的上部的中间位置,栅极5可以但不限于是多晶硅栅。将栅极5延伸至双层浅沟槽隔离结构6的上部或其中间位置,可以起到场极板的作用,同时,还能够避免下层浅沟槽隔离结构62的底部拐角处产生的电场和两侧壁产生的电场的叠加造成的电压击穿。需要说明的是,在该横向扩散MOS管中,在半导体衬底表面且栅极5下面的位置还可以但不限于包括有栅氧层,以及在漏区周围还设有场氧,在源区还设有阱区等,本发明对此不作任何限制。
综上所述,本发明提供的一种双层浅沟槽隔离结构及其制备方法,以及包含该双层浅沟槽隔离结构的横向扩散MOS管,通过将单层浅沟槽隔离结构改进为双层浅沟槽隔离结构,减小了在浅沟槽隔离结构内的局部电荷聚集,利用具有倾斜侧壁的上层浅沟槽隔离结构,可以在上层浅沟槽隔离结构的两侧壁顶端与漂移区表面形成钝角,以及上层浅沟槽隔离结构的两侧壁与下层浅沟槽隔离结构的两侧壁形成钝角,并对双层浅沟槽隔离结构内的尖角进行圆化或钝化处理,从而避免了鸟嘴效应的产生,并且由于上层浅沟槽隔离结构的存在,可以进一步扩宽下层浅沟槽隔离结构的底部的拐角处和底部中间位置区域的耗尽区域,避免产生新的密集电场,使得在源区和漏区之间的电场分布趋于平坦,从而提高了横向击穿电压。
以上所述的仅为本发明的实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (14)
1.一种双层浅沟槽隔离结构,包括带有外延层的半导体衬底,所述半导体衬底包括在所述外延层上设有漂移区,在所述外延层上且在所述漂移区的相邻两端分别有源区和漏区,其特征在于:在所述漂移区内设有双层浅沟槽隔离结构,所述双层浅沟槽隔离结构分上下两层,上层浅沟槽隔离结构具有两倾斜侧壁,所述上层浅沟槽隔离结构的两侧壁顶端与所述漂移区表面所形成的角为钝角,且所述上层浅沟槽隔离结构的底部完全是下层浅沟槽隔离结构的顶部,所述上层浅沟槽隔离结构的深度不超过所述下层浅沟槽隔离结构的深度;所述双层浅沟槽隔离结构内填充有绝缘介质;所述上层浅沟槽隔离结构扩宽下层浅沟槽隔离结构底部拐角处和底部中间位置区域的耗尽区域。
2.根据权利要求1所述的双层浅沟槽隔离结构,其特征在于,所述上层浅沟槽隔离结构的两侧壁的倾斜角为60-85度。
3.根据权利要求1所述的双层浅沟槽隔离结构,其特征在于,所述上层浅沟槽隔离结构的深度占整个所述双层浅沟槽隔离结构的深度的20%-25%。
4.根据权利要求1所述的双层浅沟槽隔离结构,其特征在于,所述下层浅沟槽隔离结构具有两平行且倾斜角为90度的侧壁。
5.根据权利要求1所述的双层浅沟槽隔离结构,其特征在于,所述上层浅沟槽隔离结构的两侧壁与所述下层浅沟槽隔离结构的两侧壁所形成的角为钝角。
6.根据权利要求1所述的双层浅沟槽隔离结构,其特征在于,对所述上层浅沟槽隔离结构的两侧壁顶端与所述漂移区表面的相交处、所述上层浅沟槽隔离结构的两侧壁与所述下层浅沟槽隔离结构的两侧壁的交界处、以及所述下层浅沟槽隔离结构的两侧壁的底端与所述漂移区相交处进行圆化或钝化处理。
7.一种双层浅沟槽隔离结构的制备方法,其特征在于,包括:
步骤S01:提供一个表面覆盖有掩膜层结构的半导体衬底,经刻蚀,在半导体衬底的漂移区中刻蚀出深凹槽;
步骤S02:在所述半导体衬底上涂覆一层光刻胶,且所述光刻胶填充满整个深凹槽;
步骤S03:经曝光显影,在所述半导体衬底表面的光刻胶形成一个大于所述深凹槽宽度的凹槽,填充在所述深凹槽内的光刻胶的上面一部分被去除,下面一部分保留在所述深凹槽内;
步骤S04:经刻蚀,在所述漂移区内形成具有两倾斜侧壁的上层浅沟槽以及形成下层浅沟槽;所述上层浅沟槽隔离结构的深度不超过所述下层浅沟槽隔离结构的深度;所述上层浅沟槽隔离结构扩宽下层浅沟槽隔离结构底部拐角处和底部中间位置区域的耗尽区域;
步骤S05:在所述上层浅沟槽和下层浅沟槽内形成薄氧化层,对所述上层浅沟槽的两侧壁顶端与所述漂移区表面的相交处、所述上层浅沟槽的两侧壁与所述下层浅沟槽的两侧壁的交界处、以及所述下层浅沟槽的两侧壁的底端与所述漂移区相交处进行圆化或钝化处理;
步骤S06:在所述上层浅沟槽和下层浅沟槽内填充绝缘介质,分别形成上层浅沟槽隔离结构和下层浅沟槽隔离结构,从而构成双层浅沟槽隔离结构,并将所述掩膜层结构去除。
8.根据权利要求7所述的制备方法,其特征在于,步骤S03中,所述保留在深凹槽内的光刻胶的高度为所述深凹槽的80%-90%。
9.根据权利要求7所述的制备方法,其特征在于,所述上层浅沟槽隔离结构的深度占整个所述浅沟槽隔离结构的深度的20%-25%。
10.根据权利要求7所述的制备方法,其特征在于,步骤S04中,采用干法刻蚀,在刻蚀过程中,增加含氟气体的比例,使得在所述侧壁上形成的聚合物的速率大于刻蚀速率,从而形成所述倾斜侧壁。
11.根据权利要求7所述的制备方法,其特征在于,所述上层浅沟槽隔离结构的两侧壁的斜率为60-85度。
12.根据权利要求7所述的制备方法,其特征在于,所述下层浅沟槽隔离结构具有两平行且斜率为90度的侧壁。
13.一种包含权利要求1-6任意一项所述的双层浅沟槽隔离结构的横向扩散MOS管,其特征在于,所述横向扩散MOS管包含所述双层浅沟槽隔离结构以及在所述半导体衬底的外延层上设有栅极,所述栅极位于所述源区至所述漂移区的区域上,并且所述栅极的一端延伸至所述双层浅沟槽隔离结构的上部。
14.根据权利要求13所述的横向扩散MOS管,其特征在于,所述栅极延伸至所述双层浅沟槽隔离结构的上部的中间位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157307.8A CN103258842B (zh) | 2013-05-02 | 2013-05-02 | 一种双层浅沟槽隔离结构、制备方法及横向扩散mos管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157307.8A CN103258842B (zh) | 2013-05-02 | 2013-05-02 | 一种双层浅沟槽隔离结构、制备方法及横向扩散mos管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103258842A CN103258842A (zh) | 2013-08-21 |
CN103258842B true CN103258842B (zh) | 2016-05-04 |
Family
ID=48962657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310157307.8A Active CN103258842B (zh) | 2013-05-02 | 2013-05-02 | 一种双层浅沟槽隔离结构、制备方法及横向扩散mos管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103258842B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102248307B1 (ko) * | 2014-09-01 | 2021-05-04 | 에스케이하이닉스 시스템아이씨 주식회사 | 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템 |
CN104538309A (zh) * | 2014-12-31 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 低导通电阻ldmos 的结构及制作方法 |
CN109216257B (zh) | 2017-07-03 | 2020-12-15 | 无锡华润上华科技有限公司 | Ldmos的隔离结构的制造方法 |
CN108649014A (zh) * | 2018-05-10 | 2018-10-12 | 武汉新芯集成电路制造有限公司 | 一种浅槽隔离结构及其制备方法 |
CN110767548B (zh) * | 2018-07-25 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111244178B (zh) | 2020-01-15 | 2020-10-16 | 合肥晶合集成电路有限公司 | 扩散型场效应晶体管的形成方法 |
CN115939141A (zh) * | 2023-01-19 | 2023-04-07 | 北京智芯微电子科技有限公司 | 全隔离横向双扩散半导体器件及制造方法 |
CN117253925A (zh) * | 2023-11-20 | 2023-12-19 | 深圳天狼芯半导体有限公司 | 一种具有凹槽场板的sti型ldmos及制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
CN101996876A (zh) * | 2009-08-27 | 2011-03-30 | 上海华虹Nec电子有限公司 | 将较大尺寸沟槽顶部直角改变成明显圆角的方法 |
CN102254946A (zh) * | 2011-01-11 | 2011-11-23 | 苏州英诺迅科技有限公司 | 一种射频横向扩散n型mos管及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101531882B1 (ko) * | 2008-12-31 | 2015-07-06 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
-
2013
- 2013-05-02 CN CN201310157307.8A patent/CN103258842B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
CN101996876A (zh) * | 2009-08-27 | 2011-03-30 | 上海华虹Nec电子有限公司 | 将较大尺寸沟槽顶部直角改变成明显圆角的方法 |
CN102254946A (zh) * | 2011-01-11 | 2011-11-23 | 苏州英诺迅科技有限公司 | 一种射频横向扩散n型mos管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103258842A (zh) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103258842B (zh) | 一种双层浅沟槽隔离结构、制备方法及横向扩散mos管 | |
JP2003273206A (ja) | 半導体装置とその製造方法 | |
CN104681448B (zh) | 肖特基晶体管的结构及制造方法 | |
KR20070036496A (ko) | 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법 | |
JP2008227360A (ja) | 半導体装置の製造方法 | |
CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
US7429520B2 (en) | Methods for forming trench isolation | |
CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
CN104517824A (zh) | 沟槽型双层栅的制造方法 | |
CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
JPH1041291A (ja) | 半導体素子の素子分離膜形成方法 | |
CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
CN103367150A (zh) | 双层多晶栅沟槽型mos晶体管的制备方法 | |
KR20090036847A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100728649B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
CN103165510B (zh) | 浅沟槽隔离结构及形成方法,半导体器件结构及形成方法 | |
KR20100001815A (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
KR100628641B1 (ko) | 소자분리 구조 형성 방법 | |
KR20070079949A (ko) | 반도체 소자의 형성 방법 | |
JP2010177474A (ja) | 半導体装置の製造方法 | |
CN105914179A (zh) | Ldmos sti结构及工艺方法 | |
KR100598174B1 (ko) | 반도체 소자의 제조 방법 | |
CN105529333B (zh) | 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 | |
CN107359121A (zh) | Vdmos功率器件的制备方法及vdmos功率器件 | |
KR100587065B1 (ko) | 반도체 장치의 박막과 이의 형성 방법 및 이를 이용한소자 분리막 형성 방법과 게이트 전극 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |