CN111081777A - 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 - Google Patents
双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 Download PDFInfo
- Publication number
- CN111081777A CN111081777A CN201911166780.6A CN201911166780A CN111081777A CN 111081777 A CN111081777 A CN 111081777A CN 201911166780 A CN201911166780 A CN 201911166780A CN 111081777 A CN111081777 A CN 111081777A
- Authority
- CN
- China
- Prior art keywords
- region
- double
- channel
- source region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 18
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 18
- 238000009792 diffusion process Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 108091006146 Channels Proteins 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明提出了一种双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法。该器件的特点是：基于超结结构，衬底的材料为元素半导体材料；在基区的上部临近超结漂移区的一端向外侧依次形成第一源区、沟道衬底接触、第二源区以及沟槽；器件表面对应于第一源区相应的第一沟道的区域形成平面栅绝缘层以及平面栅电极；沟槽贯穿基区并延伸到下方的缓冲层，沟槽的底面和侧面形成沟槽栅绝缘层，并基于沟槽栅绝缘层内表面以多晶硅填平形成沟槽栅电极；在第一源区、沟道衬底接触和第二源区表面短接形成源电极。本发明的平面栅和沟槽栅结构形成双栅结构，实现电子电流的双沟道导通，有效降低了器件的导通电阻。
Description
技术领域
本发明涉及功率半导体器件领域，特别是涉及一种横向超结双扩散金属氧化物半导体场效应管及其制作方法。
背景技术
以横向双扩散MOS(Lateral Double-diffused MOS，简称LDMOS)为代表的高耐压、低导通电阻的横向功率器件广泛应用在高压集成电路(High Voltage IntegratedCircuit，简称HVIC)和智能功率集成电路(Smart Power Integrated Circuit，简称SPIC)中。超结(Super Junction，简称SJ)技术能够使得在一定的击穿电压(Breakdown Voltage,简称BV)条件下具有非常低的导通电阻(Specific On Resistance，简称RON,sp)，被应用于LDMOS形成SJ-LDMOS结构打破了传统功率MOS器件的极限关系。
然而在SJ-LDMOS实现的过程中遇到了许多问题，包括衬底辅助耗尽效应(Substrate Assisted Depletion,简称SAD)等问题。随之国际上提出了一些消除SAD的器件结构，其中采用缓冲层结构的Buffered SJ-LDMOS器件能够有效地消除器件本身的SAD问题。然而对于具有缓存层的N型沟道SJ-LDMOS器件，虽然漂移区采用了超结结构，器件的导通电阻仍然很高，横向SJ-LDMOS器件的比导通电阻大于理想横向超结漂移区理论的导通电阻。由于在器件导通时超结漂移区中P柱不参与导电，并且由于N柱和P柱之间存在耗尽区域，减小N柱的电子导通通道的宽度，所以电子的导通路径的宽度小于传统LDMOS器件的1/2。
通过研究发现，在超结漂移区P柱的下方区域电子浓度较低，由于在纵向区域P柱与缓冲层之间存在耗尽区，并且N型缓层中的电子电流密度较低。SJ-LDMOS器件随着漂移区长度的增加，器件的比导通电阻也随之迅速增大，限制了SJ-LDMOS器件在功率集成电路中的应用。
发明内容
本发明提出一种双沟道(Dual-Channel)横向超结双扩散金属氧化物元素半导体场效应管(SJ-LDMOS)该器件，旨在优化SJ-LDMOS器件击穿电压与比导通电阻的矛盾关系。
本发明的技术方案如下：
该双沟道横向超结双扩散金属氧化物元素半导体场效应管，包括：
衬底；
在所述衬底表面形成的外延层；
在所述外延层上部形成的缓冲层；
在所述缓冲层上部左、右两个区域分别形成的基区和超结漂移区，所述超结漂移区由若干相间排列的N柱和P柱构成；
在基区的上部临近超结漂移区的一端形成的第一源区以及相应的第一沟道，该第一沟道与超结漂移区的左端相接；
器件表面对应于所述第一沟道的区域形成的平面栅绝缘层以及平面栅电极；
超结漂移区的右端形成的漏区以及在漏区表面形成的漏电极；
其特殊之处在于：
所述衬底的材料为元素半导体材料；例如，如硅、锗等元素半导体材料；
在所述第一源区的左侧依次形成沟道衬底接触、第二源区以及沟槽；其中沟槽贯穿基区并延伸到下方的缓冲层，所述沟槽的底面和侧面形成沟槽栅绝缘层，并基于沟槽栅绝缘层内表面以多晶硅填平形成沟槽栅电极；第二源区下方相应形成纵向的第二沟道；
在所述第一源区、沟道衬底接触和第二源区表面短接形成源电极。
在以上方案的基础上，本发明还进一步做了如下优化：
所述沟槽的深宽比3:1～10:1。
所述沟槽栅电极超过基区的深度(甚至，沟槽以及沟槽栅电极贯穿基区以及缓冲层，延伸到下方的外延层)，超出基区1～5μm。
所述沟槽栅绝缘层与平面栅绝缘层的厚度相同，均为0.02～0.1μm。
所述沟槽栅电极与平面栅多晶硅的掺杂浓度相同；所述第一源区、第二源区与沟道衬底接触的掺杂浓度均相同。
所述缓冲层的掺杂浓度2e15～5e16 cm-3。
所述漏区的深度大于超结漂移区的深度，延伸到下方的缓冲层。
所述第一源区、沟道衬底接触和第二源区的深度相等，其深度与基区的深度之比为1:2-1:5。例如：源区深度为0.5μm，基区深度为1.5um。
本发明还提供一种制作以上双沟道横向超结双扩散金属氧化物元素半导体场效应管的方法，包括以下步骤：
1)取元素半导体材料的衬底；
2)在衬底上生长外延层；
3)在外延层上通过离子注入或热扩散工艺形成缓冲层；
4)在缓冲层上的左端区域通过离子注入或热扩散工艺形成基区，在缓冲层上的右端区域分别通过N型和P型离子注入形成超结漂移区；
5)在基区和漂移区上通过场氧氧化工艺形成有源区；
6)有源区上生长平面栅绝缘层并淀积多晶硅，再刻蚀多晶硅形成平面栅电极；
7)然后通过离子注入在基区临近超结漂移区的一侧形成第一源区及相应的第一沟道，同时在超结漂移区的另一侧形成漏区；
8)在所述基区中第一源区的外侧依次通过离子注入工艺形成沟道衬底接触、第二源区；当然，沟道衬底接触与源区的掺杂类型相反；
9)在第二源区外侧通过沟槽刻蚀工艺形成沟槽；
10)在沟槽中形成沟槽栅绝缘层，再淀积多晶硅填平形成沟槽栅电极；
11)在器件的表面淀积钝化层，并刻蚀接触孔；
12)在器件上表面淀积金属；
13)在所述第一源区、沟道衬底接触和第二源区上方通过接触孔短接形成源电极；
14)在漏区上方通过接触孔形成漏电极。
本发明技术方案的有益效果如下：
该器件针对具有缓冲层SJ-LDMOS器件，在基区上方和侧方通过平面栅工艺和沟槽栅工艺分别形成平面栅和沟槽栅双栅结构，一方面源电极的电子通过平面栅横向沟道在器件超结漂移区表面流通到器件的漏电极；另一方面，源电极的电子通过沟槽栅纵向沟道在器件超结漂移区下方的缓冲层流通到器件的漏电极。结合平面栅和沟槽栅结构形成双栅结构，实现电子电流的双沟道导通，有效降低了器件的导通电阻。
深漏结构加强了缓冲层的导电特性，缓解了漏端扩散的曲率效应，降低了漏端的纵向高峰电场，提升了器件的击穿电压。
与传统器件结构相比，在器件漂移区长度相同且击穿电压相同的情况下，本发明的双沟道SJ-LDMOS器件的导通电阻降低了25％，器件的优值FOM提升了25％。该双沟道SJ-LDMOS器件的由于具有更低的导通损耗，能够极大地促进SJ-LDMOS器件在功率集成电路PIC中的应用。
附图说明
图1为本发明一个实施例的器件三维结构示意图。
图2为图1所示实施例的正视图。
图3基于图1示意了两个方向的沟道以及电子流通路径。
附图标号说明：
1-沟槽栅电极；2-源电极；3-平面栅电极；4-平面栅绝缘层；5-超结漂移区；51-N柱，52-P柱；6-漏电极；7-漏区；8-缓冲层；9-外延层；10-元素半导体衬底；11-沟槽栅绝缘层；12-基区；13-源区；14-沟道衬底接触。
具体实施方式
如图1、图2所示，本实施例提出的双沟道横向超结双扩散金属氧化物元素半导体场效应管，包括：
元素半导体衬底10；
在衬底上生长的外延层9；
在外延层上部形成的缓冲层8；缓冲层的掺杂浓度2e15～5e16 cm-3；
在缓冲层8上部左、右两个区域分别形成的基区12和超结漂移区5，其中超结漂移区5由若干相间排列的N柱51和P柱52构成；
平面栅绝缘层4以及平面栅电极3；
通过离子注入在基区临近漂移区的一侧形成的两处源区13及其之间的沟道衬底接触14；其中右侧的源区记为第一源区，左侧的源区记为第二源区；第一源区、沟道衬底接触和第二源区的深度相等，其深度与基区的深度之比为1:2-1:5；例如：源区深度为0.5μm，基区深度为1.5um；
在超结漂移区的另一侧形成的漏区7；漏区7的深度大于超结漂移区的深度，延伸到下方的缓冲层；
紧邻第二源区外侧的沟槽及在沟槽侧面和底面形成的沟槽栅绝缘层11；该沟槽的深宽比3:1～10:1；沟槽栅绝缘层与平面栅绝缘层的厚度相同，均为0.02～0.1μm；
在沟槽栅绝缘层11中淀积多晶硅形成的沟槽栅电极1；沟槽栅电极贯穿基区以及缓冲层延伸到下方的外延层，其深度超出基区1～5μm；
在源区和沟道衬底接触上方通过接触孔短接形成的源电极1；
在漏区7上方形成的漏电极6。
本实施例中，沟槽栅电极1与平面栅电极3共接(加载相等的电压)。
以上结构作为最小器件单元。实际器件(流片)通常是分别以图2所示结构的左边线和右边线作镜像对称，并以此类推。
本实施例提出的新型超结器件，采用双沟道设计可以有效降低SJ-LDMOS期间的导通电阻。一方面源电极的电子通过平面栅横向沟道在器件超结漂移区表面流通到器件的漏电极；另一方面，源电极的电子通过沟槽栅纵向沟道在器件超结漂移区下方的缓冲层流通到器件的漏电极。结合平面栅和沟槽栅结构形成双栅结构，实现电子电流的双沟道导通(如图3所示)，有效降低了器件的导通电阻。而且，深漏结构加强了缓冲层的导电特性，缓解了漏端扩散的曲率效应，降低了漏端的纵向高峰电场，提升了器件的击穿电压。
以下以基于元素半导体Si材料的N沟道SJ-LDMOS为例，介绍器件的制备方法：
1)取P型Si材料的衬底；
2)在Si衬底上生长P型外延层；
3)在外延层上通过离子注入或热扩散工艺形成缓冲层；
4)在缓冲层上的左端区域通过离子注入或热扩散工艺形成基区，在缓冲层上的右端区域分别通过N型和P型离子注入形成超结漂移区；
5)在基区和漂移区上通过场氧氧化工艺形成有源区；
6)有源区上生长平面栅绝缘层并淀积多晶硅，再刻蚀多晶硅形成平面栅电极；
7)然后通过N型离子注入在基区临近超结漂移区的一侧形成第一源区及相应的沟道I，同时在超结漂移区的另一侧形成漏区；
8)在所述基区中第一源区的外侧通过P型离子注入形成沟道衬底接触，再在沟道衬底接触的外侧通过N型离子注入形成第二源区及相应的沟道Ⅱ；
9)在第二源区外侧通过沟槽刻蚀工艺形成沟槽；
10)在沟槽中形成沟槽栅绝缘层，再淀积多晶硅填平形成沟槽栅电极；
11)在器件的表面淀积钝化层，并刻蚀接触孔；
12)在器件上表面淀积金属；
13)在所述第一源区、沟道衬底接触和第二源区上方通过接触孔短接形成源电极；
14)在漏区上方通过接触孔形成漏电极。
经Sentaurus仿真，本实施例提出的新型超结器件的性能较之于传统超结器件的导通电阻降低，在器件漂移区长度相同且击穿电压相同的情况下，前者相比后者导通电阻降低了25％，器件的优值FOM提升了25％。由于具有更低的导通损耗，能够促进SJ-LDMOS器件在功率集成电路PIC中的应用。
当然，本实施例中的SJ-LDMOS也可以为P型沟道，其结构与N沟道SJ-LDMOS等同；本实施例体现的发明构思也同样适用于基于元素半导体材料的其它超结功率器件，包括：SJ-LIGBT，SJ-PiN二极管等功率半导体器件，其结构也与本实施例等同。这些均应视为属于本申请权利要求的保护范围，在此不再赘述。
以上所述仅是本实施例的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实施例技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入权利要求的保护范围。
Claims (10)
1.双沟道横向超结双扩散金属氧化物元素半导体场效应管，包括：
衬底；
在所述衬底表面形成的外延层；
在所述外延层上部形成的缓冲层；
在所述缓冲层上部左、右两个区域分别形成的基区和超结漂移区，所述超结漂移区由若干相间排列的N柱和P柱构成；
在基区的上部临近超结漂移区的一端形成的第一源区以及相应的第一沟道，该第一沟道与超结漂移区的左端相接；
器件表面对应于所述第一沟道的区域形成的平面栅绝缘层以及平面栅电极；
超结漂移区的右端形成的漏区以及在漏区表面形成的漏电极；
其特征在于：
所述衬底的材料为元素半导体材料；
在所述第一源区的左侧依次形成沟道衬底接触、第二源区以及沟槽；其中沟槽贯穿基区并延伸到下方的缓冲层，所述沟槽的底面和侧面形成沟槽栅绝缘层，并基于沟槽栅绝缘层内表面以多晶硅填平形成沟槽栅电极；第二源区下方相应形成纵向的第二沟道；
在所述第一源区、沟道衬底接触和第二源区表面短接形成源电极。
2.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述沟槽的深宽比3:1～10:1。
3.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述沟槽栅电极超过基区的深度，超出1～5μm。
4.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述沟槽栅绝缘层与平面栅绝缘层的厚度相同，均为0.02～0.1μm。
5.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述沟槽栅电极与平面栅多晶硅的掺杂浓度相同；所述第一源区、第二源区与沟道衬底接触的掺杂浓度均相同。
6.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述缓冲层的掺杂浓度2e15～5e16cm-3。
7.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述漏区的深度大于超结漂移区的深度，延伸到下方的缓冲层。
8.根据权利要求1所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述第一源区、沟道衬底接触和第二源区的深度相等，其深度与基区的深度之比为1:2-1:5。
9.根据权利要求3所述的双沟道横向超结双扩散金属氧化物元素半导体场效应管，其特征在于：所述沟槽以及沟槽栅电极贯穿基区以及缓冲层，延伸到下方的外延层。
10.一种制作权利要求1所述双沟道横向超结双扩散金属氧化物元素半导体场效应管的方法，包括以下步骤：
1)取元素半导体材料的衬底；
2)在衬底上生长外延层；
3)在外延层上通过离子注入或热扩散工艺形成缓冲层；
4)在缓冲层上的左端区域通过离子注入或热扩散工艺形成基区，在缓冲层上的右端区域分别通过N型和P型离子注入形成超结漂移区；
5)在基区和漂移区上通过场氧氧化工艺形成有源区；
6)有源区上生长平面栅绝缘层并淀积多晶硅，再刻蚀多晶硅形成平面栅电极；
7)然后通过离子注入在基区临近超结漂移区的一侧形成第一源区及相应的第一沟道，同时在超结漂移区的另一侧形成漏区；
8)在所述基区中第一源区的外侧依次通过离子注入工艺形成沟道衬底接触、第二源区；
9)在第二源区外侧通过沟槽刻蚀工艺形成沟槽；
10)在沟槽中形成沟槽栅绝缘层，再淀积多晶硅填平形成沟槽栅电极；
11)在器件的表面淀积钝化层，并刻蚀接触孔；
12)在器件上表面淀积金属；
13)在所述第一源区、沟道衬底接触和第二源区上方通过接触孔短接形成源电极；
14)在漏区上方通过接触孔形成漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166780.6A CN111081777A (zh) | 2019-11-25 | 2019-11-25 | 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166780.6A CN111081777A (zh) | 2019-11-25 | 2019-11-25 | 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111081777A true CN111081777A (zh) | 2020-04-28 |
Family
ID=70311560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911166780.6A Pending CN111081777A (zh) | 2019-11-25 | 2019-11-25 | 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081777A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113611748A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 具有沟槽结构的高压平面栅mos器件及其加工工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148251A (zh) * | 2011-01-10 | 2011-08-10 | 电子科技大学 | Soi横向mosfet器件和集成电路 |
| CN102738240A (zh) * | 2012-06-04 | 2012-10-17 | 电子科技大学 | 一种双栅功率mosfet器件 |
| JP2016207876A (ja) * | 2015-04-24 | 2016-12-08 | 富士電機株式会社 | 半導体装置 |
| CN106531802A (zh) * | 2016-04-08 | 2017-03-22 | 长沙理工大学 | 低比导的新型高压sj功率器件 |
-
2019
- 2019-11-25 CN CN201911166780.6A patent/CN111081777A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148251A (zh) * | 2011-01-10 | 2011-08-10 | 电子科技大学 | Soi横向mosfet器件和集成电路 |
| CN102738240A (zh) * | 2012-06-04 | 2012-10-17 | 电子科技大学 | 一种双栅功率mosfet器件 |
| JP2016207876A (ja) * | 2015-04-24 | 2016-12-08 | 富士電機株式会社 | 半導体装置 |
| CN106531802A (zh) * | 2016-04-08 | 2017-03-22 | 长沙理工大学 | 低比导的新型高压sj功率器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113611748A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 具有沟槽结构的高压平面栅mos器件及其加工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11177354B2 (en) | Method of manufacturing silicon carbide semiconductor devices | |
| KR102000886B1 (ko) | 절연 게이트형 스위칭 장치와 그 제조 방법 | |
| JP3634830B2 (ja) | 電力用半導体素子 | |
| JP4198469B2 (ja) | パワーデバイスとその製造方法 | |
| KR101296984B1 (ko) | 전하 균형 전계 효과 트랜지스터 | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN112655096A (zh) | 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法 | |
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN111725071B (zh) | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN106024905A (zh) | 一种低导通电阻横向双扩散金属氧化物半导体器件 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| TWI550883B (zh) | 橫向雙擴散金氧半導體元件及減少表面電場的結構 | |
| CN108258050B (zh) | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN109273364B (zh) | 一种半导体结构及其形成方法 | |
| JP7073698B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1197689A (ja) | 半導体装置 | |
| CN116759461A (zh) | 一种高温稳定性的功率mosfet器件及其制备方法 | |
| CN108198850B (zh) | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200428 |
|
| WD01 | Invention patent application deemed withdrawn after publication |