CN102738240A - 一种双栅功率mosfet器件 - Google Patents

一种双栅功率mosfet器件 Download PDF

Info

Publication number
CN102738240A
CN102738240A CN2012101798679A CN201210179867A CN102738240A CN 102738240 A CN102738240 A CN 102738240A CN 2012101798679 A CN2012101798679 A CN 2012101798679A CN 201210179867 A CN201210179867 A CN 201210179867A CN 102738240 A CN102738240 A CN 102738240A
Authority
CN
China
Prior art keywords
heavily
doped semiconductor
conduction type
semiconductor
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101798679A
Other languages
English (en)
Other versions
CN102738240B (zh
Inventor
罗小蓉
周坤
姚国亮
蒋永恒
王沛
王�琦
罗尹春
蔡金勇
范叶
范远航
王骁玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201210179867.9A priority Critical patent/CN102738240B/zh
Publication of CN102738240A publication Critical patent/CN102738240A/zh
Application granted granted Critical
Publication of CN102738240B publication Critical patent/CN102738240B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种双栅功率MOSFET器件，属于半导体功率器件技术领域。本发明在普通双栅LDMOS器件的基础上，通过将与漏极金属相连的漏极接触区向有源层下方延伸，形成纵向漏极接触区（12a），并在有源层和衬底之间引入一层与纵向漏极接触区（12a）下端相连的重掺杂埋层—即横向漏极接触区（12b），缩短了电流导通路径，同时采用双栅结构形成双电流通道，提高电流流通面积，大大降低导通电阻和功耗；对于相同的器件横向尺寸，器件耐压仅略微下降。

Description

一种双栅功率MOSFET器件
技术领域
本发明属于半导体功率器件技术领域，涉及具有双栅结构的低功耗MOS控制半导体功率器件。
背景技术
功率MOSFET（metal oxide semiconductor Field-Effect Transistor）是多子导电型器件，具有输入阻抗高、易驱动、速度快、频率高、导通电阻具有正温度系数、安全工作区宽以及可并联使用等诸多优点。这些优点使其在工业控制、航天、通信、汽车、计算机及便携式电器、家电、办公用品等领域得到了广泛应用，尤其是在开关电源方面的应用取得了迅速发展，大大提高了电子系统的效率。
槽栅结构的器件有如下优点：首先，可以增加封装密度，从而提高沟道密度和电流密度；其次，槽栅结构器件的沟道长度不受光刻工艺的限制，沟道可以做得较短，从而降低导通电阻（以上两点均会增加槽栅结构器件的电流承受能力）；第三，槽栅MOSFET能够避免JFET(Juncti-on Field-Effect-Transistor，结型场效应晶体管）效应和二次击穿效应。文献（【Reduced on-resistance in LDMO S devices by integrat-ing trench gates into planartechnology】，IEEE Electron Dev.Lett.,2010，31（5），pp.464-466）指出，对于功率LDMOS（Lateral Double-diffused Metal-Oxide-Semiconductor Field-Effect-Transistor，横向双扩散金属-氧化物-半导体场效应晶体管）来说，由于槽栅的引入，使得漂移区的电流不再集中于表面，电流流通面积比较大，从而降低了导通电阻。
文献（【Trench Gate Integration into Planar Technology for Reduced On-resistance inLDMOS Devices】，ISPSD，2010）针对LDMOS功率器件提出了一种双栅结构的思想，在很大程度上降低了沟道电阻。但是经过槽栅通道的电流要经过一段很长的漂移区，而且这个漂移区的浓度较低，这限制了导通电阻的进一步降低。
发明内容
为了进一步降低双栅结构的LDMOS器件的导通电阻和功耗，本发明提供一种双栅功率MOSFET器件，该器件结构采用半导体埋层缩短了电流导通路径，同时采用双栅结构形成双电流通道，提高电流流通面积，大大降低导通电阻和功耗；对于相同的器件横向尺寸，器件耐压仅略微下降。
本发明技术方案如下：
一种双栅功率MOSFET器件，如图2~图7所示，包括第一导电类型半导体衬底1、第二导电类型半导体有源层3、平面栅结构7、沟槽栅结构8、源极结构和漏极结构，其中第二导电类型半导体有源层3的顶部具有第一导电类型半导体体区9。所述源极结构包括源极金属、第二导电类型的重掺杂半导体源极接触区11和第一导电类型的重掺杂半导体体接触区10，其中第二导电类型的重掺杂半导体源极接触区11包括第二导电类型的第一重掺杂半导体源极接触区11a和第二导电类型的第二重掺杂半导体源极接触区11b，第二导电类型的第一重掺杂半导体源极接触区11a和第二导电类型的第二重掺杂半导体源极接触区11b分别位于第一导电类型的重掺杂半导体体接触区10的左右两侧；第二导电类型的第一重掺杂半导体源极接触区11a、第一导电类型的重掺杂半导体体接触区10和第二导电类型的第二重掺杂半导体源极接触区11b三者并排位于第一导电类型半导体体区9中并与源极金属下表面相连。所述平面栅结构7和沟槽栅结构8位于所述源极结构的两侧，其中平面栅结构7位于所述源极结构和漏极结构之间。所述平面栅结构7位于第一导电类型半导体体区9上方，由平面栅介质及其上面的导电材料构成。所述沟槽栅结构8与第二导电类型的第一重掺杂半导体源极接触区11a和第一导电类型半导体体接触区10接触并纵向伸入第二导电类型半导体有源层3中，由沟槽栅介质4和沟槽栅介质4所包围的导电材料13构成。所述沟槽栅结构和平面栅结构采用金属导线实现等电位连接。所述漏极结构包括漏极金属和第二导电类型的重掺杂半导体漏极接触区12，所述第二导电类型的重掺杂半导体漏极接触区12由彼此相连的纵向第二导电类型的重掺杂半导体漏极接触区12a和横向第二导电类型的重掺杂半导体漏极接触区12b构成；所述纵向第二导电类型的重掺杂半导体漏极接触区12a位于第二导电类型半导体有源层3中，其顶端与漏极金属相连、其底端与横向第二导电类型的重掺杂半导体漏极接触区12b相连；所述横向第二导电类型的重掺杂半导体漏极接触区12b位于第一导电类型半导体衬底1和第二导电类型半导体有源层3之间，形成第二导电类型的重掺杂半导体埋层。
上述技术方案中：所述沟槽栅结构的沟槽栅介质4的厚度在纵向方向上可以是上下厚度一致（如图2所示）或上薄下厚（如图3所示），材料可以是SiO2、Si3N4、Al2O3、AlN或HfO2；所述第二导电类型半导体有源层3的材料包括Si、SiC、SiGe、GaAs或GaN。
本发明提供的双栅功率MOSFET器件，在版图设计时，可以是漏极结构位于器件中心，而沟槽栅结构位于器件外围（如图5所示）；所述纵向第二导电类型的重掺杂半导体漏极接触区12a的俯视图形可以为圆形、正多边形或条形；与之对应的所述第一导电类型半导体体区9、第二导电类型的重掺杂半导体源极接触区11、第一导电类型的重掺杂半导体体接触区10和所述沟槽栅结构的俯视图形则为圆形环带或条形。对于俯视图形为圆形的漏极结构，且与之对应的所述第一导电类型半导体体区9、第二导电类型的重掺杂半导体源极接触区11、第一导电类型的重掺杂半导体体接触区10和所述沟槽栅结构的俯视图形为圆形环带的器件结构，具有最佳的对称型，且减弱了曲率效应，因而耐压最高，且节省芯片面积。
本发明提供的双栅功率MOSFET器件，在版图设计时，也可以是沟槽栅结构位于器件中心，而漏极结构位于器件外围（如图7所示）。所述沟槽栅结构俯视图形可以为圆形、正多边形或条形；与之对应的所述第一导电类型半导体体区9、第二导电类型的重掺杂半导体源极接触区11、第一导电类型的重掺杂半导体体接触区10和纵向第二导电类型的重掺杂半导体漏极接触区12a的俯视图形则为圆形环带或条形。对于俯视图形为圆形沟槽栅结构，且与之对应的所述第一导电类型半导体体区9、第二导电类型的重掺杂半导体源极接触区11、第一导电类型的重掺杂半导体体接触区10和纵向第二导电类型的重掺杂半导体漏极接触区12a的俯视图形为圆形环带的器件结构，具有最佳的对称型，且减弱了曲率效应，因而耐压最高，且节省芯片面积。
本发明的有益效果是：本发明提供的双栅功率MOSFET器件在导通状态下，由于本发明结构采用了第二导电类型的埋层结构—即横向第二导电类型的重掺杂半导体漏极接触区12b，缩短了电流导通路径，同时采用双栅结构形成双电流通道，提高电流流通面积，大大降低导通电阻和功耗；对于相同的器件横向尺寸，器件耐压仅略微下降。
附图说明
图1是常规LDMOS器件剖面结构示意图。
图2是本发明提供的双栅功率MOSFET器件（N沟道）的剖面结构示意图（槽栅介质上薄下厚）。
图3是本发明提供的双栅功率MOSFET器件（N沟道）的剖面结构示意图（槽栅介质厚度均匀）。
图4是本发明提供的双栅功率MOSFET器件（P沟道）的剖面结构示意图（槽栅介质厚度均匀）。
图5是漏极结构位于器件中心的具有旋转轴对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向；纵向即为y方向；器件以通过漏极金属D中心的y轴呈旋转对称结构。
图6是漏极结构位于器件中心的具有平面对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向，BB′沿z方向，纵向即为y方向；器件以通过BB′的yz平面呈平面对称结构。
图7是沟槽栅结构位于器件中心的具有旋转轴对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向；纵向即为y方向；器件以通过沟槽栅结构中心的y轴呈旋转对称结构。
图8是沟槽栅结构位于器件中心的具有平面对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向，BB′沿z方向，纵向即为y方向；器件以通过BB′的yz平面呈平面对称结构。
图9是正向电流电压特性比较示意图（半个元胞）。
图10是二维电流线分布比较示意图（半个元胞）。
图11是反向电流电压特性比较示意图（半个元胞）。
附图标记：
1是第一导电类型半导体衬底；3是第二导电类型半导体有源层；4是沟槽栅介质；7是平面栅结构；8是沟槽栅结构；9是第一导电类型半导体体区；10是第一导电类型的重掺杂半导体体接触区；11a是第二导电类型的第一重掺杂半导体源极接触区；11b是第二导电类型的第二重掺杂半导体源极接触区；12a是纵向第二导电类型的重掺杂半导体漏极接触区12a；12b是横向第二导电类型的重掺杂半导体漏极接触区；13是沟槽栅导电材料；21是沟槽栅极金属；22是平面栅极金属；S是源极；D是漏极；G是栅极。
具体实施方式
为了使本发明的技术方案更加清楚和明白，以下参照附图并结合具体实施例，对本发明进行更详细的描述。附图是示意性的，并不一定按尺寸比例绘制，贯穿附图相同的附图标记表示相同的部分。
本发明的技术方案是，充分利用槽栅结构、平面栅结构以及半导体埋层，即利用双栅结构配合半导体埋层，对双栅MOSFET器件的电气性能进行了综合改进和提高。为了方便描述，本发明的双栅MOSFET器件有时也简称为器件。
<实施例1>
图1是作为比较的常规LDMOS器件剖面结构示意图；图2是本发明提出的N沟道双栅MOSFET器件剖面结构示意图。
一种双栅功率MOSFET器件，如图2，包括P型半导体衬底1、N型半导体有源层3、平面栅结构7、沟槽栅结构8、源极结构和漏极结构，其中N型半导体有源层3的顶部具有P型半导体体区9。所述源极结构包括源极金属、N型的重掺杂半导体源极接触区11和P型的重掺杂半导体体接触区10，其中N型的重掺杂半导体源极接触区11包括N型的第一重掺杂半导体源极接触区11a和N型的第二重掺杂半导体源极接触区11b，N型的第一重掺杂半导体源极接触区11a和N型的第二重掺杂半导体源极接触区11b分别位于P型的重掺杂半导体体接触区10的左右两侧；N型的第一重掺杂半导体源极接触区11a、P型的重掺杂半导体体接触区10和N型的第二重掺杂半导体源极接触区11b三者并排位于P型半导体体区9中并与源极金属下表面相连。所述平面栅结构7和沟槽栅结构8位于所述源极结构的两侧，其中平面栅结构7位于所述源极结构和漏极结构之间。所述平面栅结构7位于P型半导体体区9上方，由平面栅介质及其上面的导电材料构成。所述沟槽栅结构8与N型的第一重掺杂半导体源极接触区11a和P型半导体体接触区10接触并纵向伸入N型半导体有源层3中，由沟槽栅介质4和沟槽栅介质4所包围的导电材料13构成。所述沟槽栅结构和平面栅结构采用金属导线实现等电位连接。所述漏极结构包括漏极金属和N型的重掺杂半导体漏极接触区12，所述N型的重掺杂半导体漏极接触区12由彼此相连的纵向N型的重掺杂半导体漏极接触区12a和横向N型的重掺杂半导体漏极接触区12b构成；所述纵向N型的重掺杂半导体漏极接触区12a位于N型半导体有源层3中，其顶端与漏极金属相连、其底端与横向N型的重掺杂半导体漏极接触区12b相连；所述横向N型的重掺杂半导体漏极接触区12b位于P型半导体衬底1和N型半导体有源层3之间，形成N型的重掺杂半导体埋层。
所述沟槽栅介质4在纵向方向上厚度上薄下厚；材料可以是SiO2、Si3N4、Al2O3、AlN或HfO2；所述第二导电类型半导体有源层3的材料包括Si、SiC、SiGe、GaAs或GaN。
<实施例2>
图3是本发明提供的双栅功率MOSFET器件（N沟道）的剖面结构示意图（槽栅介质厚度均匀）。实施例2与实施例1的区别在于所述沟槽栅介质4在纵向方向上的厚度不是上薄下厚的阶梯状，而是做成厚度均与一致的。这在工艺上较实施例1更简单。
<实施例3>
图4是本发明提供的双栅功率MOSFET器件（P沟道）的剖面结构示意图（槽栅介质厚度均匀）。如图4所示，其与图3不同之处仅在于，本例器件的衬底1、有源层3、源区11a、11b、漏区12、体区9和体接触区10等区域的半导体材料导电类型与N沟道双栅横向MOSFET器件的相应区域相反。也就是说，本发明具有半导体埋层的双栅MOSFET器件，既可用于制作N沟道MOSFET器件，也可以制作P沟道MOSFET器件。
<实施例4>
在实施例4中，器件为旋转轴对称结构，漏极结构（或漏极接触区）位于器件的中心，沟槽栅结构位于器件的外围。所述体区表面由内向外依次是源区11b、体接触区10、源区11a，采用漏极结构位于器件中间的方式，可以增大槽栅沟道的的宽长比。下面，根据图5和图6，对本实施例4进行说明。
图5是漏极结构位于器件中心的具有旋转轴对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向；纵向（垂直于纸面方向）为y方向；器件以通过漏极金属D中心的y轴呈旋转对称结构。
对于旋转轴对称的器件结构，在版图设计中，纵向漏极接触区12a的截面形状（即俯视形状）可以为圆形或正多边形，与之对应地，源区11a、体接触区10、源区11b和沟槽栅结构的截面形状（即俯视形状）则为圆形环带。对于俯视图形为圆形的纵向漏极接触区12a，且体区9、源区11a、体接触区10、源区11b和沟槽栅结构8的俯视图形为圆形环带的器件结构，具有最佳的对称型，且减弱了曲率效应，因而耐压最高，并节省芯片面积。
图6是漏极结构位于器件中心的具有平面对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向，BB′沿z方向，纵向（垂直于纸面方向）为y方向；器件以通过BB′的yz平面呈平面对称结构。该器件的对称面为平分纵向漏极接触区12a且不穿过沟槽栅结构8的平面为其对称面，即过BB′的yz平面。该图包含纵向漏极接触区12a和沟槽栅结构8的版图，还具有如下的金属电极的版图：G栅电极（沟槽栅电极21和平面栅电极22电气连接）、源电极S和漏电极D。在该版图布局上，电学上起作用的源区11a、11b（图5、图6为俯视图，源区11a、11b和体接触区10被源电极S遮挡，因此未示出，但其与其他部件的相对位置例如可参见图2）、纵向漏极接触区12a等图形均为条形，图中纵向漏极接触区12a位于器件中心，漏电极D两边呈左右对称，从漏电极D向外依次为平面栅电极22、源电极S、沟槽栅结构8。平面栅结构7中由平面栅电极22引出，槽栅结构8中的导电材料由槽栅电极21引出，它们的共同引出端为器件的栅电极G。图中栅电极G和源电极S采用了叉指状结构。此外，也可以是图6所示之外的其他的面对称结构。
<实施例5>
在实施例5中，器件结构为旋转轴对称结构，沟槽栅结构8位于器件的中心，纵向漏极接触区12a（或漏极结构）位于器件的外围。所述体区9表面依次是源区11a、体接触区10、源区11b以及表面沟道区。采用槽栅结构位于中间的方式，可以缓解高压互连的问题。下面，根据图7和图8，对本实施例5进行说明。
图7是沟槽栅结构位于器件中心的具有旋转轴对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向；纵向（垂直于纸面方向）为y方向；器件以通过沟槽栅结构中心的y轴呈旋转对称结构。
图7以圆形图形为例描述旋转轴对称器件结构。沟槽栅结构8位于器件中心，器件以沟槽栅结构8中心轴线即y轴为旋转对称轴。平面栅电极22引出，与器件的槽栅结构8中的槽栅电极21电气连接，构成器件的栅电极G。
对于旋转轴对称器件结构，在版图设计中，沟槽栅结构8截面形状（即俯视形状）可以为圆形或正多边形，与之对应地，源区a、体接触区10、源区b和纵向漏极接触区12a的剖面形状则为圆形环带。对于俯视形状为圆形的沟槽栅结构8，且体区9、源区a、体接触区10、源区b和纵向漏极接触区12a的俯视图形为圆形环带的器件结构，具有最佳的对称型，且减弱了曲率效应，因而耐压最高，并节省芯片面积。
图8是沟槽栅结构位于器件中心的具有平面对称结构的双栅MOSFET器件俯视结构示意图（xz平面）；AA′沿x方向，BB′沿z方向，纵向（垂直于纸面方向）为y方向；器件以通过BB′的yz平面呈平面对称结构。图8包含G栅电极（槽栅电极21和平面栅电极22电气连接）、源电极S和漏电极D。在该版图布局上，电学上起作用的源区11a、11b（图7、图8为俯视图，源区11a、11b和体接触区10被遮挡，因此未示出，但其与其他部件的相对位置例如可参见图2），图中沟槽栅结构8位于器件中心，漏电极D两边呈左右对称，平分沟槽栅结构8且不穿过纵向漏极接触区12a的平面为其对称面，从沟槽栅结构8向外依次为源电极S、平面栅电极22、漏电极D。平面栅结构7中由平面栅电极22引出，槽栅结构8中的导电材料由槽栅电极21引出，它们的共同引出端为器件的栅电极G。图中栅电极G和源电极S采用了叉指状结构。此外，也可以是图8所示之外的其他的面对称结构。
<实施例与现有技术的效果评价>
图9是正向电流电压特性比较示意图（半个元胞），从图中可以知道在一定的电流密度下，本发明提供的双栅功率MOSFET器件具有最小的正向压降，其比导通电阻比常规的LDMOS器件降低了约62%。
本发明提供的双栅功率MOSFET器件比导通电阻的下降，一是由于横向第二导电类型的重掺杂半导体漏极接触区12b形成的半导体埋层的存在使得电流路径比较短；二是由于采用了双栅结构拓展了有源层有效导电面积，使电流分布比较均匀，因而，降低了器件的比导通电阻。二维电流线分布比较如图10所示，图中相邻2根电流线的电流密度差为1×10-5A/μm。
图11是反向电流电压特性比较示意图（半个元胞）。从图中可以看出，本发明提供的双栅功率MOSFET器件较常规的LDMOS器件，其耐压没有明显的下降，从而保证了一定耐压要求的应用。
以上通过示例性实施例描述了本发明，然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。例如，还可以对各实施例或实施例中的要素进行任意组合使用。

Claims (9)

1.一种双栅功率MOSFET器件，包括第一导电类型半导体衬底（1）、第二导电类型半导体有源层（3）、平面栅结构（7）、沟槽栅结构（8）、源极结构和漏极结构，其中第二导电类型半导体有源层（3）的顶部具有第一导电类型半导体体区（9）；所述源极结构包括源极金属、第二导电类型的重掺杂半导体源极接触区（11）和第一导电类型的重掺杂半导体体接触区（10），其中第二导电类型的重掺杂半导体源极接触区（11）包括第二导电类型的第一重掺杂半导体源极接触区（11a）和第二导电类型的第二重掺杂半导体源极接触区（11b），第二导电类型的第一重掺杂半导体源极接触区（11a）和第二导电类型的第二重掺杂半导体源极接触区（11b）分别位于第一导电类型的重掺杂半导体体接触区（10）的左右两侧；第二导电类型的第一重掺杂半导体源极接触区（11a）、第一导电类型的重掺杂半导体体接触区（10）和第二导电类型的第二重掺杂半导体源极接触区（11b）三者并排位于第一导电类型半导体体区（9）中并与源极金属下表面相连；所述平面栅结构（7）和沟槽栅结构（8）位于所述源极结构的两侧，其中平面栅结构（7）位于所述源极结构和漏极结构之间；所述平面栅结构（7）位于第一导电类型半导体体区（9）上方，由平面栅介质及其上面的导电材料构成；所述沟槽栅结构（8）与第二导电类型的第一重掺杂半导体源极接触区（11a）和第一导电类型半导体体接触区（10）接触并纵向伸入第二导电类型半导体有源层（3）中，由沟槽栅介质（4）和沟槽栅介质（4）所包围的导电材料（13）构成；所述沟槽栅结构和平面栅结构采用金属导线实现等电位连接；所述漏极结构包括漏极金属和第二导电类型的重掺杂半导体漏极接触区（12），所述第二导电类型的重掺杂半导体漏极接触区（12）由彼此相连的纵向第二导电类型的重掺杂半导体漏极接触区（12a）和横向第二导电类型的重掺杂半导体漏极接触区（12b）构成；所述纵向第二导电类型的重掺杂半导体漏极接触区（12a）位于第二导电类型半导体有源层（3）中，其顶端与漏极金属相连、其底端与横向第二导电类型的重掺杂半导体漏极接触区（12b）相连；所述横向第二导电类型的重掺杂半导体漏极接触区（12b）位于第一导电类型半导体衬底（1）和第二导电类型半导体有源层（3）之间，形成第二导电类型的重掺杂半导体埋层。
2.根据权利要求1所述的双栅功率MOSFET器件，其特征在于，所述沟槽栅结构的沟槽栅介质（4）的厚度在纵向方向上是上下厚度一致或上薄下厚，材料是SiO2、Si3N4、Al2O3、AlN或HfO2。
3.根据权利要求1所述的双栅功率MOSFET器件，其特征在于，所述第二导电类型半导体有源层（3）的材料包括Si、SiC、SiGe、GaAs或GaN。
4.根据权利要求1所述的双栅功率MOSFET器件，其特征在于，所述双栅功率MOSFET器件在版图设计时，漏极结构位于器件中心，而沟槽栅结构位于器件外围。
5.根据权利要求4所述的双栅功率MOSFET器件，其特征在于，所述纵向第二导电类型的重掺杂半导体漏极接触区（12a）的俯视图形为圆形、正多边形或条形；与之对应的，当所述纵向第二导电类型的重掺杂半导体漏极接触区（12a）的俯视图形为圆形或正多边形时，所述第一导电类型半导体体区（9）、第二导电类型的重掺杂半导体源极接触区（11）、第一导电类型的重掺杂半导体体接触区（10）和所述沟槽栅结构的俯视图形为圆环带；当所述纵向第二导电类型的重掺杂半导体漏极接触区（12a）的俯视图形为条形时，所述第一导电类型半导体体区（9）、第二导电类型的重掺杂半导体源极接触区（11）、第一导电类型的重掺杂半导体体接触区（10）和所述沟槽栅结构的俯视图形也为条形。
6.根据权利要求1所述的双栅功率MOSFET器件，其特征在于，所述双栅功率MOSFET器件在版图设计时，沟槽栅结构位于器件中心，而漏极结构位于器件外围。
7.根据权利要求6所述的双栅功率MOSFET器件，其特征在于，所述沟槽栅结构的俯视图形为圆形、正多边形或条形；与之对应的，当所述沟槽栅结构的俯视图形为圆形或正多边形时，所述第一导电类型半导体体区（9）、第二导电类型的重掺杂半导体源极接触区（11）、第一导电类型的重掺杂半导体体接触区（10）和所述纵向第二导电类型的重掺杂半导体漏极接触区（12a）的俯视图形为圆环带；当所述沟槽栅结构的俯视图形为条形时，所述第一导电类型半导体体区（9）、第二导电类型的重掺杂半导体源极接触区（11）、第一导电类型的重掺杂半导体体接触区（10）和所述纵向第二导电类型的重掺杂半导体漏极接触区（12a）的俯视图形也为条形。
8.根据权利要求1至7中任一所述的双栅功率MOSFET器件，其特征在于，当所述第一导电类型半导体为P型半导体、且第二导电类型半导体为N型半导体时，所述双栅功率MOSFET器件为N沟道双栅功率MOSFET器件。
9.根据权利要求1至7中任一所述的双栅功率MOSFET器件，其特征在于，当所述第一导电类型半导体为N型半导体、且第二导电类型半导体为P型半导体时，所述双栅功率MOSFET器件为P沟道双栅功率MOSFET器件。
CN201210179867.9A 2012-06-04 2012-06-04 一种双栅功率mosfet器件 Expired - Fee Related CN102738240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210179867.9A CN102738240B (zh) 2012-06-04 2012-06-04 一种双栅功率mosfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210179867.9A CN102738240B (zh) 2012-06-04 2012-06-04 一种双栅功率mosfet器件

Publications (2)

Publication Number Publication Date
CN102738240A true CN102738240A (zh) 2012-10-17
CN102738240B CN102738240B (zh) 2015-05-27

Family

ID=46993403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210179867.9A Expired - Fee Related CN102738240B (zh) 2012-06-04 2012-06-04 一种双栅功率mosfet器件

Country Status (1)

Country Link
CN (1) CN102738240B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762232A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 带有绝缘埋层的高压晶体管
CN103762162A (zh) * 2013-12-20 2014-04-30 西安理工大学 可双端控制的沟槽型绝缘栅双极型晶体管及其制备方法
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
CN104835849A (zh) * 2015-03-11 2015-08-12 上海华虹宏力半导体制造有限公司 槽栅结构的n型ldmos器件及工艺方法
CN106653759A (zh) * 2016-12-23 2017-05-10 武汉新芯集成电路制造有限公司 闪存结构及其制作方法
CN108511528A (zh) * 2018-04-11 2018-09-07 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
WO2019007344A1 (zh) * 2017-07-03 2019-01-10 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN111081777A (zh) * 2019-11-25 2020-04-28 西安电子科技大学 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
CN114464673A (zh) * 2022-04-11 2022-05-10 北京芯可鉴科技有限公司 双栅ldmosfet器件、制造方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200902A (ja) * 1999-01-05 2000-07-18 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
CN102104073A (zh) * 2009-11-30 2011-06-22 万国半导体股份有限公司 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件
CN102148251A (zh) * 2011-01-10 2011-08-10 电子科技大学 Soi横向mosfet器件和集成电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200902A (ja) * 1999-01-05 2000-07-18 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
CN102104073A (zh) * 2009-11-30 2011-06-22 万国半导体股份有限公司 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件
CN102148251A (zh) * 2011-01-10 2011-08-10 电子科技大学 Soi横向mosfet器件和集成电路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762162A (zh) * 2013-12-20 2014-04-30 西安理工大学 可双端控制的沟槽型绝缘栅双极型晶体管及其制备方法
CN103762232A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 带有绝缘埋层的高压晶体管
CN104835849A (zh) * 2015-03-11 2015-08-12 上海华虹宏力半导体制造有限公司 槽栅结构的n型ldmos器件及工艺方法
CN104835849B (zh) * 2015-03-11 2017-10-24 上海华虹宏力半导体制造有限公司 槽栅结构的n型ldmos器件及工艺方法
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
CN106653759A (zh) * 2016-12-23 2017-05-10 武汉新芯集成电路制造有限公司 闪存结构及其制作方法
CN106653759B (zh) * 2016-12-23 2019-02-22 武汉新芯集成电路制造有限公司 闪存结构及其制作方法
US11088253B2 (en) 2017-07-03 2021-08-10 Csmc Technologies Fab2 Co., Ltd. Gate structure of semiconductor device and manufacturing method therefor
WO2019007344A1 (zh) * 2017-07-03 2019-01-10 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
CN108511528A (zh) * 2018-04-11 2018-09-07 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN108511528B (zh) * 2018-04-11 2020-11-06 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN111081777A (zh) * 2019-11-25 2020-04-28 西安电子科技大学 双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
CN114464673A (zh) * 2022-04-11 2022-05-10 北京芯可鉴科技有限公司 双栅ldmosfet器件、制造方法及芯片

Also Published As

Publication number Publication date
CN102738240B (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
CN102738240B (zh) 一种双栅功率mosfet器件
CN102148251B (zh) Soi横向mosfet器件和集成电路
CN101840935B (zh) Soi横向mosfet器件
CN105633137B (zh) 一种槽栅功率mosfet器件
CN101969074B (zh) 一种高压ldmos器件
US7514743B2 (en) DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
CN104201206B (zh) 一种横向soi功率ldmos器件
CN106024858B (zh) 一种具有三栅结构的hk soi ldmos器件
CN103904124B (zh) 具有u型延伸栅的soi槽型ldmos器件
CN105070760B (zh) 一种功率mos器件
CN103219386B (zh) 一种具有高k绝缘区的横向功率器件
CN102376762B (zh) 超级结ldmos器件及制造方法
CN103441147A (zh) 一种横向soi功率半导体器件
CN202839620U (zh) 一种超级结mosfet元器件
CN103050540A (zh) 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN102709325A (zh) 一种高压ldmos器件
GB2529297A (en) Cellular layout for semiconductor devices
CN107564965A (zh) 一种横向双扩散mos器件
CN102082169A (zh) 部分soi横向双扩散器件
US11316021B2 (en) High density power device with selectively shielded recessed field plate
CN107978632B (zh) 多沟道的横向高压器件
Adhikari et al. Implementation of low voltage MOSFET and power LDMOS on InGaAs
CN109564877A (zh) 半导体装置
CN109698196A (zh) 功率半导体器件
CN109962110A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150527

Termination date: 20200604

CF01 Termination of patent right due to non-payment of annual fee