CN108511528B - 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 - Google Patents
具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 Download PDFInfo
- Publication number
- CN108511528B CN108511528B CN201810320962.3A CN201810320962A CN108511528B CN 108511528 B CN108511528 B CN 108511528B CN 201810320962 A CN201810320962 A CN 201810320962A CN 108511528 B CN108511528 B CN 108511528B
- Authority
- CN
- China
- Prior art keywords
- region
- drain region
- substrate
- silicon carbide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000002131 composite material Substances 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000001534 heteroepitaxy Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 14
- 239000002210 silicon-based material Substances 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种具有深漏区的横向双扩散金属氧化物复合半导体场效应管(LDMOS)及其制作方法。该LDMOS器件的主要是将碳化硅材料与硅材料结合，在碳化硅衬底上通过异质外延技术或键合技术形成硅外延层，并采用深漏区结构，漏区的下端深入碳化硅衬底。由于碳化硅是宽禁带半导体具有较高的临界击穿电场，深漏区结构可将漏区的高电场峰值引入碳化硅中，优化器件的纵向电场分布，最终使击穿发生在漏区硅/碳化硅界面附近，从而提高器件的击穿电压，改善了体硅LDMOS器件中击穿电压与比导通电阻的极限关系。此外，与硅材料相比碳化硅材料具有较高的热导率，以其为衬底有助于器件散热，可用于制作在高温条件下工作的功率器件。
Description
技术领域
本发明涉及功率半导体器件领域，特别是涉及一种横向双扩散金属氧化物复合半导体场效应管。
背景技术
作为电力电子技术的核心，功率半导体器件的突破和创新引领着该领域的发展，其中，横向双扩散MOSFET(LDMOS)利用双扩散技术形成导电沟道，增大驱动电流的同时提高了耐压，具有易驱动、易集成、耐压高、开关速度高、输入阻抗高等优点，使其在各个领域得到广泛应用。
为进一步提高LDMOS的耐压能力，可采用RESURF技术和添加场板等方法优化表面电场峰值分布；然而在器件体内，尤其是漏区曲率较大的位置仍存在高电场峰值，容易发生击穿导致器件耐压下降，因此需对纵向电场进行优化。
发明内容
本发明提出了一种具有深漏区的横向双扩散金属氧化物复合半导体场效应管，旨在优化LDMOS器件击穿电压与比导通电阻的矛盾关系。
本发明利用硅成熟工艺的优势及碳化硅具有较大临界击穿电场特性，采取碳化硅材料(宽带隙半导体材料)与硅材料(元素半导体材料)相结合的结构，增大漏区深度使其深入碳化硅衬底内部，将漏区的高电场峰值引入碳化硅衬底，从而提高器件的纵向耐压；同时碳化硅衬底易于散热，总体上提升了器件性能。
本发明的技术方案如下：
该具有深漏区的横向双扩散金属氧化物复合半导体场效应管(LDMOS)，包括：
半导体材料的衬底；
在衬底上生长或键合形成的外延层；
基于所述外延层形成的基区和漂移区；
在基区和漂移区上形成的有源区，进而形成的栅绝缘层以及栅电极；
通过离子注入在所述基区临近漂移区一侧形成的源区和沟道；
在所述漂移区远离栅电极一侧离子注入形成的漏区；
在所述基区上、源区外侧离子注入形成的沟道衬底接触；
在所述源区和沟道衬底接触表面短接形成的源电极；
在所述漏区上形成的漏电极；
有别于现有技术的是：
所述衬底为宽带隙半导体材料，在衬底上生长或键合形成的所述外延层为元素半导体材料；漂移区掺杂浓度大于衬底的掺杂浓度；在漂移区远离栅电极一侧离子注入形成的所述漏区纵向深入到宽带隙半导体材料的衬底，漏区深度根据器件的耐压要求确定。
基于以上方案，本发明还进一步作了如下优化：
上述宽带隙半导体材料为碳化硅、氮化镓或者金刚石，元素半导体材料为硅或锗。
器件耐压要求为50V-1500V，则漏区深入至衬底的部分占整个漏区的10％-60％。
衬底的掺杂浓度典型值为1×1013cm-3～1×1015cm-3。具体可以是：衬底的掺杂浓度为1014cm-3，漂移区的掺杂浓度为1015cm-3。
基于外延层形成的所述基区和漂移区，结深均达到外延层厚度。
一种制作上述具有深漏区的横向双扩散金属氧化物复合半导体场效应管的方法，包括以下步骤：
1)选取宽带隙半导体材料作为衬底；
2)采用异质外延技术或键合技术在衬底上形成元素半导体材料的外延层；
3)在外延层上通过离子注入或热扩散工艺形成基区和漂移区，结深均达到外延层厚度；
4)在基区和漂移区上通过场氧氧化工艺形成有源区；
5)有源区上生长栅氧化层并淀积多晶硅，再刻蚀多晶硅形成栅电极；
6)通过离子注入在基区临近漂移区的一侧形成源区和沟道；
7)在漂移区远离栅极一侧离子注入形成漏区，使漏区深入到宽带隙半导体材料的衬底中；
8)在基区中源区外侧离子注入形成沟道衬底接触；
9)在器件表面淀积钝化层，然后刻蚀接触孔；
10)在器件上表面淀积金属；
11)在源区和沟道衬底接触上方通过接触孔短接形成源极；
12)在漏区上方通过接触孔形成漏电极。
本发明技术方案的有益效果如下：
本发明将宽带隙半导体材料与元素半导体材料结合(优选碳化硅材料与硅材料结合)，在碳化硅衬底上通过异质外延技术或键合技术形成硅外延层，并采用深漏区结构，漏区的下端深入碳化硅衬底。由于碳化硅是宽禁带半导体，具有较高的临界击穿电场，深漏区结构将漏区的高电场峰值引入碳化硅中，优化器件的纵向电场分布，最终使击穿发生在漏区硅/碳化硅界面附近，从而提高器件的击穿电压，改善了体硅LDMOS器件中击穿电压与比导通电阻的极限关系。
此外，与硅材料相比碳化硅材料具有较高的热导率，以其为衬底有助于器件散热，可用于制作在高温条件下工作的功率器件。
附图说明
图1为本发明实施例的结构示意图(正视图)。
附图标号说明：
1-源电极；2-栅电极；3-栅绝缘层；4-漂移区；5-漏电极；6-漏区；7-衬底；8-硅外延层；9-源区；10-沟道衬底接触；11-基区。
具体实施方式
如图1所示，本发明的具有深漏区的横向双扩散金属氧化物复合半导体场效应管，包括：
碳化硅材料的衬底7，
在衬底7上生长或键合形成的硅外延层8；
基于硅外延层8通过离子注入或热扩散形成的基区11和漂移区4；
在基区11和漂移区4上通过场氧氧化工艺形成的有源区；
有源区上生长的栅绝缘层3以及栅电极2；
在基区11临近漂移区4的一侧离子注入形成的源区9和沟道；
在漂移区4远离栅电极2一侧离子注入形成的漏区6；
在基区11中源区外侧离子注入形成的沟道衬底接触10；
在源区9和沟道衬底接触10表面通过接触孔短接形成的源电极1；
在漏区上方通过接触孔形成的漏电极5。
本发明将碳化硅材料与硅材料结合，在碳化硅衬底上通过异质外延技术或键合技术形成硅外延层，并采用深漏区结构，漏区的下端深入碳化硅衬底。由于碳化硅是宽禁带半导体，具有较高的临界击穿电场，深漏区结构将漏区的高电场峰值引入碳化硅中，优化器件的纵向电场分布，最终使击穿发生在漏区硅/碳化硅界面附近，从而提高器件的击穿电压，改善了体硅LDMOS中击穿电压与比导通电阻的极限关系。此外，碳化硅材料具有高热导率，以其为衬底有助于器件散热，可用于制作在高温条件下工作的功率器件。
以N沟道LDMOS为例，具体可以通过以下步骤进行制备：
1)选取P型碳化硅材料作为衬底，掺杂浓度为1014cm-3；
2)在衬底表面外延或键合形成特定浓度的P型硅外延层；
3)在P型硅外延层上通过离子注入形成N型漂移区和P型基区，注入结深均为硅外延层厚度(即离子注入后硅外延层8基本上都转作了基区11和漂移区4)；漂移区的掺杂浓度为1015cm-3；
4)在基区和漂移区通过场氧氧化工艺形成有源区；
5)在有源区上生长栅氧化层并淀积多晶硅，然后刻蚀多晶硅和栅氧化层形成栅电极；
6)N型离子注入在基区临近漂移区的一侧形成源区和沟道；
7)在漂移区远离栅极一侧N型离子注入形成漏区，漏区深度为3μm-7μm(漏区深入至衬底的部分约占整个漏区的10％-60％。)；
8)在所述基区中源区外侧P型离子注入形成沟道衬底接触；
9)在器件表面淀积钝化层，然后刻蚀接触孔；
10)在器件上表面淀积金属；
11)在所述源区和沟道衬底接触上方通过接触孔短接形成源极；
12)在漏区上方通过接触孔形成漏电极。
经Sentaurus软件仿真，本发明提出的新型器件的性能较之于传统器件大幅度提升，两种器件(本发明提出的器件和传统LDMOS器件)在漂移区长度相同的条件下，新型器件的击穿电压提升了70％。
当然，本发明提出的LDMOS也可以为P型沟道，其结构与N沟道LDMOS等同，也应视为属于本申请权利要求的保护范围，在此不再赘述。
本实施例中的LDMOS采用的碳化硅宽带隙半导体材料，当然也可以为氮化镓、金刚石等宽带隙半导体材料，其结构与碳化硅/硅半导体材料异质结LDMOS等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本实施例中的LDMOS采用的硅半导体材料，当然也可以是锗等元素半导体，其结构与碳化硅/硅半导体材料异质结LDMOS等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。
Claims (5)
1.具有深漏区的横向双扩散金属氧化物复合半导体场效应管(LDMOS)，包括：
半导体材料的衬底；
在衬底上生长或键合形成的外延层；
基于所述外延层形成的基区和漂移区，结深均达到外延层厚度；
在基区和漂移区上形成的有源区，进而形成的栅绝缘层以及栅电极；
通过离子注入在所述基区临近漂移区一侧形成的源区和沟道；
在所述漂移区远离栅电极一侧离子注入形成的漏区；
在所述基区上、源区外侧离子注入形成的沟道衬底接触；
在所述源区和沟道衬底接触表面短接形成的源电极；
在所述漏区上形成的漏电极；
其特征在于：
所述衬底为宽带隙半导体材料，在衬底上生长或键合形成的所述外延层为元素半导体材料；漂移区掺杂浓度大于衬底的掺杂浓度；在漂移区远离栅电极一侧离子注入形成的所述漏区纵向深入到宽带隙半导体材料的衬底，漏区深度为3μm-7μm，漏区深入至衬底的部分占整个漏区的10％-60％。
2.根据权利要求1所述的具有深漏区的横向双扩散金属氧化物复合半导体场效应管，其特征在于：所述宽带隙半导体材料为碳化硅、氮化镓或者金刚石，所述元素半导体材料为硅或锗。
3.根据权利要求1所述的具有深漏区的横向双扩散金属氧化物复合半导体场效应管，其特征在于：所述衬底的掺杂浓度为1×1013cm-3～1×1015cm-3。
4.根据权利要求3所述的具有深漏区的横向双扩散金属氧化物复合半导体场效应管，其特征在于：衬底的掺杂浓度为1014cm-3，漂移区的掺杂浓度为1015cm-3。
5.一种制作权利要求1所述具有深漏区的横向双扩散金属氧化物复合半导体场效应管的方法，包括以下步骤：
1)选取宽带隙半导体材料作为衬底；
2)采用异质外延技术或键合技术在衬底上形成元素半导体材料的外延层；
3)在外延层上通过离子注入或热扩散工艺形成基区和漂移区，结深均达到外延层厚度；
4)在基区和漂移区上通过场氧氧化工艺形成有源区；
5)有源区上生长栅氧化层并淀积多晶硅，再刻蚀多晶硅形成栅电极；
6)通过离子注入在基区临近漂移区的一侧形成源区和沟道；
7)在漂移区远离栅极一侧离子注入形成漏区，使漏区深入到宽带隙半导体材料的衬底中；
8)在基区中源区外侧离子注入形成沟道衬底接触；
9)在器件表面淀积钝化层，然后刻蚀接触孔；
10)在器件上表面淀积金属；
11)在源区和沟道衬底接触上方通过接触孔短接形成源极；
12)在漏区上方通过接触孔形成漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810320962.3A CN108511528B (zh) | 2018-04-11 | 2018-04-11 | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810320962.3A CN108511528B (zh) | 2018-04-11 | 2018-04-11 | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511528A CN108511528A (zh) | 2018-09-07 |
| CN108511528B true CN108511528B (zh) | 2020-11-06 |
Family
ID=63381546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810320962.3A Active CN108511528B (zh) | 2018-04-11 | 2018-04-11 | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511528B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477680A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子科技大学 | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 |
| CN111477681A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子科技大学 | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 |
| CN112216745B (zh) * | 2020-12-10 | 2021-03-09 | 北京芯可鉴科技有限公司 | 高压非对称结构ldmos器件及其制备方法 |
| CN112599588B (zh) * | 2020-12-15 | 2023-08-25 | 陈小建 | SiC半导体器件及其制备方法 |
| CN113871482B (zh) * | 2021-09-29 | 2024-04-12 | 杭州电子科技大学 | 一种用于提高抗单粒子烧毁效应的ldmos器件 |
| CN114744027B (zh) * | 2022-06-10 | 2022-08-30 | 北京芯可鉴科技有限公司 | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 |
| CN116825824B (zh) * | 2023-08-29 | 2023-12-15 | 北京智芯微电子科技有限公司 | 碳化硅与硅异质结的ldmos器件及制造方法 |
| CN117476773B (zh) * | 2023-12-28 | 2024-05-28 | 深圳天狼芯半导体有限公司 | 一种具有低漏电的ldmos及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838731B1 (en) * | 2003-04-09 | 2005-01-04 | Sirenza Microdevices, Inc. | Microwave transistor structure having step drain region |
| CN102201445A (zh) * | 2011-04-14 | 2011-09-28 | 中北大学 | 一种psoi横向超结功率半导体器件 |
| CN102738240A (zh) * | 2012-06-04 | 2012-10-17 | 电子科技大学 | 一种双栅功率mosfet器件 |
| CN106298943A (zh) * | 2016-09-30 | 2017-01-04 | 西安电子科技大学 | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 |
| CN107123684A (zh) * | 2017-03-16 | 2017-09-01 | 西安电子科技大学 | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 |
| CN107863387A (zh) * | 2017-08-07 | 2018-03-30 | 南京邮电大学 | 一种横向功率器件的高压互连结构 |
-
2018
- 2018-04-11 CN CN201810320962.3A patent/CN108511528B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838731B1 (en) * | 2003-04-09 | 2005-01-04 | Sirenza Microdevices, Inc. | Microwave transistor structure having step drain region |
| CN102201445A (zh) * | 2011-04-14 | 2011-09-28 | 中北大学 | 一种psoi横向超结功率半导体器件 |
| CN102738240A (zh) * | 2012-06-04 | 2012-10-17 | 电子科技大学 | 一种双栅功率mosfet器件 |
| CN106298943A (zh) * | 2016-09-30 | 2017-01-04 | 西安电子科技大学 | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 |
| CN107123684A (zh) * | 2017-03-16 | 2017-09-01 | 西安电子科技大学 | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 |
| CN107863387A (zh) * | 2017-08-07 | 2018-03-30 | 南京邮电大学 | 一种横向功率器件的高压互连结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511528A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108511528B (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN107123684B (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| JP5002693B2 (ja) | 半導体装置 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN107093623B (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN111048590B (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| JPWO2015019797A1 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN111725071B (zh) | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| US7829898B2 (en) | Power semiconductor device having raised channel and manufacturing method thereof | |
| CN107086243A (zh) | 具有宽带隙材料与硅材料复合的u‑mosfet | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN110729356B (zh) | 一种具有内嵌沟道二极管的SiC MOSFET结构 | |
| CN110021660B (zh) | AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN110518069B (zh) | 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法 | |
| CN110429137B (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |