CN103022140A - 横向晶体管及其制造方法 - Google Patents

横向晶体管及其制造方法 Download PDF

Info

Publication number
CN103022140A
CN103022140A CN2012105906390A CN201210590639A CN103022140A CN 103022140 A CN103022140 A CN 103022140A CN 2012105906390 A CN2012105906390 A CN 2012105906390A CN 201210590639 A CN201210590639 A CN 201210590639A CN 103022140 A CN103022140 A CN 103022140A
Authority
CN
China
Prior art keywords
region
dielectric layer
gate dielectric
source region
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105906390A
Other languages
English (en)
Other versions
CN103022140B (zh
Inventor
乔伊·迈克格雷格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN103022140A publication Critical patent/CN103022140A/zh
Application granted granted Critical
Publication of CN103022140B publication Critical patent/CN103022140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提出了一种横向晶体管及其制造方法。根据本发明实施例的横向晶体管包括：栅区，形成于栅介质层的第一部分上；以及场板，形成于场介质层上，覆盖该场介质层的至少一部分，并延伸至所述栅介质层上覆盖该栅介质层的第二部分，其中该场板与所述栅区之间具有位于所述栅介质层的第三部分上方的隔离间隙，并且该场板与该横向晶体管的源区耦接。根据本发明实施例的横向晶体管具有相对较小的漏栅电容，也可以具有较低的比导通电阻，还可以具有改善的热载流子寿命。

Description

横向晶体管及其制造方法
相关引用
本发明要求2012年6月22日在美国提交的第13/530,276号专利申请的优先权和权益，并且在此包含了该申请的全部内容。
技术领域
本发明的实施例涉及半导体器件，尤其涉及横向功率晶体管。
背景技术
横向功率晶体管，例如双扩散金属氧化物半导体(DMOS)场效应晶体管通常作为开关器件被广泛应用于各种电源管理电路中，这些电源管理电路用于为各种工业电子设备及消费电子设备提供合适的工作电压。通过控制功率晶体管以相对较高的频率周期性地导通或关断，从而将供电电压转换为合适的输出电压的电源管理电路通常称作开关电源。开关电源中功率晶体管允许的最大开关速率是影响开关电源的功率转换效率、尺寸及生产成本的因素之一。功率晶体管允许的开关速率越大，开关电源能够采用的工作开关频率就越高。较高的开关频率意味着开关电源中用于驱动功率开关管的电路元件允许的制造尺寸更小，功耗更低并且生产成本降低，集成度提高。
功率晶体管通常包括制作于半导体衬底中的栅区、源区和漏区。栅区用于控制衬底中位于源区和漏区之间的一个沟道区的导通和阻断，从而控制从漏区到源区的电流。以横向DMOS功率晶体管为例，其栅区通常位于栅介电层上，该栅介电层具有厚度相对较小的薄部和厚度相对较大的厚部，该薄部通常覆盖该横向DMOS功率晶体管的沟道区及其漂移区的一部分，该厚部覆盖其漂移区的另外一部分。通常所述栅区连续地形成于所述栅介电层上并且部分延伸至所述厚部上。该厚部有助于降低栅区的场强，从而允许更高的漏区至栅区电压施加于漏区和栅区之间，因而使所述横向DMOS功率晶体管的击穿电压增大，具有更好的耐压性。然而，由于栅区是连续形成于栅介电层上并且至少部分延伸至所述厚部上，导致漏栅电容(即漏区至栅区之间的等效电容)增大了。漏栅电容的增大使得将栅电容(包括漏栅电容和栅源电容)充电以将DMOS功率晶体管导通所需要的电荷量增大，从而需要更多充电时间，同时也使得将栅电容放电以将DMOS功率晶体管关断需要释放的电荷量增大和关断，从而需要更多放电时间，因而导致该功率晶体管的开关速率变慢。
对于功率晶体管，除了希望其具有相对较高的击穿电压、相对较低的导通电阻之外，还希望其具有相对较小的漏栅电容以支持相对较大的开关速率。另外，也希望功率晶体管的栅介电层(尤其是沟道区上方的栅介电层)具有相对更小的厚度。
发明内容
针对现有技术中的一个或多个问题，本发明的实施例提供一种横向晶体管及其制造方法。
在本发明的一个方面，提出了一种横向晶体管，包括：半导体层，具有第一导电类型；源区，形成于所述半导体层中，具有与所述第一导电类型相反的第二导电类型；漏区，具有所述第二导电类型，形成于所述半导体层中并与所述源区相分离；第一阱区，具有所述第二导电类型，形成于所述漏区的外围，向所述源区延伸，但与所述源区相分离；栅介电层，形成于所述半导体层上，覆盖位于所述源区和所述第一阱区之间的所述半导体层，并向所述第一阱区上方延伸以覆盖所述第一阱区的第一部分；场介电层，形成于所述半导体层上，覆盖位于所述漏区和所述栅介电层之间的所述第一阱区的第二部分，并与所述栅介电层衔接，其中该场介电层的厚度大于所述栅介电层的厚度；栅区，位于所述栅介电层的靠近所述源区一侧的第一部分上；以及场板，覆盖所述场介电层的至少一部分，并延伸至所述栅介电层上以覆盖所述栅介电层的第二部分，其中该场板与所述源区电气耦接，并且该场板与所述栅区具有位于所述栅介电层的第三部分上方的隔离间隙，所述栅介电层的第三部分位于其第一部分和第二部分之间并连接该第一部分和第二部分。
在本发明的另一方面，提出了一种形成横向晶体管的方法，包括：提供具有第一导电类型的半导体层；在所述半导体层中形成具有第二导电类型的第一阱区，其中所述第二导电类型与所述第一导电类型相反；在所述半导体层上形成覆盖该第一阱区的第一部分的场介电层，露出该第一阱区的第二部分和第三部分，其中该第一阱区的第一部分位于其第二部分和第三部分之间；在所述半导体层上形成栅介电层，该栅介电层至少有一部分覆盖所述第一阱区的第二部分并且与所述场介电层衔接，其中所述场介电层的厚度大于所述栅介电层的厚度；在所述栅介电层上形成覆盖该栅介电层的第一部分的栅区；在所述场介电层和所述栅介电层上形成覆盖该场介电层的至少一部分并覆盖该栅介电层的第二部分的场板，所述栅区和所述场板之间具有位于该栅介电层第三部分上方的隔离间隙，该栅介电层的第三部分位于其第一部分和第二部分之间并相互连接；在所述第一阱区的第三部分中形成具有所述第二导电类型的漏区，并在靠近所述栅区一侧的半导体层中形成具有所述第二导电类型的源区；以及将所述场板与所述源区耦接。
附图说明
下面的附图有助于更好地理解接下来对本发明不同实施例的描述。这些附图并非按照实际的特征、尺寸及比例绘制，而是示意性地示出了本发明一些实施方式的主要特征。这些附图和实施方式以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1示出了根据本公开一个实施例的横向晶体管100的纵向剖面示意图；
图2示出了根据本公开另一实施例的横向晶体管200的纵向剖面示意图；
图3A示意出了根据本发明一个实施例的连续第三轻掺杂区201的平面示意图
图3B示意出了根据本发明一个实施例的不连续第三轻掺杂区201的平面示意图；
图4示出了根据本公开另一实施例的横向晶体管300的纵向剖面示意图；
图5示出了根据本公开一个实施例的制造横向晶体管的方法中部分阶段的流程示意图。
具体实施方式
下面将详细说明本发明的一些实施例。在接下来的说明中，一些具体的细节，例如实施例中的具体电路结构和这些电路元件的具体参数，都用于对本发明的实施例提供更好的理解。本技术领域的技术人员可以理解，即使在缺少一些细节或者其他方法、元件、材料等结合的情况下，本发明的实施例也可以被实现。
在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、前、后、上、下、顶、之上、底、之下”等一类的词，均只是为了便于描述，而不表示组件/结构的必然或永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使得本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。此外，“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。“在……内”可能涵盖“在……内/上”。在本公开的说明书中，若采用了诸如“根据本公开的一个实施例”、“在一个实施例中”等用语并不用于特指在同一个实施例中，当然也可能是同一个实施例中。若采用了诸如“在另外的实施例中”、“根据本公开的不同实施例”、“根据本公开另外的实施例”等用语，也并不用于特指提及的特征只能包含在特定的不同的实施例中。本领域的技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各具体特征、结构或者参数、步骤等可以以任何合适的方式组合。除非特别指出，“或”可以涵盖“和/或”的意思。若“晶体管”的实施例可以包括“场效应晶体管”或者“双极结型晶体管”，则“栅极/栅区”、“源极/源区”、“漏极/漏区”分别可以包括“基极/基区”、“发射极/发射区”、“集电极/集电区”，反之亦然。本领域技术人员应该理解以上对各用词的说明仅仅提供一些示例性的用法，并不用于限定这些词。
在本说明书中，用“+”和“-”来描述掺杂区的相对浓度，但这并不用于限制掺杂区的浓度范围，也不对掺杂区进行其他方面的限定。例如，下文中描述为N+或N-的掺杂区，亦可以称为N型掺杂区，描述为P+或P-的掺杂区，亦可以称为P型掺杂区。
如图1所示，为根据本公开一个实施例的横向晶体管100的纵向剖面示意图。横向晶体管100包括：半导体层101，具有第一导电类型(例如：图1中示意为P型)；源区102，具有与所述第一导电类型相反的第二导电类型(例如：图1中示意为N型)，该源区102形成于所述半导体层101中，其可能具有较高的掺杂浓度，例如，高于1×1019cm-3(图1中用一个N+区域示意)；漏区103，具有所述第二导电类型，其形成于所述半导体层101中并与所述源区102相分离，该漏区103也可能具有较高的掺杂浓度，例如，高于1×1019cm-3(图1中用另一个N+区域示意)；第一阱区104，具有所述的第二导电类型，该第一阱区104形成于所述漏区103的外围，向所述源区102延伸，但与所述源区102相分离；栅介电层105，形成于所述半导体层101上，覆盖位于源区102和第一阱区104之间的所述半导体层101并向第一阱区104上方延伸以覆盖所述第一阱区104的第一部分；场介电层106，形成于所述半导体层101上，覆盖位于漏区103和栅介电层105之间的所述第一阱区104的第二部分，并与所述栅介电层105衔接，其中该场介电层106的厚度大于所述栅介电层105的厚度；栅区107，位于栅介电层105的靠近所述源区102一侧的第一部分上；以及场板108，覆盖所述场介电层106的至少一部分，并延伸至所述栅介电层105上以覆盖所述栅介电层105的第二部分，其中该场板108与所述源区102电气耦接，所述栅介电层105的位于其第一部分和其第二部分之间并连接该第一部分和该第二部分的第三部分未被栅区107覆盖也未被场板108覆盖，因而在栅区107和场板108之间形成了位于栅介电层105的第三部分上方的隔离间隙，将该栅区107和场板108电气隔离。在一个实施例中，所述隔离间隙中填充有介电材料。
在如图1示意的示例性实施例中，横向晶体管100可以包括N沟道横向金属氧化物半导体场效应晶体管(MOSFET)。当该横向晶体管100被导通时，在栅介电层105下方位于所述第一阱区104和所述源区102之间的该第一导电类型的半导体层101中会形成具有第二导电类型的反型层(在图1的示例中，半导体层101示意为P型，第一阱区104和源区102均示意为N型，形成的反型层则为N型)，因而为漏区103至源区102提供电流通路。在横向晶体管100的导通状态下，半导体层101的位于所述栅介电层105下方并且有反型层形成的部分通常被提及为沟道区。所述第一阱区104的位于所述场介电层106下方的部分通常被提及为漂移区。在横向晶体管100的导通状态下，有效载流子可以通过该漂移区从源区102向漏区103漂移。另外，所述第一阱区104的位于所述栅介电层105下方的部分通常被提及为过渡区。。在横向晶体管100的导通状态下，该过渡区为有效载流子从沟道区向漂移区的漂移提供漂移通路。一般来说，横向晶体管100的导通电阻主要来源于所述漂移区和所述过渡区的阻抗。
增大所述漂移区和所述过渡区的掺杂浓度通常有利于降低横向晶体管100的导通电阻。不过，更大的掺杂浓度意味着所述漂移区和所述过渡区将更难被耗尽，会导致横向晶体管100的击穿电压降低。但是，对于图1示意的示例性实施例中的横向晶体管100，所述场介电层106和所述场板108之间的相互作用有助于对所述漂移区和所述过渡区进一步耗尽。因而，与没有场板108的横向晶体管相比，在保证击穿电压基本上相同的情况下，横向晶体管100的第一阱区104(所述漂移区和所述过渡区)可以允许具有相对较高的掺杂浓度，从而使横向晶体管100具有相对较小的导通电阻。另外，所述场板108耦接所述源区102有助于在所述第一阱区104中建立相对均匀的电场分布，从而减小在该第一阱区104中较高电场强度区域形成的可能性，可以进一步改善横向晶体管100的耐击穿性能。此外，由于场板108至少覆盖所述场介电层106的一部分以及所述栅介电层105的第二部分，具有相对较大厚度的场介电层106有更好的耐压性从而可以承担更高的漏栅电压(即施加于所述漏区103和所述栅区107之间的电压)，因而场板108与场介电层106结合使较高的漏栅电压基本降在场介电层106上，有助于保护所述相对较薄的栅介电层105不受较高的漏栅电压的损害。再者，由于场介电层106是平整地形成于半导体层101上，因而位于场板108和场介电层106下方的半导体层101的表面基本上很平整，从而使横向晶体管100的导通电阻和晶体管100的面积乘积(一般用Ron*A表示，并被称为比导通电阻)降低。
图1示意的实施例中，横向晶体管100的场板108与栅区107是电气隔离的，相比于场板与栅区连接在一起的晶体管(即具有连续栅区并且该连续栅区的一部分延伸至厚介电层上的晶体管)，该横向晶体管100具有更低的漏栅电容。另外，由于将所述场板108与所述栅区107电气隔离的隔离间隙位于所述栅介电层105上，因而栅区107整体位于栅介电层105上，而栅介电层105的厚度相对较小，则使得横向晶体管100的漏栅电容进一步降低。因此，横向晶体管100允许的开关速率得以提升，从而当该横向晶体管100作为开关器件被应用于集成电路中时，该集成电路可以工作于更高的开关频率，其有助于降低电路的功耗并缩减电路的晶片尺寸。再者，横向晶体管100的场板108与源区102耦接，而源区102在应用中通常耦接至地电位，因此这种结构有助于将晶体管100的导通电流向远离栅介电层105的方向“推离”，即横向晶体管100导通过程中需要通过沟道区的有效载流子受场板108作用不容易偏离其从源区向漏区的漂移方向而打在栅介电层105上，使横向晶体管100的热载流子寿命得以提高。
本领域的技术人员应该理解，图1中示意的横向晶体管100仅用于对本发明的实施例进行示意，而并不用于对本发明进行其他方面的限定。
根据本公开的不同实施例，所述半导体层101可以被提供并形成于其它层上(图1中未示出)。例如，在一个实施例中，半导体层101被提供并形成于具有所述第二导电类型的半导体衬底上；在另一实施例中，半导体层101可能被提供并形成于具有所述第二导电类型的外延层上，该外延层形成于具有所述第二导电类型的半导体衬底上；在又一实施例中，半导体层101甚至可能被提供并形成于绝缘体上硅(SOI)层上，该绝缘体上硅层形成于具有所述第二导电类型的半导体衬底上。根据本公开的各实施例倾向于覆盖所有包括了半导体层101并在其上形成横向晶体管100的等同实施方式和/或者变形实施方式。
根据本发明的一个实施例，所述栅介电层105可以包括薄栅氧层(例如：薄二氧化硅层)。根据本公开的其它实施例，所述栅介电层105可能包括与器件制造工艺相兼容的其它介电材料层。
根据本公开的一个实施例，所述场介电层106可以包括厚场氧层(例如：厚二氧化硅层)。根据本公开的其它实施例，所述场介电层106可能包括与器件制造工艺相兼容的其它介电材料层。
根据本公开的一个实施例，栅区107可以包括掺杂的多晶硅。根据本公开的其它实施例，栅区107可能包括与器件制造工艺相兼容的其它导电材料(例如：金属、其它半导体、半金属、和/或它们的组合物)。因此，这里的“多晶硅”意味着涵盖了硅及除硅以外的其它类似材料及其组合物。
根据本公开的一个实施例，场板108可以包括与栅区107的材料相同的材料层，例如也可以包括掺杂的多晶硅。根据本公开的其它实施例，场板108可能包括与器件制造工艺相兼容的其它导电材料，例如：金属、其它半导体、半金属、和/或它们的组合物。
根据本公开的一个实施例，横向晶体管器件100可以进一步包括：层间介电层(ILD)109；源电极110，通过例如形成于层间介电层109中的第一通孔VIA1和第二通孔VIA2，分别与所述源区102和所述场板108耦接；漏电极111，通过例如形成于层间介电层109中的第三通孔VIA3，与所述漏区103耦接；以及栅电极(图1中未示出)，与所述栅区107耦接。
根据本公开的一个实施例，将栅区107和场板108隔离的所述隔离间隙可以采用与形成层间介电层109所用材料相同的材料来填充。
根据本公开的一个实施例，横向晶体管100可以进一步包括体接触区112，形成于源区102附近，具有所述第一导电类型并且掺杂浓度较高(例如：图1中示意为P+体接触区)。在一个实施例中，体接触区112可以与所述源区102接触，并可以耦接源电极110，如图1中所示。体接触区112有利于提升源区102至半导体层101的电气接触性能。
根据本公开的一个实施例，横向晶体管100可以进一步包括第二阱区113，该第二阱区113具有所述第一导电类型，例如，图1中将第二阱区113示意为一个形成于所述源区102外围并部分延伸至栅区107下方的P型体区。第二阱区113可以具有比半导体层101更高的掺杂浓度，从而有助于提高横向晶体管100的阈值电压，并且降低第一阱区105和源区102之间泄漏击穿的可能性。在有体接触区112形成的实施例中，源区102和体接触区112均被第二阱区113包围。
根据本公开的一个实施例，所述源区102可能并不延伸至栅区107下方，这种情况下，横向晶体管100还可以进一步包括具有所述第一导电类型的第一轻掺杂区114A(例如：图1中示意为NLDS区，即N型轻掺杂扩展源区)，该第一轻掺杂区114A紧邻所述源区102形成并与源区102接触。该第一轻掺杂区114A可能延伸至栅区107下。类似地，根据本公开的一个实施例，所述漏区103也可能并不延伸至所述场介电层106下，这时，横向晶体管100还可以进一步包括具有所述第一导电类型的第二轻掺杂区114B(例如：图1中示意为NLDD区，即N型轻掺杂扩展漏区)，该第二轻掺杂区114B紧邻所述漏区103形成并与漏区103接触。该第二轻掺杂层区114B可能延伸至所述场介电层106下。第一轻掺杂区114A和第二轻掺杂区114B有利于减小横向晶体管100的短沟道效应。
根据本公开的一个实施例，横向晶体管100可以进一步包括隔离侧墙115A和115B，分别形成于所述栅区107的第一侧和第二侧；以及隔离侧墙115C和115D，分别形成于所述场板108的第一侧和第二侧。隔离侧墙115A和115B可以用于源区102和/或第二阱区113的自对准形成，从而节约掩膜层和工艺流程。
图2示出了根据本公开另一实施例的横向体管200的纵向剖面示意图。为了简明且便于理解，横向晶体管200中的那些功能上与在横向晶体管100中相同或类似的组件或结构沿用了相同的附图标记。如图2所示，横向晶体管200可以进一步包括第三轻掺杂区201，该第三轻掺杂区201形成于所述第一阱区104中，位于所述栅区107和所述场板108的所述隔离间隙下方，具有所述第一导电类型并具有较小的掺杂深度。这里深度指从垂直于半导体层101的上表面方向上衡量，该第三轻掺杂区201从半导体层101的上表面开始延伸至半导体层101中的距离。在未包含该第三轻掺杂区201的情况下，横向晶体管200导通时，栅介质层105的第二部分下方会因场板108的作用而形成与横向晶体管200的沟道类型相反的反型层，例如，若横向晶体管200为N沟道型，则栅介质层105的第二部分下方会积聚空穴而形成P型反型层，若横向晶体管200为P沟道型，则栅介质层105的第二部分下方会积聚电子而形成N型反型层。如此在栅介质层105的第二部分下方形成的与其沟道类型相反的反型层会向栅介质层105的第二部分拉电流，这对栅介质层105的第二部分会造成损害，而且使横向晶体管200的热载流子寿命减小。第三轻掺杂区201可以用于削减/阻止栅介质层105的第二部分下方形成与横向晶体管200的沟道类型相反的反型层。因此，一方面，该第三轻掺杂区201有助于提高横向晶体管200的热载流子寿命；另一方面，该第三轻掺杂区201可以减小栅介质层105受热载流子的损害，从而允许栅介质层105具有更薄的厚度。
根据本公开的一个实施例，在垂直于图2截面的方向上(垂直于纸面的方向上)所述第三轻掺杂区201连续地形成于所述第一阱区104的位于所述隔离间隙下方的部分中。图3A示意出了根据本发明一个实施例的连续第三轻掺杂区201的平面示意图。
根据本公开的一个实施例，在垂直于图2截面的方向上(垂直于纸面的方向上)，所述第三轻掺杂区201也可以不连续地(即间断地)形成于所述第一阱区104的位于所述隔离间隙下方的部分中。图3B示意出了根据本发明一个实施例的不连续第三轻掺杂区201的平面示意图。
根据本公开各实施例及其变形实施方式的高压晶体管器件的有益效果不应该被认为仅仅局限于以上所述的。根据本公开各实施例的这些及其它有益效果可以通过阅读本发明的详细说明及研究各实施例的附图被更好地理解。
本领域的技术人员应该理解，图1和图2中示意的横向晶体管100和200仅用于对本发明的实施例进行示意，而并不用于对本发明进行其他方面的限定。对本公开的实施例进行其它可行的修改和变化都是可能的，这些变形的实施例并不超出本发明的精神和保护范围。例如，图4示出了根据本公开另一实施例的横向晶体管300的纵向剖面示意图。为了简明且便于理解，横向晶体管300中的那些功能上与在横向晶体管100和200中相同或类似的组件或结构沿用了相同的附图标记。如图4所示，在横向晶体管300中，所述第一阱区104可以延伸至源区102一侧的下方并包围源区102。在这种情况下，源区102、体接触区112和第二阱区113均形成于第一阱区104中，源区102通过包围该源区102的第二阱区113与所述第一阱区104隔离。图4中示意的任何其它部件和区域都已在图1至图3B中进行了说明，此处不再赘述。
图5示出了根据本公开一个实施例的制造横向晶体管的方法中部分阶段的流程示意图。该方法包括：步骤501，提供具有第一导电类型的半导体层；步骤502，在所述半导体层中形成具有第二导电类型的第一阱区，其中所述第二导电类型与所述第一导电类型相反；步骤503，在所述半导体层上形成覆盖该第一阱区的第一部分的场介电层，露出该第一阱区的第二部分和第三部分，其中第一阱区的第一部分位于其第二部分和第三部分之间；步骤504，在所述半导体层上形成栅介电层，该栅介电层至少有一部分覆盖所述第一阱区的第二部分并且与所述场介电层衔接，其中所述场介电层的厚度大于所述栅介电层的厚度；步骤505，在所述栅介电层上形成覆盖该栅介电层的第一部分的栅区，并在所述场介电层和所述栅介电层上形成覆盖该场介电层的至少一部分并覆盖该栅介电层的第二部分的场板，所述栅区和所述场板之间具有位于该栅介电层第三部分上方的隔离间隙，该栅介电层的第三部分位于其第一部分和第二部分之间并相互连接；步骤506，在所述第一阱区的第三部分中形成具有所述第二导电类型的漏区，并在靠近所述栅区一侧的半导体层中形成具有所述第二导电类型的源区；以及步骤507，将所述场板与所述源区耦接。
根据本公开的一个实施例，在步骤505中形成所述场板与所述栅区可以共享同一层以便节省工艺步骤及成本。例如，在步骤505，可以先在所述场介电层和栅介电层上形成轻掺杂或者未掺杂的多晶硅层，然后在该多晶硅层中注入第一剂量的N型和/或P型杂质(例如，注入剂量大概在1×1014cm-3到1×1015cm-3的硼)以获得合适的薄膜电阻(例如，1kohms/square到10kohms/square)，使其可以用于形成所述场板。紧接着，可以对掺杂后的多晶硅层进行掩膜并刻蚀以形成所述场板及所述栅区，之后在栅区中注入具有更高浓度的第二剂量的N型和/或P型杂质，例如采用与源区/漏区相同的离子注入。
根据本公开的一个实施例，在步骤506形成所述漏区和源区之前，可以在所述栅区的第一侧和第二侧分别形成第一隔离侧墙和第二隔离侧墙，并在所述场板的第一侧和第二侧分别形成第三隔离侧墙和第四隔离侧墙。在一个实施例中，可以采用栅区两侧的第一隔离侧墙/第二隔离侧墙自对准形成所述源区。在一个实施例中，可以采用场板两侧的第三隔离侧墙/第四隔离侧墙自对准形成所述漏区。
根据本公开的一个实施例，所述形成横向晶体管的方法还可以进一步包括：在步骤506形成具有所述第一导电类型的第一轻掺杂区(如图1中示出的NLDS区114A)，该第一轻掺杂区与所述源区毗邻并接触，并延伸至所述栅区下方。根据本公开的一个实施例，所述形成横向晶体管的方法还可以进一步包括：在步骤506形成具有所述第一导电类型的第二轻掺杂区(如图1中示出的NLDD区114B)，该第二轻掺杂区与所述漏区毗邻并接触，并延伸至所述场介电层下方。
根据本公开的一个实施例，所述形成横向晶体管的方法还可以进一步包括：步骤508，形成覆盖所述横向晶体管整个裸露上表面(包括覆盖所述漏区、源区、场介电层、栅介电层、栅区和场板上表面)的层间介电层；步骤509，在所述层间介电层上形成源电极和漏电极，并在层间介电层中形成第一通孔、第二通孔和第三通孔，其中第一通孔和第二通孔分别用于将所述源电极耦接至所述源区和所述场板，第三通孔用于将所述漏电极耦接至所述漏区。在一个实施例中，在步骤509还可以进一步包括在所述层间介电层上形成栅电极，并在层间介电层中形成第四通孔用于将所述栅电极耦接至所述栅区。
根据本公开的一个实施例，所述形成横向晶体管的方法还可以进一步包括：形成邻接所述源区的体接触区(例如可以在步骤506中实现)，该体接触区具有所述的第一导电类型并具有相对较高的掺杂浓度。
根据本公开的一个实施例，所述形成横向晶体管的方法还可以进一步包括：在步骤506中，在形成所述源区和所述体接触区之前，形成第二阱区，从而该第二阱区包围所述源区和所述体接触区并且将所述源区与所述第一阱区隔离开。
根据本公开的一个实施例，所述形成横向晶体管的方法还可以进一步包括：在所述第一阱区的位于所述栅区和所述场板的所述隔离间隙下方的部分中形成第三轻掺杂区，该第三轻掺杂区具有所述第一导电类型并具有较小的掺杂浓度和较浅的掺杂深度。例如，在一个实施例中，形成该第三轻掺杂区也可以在步骤506中实现，可以在形成所述源区和漏区之前注入第一导电类型的离子形成该第三轻掺杂区。在一个实施例中，所述第三轻掺杂区可以连续地形成于所述第一阱区的位于所述隔离间隙下方的部分中(参考图3A的示意)。在一个实施例中，所述第三轻掺杂区也可以不连续地(即间断地)形成于所述第一阱区的位于所述隔离间隙下方的部分中(参考图3B的示意)。
以上对根据本公开各实施例及其变形实施方式形成横向晶体管的方法及步骤的描述仅为示例性的，并不用于对本发明进行限定。另外，一些公知的制造步骤、工艺、材料及所用杂质等并未给出或者并未详细描述，以使本发明清楚、简明且便于理解。发明所属技术领域的技术人员应该理解，以上各实施例中描述的方法及步骤可能可以采用不同的顺序实现，并不仅仅局限于所描述的实施例。
虽然本说明书中以N沟道横向晶体管为例对根据本公开各实施例的横向晶体管及其制造方法进行了示意与描述，但这并不意味着对本发明的限定，本领域的技术人员应该理解这里给出的结构及原理同样适用于P沟道横向晶体管及其它类型的半导体材料及半导体器件。
因此，上述本发明的说明书和实施方式仅仅以示例性的方式对本发明实施例的横向晶体管及其制造方法进行了说明，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims (20)

1.一种横向晶体管，包括：
半导体层，具有第一导电类型；
源区，形成于所述半导体层中，具有与所述第一导电类型相反的第二导电类型；
漏区，具有所述第二导电类型，形成于所述半导体层中并与所述源区相分离；
第一阱区，具有所述第二导电类型，形成于所述漏区的外围，向所述源区延伸，但与所述源区相分离；
栅介电层，形成于所述半导体层上，覆盖位于所述源区和所述第一阱区之间的所述半导体层，并向所述第一阱区上方延伸以覆盖所述第一阱区的第一部分；
场介电层，形成于所述半导体层上，覆盖位于所述漏区和所述栅介电层之间的所述第一阱区的第二部分，并与所述栅介电层衔接，其中该场介电层的厚度大于所述栅介电层的厚度；
栅区，位于所述栅介电层的靠近所述源区一侧的第一部分上；以及
场板，覆盖所述场介电层的至少一部分，并延伸至所述栅介电层上以覆盖所述栅介电层的第二部分，其中该场板与所述源区电气耦接，并且该场板与所述栅区具有位于所述栅介电层的第三部分上方的隔离间隙，所述栅介电层的第三部分位于其第一部分和第二部分之间并连接该第一部分和第二部分。
2.如权利要求1所述的横向晶体管，进一步包括：第二阱区，该第二阱区具有所述第一导电类型，形成于所述源区外围并部分延伸至所述栅区下方。
3.如权利要求2所述的横向晶体管，其中，所述第一阱区延伸至所述源区一侧下方，并包围所述源区和所述第二阱区，其中所述第二阱区将所述源区与所述第一阱区隔离。
4.如权利要求1所述的横向晶体管，进一步包括：体接触区，具有所述第一导电类型，与所述源区毗邻并与所述源区接触。
5.如权利要求1所述的横向晶体管，进一步包括：
第三轻掺杂区，形成于所述第一阱区中，位于所述栅区和所述场板之间的所述隔离间隙下方，具有所述第一导电类型并具有较小的掺杂深度。
6.如权利要求5所述的横向晶体管，其中，所述第三轻掺杂区连续形成于所述隔离间隙下方的所述第一阱区中。
7.如权利要求5所述的横向晶体管，其中，所述第三轻掺杂区间断形成于所述隔离间隙下方的所述第一阱区中。
8.如权利要求1所述的横向晶体管，进一步包括：
第一隔离侧墙和第二隔离侧墙，分别形成于所述栅区的第一侧和第二侧；以及
第三隔离侧墙和第四隔离侧墙，分别形成于所述场板的第一侧和第二侧。
9.如权利要求1所述的横向晶体管，进一步包括：
第一轻掺杂区，具有所述第一导电类型，紧邻述源区形成并与所述源区接触，并且延伸至所述栅区下方。
10.如权利要求1所述的横向晶体管，进一步包括：
第二轻掺杂区，具有所述第一导电类型，紧邻所述漏区形成并与所述漏区接触，并且延伸至所述场介电层下。
11.如权利要求1所述的横向晶体管，进一步包括：
层间介电层；以及
源电极，形成于所述层间介电层上，通过形成于所述层间介电层中的第一通孔和第二通孔和，分别与所述源区和所述场板耦接。
12.一种形成横向晶体管的方法，包括：
提供具有第一导电类型的半导体层；
在所述半导体层中形成具有第二导电类型的第一阱区，其中所述第二导电类型与所述第一导电类型相反；
在所述半导体层上形成覆盖该第一阱区的第一部分的场介电层，露出该第一阱区的第二部分和第三部分，其中该第一阱区的第一部分位于其第二部分和第三部分之间；
在所述半导体层上形成栅介电层，该栅介电层至少有一部分覆盖所述第一阱区的第二部分并且与所述场介电层衔接，其中所述场介电层的厚度大于所述栅介电层的厚度；
在所述栅介电层上形成覆盖该栅介电层的第一部分的栅区；
在所述场介电层和所述栅介电层上形成覆盖该场介电层的至少一部分并覆盖该栅介电层的第二部分的场板，所述栅区和所述场板之间具有位于该栅介电层第三部分上方的隔离间隙，该栅介电层的第三部分位于其第一部分和第二部分之间并相互连接；
在所述第一阱区的第三部分中形成具有所述第二导电类型的漏区，并在靠近所述栅区一侧的半导体层中形成具有所述第二导电类型的源区；以及
将所述场板与所述源区耦接。
13.如权利要求12所述的方法，进一步包括：
在形成所述源区之前，形成第二阱区，该第二阱区包围所述源区并且将所述源区与所述第一阱区隔离开。
14.如权利要求12所述的方法，进一步包括在所述源区附近形成邻接所述源区的体接触区，该体接触区具有所述的第一导电类型。
15.如权利要求12所述的方法，进一步包括在所述第一阱区的位于所述栅区和所述场板的所述隔离间隙下方的部分中形成第三轻掺杂区，该第三轻掺杂区具有所述第一导电类型。
16.如权利要求15所述的方法，其中，所述第三轻掺杂区连续地形成于所述第一阱区中。
17.如权利要求15所述的方法，其中，所述第三轻掺杂区间断地形成于所述第一阱区中。
18.如权利要求12所述的方法，进一步包括：
形成具有所述第一导电类型的第一轻掺杂区，该第一轻掺杂区与所述源区毗邻并接触，并延伸至所述栅区下方。
19.如权利要求12所述的方法，进一步包括：
在所述栅区的第一侧形成第一隔离侧墙并在所述栅区的第二侧形成第二隔离侧墙；以及
在所述场板的第一侧形成第三隔离侧墙并在所述场板的第二侧形成第四隔离侧墙。
20.如权利要求12所述的方法，进一步包括：
形成覆盖整个横向晶体管裸露上表面的层间介电层；以及
在所述层间介电层上形成源电极，并在所述层间介电层中形成第一通孔和第二通孔，分别用于将所述源电极耦接至所述源区和所述场板。
CN201210590639.0A 2012-06-22 2012-12-31 横向晶体管及其制造方法 Active CN103022140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/530,276 US9041102B2 (en) 2012-06-22 2012-06-22 Power transistor and associated method for manufacturing
US13/530,276 2012-06-22

Publications (2)

Publication Number Publication Date
CN103022140A true CN103022140A (zh) 2013-04-03
CN103022140B CN103022140B (zh) 2015-10-21

Family

ID=47970506

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210590639.0A Active CN103022140B (zh) 2012-06-22 2012-12-31 横向晶体管及其制造方法
CN 201220747829 Expired - Lifetime CN203205426U (zh) 2012-06-22 2012-12-31 横向晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 201220747829 Expired - Lifetime CN203205426U (zh) 2012-06-22 2012-12-31 横向晶体管

Country Status (3)

Country Link
US (1) US9041102B2 (zh)
CN (2) CN103022140B (zh)
TW (1) TWI501399B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023208A (ja) * 2013-07-22 2015-02-02 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
CN105655397A (zh) * 2014-11-10 2016-06-08 无锡华润矽科微电子有限公司 一种集成退磁采样器件的hvmos及退磁采样电路
CN108039371A (zh) * 2017-12-01 2018-05-15 德淮半导体有限公司 横向扩散金属氧化物半导体晶体管及其制造方法
CN109103106A (zh) * 2018-08-06 2018-12-28 上海华虹宏力半导体制造有限公司 横向扩散金属氧化物半导体的制备方法
CN112968056A (zh) * 2021-02-23 2021-06-15 长江存储科技有限责任公司 半导体结构及其制造方法
CN114068708A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，半导体器件及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041102B2 (en) * 2012-06-22 2015-05-26 Monolithic Power Systems, Inc. Power transistor and associated method for manufacturing
US8829613B1 (en) * 2013-05-03 2014-09-09 Texas Instruments Incorporated Stepped dielectric for field plate formation
US9029976B1 (en) * 2013-12-27 2015-05-12 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US10177225B2 (en) 2015-08-12 2019-01-08 Mediatek Inc. Electronic component and manufacturing method thereof
US9799763B2 (en) * 2015-08-31 2017-10-24 Intersil Americas LLC Method and structure for reducing switching power losses
US9893146B1 (en) 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
US10103258B2 (en) * 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
CN112331719B (zh) * 2020-04-30 2022-09-13 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
US11894459B2 (en) * 2020-07-23 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate structures for semiconductor devices
CN113270500B (zh) * 2021-05-17 2022-11-04 电子科技大学 一种功率半导体器件
CN114944425A (zh) * 2022-07-22 2022-08-26 合肥新晶集成电路有限公司 功率器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079521A1 (en) * 2000-12-14 2002-06-27 United Microelectronics Corp. Surface breakdown reduction by internal field rings and multiple poly field plates in power LDMOSFET
CN1941416A (zh) * 2005-09-28 2007-04-04 东部电子株式会社 Ldmos器件及其制造方法
US20090256199A1 (en) * 2008-04-11 2009-10-15 Texas Instruments Incorporated lateral metal oxide semiconductor drain extension design
CN203205426U (zh) * 2012-06-22 2013-09-18 成都芯源系统有限公司 横向晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034671B (zh) * 2006-03-02 2010-12-08 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
US20110115018A1 (en) 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US20130020632A1 (en) 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079521A1 (en) * 2000-12-14 2002-06-27 United Microelectronics Corp. Surface breakdown reduction by internal field rings and multiple poly field plates in power LDMOSFET
CN1941416A (zh) * 2005-09-28 2007-04-04 东部电子株式会社 Ldmos器件及其制造方法
US20090256199A1 (en) * 2008-04-11 2009-10-15 Texas Instruments Incorporated lateral metal oxide semiconductor drain extension design
CN203205426U (zh) * 2012-06-22 2013-09-18 成都芯源系统有限公司 横向晶体管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023208A (ja) * 2013-07-22 2015-02-02 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
CN105655397A (zh) * 2014-11-10 2016-06-08 无锡华润矽科微电子有限公司 一种集成退磁采样器件的hvmos及退磁采样电路
CN105655397B (zh) * 2014-11-10 2019-03-12 无锡华润矽科微电子有限公司 一种集成退磁采样器件的hvmos及退磁采样电路
CN108039371A (zh) * 2017-12-01 2018-05-15 德淮半导体有限公司 横向扩散金属氧化物半导体晶体管及其制造方法
CN109103106A (zh) * 2018-08-06 2018-12-28 上海华虹宏力半导体制造有限公司 横向扩散金属氧化物半导体的制备方法
CN109103106B (zh) * 2018-08-06 2021-08-20 上海华虹宏力半导体制造有限公司 横向扩散金属氧化物半导体的制备方法
CN114068708A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，半导体器件及其形成方法
CN114068708B (zh) * 2020-07-31 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，半导体器件及其形成方法
CN112968056A (zh) * 2021-02-23 2021-06-15 长江存储科技有限责任公司 半导体结构及其制造方法
CN112968056B (zh) * 2021-02-23 2023-11-03 长江存储科技有限责任公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103022140B (zh) 2015-10-21
US9041102B2 (en) 2015-05-26
TWI501399B (zh) 2015-09-21
TW201401521A (zh) 2014-01-01
US20130341715A1 (en) 2013-12-26
CN203205426U (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
CN203205426U (zh) 横向晶体管
US9941403B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US8890280B2 (en) Trench-type semiconductor power devices
CN202695453U (zh) 一种横向晶体管
CN102769037B (zh) 减少表面电场的结构及横向扩散金氧半导体元件
CN102097441B (zh) 用于等离子显示屏驱动芯片的soi器件
CN101290936B (zh) 半导体器件及其制造方法
TWI475614B (zh) 溝渠裝置結構及製造
CN103855221A (zh) 半导体器件和制造半导体器件的方法
JP2010505270A (ja) 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ
CN102376762B (zh) 超级结ldmos器件及制造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN103855217B (zh) 包括沟槽的半导体器件和制造半导体器件的方法
CN102969355B (zh) 一种soi基pmosfet功率器件
CN107634056B (zh) 半导体装置及其形成方法
CN101060122B (zh) 半导体装置
CN105280703A (zh) 功率集成器件、包括其的电子器件和包括其的电子系统
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
CN104576737A (zh) 半导体器件
CN113659009B (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN103311272A (zh) 具有介电隔离沟槽的横向mosfet
CN104599974A (zh) 半导体结构及其形成方法
JP4232645B2 (ja) トレンチ横型半導体装置およびその製造方法
CN104600067B (zh) 集成电路和制造集成电路的方法
JP2009060064A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant