CN105655397B - 一种集成退磁采样器件的hvmos及退磁采样电路 - Google Patents

Abstract

本发明提供一种集成退磁采样器件的HVMOS，该HVMOS包括P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端、场极板和栅极，场极板与漏极端通过两者之间的介质形成高压覆盖电容，本HVMOS提出的独立高压覆盖电容实现方式集成在HVMOS器件中不增加HVMOS器件面积，且该高压覆盖电容大小可调，该高压电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响，并且该高压覆盖电容可以作为退磁采样器件，减小HVMOS面积及芯片面积。

Description

一种集成退磁采样器件的HVMOS及退磁采样电路

技术领域

本发明涉及集成电路设计领域，尤其涉及一种集成退磁采样器件的HVMOS。

背景技术

在LED驱动电路的设计中，为实现系统恒定电流输出如何检测外围系统电感类退磁结束信号成为当前LED驱动设计的关键之一。采样退磁信号到芯片的方法可分为两类：1、利用芯片外围的电阻分压网络将电感、变压器原边线圈的退磁信号采样到芯片反馈端口。2、利用芯片内部电容采样系统的退磁信号。第一类采样技术的缺点在于：（1）、系统外围需要辅助绕组及分压电阻，增加系统成本；（2）、芯片退磁信号反馈端口易受干扰。第二类采样常利用开关器件高压栅漏寄生电容进行采样，其缺点在于：（1）、开关器件的高压漏栅寄生电容，电容值比较小，且由于漏极电压升高会引入耗尽电容，使漏栅寄生电容与耗尽电容串联，从而等效的漏栅电容减小。为了增大电容值需要额外增加高压开关器件的面积，这种方式严重浪费芯片面积；（2）、该栅漏电容同时与栅源电容、栅衬底电容形成串联关系，在实际使用时栅漏电容受到影响不能作为一个独立高压电容使用。

发明内容

本发明提出一种高性能独立的高压覆盖电容的实现方式，它集成与HVMOS开关器件中。同时提出利用该高压覆盖电容进行退磁采样的电路。本发明解决了以下技术问题：（1）、提出的独立高压覆盖电容实现方式集成在HVMOS器件中不增加HVMOS器件面积，且该高压覆盖电容大小可调；（2）、该高压电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响；（3）、该高压覆盖电容可以作为退磁采样器件，本发明利用其进行的退磁采样电路设计可以节省系统外围辅助绕组和分压电阻，同时相对于传统采样电路也明显减小HVMOS面积及芯片面积。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种集成退磁采样器件的HVMOS，包括：P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端，场极板和栅极，场极板与漏极通过两者之间的介质形成有高压覆盖电容。

进一步地，所述场极板分为直条部分与弯头部分，直条部分栅极与场极板断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分场极板栅极断开，且将直条部分场极板与弯头部分栅极相连，场极板由HVMOS直条部分场极板与弯头部分栅极共同组成。

进一步地，所述高压覆盖电容由直条部分高压覆盖电容与HVMOS弯头部分高压覆盖电容共同组成，也可以根据需要只选择其中一个高压覆盖电容作为退磁采样器件。

进一步地，所述场极板采用能够与漏极形成高压覆盖电容的材料制成。

进一步地，所述高压覆盖电容大小可通过调节场极板覆盖场氧的长宽、漂移区浓度、场氧厚度实现。

进一步地，还包括P衬底上加入了P型或N型的外延层。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种HVMOS采集退磁信号的电路，其特征在于：包括：输出整流电路模块、变压器、LDMOS器件、退磁信号采样电路、退磁时间计时电路、开关逻辑控制电路，变压器初级的一端连接输入电压正极，变压器初级的另一端连接LDMOS的漏极端，变压器次级的一端连接输出整流电路的二极管正极，变压器次级的另一端连接输出整流电路滤波电容的负极，负载电路的正负极分别连接二极管负极与滤波电容负极，LDMOS的场极板端连接退磁信号采样电路的输入端，退磁信号采样电路的输入端连接LDMOS的场极板端，退磁信号采样电路的输出端连接退磁时间计时电路的输入端，退磁时间计时电路的输入端连接退磁信号采样电路的输出端，开关逻辑控制电路的输入端连接退磁时间计时电路的输出端，开关逻辑控制电路输出控制信号到开关器件的栅极。

采用本发明的一种集成退磁采样器件的HVMOS，具有如下有益效果：

（1）、提出的独立高压覆盖电容实现方式集成在HVMOS器件中不需要额外占用芯片面积，且该高压电容大小可调。

（2）、该高压覆盖电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响。

（3）、该高压覆盖电容可以作为退磁采样器件，本发明利用其进行的退磁采样电路设计可以节省系统外围辅助绕组和分压电阻，同时也明显减小芯片面积。

采用本发明的一种HVMOS采集退磁信号的电路，具有如下有益效果：

（1）、利用本发明的高压电容器件采样退磁信号可以省去芯片外围的辅助绕组和电阻采样网络，减少系统成本。

（2）、本发明的高压电容器件电容大小可根据退磁采样电路的需求调节。

（3）、本发明的高压电容器件集成在开关器件HVMOS中，因此不需要额外占用芯片面积。

附图说明

图1、传统开关器件LDMOS栅漏寄生电容元胞结构示意图。

图2、传统的开关器件LDMOS器件平面俯视示意图。

图3、传统开关器件利用辅助绕组和分压电阻退磁采样示意图。

图4、利用HVMOS的高压漏栅电容Cgd退磁采样示意图。

图5、本发明减小芯片面积示意图。

图6、集成独立高压覆盖电容的LDMOS高压器件元胞结构横截面示意图。

图7、集成独立高压覆盖电容的LDMOS高压器件平面俯视示意图。

图8、集成高压电容的LDMOS高压器件等效的电容模型示意。

图9、集成退磁采样器件的HVMOS的采样电路。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

请参阅图1至图9所示，所述HVMOS器件的漏极、栅极、源极、基板、栅氧、场氧、漂移区等器件结构与传统HVMOS的实现方法相同。由于不同HVMOS的器件结构原理相同，但具体实现方式略有差异例如是否使用P型外延工艺、漂移区是否加入埋层等，这不影响本发明原理在不同HVMOS的制造工艺平台上的实现。

所述HVMOS栅极与沟道末端电容Cgd、场极板与漂移区之间覆盖电容CHV为HVMOS高压寄生电容，Cgd、CHV的漏极（DRAIN）通过HVMOS的漂移区实现耐高压。相比于传统HVMOS本发明将HVMOS高压器件的直条部分栅极与场极板在适当的位置断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分栅极断开，且将直条部分场极板与弯头部分栅极相连。使栅极和场极板构成HVMOS的两极，从而所述高压覆盖电容CHV为直条部分高压覆盖电容Cgd2与弯头部分高压覆盖电容的总和。

高压电容Cgd的形成原理为：上极板为耐高压漏极（DRAIN）端及漂移区，下极板为GATE端，介质层为TOX（栅氧）。Cgd电容与传统HVMOS寄生漏栅电容Cgd原理相同，与Cgs、Cgb共用栅极形成串联关系，同时受到漏栅之间密勒效应的影响。

本发明所述一种集成在HVMOS器件中的高性能独立的高压覆盖电容CHV的形成原理为：上极板为耐高压漏极（DRAIN）端及漂移区，下极板为FP（Field Plate）场极板，下极板FP由直条部分场极板与弯头部分栅极共同组成，介质层为FOX（场氧）。直条部分FP场极板与栅极适当位置断开使场极板不覆盖到栅氧化层TOX；弯头部分栅极缩进一定距离使其不覆盖HVMOS的SOURCE极所在的SUBSTRATE区域即不形成导电沟道，且弯头部分栅极也不与SOURCE和SUBSTRATE形成Cgs、Cgb寄生电容。通过以上高压覆盖电容实现方法，使CHV，的FP极板不与HVMOS的衬底和源端构成寄生电容，即CHV不与HVMOS的Cgs、Cgb形成串联、不与HVMOS的Cgd形成并联。综上CHV，是一个独立的高性能高压电容。

所述集成在HVMOS中高压覆盖电容CHV由FP端电压与漏极（DRAIN）端电压共同调制，FP端电压与漏极（DRAIN）电压影响漂移区表面电荷浓度及漂移区耗尽时的电荷浓度，从而影响CHV电容值，CHV是一个二维非线性电容。

所述集成在HVMOS中高压覆盖电容CHV电容的大小与FP面积、FOX厚度、漂移区掺杂浓度紧密相关。第一、漂移区的浓度对CHV在线性区的影响不大，但在饱和区，随着漂移区浓度的增加，Cgd2增加明显。第二、场氧厚度变化对CHV的变化影响明显，当场氧厚度增大时，CHV在LDMOS工作的各个区域都逐渐变小。第三、FP覆盖FOX宽度增加，CHV也随之增大类似平行板电容器。则可根据以上几点调节CHV值。

所述集成在HVMOS中高压覆盖电容CHV的两个极板分别为漏极（DRAIN）、FP，其中FP极板可用不同的材料例如多晶硅Poly、一层铝M1、二层铝M2覆盖FOX。

所述集成在HVMOS中高压覆盖电容CHV可以将HVMOS直条部分的场极板覆盖电容和HVMOS弯头部分的覆盖电容根据需要选择是否并联在一起。

所述集成在HVMOS中高压覆盖电容CHV的电容值可以根据电容值的需要调节（FP）的长度、宽度。

所述集成在HVMOS中高压覆盖电容CHV的电容大小的调节，可充分利用漂移区在FOX上覆盖Poly、M1、M2增大场极板覆盖的面积增大CHV。

所述集成在HVMOS中高压覆盖电容CHV集成在HVMOS器件中，不增加HVMOS器件的面积。

本发明提出了一种利用所述集成在HVMOS中的高压覆盖电容进行退磁采样的电路，所述退磁采样电路包含本发明提出的集成高压电容的HVMOS器件、电感类器件及输出整流电路、退磁信号采样电路、退磁时间计时电路、开关逻辑控制电路。

所述电感类器件及输出整流电路在系统正常工作时：产生退磁开始和结束信号，同时将能量传递到负载。

所述的集成高压电容的LDMOS器件为HVMOS器件的一种，首先作为开关器件同时检测退磁信号，所述集成高压电容的LDMOS器件将检测到的退磁信号输出到退磁信号采样模块处理。

所述的退磁信号采样模块将输入的退磁信号转化为数字电平输入到所述的退磁时间计时电路。

所述的退磁时间计时电路记录电感器件退磁时间，此退磁时间输入到所述的开关逻辑控制电路实现输出电流恒定计算。

所述的开关逻辑控制电路根据输出电流恒定算法，控制开关器件的导通与关断时间。

采用本发明的高压电容器件结构，具有如下有益效果：

（1）将场板与漂移区的覆盖电容CHV成为独立的高压电容，不与Cgb、Cgd构成串联关系，不受电路密勒效应的影响。

（2）Cgd2电容集成在LDMOS器件中，CHV电容可通过FP场极板面积、FOX场氧厚度以及漂移区浓度进行调节，同时还可将直条部分高压电容与弯头部分电容组合搭配，使CHV高压电容值的大小可调。

（3）CHV与HVMOS共用漏极（DRAIN），可以很好的利用在本发明所述的退磁信号采样电路中。

采用本发明的高压电容器件进行退磁信号采样的电路，具有如下有益效果：

（1）利用本发明的高压电容器件采样退磁信号可以省去芯片外围的辅助绕组和电阻采样网络，减少系统成本。

（2）本发明的高压电容器件电容大小可根据退磁采样电路的需求调节。

本发明的高压电容器件集成在开关器件HVMOS中，因此不需要额外占用芯片面积。相比现有技术降低了芯片面积，如图5所示。

实施例一

集成独立高压覆盖电容的LDMOS高压器件元胞结构横截面示意图如图6所示。相比传统LDMOS，新结构为五端器件分别为漏极（DRAIN）、GATE、SOURCE、SUBSTRATE、FP。相比传统LDMOS，FP与GATE断开形成LDMOS的两端。

（1）Cgd电容为GATE极板通过沟道末端TOX（栅氧化层）介质经过漂移区与漏极（DRAIN）极板构成。Cgd仍然与Cgs、Cgb串联，应用时仍受密勒效应的影响。

（2）CHV电容为FP极板通过FOX(场氧化层)介质经过漂移区与漏极（DRAIN）极板之间构成。FP场极板为POLY（多晶硅栅），漏极（DRAIN）端为金属与半导体形成欧姆接触，CHV不与Cgs、Cgb通过GATE串联，故称CHV为独立的高压覆盖电容，实例LDMOS器件在保持与传统LDMOS由相同的性能基础上，增加了高压电容。

实例集成独立高压覆盖电容的LDMOS高压器件平面俯视示意图如图7所示，示意图仅画出LDMOS的一部分结构。如图所示将弯头部分覆盖电容与直条部分覆盖电容并联共同构成一个独立的高压覆盖电容。

集成高压电容的LDMOS高压器件等效的电容模型示意图如图8所示。其中CHV为该实例的高压电容，CHV并不跨在GATE与漏极（DRAIN）两端，当LDMOS共源极运用时CHV不受密勒效应的影响。

实施例二

本发明实施例二提出一种利用集成退磁采样器件的HVMOS进行退磁采样的电路如图9所示。传统的退磁采样电路如图3、图4所示。传统的退磁采样电路在检测退磁时均需要额外的退磁采样器件。本发明的退磁采样电路包含输出整流电路、变压器T1、集成高压电容LDMOS器件Q1、退磁信号采样电路2、退磁时间计时电路3、开关逻辑控制电路4。

变压器T1初级的一端连接输入Vin+，变压器T1初级的另一端连接开关器件LDMOS的漏极（DRAIN）端。变压器T1次级的一端连接输出整流电路的二极管D1正极，变压器T1次级的另一端连接输出整流电路滤波电容C1的负极，负载电路的正负极分别连接二极管D1负极、滤波电容C1负极。

开关器件LDMOS的FP端连接退磁信号采样电路的输入端，利用开关器件FP端与漏极（DRAIN）端之间的高压电容采样退磁信号。

退磁信号采样电路2的输入端连接开关器件LDMOS的FP端，退磁信号采样电路可由电压比较器或电流比较器来实现，将检测所得退磁信号与比较器的参考信号进行比较。退磁信号采样电路2的输出为数字逻辑电平，退磁信号采样电路2的输出端连接退磁时间计时电路3的输入端。

退磁时间计时电路3的输入端连接退磁信号采样电路2的输出端，退磁时间计时电路3从开关器件LDMOS关断时刻开始计时，由退磁信号采样电路2采样到退磁结束信号。退磁时间计时电路3将检测所得退磁时间输入开关逻辑控制电路4。

开关逻辑控制电路4的输入端连接退磁时间计时电路3的输出端，开关逻辑控制电路4，根据输出电流恒定算法控制开关器件Q1的开关频率。开关逻辑控制电路3输出控制信号到开关器件Q1的GATE极。

开关器件LDMOS共五端分别为：漏极（DRAIN）、FP、GATE、SOURCE、SUB。漏极（DRAIN）端连接变压器T1初级，FP端连接退磁信号采样电路2，GATE端连接开关逻辑控制电路4，SOURCE连接采样电阻R1，SUB端连接系统地电位。

Claims (6)

1.一种集成退磁采样器件的HVMOS，包括：P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端、场极板及栅极，所述漏极与N漂移区构成上极板，其特征在于：所述场极板分为直条部分与弯头部分，所述直条部分包括直条部分栅极与直条部分场极板，所述弯头部分包括弯头部分栅极，所述直条部分栅极与直条部分场极板断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分栅极断开，且将直条部分场极板与弯头部分栅极相连共同构成下极板；所述下极板与上极板通过两者之间的介质形成有高压覆盖电容。

2.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述高压覆盖电容由直条部分高压覆盖电容与HVMOS弯头部分高压覆盖电容共同组成，也可以根据需要只选择其中一个高压覆盖电容作为退磁采样器件。

3.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述场极板采用能够与漏极形成高压覆盖电容的材料制成。

4.如权利要求1所述的一种集成退磁采样器件的HVMOS，其特征在于：所述高压覆盖电容大小可通过调节场极板覆盖场氧的长宽、漂移区浓度、场氧厚度实现。

5.如权利要求1‐4中任一项所述的一种集成退磁采样器件的HVMOS，其特征在于：所述的一种集成退磁采样器件的HVMOS还包括P衬底上加入了P型或N型的外延层。

6.一种利用权利要求1所述HVMOS采集退磁信号的电路，其特征在于：包括：输出整流电路模块、变压器、LDMOS器件、退磁信号采样电路、退磁时间计时电路、开关逻辑控制电路，变压器初级的一端连接输入电压正极，变压器初级的另一端连接LDMOS的漏极端，变压器次级的一端连接输出整流电路的二极管正极，变压器次级的另一端连接输出整流电路滤波电容的负极，负载电路的正负极分别连接二极管负极与滤波电容负极，LDMOS的场极板端连接退磁信号采样电路的输入端，退磁信号采样电路的输入端连接LDMOS的场极板端，退磁信号采样电路的输出端连接退磁时间计时电路的输入端，退磁时间计时电路的输入端连接退磁信号采样电路的输出端，开关逻辑控制电路的输入端连接退磁时间计时电路的输出端，开关逻辑控制电路输出控制信号到开关器件的栅极。