CN1941416A - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN1941416A
CN1941416A CNA2006101401029A CN200610140102A CN1941416A CN 1941416 A CN1941416 A CN 1941416A CN A2006101401029 A CNA2006101401029 A CN A2006101401029A CN 200610140102 A CN200610140102 A CN 200610140102A CN 1941416 A CN1941416 A CN 1941416A
Authority
CN
China
Prior art keywords
field plate
field
insulator
trap
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101401029A
Other languages
English (en)
Other versions
CN1941416B (zh
Inventor
高哲柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TONG-BOO ELECTRONICS Co Ltd
DB HiTek Co Ltd
Original Assignee
TONG-BOO ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TONG-BOO ELECTRONICS Co Ltd filed Critical TONG-BOO ELECTRONICS Co Ltd
Publication of CN1941416A publication Critical patent/CN1941416A/zh
Application granted granted Critical
Publication of CN1941416B publication Critical patent/CN1941416B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种LDMOS器件及其制造方法。该LDMOS器件包括形成在第一导电型衬底中的第二导电型埋层。在埋层中形成第一导电型第一阱，且在第一阱上形成两侧具有栅极绝缘层的场绝缘体。在场绝缘体一侧上形成第一导电型第二阱，且在其中形成源极区。在场绝缘体另一侧形成隔离的漏极区。在源极区上的栅极绝缘层上形成栅极，在场绝缘体的一部分上形成第一场极板，并与栅极连接。在场绝缘体的另一部分上形成第二场极板，且与第一场极板相隔离。

Description

LDMOS器件及其制造方法
相关申请
基于35U.S.C.§119(e)，本申请要求于2005年9月28日提交的韩国专利申请第10-2005-0090682号的优先权，将其全部内容结合于此作为参考。
技术领域
本发明涉及LDMOS器件及其制造方法。
背景技术
横向扩散金属氧化物半导体(lateral diffused metal oxidesemiconductor，缩写为LDMOS)器件是高电压MOS器件，通常用作功率半导体器件。
能够以接近半导体的理论击穿电压的高电压工作的器件被称为理想功率半导体器件。因此，在由集成电路(IC)控制使用高电压的外部系统的情况下，该IC需要内建高电压控制器件，并被构造成具有高击穿电压。
也就是说，在将高电压直接施加到晶体管的漏极或源极的情况下，漏极/源极和半导体衬底之间的穿通电压，以及漏极/源极和阱或衬底之间的击穿电压必须高于该高电压。
在这些高电压半导体器件中，LDMOS器件具有适于高电压的结构，这是因为其沟道区和漏电极由设置在它们之间的漂移区分离，并且由栅电极控制。
图1是根据相关技术的LDMOS器件的剖视图；
参照图1，相关技术的LDMOS器件包括：第一阱12，形成在衬底10中；场氧化物17，形成在衬底10的表面上；以及源极区15和漏极区16，形成在第一阱12在场氧化物17两侧的表面中。源极区15和漏极区16在场氧化物17两侧通过场氧化物17隔离。在形成场氧化物17的过程中，在衬底10位于场氧化物17两侧的表面上形成栅氧化层18。
在栅氧化层18上形成栅电极19a，在场氧化物17上形成场极板(field plate)19b，并与栅电极19a连接。
图1中，标号‘L’表示场氧化物17的宽度，半间距‘HP’表示源极区15和漏极区16之间的距离。
场极板19b降低栅电极边缘的强电场以提高击穿电压，并减少第一阱12的电阻以降低LDMOS器件的导通(On)电阻‘Ron’。
为了提高相关技术中的LDMOS的击穿电压，使用增加场氧化物17的宽度‘L’的方法。然而，增加宽度‘L’导致半间距增加并且导致栅电极边缘的电场增加，以至于增加了在表面发生击穿的可能性并且因此增加了导通电阻‘Ron’。
另外，由于相关技术的LDMOS器件通过漂移区分离沟道区和漏电极，并通过单个栅极控制漏极电流，因此漏极区具有大的导通电阻且不适于大电流工作。
发明内容
因此，本发明旨在提供一种能够解决和/或完全消除相关技术的一个或多个问题、局限、和/或缺陷的LDMOS图像传感器及其制造方法。
本发明的一个目的在于提供一种具有提高的导通电阻‘Ron’和击穿电压的LDMOS器件及其制造方法。
本发明的其他优点、目的和特征将作为说明书的一部分随后阐述，在本领域技术人员分析以下内容的基础上变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
为实现这些目的和其他优点以及根据本文中所体现和主要说明的本发明的目，提供了一种横向扩散MOS器件，包括：埋层，其形成在第一导电型衬底中，且掺杂有第二导电型杂质；第一阱，其形成在埋层中，并掺杂有第一导电型杂质；场绝缘体，形成在第一阱的表面上；栅极绝缘层，形成于第一阱在场绝缘体两侧的表面上；第二阱，其形成在场绝缘体一侧的第一阱中，并掺杂有第一导电型杂质；源极区，形成在第二阱的表面中；漏极区，其与源极区隔离，形成于第一阱在场绝缘体另一侧的表面中；栅电极，形成在源极区上的栅极绝缘层上；第一场极板，其形成在场绝缘体的预定部分上，并与栅电极连接；以及第二场极板，其形成在场绝缘体的另一预定部分上，并与第一场极板相隔预定的间隔。
根据本发明的另一个方面，提供了一种制造横向扩散MOS器件的方法，该方法包括：在第一导电型衬底中形成掺杂有第二导电型杂质的埋层；在埋层中形成掺杂有第一导电型杂质的第一阱；在第一阱的表面上形成场绝缘体；在第一阱位于场绝缘体两侧的表面上形成栅极绝缘层；在场绝缘体一侧的第一阱中形成掺杂有第一导电型杂质的第二阱；在第二阱的表面中形成源极区；在第一阱位于场绝缘体另一侧的表面中形成与源极区隔离的漏极区；在源极区上的栅极绝缘层上形成栅电极；在场绝缘体的预定部分上形成与栅电极连接的第一场极板；以及在场绝缘体的另一预定部分上形成与第一场极板相隔预定间隔的第二场极板。
应该明白，本发明的前面的概括描述和后面的详细描述是示例性和说明性的，旨在提供对本发明的进一步说明。
附图说明
附图提供了对本发明的进一步理解，其被并入并且构成说明书的一部分。所示实施例与说明书一起用于说明本发明的原理。附图中：
图1是根据相关技术的LDMOS器件的剖视图；
图2是根据本发明一个实施例的LDMOS器件的剖视图；以及
图3至图5是示出根据本发明一个实施例的制造LDMOS器件方法的剖视图。
具体实施方式
现在将详细参考本发明的优选实施例，附图中示出了这些实施例的实例。
图2是根据本发明一个实施例的LDMOS器件的剖视图。
在下列实施例中，当将第一导电型描述为P型且将第二导电型描述为N型时，不能将本发明理解为局限于此。
参照图2，在根据本发明一个实施例的LDMOS器件中，可以在第一导电型(P型)衬底30中形成掺杂有第二导电型(N型)杂质的埋层31，且可以在埋层31中形成掺杂有第一导电型(P型)杂质的第一阱32。
可以在衬底30的第一阱32的表面上形成场绝缘体(fieldinsulator)37，且可以在第一阱32中形成掺杂有第一导电型(P型)杂质的第二阱33。
可以在第二阱33的表面中形成掺杂有高浓度第一导电型杂质(P+)的第一掺杂区34，且可以在邻近第一掺杂区34的第二阱33的表面中形成掺杂有高浓度第二导电型杂质(N+)的源极区35。
与源极区35分离的漏极区36可以形成于第一阱32在场绝缘体37另一侧的表面中。如前所述，通过场绝缘体37将源极区35与漏极区36分隔。栅极绝缘层38可以形成在衬底30除了场绝缘体37以外的整个上表面上。
栅电极39a可以形成在源极区35上的栅极绝缘层38上，与栅极39a连接的第一场极板39b可以形成在场绝缘体37的一部分上。
另外，在场绝缘体37的另一部分上可以形成与第一场极板39b相隔预定距离的第二场极板39c。
在具体实施例中，栅极39a、第一场极板39b、和第二场极板39c可以由相同的材料如多晶硅制成。
本实施例的特征在于施加到第二场极板39c的偏压不同于施加到第一场极板39b的偏压。
也就是说，施加到第二场极板39c的偏压与施加到漏极区36的偏压相同，从而施加到第二场极板39c的偏压不同于施加到栅电极39a的偏压。
在另一个实施例中，可以在栅电极39a、第一场极板39b、和第二场极板39c上形成侧壁隔离物41。
因此，第二场极板39c可以形成为与第一场极板39b相分隔，且可以向第二场极板39c施加漏极偏压，以使得第二场极板39c的偏压不随栅电极39a偏移，就像不随第一场极板39b的偏压偏移一样。从而可以将LDMOS器件设计为具有高击穿电压和低导通电阻‘Ron’。
另外，与相关技术不同，可以不延长栅极绝缘层37的宽度‘L’而形成与第一场极板39b相分隔的第二场极板39c，因此可以将LDMOS器件设计为具有比相关技术的击穿电压更高的击穿电压和比相关技术的导通电阻更低的导通电阻‘Ron’。
此外，漏极偏压可以施加到第二场极板39c，因此可以降低栅电极39a边缘中的电场。
下文中，将描述根据本发明实施例的制造LDMOS器件的方法。
图3至5是示出根据本发明一个实施例的制造LDMOS器件的方法的剖视图。
首先参照图3，可以在第一导电型(P型)衬底30中形成掺杂有第二导电型(N型)杂质的埋层31，并可以在埋层31中形成掺杂有第一导电型(P型)杂质的第一阱32。
可以在衬底30的第一阱32的表面上形成场绝缘体37，且可以在第一阱32位于场绝缘体37两侧的表面上形成栅极绝缘层38。
在一个实施例中，可以在衬底30除了场绝缘体37以外的整个上表面上形成栅极绝缘层38。
作为一个实施例的实例，可以如下形成栅极绝缘层38和场绝缘体37。
首先，可以在衬底30的整个上表面上形成衬垫(pad)氧化层(未示出)，并可以通过在衬垫氧化层上沉积氧化层或在衬垫氧化层上生长热氧化层，使绝缘层(未示出)形成为介于4000-8000的厚度。
之后，可以在绝缘层上形成露出栅极绝缘层区的光刻胶图样(未示出)，并可以利用光刻胶图样作为蚀刻掩模蚀刻露出的绝缘层，以露出衬底30对应于栅极绝缘层区的表面，并同时形成场绝缘体37。场绝缘体37起到阻止电场集中到漏极的作用，从而提高了耐电压特性(voltage-resistance property)。
接下来，可以去除光刻胶图样，并且对得到的衬底30进行热氧化处理，以形成栅极绝缘层38。
在形成栅极绝缘层38和场绝缘体37之后，可以在场绝缘体37一侧的第一阱32中形成掺杂有第一导电型(P型)杂质的第二阱33，并可以在第二阱33的表面中形成掺杂有高浓度第一导电型(P+)杂质的第一掺杂区34。
接下来，可以分别在邻近于第一掺杂区34的区域和第一阱32的与第一掺杂区34相隔的表面中均形成掺杂有高浓度第二导电型(N+)杂质的源极区35和漏极区36。从而，源极区35和漏极区36形成在场绝缘体37的两侧并相互隔离。
可以在具有前述元件的所得衬底30的整个表面上形成多晶硅层39。
然后，可以在多晶硅层39上形成光刻胶膜40，并通过曝光和显影处理有选择地使光刻胶膜40形成图样，以露出场绝缘体37的预定部分。还可以使光刻胶膜40形成图样，以部分地露出源极区35和漏极区36上的多晶硅层39。
接下来，参照图4，可以利用形成图样的光刻胶膜40作为蚀刻掩模，蚀刻多晶硅层39以形成栅电极39a、第一场极板39b、和第二场极板39c。
也就是说，在实施例中，可以通过利用单个形成图样的光刻胶膜40蚀刻露出的多晶硅层39，而同时形成栅电极39a、第一场极板39b、和第二场极板39c。
在实施例中，可以利用一个掩模来使光刻胶图样40形成图样。
在具体实施例中，栅电极39a、第一场极板39b、和第二场极板39c可以由相同的材料如多晶硅形成。
当然，栅电极39a、第一场极板39b、和第二场极板39c也可以通过以一定的时间间隔来实行不同的各方法而形成。
因此，施加到第二场极板39c的偏压可以不同于施加到第一场极板39b的偏压。
也就是说，施加到第二场极板39c的偏压可以与施加到漏极区36的偏压相同，且因此与施加到栅电极39a的偏压不同。
接下来参照图5，可以将绝缘层(未示出)沉积到得到的衬底30的整个表面上，并可以将绝缘层各向异性地蚀刻，以在栅电极39a、第一场极板39b、和第二场极板39c上形成侧壁隔离物41。
图5中，标号‘L’表示场绝缘体37的宽度，标号‘HP’(半间距)表示源极区35和漏极区36之间的距离。
应该注意，上述实施例可以使用P型作为第二导电型，N型作为第一导电型。
在一个实施例中，在形成栅电极39a、第一场极板39b时，第二场极板39c可以与栅电极39a、第一场极板39b同时形成，从而可以将LDMOS器件设计为具有更高的击穿电压和更低的导通电阻‘Ron’，而不需要额外的处理。
另外，根据一个实施例，第二场极板39c可以形成为与第一场极板39b相分隔，且可以将不同于栅电极39a的偏压的漏极偏压施加到第二场极板39c，从而将LDMOS器件设计为具有更高的击穿电压和更低的导通电阻‘Ron’。
此外，根据一个实施例，与相关技术不同，可以不延长栅极绝缘层37的宽度‘L’，而使第二场极板39c与第一场极板39b隔离，从而可以将LDMOS器件设计为具有更高的击穿电压和更低的导通电阻‘Ron’。
还有，根据一个实施例，可以将漏极偏压施加到第二场极板39c，从而可以降低栅电极39a的边缘中的电场。
本领域的技术人员应该明白，可以对本发明做各种改变和变化。因此，在不脱离权利要求及其等同物范围的条件下，可以对本发明做各种改变和变化。

Claims (20)

1.一种横向扩散MOS器件，包括：
埋层，其形成在第一导电型衬底中，且掺杂有第二导电型杂质；
第一阱，其形成在所述埋层中，并掺杂有第一导电型杂质；
场绝缘体，形成在所述第一阱的表面上；
栅极绝缘层，形成于所述第一阱在所述场绝缘体两侧的表面上；
第二阱，其形成在位于所述场绝缘体一侧的所述第一阱中，并掺杂有所述第一导电型杂质；
源极区，形成在所述第二阱的表面中；
漏极区，其与所述源极区隔离，且形成于所述第一阱在所述场绝缘体另一侧的表面中；
栅极，形成在所述源极区上的所述栅极绝缘层上；
第一场极板，其形成在所述场绝缘体的预定部分上，并与所述栅电极连接；以及
第二场极板，其形成在所述场绝缘体的另一预定部分上，并与所述第一场极板相隔预定的间隔。
2.根据权利要求1所述的横向扩散MOS器件，其中，所述栅电极、所述第一场极板、和所述第二场极板由相同的多晶硅材料制成。
3.根据权利要求1所述的横向扩散MOS器件，还包括侧壁隔离物，形成在所述栅电极、所述第一场极板、和所述第二场极板上。
4.根据权利要求1所述的横向扩散MOS器件，其中，所述第一导电型是P型，第二导电型是N型。
5.根据权利要求1所述的横向扩散MOS器件，还包括第一掺杂区，其形成在所述第二阱的表面中，并掺杂有所述第一导电型杂质。
6.根据权利要求1所述的横向扩散MOS器件，其中，所述栅极绝缘层形成在所述衬底除所述场绝缘体以外的整个表面上。
7.根据权利要求1所述的横向扩散MOS器件，其中，施加到所述第二场极板的偏压不同于施加到所述第一场极板的偏压。
8.根据权利要求1所述的横向扩散MOS器件，其中，施加到所述第二场极板的偏压与施加到所述漏极区的偏压相同。
9.根据权利要求1所述的横向扩散MOS器件，其中，施加到所述第二场极板的偏压不同于施加到所述栅电极的偏压。
10.根据权利要求1所述的横向扩散MOS器件，其中，所述源极区掺杂有所述第二导电型杂质。
11.一种用于制造横向扩散MOS器件的方法，所述方法包括以下步骤：
在第一导电型衬底中形成掺杂有第二导电型杂质的埋层；
在所述埋层中形成掺杂有第一导电型杂质的第一阱；
在所述第一阱的表面上形成场绝缘体；
在所述第一阱位于所述场绝缘体两侧的表面上形成栅极绝缘层；
在所述场绝缘体一侧的所述第一阱中形成掺杂有第一导电型杂质的第二阱；
在所述第二阱的表面中形成源极区；
在所述第一阱位于所述场绝缘体另一侧的表面中形成与所述源极区隔离的漏极区；
在所述源极区上的所述栅极绝缘层上形成栅电极；
在所述场绝缘体的预定部分上形成与所述栅电极连接的第一场极板；以及
在所述场绝缘体的另一预定部分上形成与所述第一场极板相隔预定间隔的第二场极板。
12.根据权利要求11所述的方法，其中，同时形成所述栅电极、所述第一场极板、和所述第二场极板。
13.根据权利要求11所述的方法，其中，利用相同的掩模形成所述栅电极、所述第一场极板、和所述第二场极板。
14.根据权利要求11所述的方法，其中，用相同的多晶硅材料形成所述栅电极、所述第一场极板、和所述第二场极板。
15.根据权利要求11所述的方法，其中，形成所述栅电极、所述第一场极板、和所述第二场极板包括以下步骤：
在包括所述栅极绝缘层和所述场绝缘体的所述衬底的整个表面上形成多晶硅层；
形成光刻胶图样，其露出在所述源极区、所述漏极区、和所述场绝缘体的预定部分上的所述多晶硅层；
利用所述光刻胶图样作为掩模来蚀刻所述多晶硅层。
16.根据权利要求11所述的方法，还包括在所述栅电极、所述第一场极板、和所述第二场极板上形成侧壁隔离物。
17.根据权利要求11所述的方法，其中，所述第一导电型是P型，所述第二导电型是N型。
18.根据权利要求11所述的方法，还包括在所述第二阱的表面中形成掺杂有所述第一导电型杂质的第一掺杂区。
19.根据权利要求11所述的方法，其中，所述源极区掺杂有所述第二导电型杂质。
20.根据权利要求11所述的方法，其中，形成所述第二场极板，以使施加到所述第二场极板的偏压不同于施加到所述第一场极板的偏压。
CN2006101401029A 2005-09-28 2006-09-28 Ldmos器件及其制造方法 Expired - Fee Related CN1941416B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0090682 2005-09-28
KR1020050090682A KR100628250B1 (ko) 2005-09-28 2005-09-28 전력용 반도체 소자 및 그의 제조방법
KR1020050090682 2005-09-28

Publications (2)

Publication Number Publication Date
CN1941416A true CN1941416A (zh) 2007-04-04
CN1941416B CN1941416B (zh) 2010-11-03

Family

ID=37628785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101401029A Expired - Fee Related CN1941416B (zh) 2005-09-28 2006-09-28 Ldmos器件及其制造方法

Country Status (3)

Country Link
US (2) US7582533B2 (zh)
KR (1) KR100628250B1 (zh)
CN (1) CN1941416B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308797B (zh) * 2007-05-18 2010-06-02 东部高科股份有限公司 横向dmos器件及其制造方法
WO2011054282A1 (zh) * 2009-11-03 2011-05-12 苏州远创达科技有限公司 栅下具有横向扩散埋层的ldmos器件及其加工方法
CN102386227A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN102610641A (zh) * 2011-01-20 2012-07-25 上海华虹Nec电子有限公司 高压ldmos器件及其制造方法
CN103022140A (zh) * 2012-06-22 2013-04-03 成都芯源系统有限公司 横向晶体管及其制造方法
CN103035724A (zh) * 2012-11-02 2013-04-10 上海华虹Nec电子有限公司 射频横向双扩散场效应晶体管及其制造方法
CN103187443A (zh) * 2011-12-30 2013-07-03 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
CN101958282B (zh) * 2009-07-16 2013-07-17 中芯国际集成电路制造(上海)有限公司 Ldmos的制造方法
CN103208522A (zh) * 2012-01-17 2013-07-17 台湾积体电路制造股份有限公司 具有伪栅极的横向dmos器件
WO2013123805A1 (zh) * 2012-02-24 2013-08-29 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN103579236A (zh) * 2012-07-27 2014-02-12 英飞凌科技德累斯顿有限公司 横向半导体器件及其制造方法
CN104600100A (zh) * 2013-10-30 2015-05-06 奇景光电股份有限公司 水平扩散金氧半导体元件
CN105489594A (zh) * 2014-09-16 2016-04-13 旺宏电子股份有限公司 半导体结构
CN112447829A (zh) * 2019-09-05 2021-03-05 立锜科技股份有限公司 高压元件及其制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628250B1 (ko) * 2005-09-28 2006-09-27 동부일렉트로닉스 주식회사 전력용 반도체 소자 및 그의 제조방법
KR100731054B1 (ko) * 2005-10-28 2007-06-22 동부일렉트로닉스 주식회사 전력용 반도체 소자 및 그의 제조방법
KR100776142B1 (ko) 2006-12-27 2007-11-15 동부일렉트로닉스 주식회사 반도체 소자
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
KR100947941B1 (ko) * 2007-12-27 2010-03-15 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US8790966B2 (en) 2011-10-18 2014-07-29 Globalfoundries Singapore Pte. Ltd. High voltage device
US8680615B2 (en) 2011-12-13 2014-03-25 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor
KR101864889B1 (ko) 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
KR20150114982A (ko) * 2013-01-30 2015-10-13 마이크로칩 테크놀로지 인코포레이티드 Ｅｓｄ 자기­보호 기능을 구비한 ｄｍｏｓ 반도체 디바이스 및 그 기능부를 포함하는 ｌｉｎ 버스 드라이버
US9240463B2 (en) 2013-05-24 2016-01-19 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9059276B2 (en) * 2013-05-24 2015-06-16 International Business Machines Corporation High voltage laterally diffused metal oxide semiconductor
CN104218080B (zh) * 2013-05-31 2016-12-28 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
US9236449B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
CN104716180A (zh) * 2013-12-12 2015-06-17 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
US9245952B2 (en) 2014-05-12 2016-01-26 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US11171215B2 (en) 2014-12-18 2021-11-09 Silanna Asia Pte Ltd Threshold voltage adjustment using adaptively biased shield plate
US9559199B2 (en) 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
TWI644441B (zh) * 2018-05-04 2018-12-11 立錡科技股份有限公司 高壓元件及其製造方法
CN110491941B (zh) * 2018-05-15 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
CN108682690B (zh) * 2018-05-25 2024-05-24 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
US11107914B2 (en) * 2020-01-28 2021-08-31 Shuming Xu Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance
CN116959994B (zh) * 2023-09-21 2023-12-29 华南理工大学 双t结构的ldmos器件制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
TW466747B (en) 2000-12-14 2001-12-01 United Microelectronics Corp Using inner field ring and complex multiple field plates to reduce surface breakdown of power LDMOSFET
KR100867574B1 (ko) 2002-05-09 2008-11-10 페어차일드코리아반도체 주식회사 고전압 디바이스 및 그 제조방법
KR100958421B1 (ko) * 2002-09-14 2010-05-18 페어차일드코리아반도체 주식회사 전력 소자 및 그 제조방법
KR100628250B1 (ko) * 2005-09-28 2006-09-27 동부일렉트로닉스 주식회사 전력용 반도체 소자 및 그의 제조방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308797B (zh) * 2007-05-18 2010-06-02 东部高科股份有限公司 横向dmos器件及其制造方法
CN101958282B (zh) * 2009-07-16 2013-07-17 中芯国际集成电路制造(上海)有限公司 Ldmos的制造方法
WO2011054282A1 (zh) * 2009-11-03 2011-05-12 苏州远创达科技有限公司 栅下具有横向扩散埋层的ldmos器件及其加工方法
CN102386227A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN102610641A (zh) * 2011-01-20 2012-07-25 上海华虹Nec电子有限公司 高压ldmos器件及其制造方法
CN102610641B (zh) * 2011-01-20 2014-05-21 上海华虹宏力半导体制造有限公司 高压ldmos器件及其制造方法
CN103187443A (zh) * 2011-12-30 2013-07-03 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
CN103208522A (zh) * 2012-01-17 2013-07-17 台湾积体电路制造股份有限公司 具有伪栅极的横向dmos器件
WO2013123805A1 (zh) * 2012-02-24 2013-08-29 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN103296081A (zh) * 2012-02-24 2013-09-11 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN103296081B (zh) * 2012-02-24 2016-05-11 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN103022140A (zh) * 2012-06-22 2013-04-03 成都芯源系统有限公司 横向晶体管及其制造方法
CN103022140B (zh) * 2012-06-22 2015-10-21 成都芯源系统有限公司 横向晶体管及其制造方法
CN103579236A (zh) * 2012-07-27 2014-02-12 英飞凌科技德累斯顿有限公司 横向半导体器件及其制造方法
CN103035724A (zh) * 2012-11-02 2013-04-10 上海华虹Nec电子有限公司 射频横向双扩散场效应晶体管及其制造方法
CN103035724B (zh) * 2012-11-02 2016-06-08 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法
CN104600100A (zh) * 2013-10-30 2015-05-06 奇景光电股份有限公司 水平扩散金氧半导体元件
CN105489594A (zh) * 2014-09-16 2016-04-13 旺宏电子股份有限公司 半导体结构
CN112447829A (zh) * 2019-09-05 2021-03-05 立锜科技股份有限公司 高压元件及其制造方法

Also Published As

Publication number Publication date
KR100628250B1 (ko) 2006-09-27
US20070069308A1 (en) 2007-03-29
US20090273032A1 (en) 2009-11-05
CN1941416B (zh) 2010-11-03
US8063446B2 (en) 2011-11-22
US7582533B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN1941416A (zh) Ldmos器件及其制造方法
CN2726123Y (zh) 半导体组件
CN1293646C (zh) 增加沟道载流子流动性的结构
CN1040814C (zh) 一种用于半导体器件的表面耐压区
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1967871A (zh) 半导体装置及其制造方法
CN101075581A (zh) 集成的场效应晶体管和肖特基器件及其制造方法
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
CN1542965A (zh) 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
CN101075616A (zh) 线型半导体器件及其制造方法
CN1881613A (zh) 高压金属氧化物半导体元件
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
CN1941373A (zh) 半导体装置及其制造方法
CN1734784A (zh) 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术
CN101047129A (zh) 半导体结构及n型金属氧化物半导体晶体管的形成方法
CN1933141A (zh) 具有硅化物层的接触结构、使用其的半导体器件、以及制造该接触结构和半导体器件的方法
CN1897303A (zh) 半导体装置及其形成方法
CN1897250A (zh) 高压晶体管、半导体晶体管及晶体管的制造方法
CN1770410A (zh) 半导体装置及其制造方法
CN1841776A (zh) 半导体装置
CN2879425Y (zh) 高压元件
CN1101059C (zh) 制作半导体器件的方法
CN1879224A (zh) 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
KR100290913B1 (ko) 고전압 소자 및 그 제조방법
CN1767172A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20130928