CN1881613A - 高压金属氧化物半导体元件 - Google Patents
高压金属氧化物半导体元件 Download PDFInfo
- Publication number
- CN1881613A CN1881613A CNA2005100229609A CN200510022960A CN1881613A CN 1881613 A CN1881613 A CN 1881613A CN A2005100229609 A CNA2005100229609 A CN A2005100229609A CN 200510022960 A CN200510022960 A CN 200510022960A CN 1881613 A CN1881613 A CN 1881613A
- Authority
- CN
- China
- Prior art keywords
- metal oxide
- oxide semiconductor
- conductivity type
- semiconductor element
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims description 75
- 229910044991 metal oxide Inorganic materials 0.000 claims description 49
- 150000004706 metal oxides Chemical class 0.000 claims description 49
- 238000009413 insulation Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000002955 isolation Methods 0.000 abstract 7
- 150000002500 ions Chemical class 0.000 description 21
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种高压金属氧化物半导体元件，包括：一具有一第一导电型的半导体衬底；一具有一第二导电型的漂流离子井，设于该半导体衬底中；一第一绝缘区域，设于该漂流离子井内；一栅极，设于该半导体衬底上，并且该栅极与一部分的该第一绝缘区域重叠；一具有该第二导电型的漏极区域，设于该第一绝缘区旁与该栅极相反的一侧；一第二绝缘区域，设于该漂流离子井内，且该第二绝缘区域设于该漏极区域旁与该第一绝缘区域相反的一侧；以及一具有该第二导电型的第一虚设扩散区域，设于该漂流离子井内，且该虚设扩散区域设于该第二绝缘区域旁与该漏极区域相反的一侧。
Description
技术领域
本发明涉及一种半导体高压元件，尤其涉及一种改良的高压金属氧化物半导体晶体管元件结构，可以同时提高其击穿电压(breakdown voltage)以及饱和漏极电流(saturation drain current，IDS)。
背景技术
以目前的半导体技术水准，业界已能将控制电路、存储器、低压操作电路以及高压操作电路及元件同时整合制作在单一芯片上，藉此降低成本，同时提高操作效能，其中如垂直扩散金属氧化物半导体(verticaldouble-diffusion metal-oxide-semiconductor，VDMOS)、绝缘栅极双极晶体管(insulated gate bipolar transistor，IGBT)以及横向扩散金属氧化物半导体(lateral-diffusion metal-oxide-semiconductor，LDMOS)等制作在芯片内的高压元件，由于具有较佳的切换效率(power switching efficiency)，因此又较常被应用。如本领域技术人员所知，前述的高压元件往往被要求能够承受较高的击穿电压，并且能在较低的阻值下操作。
为了能够承受较高的击穿电压，目前已发展出如双扩散漏极(doublediffuse drain，DDD)结构，其可以抑制由于短沟道造成的热载流子效应，因此可以避免在高漏极/源极电压操作时发生电击穿现象。另一种常见的结构则是横向扩散金属氧化物半导体(LDMOS)，其优点是具有较高的操作效率，且较平坦的结构设计也使得横向扩散金属氧化物半导体元件较容易与其它电路整合。
请参阅图1，其绘示的是现有高压NMOS元件的剖面示意图。高压NMOS元件10是制作在P型衬底12上，而在P型衬底12上形成有栅极22。在栅极22与P型衬底12之间形成有一栅极介电层24。在P型衬底12中，介于N+源极/漏极区域34与栅极22之间，形成有一第一绝缘结构32。第一绝缘结构32与N+源极/漏极区域34皆形成在一N型漂流离子井36内。在两N型漂流离子并36之间为沟道区域40。在N+源极/漏极区域34与第一绝缘结构32相反的一侧，设有一第二绝缘结构38，用来将该高压NMOS元件10与其它的元件隔离。
根据现有技艺，若要提升高压NMOS元件10的击穿电压，其中一种作法是将N型漂流离子井36的掺杂浓度降低，或者将N+源极/漏极区域34的掺杂浓度降低，又或者同时将两者的掺杂浓度降低，但是，这种作法的缺点在于虽然可以提高击穿电压，但是也却会降低饱和漏极电流(saturationdrain current，IDS)。另一种作法是增加N+源极/漏极区域34与栅极22的距离，然而，这样却会使得高压元件占据过多的芯片面积，造成成本的提高。
由此可知，目前该技术领域中确实需要一种同时可以提高击穿电压以及饱和漏极电流的高压金属氧化物半导体元件的设计，但又不会占据过大的芯片面积。
发明内容
本发明的主要目的即在提供一种改良的高压金属氧化物半导体元件，可以提高击穿电压以及饱和漏极电流。
根据本发明的优选实施例，本发明提供一种高压金属氧化物半导体元件，包括一具有一第一导电型的半导体衬底；一具有一第二导电型的漂流离子井，设于该半导体衬底中；一第一绝缘区域，设于该漂流离子井内；一栅极，设于该半导体衬底上，并且该栅极与一部分的该第一绝缘区域重叠；一具有该第二导电型的漏极区域，设于该第一绝缘区旁与该栅极相反的一侧；一第二绝缘区域，设于该漂流离子井内，且该第二绝缘区域设于该漏极区域旁与该第一绝缘区相反的一侧；以及一具有该第二导电型的第一虚设扩散区域，设于该漂流离子井内，且该虚设扩散区域设于该第二绝缘区域旁与该漏极区域相反的一侧。
根据本发明另一优选实施例，本发明披露一种高压LDMOS元件，包括一具有一第一导电型的半导体衬底；一具有一第二导电型的离子井，设于该半导体衬底中；一第一栅极，设于该半导体衬底上；一与该第一栅极相邻的第二栅极，设于该半导体衬底上；一具有该第二导电型的漏极掺杂区域，设于该离子井内，且该漏极掺杂区域位于该第一栅极与该第二栅极的中间处；一绝缘区域，设于该离子井内，且该绝缘区域位于该漏极掺杂区域与该第一栅极之间以及位于该漏极掺杂区域与该第二栅极之间；多个具有该第二导电型的虚设扩散区域，设于该绝缘区域内；以及一源极区域，设于该离子并内，且该源极区域位于该第一栅极或该第二栅极旁与该绝缘区域相反的一侧。
为了使本领域技术人员能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1绘示的是现有高压NMOS元件的剖面示意图；
图2绘示的是高压金属氧化物半导体元件的剖面示意图；
图3绘示的是本发明第二优选实施例的高压NMOS元件的剖面示意图；
图4绘示的是本发明第三优选实施例的高压LDMOS元件的剖面示意图。
主要元件符号说明
10 高压NMOS元件 12 P型衬底
22 栅极 24 栅极介电层
32 第一绝缘结构 34 N+源极/漏极区域
36 N型漂流离子井 38 第二绝缘结构
40 沟道区域
100 高压金属氧化物半导体元件 112 P型衬底
122 栅极 124 栅极介电层
132 浅沟绝缘区域 134 N+源极/漏极区域
132a 次STI区域
136 N型漂流离子井 138 周边STI区域
140 沟道区域 210 虚设STI区域
220 N型虚设扩散区域 250 P+保护环状扩散区域
300 高压NMOS元件 320 虚设扩散区域
400 高压LDMOS元件 312 P型衬底
322a 栅极 322b 栅极
324a 栅极介电层 324b 栅极介电层
332 STI区域 332a 次STI区域
334 STI区域 334a 次STI区域
336 深N型并 338 周边STI区域
350 N+漏极区域
420 虚设扩散区域 440 虚设扩散区域
510 源极区域 512 N+区域
514 P+区域 516 P型井
550 P+保护环状扩散区域
具体实施方式
请参阅图2，其绘示的是高压金属氧化物半导体元件100的剖面示意图。为方便说明，在优选实施例中的高压金属氧化物半导体元件100是一NMOS晶体管元件，但本发明也同时适用在PMOS晶体管结构，仅需将高压金属氧化物半导体元件100部分区域做适当的电性上的修改。如图2所示，高压金属氧化物半导体元件100形成在P型衬底112上。在P型衬底112上，形成有一栅极122。在栅极122与P型衬底112之间形成有一栅极介电层124。
根据本发明的第一优选实施例，在栅极122与高压金属氧化物半导体元件100的N+源极/漏极区域134之间设有一浅沟绝缘(shallow trenchisolation，STI)区域132。在其它实施例中，STI区域132也可以被LOCOS场氧化层取代。N+源极/漏极区域134与STI区域132皆形成在相对应的N型漂流离子井136内。在两N型漂流离子井136之间为一沟道区域140。
本发明的主要特征在于N型漂流离子井136内另外形成有一虚设STI区域210，其位置设在N+源极/漏极区域134旁与STI区域132相反的一侧。如图2所示，虚设STI区域210与N+源极/漏极区域134相邻接。虚设STI区域210在N型漂流离子井136内另外隔离出一N型虚设扩散区域220，其位于虚设STI区域210旁与N+源极/漏极区域134相反的一侧。高压金属氧化物半导体元件100还包括一周边STI区域138，用来将高压NMOS元件100与其它的元件隔离。此外，在周边STI区域138下方提供有一P+保护环状扩散区域250，围绕在高压NMOS元件100周围。此外，N+源极/漏极区域134上可另有一硅化金属层(图未示)。
经过实验结果的确认，发现藉由虚设STI区域210在N型漂流离子井136内另外隔离出N型虚设扩散区域220，操作时所产生的最高电场位置可以横向地被位移，使该最高电场位置较远离沟道区域140。如此一来，即可以改善高压NMOS元件100的击穿电压。
一般来说，图1中的现有高压金属氧化物半导体元件10能够承受的击穿电压约介于61至62伏特之间。根据模拟数据的结果显示，现有高压金属氧化物半导体元件10操作时最高电场位置约略出现在N+源极/漏极区域34与第二绝缘结构38之间。相比之下，若利用虚设STI区域210在N型漂流离子井136内另外隔离出N型虚设扩散区域220，则本发明高压NMOS元件100在操作时所产生的最高电场位置可以横向地被位移至虚设扩散区域220与周边STI区域138之间，且能够承受的击穿电压提高至介于68至69伏特之间。
请参阅图3，其绘示的是本发明第二优选实施例的高压NMOS元件300的剖面示意图。图3中所示的高压NMOS元件300与图2中所示的高压NMOS元件100之间的最大不同在于，高压NMOS元件300其设于栅极122与N+源极/漏极区域134之间的STI区域132并非完整的一整块STI区域，而是利用虚设扩散区域320的设置，将STI区域132再分为数个次STI区域132a。
如图3所示，虚设STI区域210也设置在漂流离子井136中，其位置设在N+源极/漏极区域134旁与STI区域132相反的一侧。虚设STI区域210与N+源极/漏极区域134相邻接。同样的，虚设STI区域210在N型漂流离子并136内另外隔离出一N型虚设扩散区域220，其位于虚设STI区域210旁与N+源极/漏极区域134相反的一侧。高压金属氧化物半导体元件300还包括一周边STI区域138，用来将高压NMOS元件300与其它的元件隔离。此外，在周边STI区域138下方同样提供有一P+保护环状扩散区域250，围绕在高压NMOS元件300周围。经过实验结果的验证，在STI区域132设置有虚设扩散区域320的高压NMOS元件300，其操作时的饱和漏极电流(IDS)以及击穿电压皆可以同时获得提升。
请参阅图4，其绘示的是本发明第三优选实施例的高压LDMOS元件400的剖面示意图。如图4所示，本发明高压LDMOS元件400形成在P型衬底312上。在P型衬底312上，形成有两相邻栅极322a以及栅极322b。分别在栅极322a与P型衬底312之间以及栅极322b与P型衬底312之间各设置有栅极介电层324a以及栅极介电层324b。在P型衬底312中还形成有一深N型井336。
在深N型井336中，约介于栅极322a以及栅极322b之间的中间处，形成有一N+漏极区域350。根据本发明第三优选实施例，在N+漏极区域350与栅极322a之间设有一包括数个次STI区域332a的STI区域332，在N+漏极区域350与栅极322b之间设有一包括数个次STI区域334a的STI区域334。同样的，在次STI区域332a之间为虚设扩散区域420，在次STI区域334a之间为虚设扩散区域440。栅极322a与一部分的次STI区域332a重叠，而栅极322b与一部分的次STI区域334a重叠。本发明藉由在STI区域332以及STI区域334内设置虚设扩散区域，来达到同时提升高压元件操作时的饱和漏极电流(IDS)以及击穿电压的目的。
根据本发明第三优选实施例，每一个虚设扩散区域的宽度与相邻两个虚设扩散区域之间的间隔可以约略相等。例如，每一个虚设扩散区域的宽度与相邻两个虚设扩散区域之间的间隔皆为0.5微米。此外，经过实验结果的验证，发现随着每一个虚设扩散区域的宽度的增加，高压元件操作时的饱和漏极电流(IDS)同时也有提升。根据这样的实验结果，因此建议在设计每一个虚设扩散区域的宽度时，可以使其宽度尽量越大越好，而获得较高的饱和漏极电流。
如图4所示，本发明高压LDMOS元件400还包括周边STI区域338，用来将高压LDMOS元件400与其它的元件隔离。此外，在周边STI区域338下方同样提供有一P+保护环状扩散区域550，围绕在高压LDMOS元件400周围。于深N型井336内，在栅极322a与322b旁与漏极350相反的一侧，各设有一源极区域510。根据本发明第三优选实施例，源极区域510包括一靠近栅极322a与322b的N+区域512，以及与N+区域512比邻的P+区域514，而N+区域512与P+区域514皆形成在P型井516中。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (20)
1.一种高压金属氧化物半导体元件，包括：
一具有一第一导电型的半导体衬底；
一具有一第二导电型的漂流离子井，设于该半导体衬底中；
一第一绝缘区域，设于该漂流离子井内；
一栅极，设于该半导体衬底上，并且该栅极与一部分的该第一绝缘区域重叠；
一具有该第二导电型的漏极区域，设于该第一绝缘区旁与该栅极相反的一侧；
一第二绝缘区域，设于该漂流离子井内，且该第二绝缘区域设于该漏极区域旁；以及
一具有该第二导电型的第一虚设扩散区域，设于该漂流离子井内，且该虚设扩散区域设于该第二绝缘区域旁与该漏极区域相反的一侧。
2.如权利要求1所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一第三绝缘区域，设于该第一虚设扩散区域旁与该第二绝缘区域相反的一侧。
3.如权利要求2所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一具有该第一导电型的保护环状扩散区域，设置于该第三绝缘区域下方。
4.如权利要求1所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一具有该第二导电型的第二虚设扩散区域，设于该第一绝缘区域内。
5.如权利要求1所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一栅极介电层，设于该栅极与该半导体衬底之间。
6.如权利要求1所述的高压金属氧化物半导体元件，其中该第一导电型为P型，该第二导电型为N型。
7.如权利要求1所述的高压金属氧化物半导体元件，其中该第一导电型为N型，该第二导电型为P型。
8.一种高压金属氧化物半导体元件，包括：
一具有一第一导电型的半导体衬底；
一具有一第二导电型的离子井，设于该半导体衬底中；
一第一栅极，设于该半导体衬底上；
一与该第一栅极相邻的第二栅极，设于该半导体衬底上；
一具有该第二导电型的漏极掺杂区域，设于该离子井内，且该漏极掺杂区域位于该第一栅极与该第二栅极的中间处；
一绝缘区域，设于该离子井内，且该绝缘区域位于该漏极掺杂区域与该第一栅极之间以及位于该漏极掺杂区域与该第二栅极之间；
多个具有该第二导电型的虚设扩散区域，设于该绝缘区域内；以及
一源极区域，设于该离子井内，且该源极区域位于该第一栅极或该第二栅极旁与该绝缘区域相反的一侧。
9.如权利要求8所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一第一栅极介电层，设于该第一栅极与该半导体衬底之间，以及一第二栅极介电层，设于该第二栅极与该半导体衬底之间。
10.如权利要求8所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一周边绝缘区域，设于该半导体衬底中，且围绕着该高压金属氧化物半导体元件。
11.如权利要求10所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一具有该第一导电型的保护环状扩散区域，设置于该周边绝缘区域下方。
12.如权利要求8所述的高压金属氧化物半导体元件，其中该源极区域包括一具有该第二导电型的第一掺杂区域，其邻接一具有该第一导电型的第二掺杂区域。
13.如权利要求12所述的高压金属氧化物半导体元件，其中该第一掺杂区域与该第二掺杂区域皆位于一具有该第一导电型的第三掺杂区域内。
14.如权利要求8所述的高压金属氧化物半导体元件，其中该第一导电型为P型，该第二导电型为N型。
15.如权利要求8所述的高压金属氧化物半导体元件，其中该第一导电型为N型，该第二导电型为P型。
16.一种高压金属氧化物半导体元件，包括：
一半导体衬底，其上设有一具有一第一导电型的离子井；
一漏极区域，其具有该第一导电型且设于该离子井内；
一第一绝缘区域，设于靠近该漏极区域的该半导体衬底中；
一第二绝缘区域，设于该漏极区域旁与该第一绝缘区域相反侧的该半导体衬底中；
一栅极，设于该半导体衬底上，并且该栅极与一部分的该第二绝缘区域重叠；
一源极区域，设于该栅极旁与该漏极区域相反侧的该离子井内。
17.如权利要求16所述的高压金属氧化物半导体元件，其中该高压金属氧化物半导体元件还包括一栅极介电层，设于该栅极与该半导体衬底之间。
18.如权利要求16所述的高压金属氧化物半导体元件，其中该源极区域包括一具有该第一导电型的第一掺杂区域，其邻接一具有一第二导电型的第二掺杂区域。
19.如权利要求18所述的高压金属氧化物半导体元件，其中该第一导电型为N型，该第二导电型为P型。
20.如权利要求18所述的高压金属氧化物半导体元件，其中该第一导电型为P型，该第二导电型为N型。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59520305P | 2005-06-14 | 2005-06-14 | |
| US60/595,203 | 2005-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1881613A true CN1881613A (zh) | 2006-12-20 |
| CN100413089C CN100413089C (zh) | 2008-08-20 |
Family
ID=37519711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100229609A Active CN100413089C (zh) | 2005-06-14 | 2005-12-19 | 高压金属氧化物半导体元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7361955B2 (zh) |
| CN (1) | CN100413089C (zh) |
| TW (1) | TWI274419B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681855A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 半导体器件 |
| CN105448990A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN111524961A (zh) * | 2019-02-28 | 2020-08-11 | 长江存储科技有限责任公司 | 具有增大的击穿电压的高电压半导体器件及其制造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541247B2 (en) * | 2007-07-16 | 2009-06-02 | International Business Machines Corporation | Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication |
| JP5381989B2 (ja) * | 2008-08-26 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8575691B2 (en) * | 2010-03-24 | 2013-11-05 | United Microelectronics Corp. | Lateral-diffusion metal-oxide semiconductor device |
| TWI500152B (zh) * | 2010-03-24 | 2015-09-11 | United Microelectronics Corp | 橫向擴散金氧半導體元件及其製作方法 |
| US8536648B2 (en) | 2011-02-03 | 2013-09-17 | Infineon Technologies Ag | Drain extended field effect transistors and methods of formation thereof |
| TWI512982B (zh) * | 2011-04-20 | 2015-12-11 | United Microelectronics Corp | 具有低導通電阻值之高壓金氧半導體元件 |
| US8643101B2 (en) | 2011-04-20 | 2014-02-04 | United Microelectronics Corp. | High voltage metal oxide semiconductor device having a multi-segment isolation structure |
| US8692318B2 (en) * | 2011-05-10 | 2014-04-08 | Nanya Technology Corp. | Trench MOS structure and method for making the same |
| CN103050528A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其制作方法 |
| JP6130857B2 (ja) * | 2013-11-27 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI645534B (zh) | 2015-03-06 | 2018-12-21 | 聯華電子股份有限公司 | 半導體靜電放電保護元件 |
| CN106158955A (zh) | 2015-03-30 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 功率半导体器件及其形成方法 |
| JP6509665B2 (ja) * | 2015-07-23 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9660073B1 (en) * | 2015-12-17 | 2017-05-23 | Vanguard International Semiconductor Corporation | High-voltage semiconductor device and method for manufacturing the same |
| JP6448704B2 (ja) * | 2017-04-13 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN108682689B (zh) * | 2018-05-25 | 2023-12-01 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体结构和其形成方法 |
| CN114695509A (zh) | 2020-12-31 | 2022-07-01 | 联华电子股份有限公司 | 半导体结构 |
| CN115706164A (zh) * | 2021-08-16 | 2023-02-17 | 联华电子股份有限公司 | 横向扩散金属氧化物半导体元件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4084175A (en) * | 1976-09-30 | 1978-04-11 | Research Corporation | Double implanted planar mos device with v-groove and process of manufacture thereof |
| US5539229A (en) * | 1994-12-28 | 1996-07-23 | International Business Machines Corporation | MOSFET with raised STI isolation self-aligned to the gate stack |
| US6465768B1 (en) * | 2001-08-22 | 2002-10-15 | United Microelectronics Corp. | MOS structure with improved substrate-triggered effect for on-chip ESD protection |
| JP4277496B2 (ja) * | 2001-11-21 | 2009-06-10 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
-
2005
- 2005-12-05 TW TW094142829A patent/TWI274419B/zh active
- 2005-12-07 US US11/164,846 patent/US7361955B2/en active Active
- 2005-12-19 CN CNB2005100229609A patent/CN100413089C/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681855A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 半导体器件 |
| CN105448990A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN105448990B (zh) * | 2014-08-26 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| CN111524961A (zh) * | 2019-02-28 | 2020-08-11 | 长江存储科技有限责任公司 | 具有增大的击穿电压的高电压半导体器件及其制造方法 |
| CN111524961B (zh) * | 2019-02-28 | 2021-02-02 | 长江存储科技有限责任公司 | 具有增大的击穿电压的高电压半导体器件及其制造方法 |
| US11393899B2 (en) | 2019-02-28 | 2022-07-19 | Yangtze Memory Technologies Co., Ltd. | High-voltage semiconductor device with increased breakdown voltage |
| US11769794B2 (en) | 2019-02-28 | 2023-09-26 | Yangtze Memory Technologies Co., Ltd. | Manufacturing method of high-voltage semiconductor device with increased breakdown voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200644237A (en) | 2006-12-16 |
| US7361955B2 (en) | 2008-04-22 |
| TWI274419B (en) | 2007-02-21 |
| US20060278924A1 (en) | 2006-12-14 |
| CN100413089C (zh) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1881613A (zh) | 高压金属氧化物半导体元件 | |
| CN1641886A (zh) | 具有一分开井结构的隔离的高电压ldmos晶体管 | |
| US7109562B2 (en) | High voltage laterally double-diffused metal oxide semiconductor | |
| CN1286186C (zh) | 开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件 | |
| CN1215570C (zh) | Mos晶体管组件 | |
| CN1886839A (zh) | 具有均化电容的高压和低导通电阻横向扩散金属氧化物半导体晶体管 | |
| CN1445861A (zh) | 具位於主动胞元阵列外的屏蔽电极和较小闸极－汲极电容的电晶体排列 | |
| CN1695255A (zh) | 半导体部件及其制造方法 | |
| CN1941416A (zh) | Ldmos器件及其制造方法 | |
| CN1738059A (zh) | 半导体器件及其制造方法 | |
| CN1734784A (zh) | 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术 | |
| US10068965B1 (en) | Lateral high-voltage device | |
| CN100563027C (zh) | 高电压金属氧化物半导体装置 | |
| CN1577892A (zh) | 高压组件及其制造方法 | |
| CN101593773B (zh) | 沟槽型功率mos晶体管及利用其的集成电路 | |
| CN1442904A (zh) | 半导体装置 | |
| CN1879224A (zh) | 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管 | |
| CN1551369A (zh) | 高耐电压的半导体器件以及制造该器件的方法 | |
| CN102097485A (zh) | Edmos晶体管及其制作方法 | |
| CN102044564A (zh) | 横向扩散金属氧化物半导体元件结构 | |
| EP0780897B1 (en) | High-speed MOS-technology power device integrated structure with reduced gate resistance | |
| CN1444267A (zh) | 半导体装置的制造方法 | |
| CN2773909Y (zh) | 侧面扩散金属氧化物半导体场效晶体管 | |
| CN103872112A (zh) | 半导体结构及其操作方法 | |
| CN101211920A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |