CN1286186C - 开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件 - Google Patents

开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件 Download PDF

Info

Publication number
CN1286186C
CN1286186C CNB028004140A CN02800414A CN1286186C CN 1286186 C CN1286186 C CN 1286186C CN B028004140 A CNB028004140 A CN B028004140A CN 02800414 A CN02800414 A CN 02800414A CN 1286186 C CN1286186 C CN 1286186C
Authority
CN
China
Prior art keywords
electroplax
gate electrode
drift region
transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028004140A
Other languages
English (en)
Other versions
CN1457514A (zh
Inventor
J·佩特鲁泽洛
T·J·莱塔维克
M·R·辛普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1457514A publication Critical patent/CN1457514A/zh
Application granted granted Critical
Publication of CN1286186C publication Critical patent/CN1286186C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

本发明提供一种对具有横向漂移区和导电顶场板的晶体管器件的改进方法和结构。该方法包括借助于减小连接栅电极的部分场电板，以及减小具有漂移区的栅极和漏极的有效重叠部分来减小栅极到漏极电容。这样导致晶体管开关过程中能量损耗减少，且更有效工作。在较高的漏电压时栅极到漏极的电容的减小率更快，有助于高压应用中有明显的能量效率。

Description

开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件
技术领域
本发明涉及具有横向漂移区和导电场电板的硅上绝缘体(SOI)型的半导体器件的改进结构及其制造方法。特别，本发明提出具有横向漂移区的晶体管的结构和制造该改进结构的方法，其中采用栅电极的延伸部分或在场氧化区上横向延伸的场电板，其中通过保持完整的场电板并减少连接到栅极的场电板的横向长度，显著地减少了栅极到漏极电容。
背景技术
在高压功率器件制造中，在某些区域总是必须权衡和折衷例如击穿电压、尺寸、“导通”电阻、制造的简单性和可靠性、以及开关周期时间和能量损耗。理想情况，这种器件在所有的区域都将表现出优越的性能，具有最小的运行缺点和制造复杂性。
相关的美国专利号5,246,870和5,412,241展示了对基本SOI结构的改进，其中通过在漂移区中提供线性杂质分布实现击穿电压增加，两者都是共同转让的待审申请并引入这里作为参考。在这些SOI器件中，在横向的MOS结构中的沟道或体区与漏极之间的漂移区提供有多种结构，例如薄的部分和线性横向掺杂密度分布，这些大体上使击穿电压特性增加。此外，在基本上恒定厚度的场氧化区上提供顶场板以允许漂移区放置两倍的导电电荷，由此减少导电损耗而没有减小击穿电压。但是，为了保持高击穿电压，邻近漂移区的源侧的导电电荷的总数必须保持非常少，因此导致电流流动阻塞和使导电损耗不能优化。
美国专利号5,648,671展示了对基本SOI结构的进一步改进，该专利展示了具有线性-台阶的场氧化区和线性掺杂分布的横向薄膜SOI器件，具有减小导电损耗而不减小击穿电压的特点。这种结构进一步的改进展示在美国专利号5,969,387中，两者都是共同转让的待审申请且由本申请的两个发明人共同发明，也引入在这里作参考。该专利的改进，其目的是提供先进增强的器件性能，公开了以基本上连续的方式增加部分顶氧化层的厚度，同时以基本上连续的方式减少顶氧化层下的部分横向漂移区或场氧化层的厚度，两者的距离比薄的半导体薄膜的最大厚度大了至少约5倍。
共同转让的待审申请的美国专利号6,028,337公开另一种改进的高压薄膜器件，且该申请由本申请的两个发明人共同发明，同样引入这里作参考。后者的改进是在器件内提供附加的结构，用于在工作过程中耗尽在横向上邻近体区的部分漂移区，此外，一般类型的器件的一般耗尽通常发生在垂直方向。通过举例，描述这些已有技术的器件，而且，明显地，对已有技术的基本SOI LDMOS结构还有其它改进和增强的许多其他方案。
尽管公开了对基本SOI LDMOS器件的多种重要的改进，但是没有一个已有技术器件涉及增加栅极到漏极电容的问题，栅极到漏极电容是在场氧化区上横向延伸的顶场板(电连接栅电极，并且有时只不过是它的延伸部分)的副产品，场氧化区本身横向地延伸在漂移沟道上，美国专利号5,246,870和5,412,241第一次引入这种顶场板，如今是标准SOI LDMOS结构的常规部分。下面更进一步描述最终增加栅极到漏极电容的问题，且该问题是本发明的方法和结构的核心。顶场板的存在直接导致栅极到漏极电容增加，结果在晶体管开关过程中增加能量损耗，因此能量效率低。
发明内容
由此，希望具有一种在高压、高电流环境中具有高性能的晶体管器件结构，其中进一步优化工作参数，特别是更低的栅极到漏极电容，以及最终减少了的开关过程中的能量损耗。
本发明通过保持顶场板的优点，然而，同时减少器件的栅极到漏极的电容，以及因此减少开关过程中的能耗，设法改进上述已有技术的结构。通过减少栅电极、场电板与器件的漂移区电连接实现上述目的。与已有技术一样通过保持完整的顶场板实现这些目的，同时从栅电极切断顶场板且使这些部分连接回源极，由此减少栅极到漏极电阻。通过切断多晶硅栅电极并将横向的漏向部分连接到场电板以及只留下连接栅极的多晶硅的很小的源向部分。
在一个实施例中，顶场板包括在漂移区上部分延伸的多晶硅栅触点以及连附于栅触点横向地突出在大部分漂移区上的金属场电板，粘附于多晶硅栅电极的金属场电板被从此切断并连接回源极触点。这限制了漂移区仅仅对延伸的多晶硅的栅极重叠。
在另一个优选实施例中，如上所述，延伸的多晶硅栅触点自身切断为两个部分。在器件的源区侧的较小部分，该部分仍然连接到栅电极且在场氧化区的较小部分上延伸，以及连接到金属场电板的另一个较大部分，该部分连接回源极，限制漂移区与栅极的重叠，因此更进一步减少栅极到漏极电容。
通过利用优选实施例的方法，实现了开关过程中能量损耗的明显减少。具有增加漏电压和漏电流的效果。
即本发明提出一种将开关晶体管时的能量损耗减少的方法，该晶体管具有横向漂移区，在所述的横向漂移区的一部分上横向延伸的栅电极，以及在所述的横向漂移区的至少一部分上横向延伸的导电场电板，该方法包括：
使延伸的栅极部分切成两部分，即第一部分和第二部分；
使延伸的栅电极的第一部分与场电板和栅电极的第二部分电绝缘；以及
使场电板和延伸的栅电极的第二部分连接源极以便减小栅极到漏极的电容。
栅电极和场电板延伸在漂移区的不同部分之上。
晶体管的横向漂移区横向地布置在体区和漏区之间。
此外，延伸的栅电极由多晶硅制成，以及场电板由金属制成。延伸的栅电极的第一部分横向最靠近源极以及栅电极的第二部分横向最靠近漏极。晶体管是NMOS或PMOS器件的任意一种。晶体管是横向绝缘栅双级晶体管器件。
本发明提出一种横向薄膜SOI器件，包括：半导体衬底，在所述的衬底上的掩埋绝缘层，以及在所述的掩埋绝缘层上的SOI层中的横向的MOS器件，且该MOS器件具有形成在与第一导电类型相反的第二导电类型的体区中的第一导电类型的源区，所述的第一导电类型的横向漂移区邻近所述的体区，第一导电类型的漏区通过所述的横向漂移区与体区横向隔开，在体区的一部分上和横向漂移区的一部分上的栅电极邻接所述的体区，所述的栅电极通过第一绝缘区与所述的体区和漂移区绝缘，由导电材料构成的场电板横向延伸在所述的横向漂移区的一部分上并且电连接源区，该场电板通过第二绝缘区与所述的栅电极绝缘。
场电板包括第一区和第二区，该两个区电连接。场电板的第一区以及栅电极由多晶硅制成。场电板的第二区由金属制成。该器件是NMOS器件。该器件是PMOS器件。该器件是横向绝缘栅双级晶体管器件。
本发明提出一种将开关晶体管时能量损耗减少的方法，该晶体管具有横向漂移区，在所述的横向漂移区的至少一部分上横向延伸的栅电极，以及在所述的横向漂移区的至少一部分之上横向延伸的导电场电板，该方法包括：使延伸的栅电极与场电板电绝缘；以及使场电板连接源极以减小栅极到漏极的电容。
栅电极和场电板至少在一定程度上延伸在漂移区的不同部分上。晶体管的横向漂移区横向地布置在体区和漏区之间。延伸的栅电极由多晶硅制成，以及场电板由金属制成。晶体管是NMOS或PMOS器件的任意一种。晶体管是横向绝缘栅双级晶体管器件。
附图说明
图1显示常规的横向薄膜SOI器件的简化截面图；
图2描绘常规横向薄膜SOI器件的更详细的截面图；
图3显示根据本发明的第一实施例的图2的常规结构的改进；
图4描绘了根据本发明的第二实施例的图2中所绘的常规结构的改进；
图5是已有技术的常规结构和本发明的优选实施例的结构的栅极到漏极的电容或CGD，相对于漏极到源极的电压VDS的曲线；以及
图6是已有技术的常规结构和本发明的优选实施例的结构的每一开关周期估计的能量损耗作为VDS函数的曲线。
具体实施方式
现在描述图1和图2所示的常规的SOI LDMOS结构，然后参考图3和图4描述对其改进的本发明的优选实施例。
在图1的简化的截面图中，横向薄膜SOI MOS晶体管20包括半导体衬底22，掩埋绝缘层24，以及其内制造器件的半导体表面层26。MOS晶体管包括一种导电类型的源区28，第二反向导电类型的体区30，第一导电类型的横向漂移区32以及也是第一导电类型的漏区34。用参考标记30A表示邻接漂移区的体区的边缘。通过栅电极36完成基本器件结构，栅电极36通过氧化绝缘区38与半导体表面层26绝缘。在本发明的范围内，本发明中所使用的MOS晶体管结构优选具有各种性能增强的结构，如，台阶氧化区38A和38B，形成场区部分36A的延伸的栅电极结构，覆盖栅电极36和延伸的栅电极36A的绝缘氧化层42，由金属或等效的导电材料制成的顶场板44，朝器件的漏侧横向突出的顶场板44A的延伸部分，以及薄化的横向漂移区部分32A，在上述已有技术中细述的所有部分，以及作为希望的多种和各种各样的其他性能增强特点都不脱离本发明的精神或范围。同样，MOS晶体管20也可以包括表面接触区40，表面接触区40与源区28接触，位于体区30内并且与体区的导电类型相同但是更高掺杂。应注意到，在高压应用时，漏极到源极电压在数百伏特数量级，为了保持电压导电顶场板是必要的。
应该理解图中显示简化的代表性器件，在这里描绘了特定的器件结构，但是在本发明的范围内可以采用器件的不同几何形状和结构。
图2描绘了非常类似的常规SOI LDMOS晶体管。在图2中有与图1中相同标记的区域表示相同结构元件且不再进一步描述。图2用更精确的方式又描绘了器件的几何形状和结构，但是如上所解释应该明白，即使更详细的图形描绘例如图2-4，也只是实际器件的简化并非全面的绘制。
参考图2-4，仅有结构不同，或者看起来与图1可能有不同的地方才进行说明，在图2-4中与图1具有相同的参考标记的所有其他器件结构和元件理解为表示相同的器件结构或元件。
作为例子，图2描绘了晶体管结构的NMOS结构。参考图2，附加地展示了连接延伸的多晶硅栅电极结构36A的金属顶场板44，顶场板44A的延伸部分，顶场板44之上的绝缘层51，以及延伸的顶场板44A，以及至器件的栅极36、源极28以及漏极34三个金属触点，即分别是52、53和54。注意如图2所绘，在上触点52、53和54中使用第二金属层，允许每个触点的输入阻抗低，作为公知技术这些是所希望的特性。
此外，增加从图的左侧到右侧的横向漂移区32的从亮到暗的阴影，亦即从漂移区的源侧到漏侧，作为公知技术表明增加接近漏极方向的掺杂分布。作为已知或可能已知的技术，这种增加掺杂可以是线性的或在给定环境中和使用中有用的其它分布。
最终，图2描绘了沿着栅电极36，36A和漂移区32之间的场氧化区38，38A，38B的电容，表示为(且等于)栅极到漏极电容Cdg。与所能看到的一样，该电容直接取决于栅电极和任何电连接栅电极36和延伸的栅电极36A，例如金属场电板44和延伸的场电板44A的导电结构之间的重叠部分。这与电容器的一般特性相称，电容与电荷承载极板的面积成正比，在此情况下，导电栅电极和/或场电板在顶部，漂移区在底部。
众所周知，当晶体管开关转换时，例如，在需要一系列脉冲时，例如在荧光灯或气体放电灯的驱动电路中，能量被损耗。作为更公知的技术，损耗的能量与栅极到漏极电容成正比。因此，减少晶体管开关过程中能量损耗的适当的方法就是减少栅极到漏极电容。
尽管减小栅极到漏极电容的明显的方法是除去延伸的栅极36A和金属顶场板44以及延伸的顶场板44A结构，但是作为已知的和在已有技术中所描述的，例如美国专利号5,412,241所描述的，这些将失去顶场板和它的延伸部分的好处，以及利用顶场板、延伸栅电极等对基本SOI结构的多种改进。
因此，本发明的结构和方法设法维持电压，保留延伸栅极和场电板结构的优点，同时减少栅极到漏极电容以及因此减少开关过程中的能量损耗。
接下来参考图3描述本发明的第一实施例。图3描绘了与图2所绘的同样的器件结构，仅有一点例外。延伸的多晶硅栅电极36A不再连接到顶场板44。通过图2和3的比较可以看到，图2中的金属场电板44以及金属场电板44A的延伸部分已经与延伸的多晶硅栅电极36A隔断。顶场板44以及延伸部分44A已经以图中未示的方式连接到源极。在图2中形式上为至栅电极的外部触点的外部触点52在第一实施例中不再连接到栅极，因此新的结构55用作至栅电极的金属触点(未示出外部触点)。
由于这些变化，根据本发明的第一实施例，栅极与漂移区的重叠已显著减少。结果，栅极到漏极电容因此同样减小。参考图3，形式上穿过场氧化区的图3的漏极侧或的右侧的栅极到漏极的电容已经被替代为漏极到源极电容Cds 300。在场氧化区的左侧上或源极侧，仍保留有栅极到漏极的电容，如图3的301所示。由于减少栅极到漏极的重叠部分且相应减少栅极到漏极电容，因此在本发明的第一实施例的图3中所描绘的晶体管结构的开关过程中能量损耗的减少是显著的，下面将更详细的描述。
下面参考图4描述本发明的第二实施例。图4除了一个微小的改变之外，与图3相同。在图3中，多晶硅栅电极是从图3的向右的源区的方向或向漏极的方向横向沿器件场氧化区延伸的一个连续结构36，36A。在图4中，能够看到多晶硅栅电极36B的较大部分(注意，在图3中标明为36A的结构在图4中分成两部分，在图4中现在标记为36A(仍连接到栅极)和36B(与栅极隔断))已经与电连接栅极的部分隔断并与图2中所描绘的器件一样重新连接到顶场板44。由于顶场板44和设置在顶场板之上的金属连接器52A仅仅连接多晶硅场栅极36B的隔断部分且不电连接栅极，因此设置在剩下的多晶硅栅电极的顶端的新的金属栅接触55仍然存在，因为它仍然必须通过该触点外部地电连接到栅极。
与图3所示的本发明的第一实施例一样，场极板44，连接场极板52A的触点的外部连接器以及多晶硅延伸部分36B(现在与栅极隔断)再次连接回源触点，图中未示出该连接。应当注意，通过使每个触点的输入阻抗都低，以及不需要断开下部金属层以把下部源区触点60连接顶场板44，第二金属层的使用和因此产生的上触点52，53和54有利于把场极板52A(因为它不再是外部栅极触点，因此重新命名)连接回源极外部触点53。
由于这些修改，栅极到漏极电容已经限制在部分场氧化区的最左侧或向源极的方向，且承载漏极到源极电容的大部分场氧化区在图4中表示为Cds 400，该部分出现在顶场板延伸部分44A和漂移区32之间，也在目前隔断的多晶硅场电板36B和漂移区32之间。由于现在栅极到漏极电容Cdg 401显著减少，因此该修改的好处导致了晶体管开关过程中能量损耗更少。为此第二实施例是优选实施例。
在图5中相对于漏极到源极电压VDS绘制以皮法测量的栅极到漏极电容变量Cdg的曲线。图5是以线性比例绘制的曲线，且可以看到三条曲线之间的电容有显著差异。曲线501是指图2所示的结构，该结构是常规的SOI LMDOS晶体管结构。可以看到，栅极到漏极电容随VDS减小，但对于高的VDS它仍然保持相当高的值。曲线502涉及图3所示的晶体管结构，该结构是本发明的第一实施例，在高的VDS值处，栅极到漏极电容显著减少。最后一条曲线503涉及图4中所示的晶体管器件结构，该结构是本发明的第二实施例并且是优选实施例，对于VDS大于100伏时有效地产生栅极到漏极电容的极小值，并且对器件工作的能量损耗有显著效果。
如图5可以看到，在曲线502和503中栅极到漏极电容不仅随漏电压减小，而且相对于漏电压的减小率在漏电压增加时也增加。因此，图3和4所示的晶体管结构在高漏电压下工作时，栅极到漏极电容显著地减小，在高压开关工作时提供重要的优点。
图6是表示比较图2-4中所示的晶体管的每一开关周期能量损耗的图示说明。曲线601是图2中的晶体管结构在每一开关周期估计的能量损失，该晶体管结构是常规的SOILDMOS结构。在此可以看到，随VDS增加，能量损耗持续增加。曲线602指图3所示的结构，该结构是本发明的第一实施例，其限制了每一开关周期估计的能量损失。最后，曲线603是对图4的晶体管器件测得的每一开关周期的估计的能量损失，该结构是本发明的第二实施例，其中看到能量损失显著减少且显现出相当平直的曲线特性，以致在VDS增加时能量损失也没有以很大的速度增加。注意到，图6中的曲线是用log对数绘制的，以致曲线601和602之间的微小差异显著大于它显现出来的，且实质上重要的是用显示为曲线603的图4所绘的结构实现节能。
如图6可以看到，优选第二实施例器件同图2中所示的常规SOI LMDOS结构相比损耗的能量大约低25倍。这就是为什么图4中描绘的本发明的优选实施例是分裂的多晶结构的原因。除非一定量的电容或比图4的结构更低的源极到漏极电容是特定应用中所需的特性，否则通过分裂多晶结构实现几乎完全去除栅极到漏极电容将是选择的器件结构。
为了完整且清楚地描述本发明的第一和第二实施例的优点，用另一种方法表示这些结果，下面的表格A是对图2-4所示的三种结构的每一种的能量损失与漏电流相比的列表，能量损失以微焦耳为单位，漏电流以安培为单位。
 漏电流，ID(A)  普通SOI LDMOS   第一实施例   第二实施例
 5.4  48   26   13
 1.6  18   12   9.6
 0.6  10.8   9.6   8.8
表格A-每个开关周期的能量损失(微焦耳)
在表格A中，在具有Vdrain＝400V和Vgate＝10V的三种漏电流级别(ID栏)下进行测量。下面三栏包括，在三次测量的漏电流的每一次中，三种晶体管结构中的每一种在每个周期(开启和关闭)的能量损失。
这些测试的器件设计为6A的最大电流额定值，且在该电流下，分裂多晶设计的第二实施例比普通的器件好4倍并且比第一实施例器件好两倍。当移动到较低的电流时，能量损耗差也变得较小，但是对大的漏极电流仍然表现出一些改进性。
尽管上文描述了本发明的第一实施例和优选实施例，但是本领域的技术人员应该明白可以进行各种修改和变化。第一实施例和第二优选实施例的结构可以延伸到任何晶体管的结构，特别是如，其栅极到漏极的大电容是由于与其电连接的横向延伸的栅极和/或顶场板和横向漂移或漏区之间的重叠。于是，例如具有各种公知和待公知的变型和改进的LIGBT(横向绝缘栅双级晶体管)等会大大地从本发明的方法和结构中获益。

Claims (20)

1.一种将开关晶体管时的能量损耗减少的方法，该晶体管具有横向漂移区(32)，在所述的横向漂移区(32)的一部分上横向延伸的栅电极(36，36A)，以及在所述的横向漂移区(32)的至少一部分上横向延伸的导电场电板(44，44A)，该方法包括：
使延伸的栅极部分(36，36A)切成两部分，即第一部分(36)和第二部分(36A)；
使延伸的栅电极的第一部分(36)与场电板和栅电极的第二部分(36A)电绝缘；以及
使场电板(44，44A)和延伸的栅电极的第二部分(36A)连接源极(28)以便减小栅极到漏极的电容(301，401)。
2.如权利要求1所述的方法，其中栅电极(36，36A)和场电板(44，44A)延伸在漂移区(32)的不同部分之上。
3.如权利要求2所述的方法，其中晶体管的横向漂移区(32)横向地布置在体区(30)和漏区(34)之间。
4.如权利要求3所述的方法，其中延伸的栅电极由多晶硅制成，以及场电板(44，44A)由金属制成。
5.如权利要求4所述的方法，其中延伸的栅电极的第一部分(36)横向靠近源极(28)以及栅电极的第二部分(36A)横向靠近漏极(34)。
6.如权利要求5所述的方法，其中晶体管是NMOS或PMOS器件的任意一种。
7.如权利要求5所述的方法，其中晶体管是横向绝缘栅双级晶体管器件。
8.一种横向薄膜SOI器件，包括：半导体衬底(22)，在所述的衬底(22)上的掩埋绝缘层(24)，以及在所述的掩埋绝缘层(24)上的SOI层(26)中的横向的MOS器件，且该MOS器件具有形成在与第一导电类型相反的第二导电类型的体区(30)中的第一导电类型的源区(28)，第一导电类型的横向漂移区(32)邻近所述的体区(30)，第一导电类型的漏区(34)通过所述的横向漂移区(32)与体区(30)横向隔开，在体区(30)的一部分上和横向漂移区(32)的一部分上的栅电极(36)邻接所述的体区(30)，所述的栅电极通过第一绝缘区(38，38B)与所述的体区(30)和漂移区(32)绝缘，由导电材料构成的场电板(44，44A)横向延伸在所述的横向漂移区(32)的一部分上并且电连接源区(28)，该场电板(44，44A)通过第二绝缘区(42)与所述的栅电极(36，36A)绝缘。
9.如权利要求8的器件，其中场电板(44，44A)包括第一区和第二区，该两个区电连接。
10.如权利要求9的器件，其中场电板的第一区以及栅电极(36，36A)由多晶硅制成。
11.如权利要求10的器件，其中场电板的第二区由金属制成。
12.如权利要求11的器件，其中该器件NMOS器件。
13.如权利要求11的器件，其中该器件是PMOS器件。
14.如权利要求11的器件，其中该器件是横向绝缘栅双级晶体管器件。
15.一种将开关晶体管时能量损耗减少的方法，该晶体管具有横向漂移区(32)，在所述的横向漂移区(32)的至少一部分上横向延伸的栅电极(36，36A)，以及在所述的横向漂移区(32)的至少一部分之上横向延伸的导电场电板(44，44A)，该方法包括：
使延伸的栅电极(36，36A)与场电板电绝缘；以及
使场电板(44，44A)连接源极(28)以减小栅极到漏极的电容(301，401)。
16.如权利要求15的方法，其中栅电极(36，36A)和场电板(44，44A)至少在一定程度上延伸在漂移区(32)的不同部分上。
17.如权利要求18的方法，其中晶体管的横向漂移区(32)横向地布置在体区(30)和漏区(34)之间。
18.如权利要求17的方法，其中延伸的栅电极(36，36A)由多晶硅制成，以及场电板由金属制成。
19.如权利要求18的方法，其中晶体管是NMOS或PMOS器件的任意一种。
20.如权利要求18的方法，其中晶体管是横向绝缘栅双级晶体管器件。
CNB028004140A 2001-02-27 2002-02-08 开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件 Expired - Fee Related CN1286186C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/794,562 2001-02-27
US09/794,562 US6468878B1 (en) 2001-02-27 2001-02-27 SOI LDMOS structure with improved switching characteristics

Publications (2)

Publication Number Publication Date
CN1457514A CN1457514A (zh) 2003-11-19
CN1286186C true CN1286186C (zh) 2006-11-22

Family

ID=25163000

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028004140A Expired - Fee Related CN1286186C (zh) 2001-02-27 2002-02-08 开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件

Country Status (6)

Country Link
US (1) US6468878B1 (zh)
EP (1) EP1368836A2 (zh)
JP (1) JP4123935B2 (zh)
KR (1) KR100847990B1 (zh)
CN (1) CN1286186C (zh)
WO (1) WO2002069408A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651644A (zh) * 2011-02-25 2012-08-29 富士通半导体股份有限公司 控制电路、晶体管的控制系统和方法以及器件

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0107405D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP2006245548A (ja) 2005-02-01 2006-09-14 Toshiba Corp 半導体装置
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7968950B2 (en) * 2007-06-27 2011-06-28 Texas Instruments Incorporated Semiconductor device having improved gate electrode placement and decreased area design
US8704295B1 (en) 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
JP2011512677A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド 半導体素子構造及び関連プロセス
US8274129B2 (en) * 2009-10-23 2012-09-25 National Semiconductor Corporation Power transistor with improved high-side operating characteristics and reduced resistance and related apparatus and method
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
CN101789444A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 一种可提高mos管击穿电压的第一层金属
CN102130173A (zh) * 2010-12-23 2011-07-20 上海北京大学微电子研究院 Ldmos结构
CN102130061B (zh) * 2011-01-05 2012-12-05 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102270664A (zh) * 2011-09-01 2011-12-07 上海先进半导体制造股份有限公司 Ldmos晶体管结构及其形成方法
US8896021B2 (en) * 2011-09-14 2014-11-25 United Microelectronics Corporation Integrated circuit device
CN102956696B (zh) * 2012-09-14 2014-12-10 东南大学 一种大电流p型绝缘体上硅横向绝缘栅双极型晶体管
CN103178104B (zh) * 2013-02-20 2015-08-19 国网智能电网研究院 一种半导体器件多级场板终端结构及其制造方法
CN103280460B (zh) * 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
EP3422415B1 (en) * 2014-02-28 2023-08-02 LFoundry S.r.l. Semiconductor device comprising a laterally diffused mos transistor
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US9601614B2 (en) 2015-03-26 2017-03-21 Nxp Usa, Inc. Composite semiconductor device with different channel widths
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
US9947701B2 (en) * 2016-05-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low noise device and method of forming the same
NL2018115B1 (en) * 2017-01-03 2018-07-25 Univ Delft Tech Active semiconductor device with linearized depletion capacitance
US10665712B2 (en) * 2018-09-05 2020-05-26 Monolithic Power Systems, Inc. LDMOS device with a field plate contact metal layer with a sub-maximum size
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3845495A (en) * 1971-09-23 1974-10-29 Signetics Corp High voltage, high frequency double diffused metal oxide semiconductor device
EP0020164B1 (en) * 1979-05-30 1983-05-11 Xerox Corporation Monolithic hvmosfet array
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5648671A (en) 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
EP0965145B1 (en) * 1997-12-24 2011-09-21 Nxp B.V. A high voltage thin film transistor with improved on-state characteristics and method for making same
DE19800647C1 (de) * 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
US5969387A (en) 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region
US6506648B1 (en) * 1998-09-02 2003-01-14 Cree Microwave, Inc. Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure
US6028337A (en) 1998-11-06 2000-02-22 Philips North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651644A (zh) * 2011-02-25 2012-08-29 富士通半导体股份有限公司 控制电路、晶体管的控制系统和方法以及器件
CN102651644B (zh) * 2011-02-25 2015-12-16 创世舫电子日本株式会社 控制电路、晶体管的控制系统和方法以及器件

Also Published As

Publication number Publication date
JP4123935B2 (ja) 2008-07-23
WO2002069408A3 (en) 2002-12-05
KR100847990B1 (ko) 2008-07-22
US20020155646A1 (en) 2002-10-24
JP2004519852A (ja) 2004-07-02
CN1457514A (zh) 2003-11-19
WO2002069408A2 (en) 2002-09-06
EP1368836A2 (en) 2003-12-10
US6468878B1 (en) 2002-10-22
KR20020092454A (ko) 2002-12-11

Similar Documents

Publication Publication Date Title
CN1286186C (zh) 开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件
US5323040A (en) Silicon carbide field effect device
CN1244160C (zh) 半导体器件
US20020053695A1 (en) Split buried layer for high voltage LDMOS transistor
CN1881613A (zh) 高压金属氧化物半导体元件
CN1641886A (zh) 具有一分开井结构的隔离的高电压ldmos晶体管
CN1445861A (zh) 具位於主动胞元阵列外的屏蔽电极和较小闸极－汲极电容的电晶体排列
CN102097441A (zh) 用于等离子显示屏驱动芯片的soi器件
CN1734784A (zh) 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术
CN107680997B (zh) 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN103296081B (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
CN1266750C (zh) 在绝缘衬底上形成的场效应晶体管以及集成电路
CN212659542U (zh) 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件
CN107845675B (zh) 一种横向双扩散金属氧化物半导体场效应管
CN102687274B (zh) 沟槽式金属氧化物半导体场效应晶体管
CN116978928A (zh) 一种基于有源耗尽机理的功率半导体器件及制造方法
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
CN107359195B (zh) 一种高耐压横向超结器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
Deng et al. A new low specific on-resistance Hk-LDMOS with N-poly diode
CN110504321B (zh) 一种具有pn柱的绝缘层上硅ldmos晶体管
CN106941115B (zh) 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管
CN100454578C (zh) 高压金属氧化物半导体元件及其制造方法
CN104617147A (zh) 一种沟槽mosfet结构及其制作方法
CN2773909Y (zh) 侧面扩散金属氧化物半导体场效晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061122

Termination date: 20210208