JP2004519852A - 改善されたスイッチング特性を有するｓｏｉｌｄｍｏｓ構造 - Google Patents

改善されたスイッチング特性を有するｓｏｉｌｄｍｏｓ構造 Download PDF

Info

Publication number
JP2004519852A
JP2004519852A JP2002568429A JP2002568429A JP2004519852A JP 2004519852 A JP2004519852 A JP 2004519852A JP 2002568429 A JP2002568429 A JP 2002568429A JP 2002568429 A JP2002568429 A JP 2002568429A JP 2004519852 A JP2004519852 A JP 2004519852A
Authority
JP
Japan
Prior art keywords
region
field plate
gate electrode
drift region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002568429A
Other languages
English (en)
Other versions
JP4123935B2 (ja
Inventor
ヨハン ペトルッゼロ
セオドレ ジェイ レタヴィク
マーク アール シンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2004519852A publication Critical patent/JP2004519852A/ja
Application granted granted Critical
Publication of JP4123935B2 publication Critical patent/JP4123935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

ラテラルドリフト領域及び伝導上部フィールドプレートを備えるトランジスタ装置のための改良された方法及び構造が示される。本方法は、フィールドプレートのゲート電極に接続されている部分を減少させ、従って、ゲートと、ドリフト領域及びドレインと、の実効重なりを減少させることにより、ゲート・ドレイン容量を減少させるステップにより構成される。これは、トランジスタをスイッチングする際の減少したエネルギー消費、そしてより効率的な動作を生じさせる。ゲート・ドレイン容量の減少の速度はより高いドレイン電圧において更に速くなっており、高電圧アプリケーションにおいて大きなエネルギー効率を保証する。

Description

【０００１】
【発明の属する技術分野】
本発明はラテラルドリフト領域及び伝導フィールドプレートを有するＳｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ （ＳＯＩ）型の半導体装置の構造及びこれを作製する方法における改良に関する。特に本発明は、ラテラルドリフト領域を備えるトランジスタにおいて改良された構造を作製するための構造及び技術であって、ゲート電極の延長、又は、フィールド酸化物の上に横方向に延在するフィールドプレートが用いられ、全フィールドプレートを保持する一方で、ゲートに接続されているフィールドプレートの横方向の長さを低減することによりゲート・ドレイン容量が大幅に低減されるような、構造及び技術を示す。
【０００２】
【従来の技術】
高電圧及び高パワーの装置を作製するには通常、降伏電圧、大きさ、「オン」抵抗、製造の容易性、製造の信頼性、スイッチングサイクルタイム及びエネルギー消費等の分野において、いずれかを犠牲にして妥協をしなければならない。理想的には、このような装置は動作欠陥及び作製の複雑性を最小にしつつ全ての分野において優れた特徴を示す。
【０００３】
関連する米国特許第５，２４６，８７０号及び第５，４１２，２４１号に、ドリフト領域において線形的なドーピングプロファイルを提供することにより上昇した降伏電圧が達成されるという、基本となるＳＯＩ構造に対する改良が示されている。両特許とも本出願と共に共通に譲渡され、ここに参照として組み込まれる。これらＳＯＩ装置においては、ラテラルＭＯＳ構造におけるチャンネル又はボディと、ドレインと、の間のドリフト領域は、薄くなった部分及び横方向に見た場合の線形的なドーピング濃度プロファイル等の種々の特徴を備え、これは大幅に向上した降伏電圧特性を生じさせる。加えて、ドリフト領域内に伝導電荷を２倍許容するために、上部フィールドプレートが実質上一定の厚さのフィールド酸化物の上に設けられ、これにより降伏電圧を低下させること無く伝導損失が低減される。しかし、高い降伏電圧を保つために、ドリフト領域のソース側近くの伝導電荷の全量は非常に小さく保たれなければならず、このことは電流の流れの障害を生じさせ伝導損失の理想的な低減を妨害する。
【０００４】
基本となるＳＯＩ構造に関する他の改良が米国特許第５，６４８，６７１号に示され、これは線形的に傾斜したフィールド酸化物領域及び線形的なドーピングプロファイルを持つラテラル薄膜ＳＯＩ装置を示し、これらの特徴は、降伏電圧を低下させること無く伝導損失を低減させる役目を果たす。この構造への他の改良が本出願と共通に譲渡された米国特許第５，９６９，３８７号に示される。前記特許は本明細書記載の発明の発明者の内の２人により共同発明されたものであり、本明細書に参照により組み込まれる。進歩的な高度化させた装置性能を提供することを目的とする、上記の特許の改良は、半導体薄膜の最大厚さの少なくとも約５倍の距離に亘って、上部酸化物層の一部の厚さをほぼ連続的な態様で増加させる一方、上部酸化物層即ちフィールド酸化物層の下にあるラテラルドリフト領域の一部の厚さをほぼ連続的な態様で減少させる、ということを開示する。
【０００５】
本出願と共通に譲渡された更に他の改良された高電圧薄膜装置が米国特許第６，０２８，３３７号に開示される。前記特許は本明細書記載の発明の発明者の内の２人により共同発明されたものであり、本明細書に参照により組み込まれる。この後者の改良は、この一般的な型の装置で通常起こる垂直方向の従来の空乏化に加えて、動作中に横方向にボディ領域に隣接するドリフト領域の一部を空乏化させるために、前記装置中に追加の構造を設けた。これらの従来技術による装置は例により示され、明らかに、従来技術には、基本的なＳＯＩ ＬＤＭＯＳ構造に対する他の改良及び高度化をしたこれら装置の多くの他の種類がある。
【０００６】
基本的なＳＯＩ ＬＤＭＯＳ装置に多くの重要な改良点を開示しながらも、従来技術の装置のいずれも、それ自身ドリフトチャンネルの上に横方向に延在するフィールド酸化物の上に横方向に延在する（ゲート電極に電気的に接続しており、且つ、ときには単純にこのゲート電極の延長部である）上部フィールドプレートの副産物である、増加したゲート・ドレイン容量という問題に対処していない。このような上部フィールドプレートは米国特許第５，２４６，８７０号及び第５，４１２，２４１号で最初に導入されたものであり、今ではこれは一般的に、標準的なＳＯＩ ＬＤＭＯＳ構造の一部である。結果として生じる増加したゲート・ドレイン容量の問題は更に下で説明されるが、これは本発明の方法及び構造に係わる問題である。上記上部フィールドプレートの存在は増加したゲート・ドレイン容量を直接的に生じさせ、この結果として、トランジスタスイッチング中の増加したエネルギー消費、よって、エネルギーの非効率性につながる。
【０００７】
従って、高電圧、高電流の環境で高性能となることができるトランジスタ装置構造であって、動作パラメータ、特にはより低いゲート・ドレイン容量及び結果として生じるスイッチングの最中の減少したエネルギー消費が更に最適化されるようなトランジスタ装置構造を得ることが望ましい。
【０００８】
【発明が解決しようとする課題】
本発明は、上部フィールドプレートの利点を保ちつつも同時にこの装置のゲート・ドレイン容量を低減させ、よってスイッチング最中のエネルギー消費を低減させることにより、従来技術の上述の構造を改良することを目標とする。
【０００９】
【課題を解決するための手段】
これは、ゲート電極及び当該ゲート電極に電気的に接続されたフィールドプレートと、この装置のドリフト領域と、の重なりの低減により実行される。これは、全上部フィールドプレートを従来技術のままに保持しつつもゲート電極から分断させ、これらの部分をソースに再接続することによってゲート・ドレイン抵抗を減少させることにより、達成される。ポリシリコンゲート電極を分断させ、横方向に見てドレイン方向の部分をフィールドプレートに接続させてポリシリコンのソース方向の小さな一部だけをゲートに接続させておくことにより、更なる利点が実現される。
【００１０】
１つの実施例では、上部フィールドプレートは、ドリフト領域上に部分的に延在する、延長されたポリシリコンゲート接点と、前記ドリフト領域の多くの部分に横方向に突出した、前記ゲート接点に付着した金属フィールドプレートと、を有し、前記ポリシリコンゲート電極に付着していた前記金属フィールドプレートは前記ポリシリコンゲート電極から分断され、ソース接点に再び接続される。これは、ドリフト領域のゲートとの重なりが延長されたポリシリコンに合うようにこのゲート重なりを制限する。他の、及び好適な、実施例においては、上でかいつまんで説明されたように、延長されたポリシリコンゲート接点自体が２つの部分に分断される。装置のソース側の小さい方の一部分は、ゲート電極に接続されたままであってフィールド酸化物の小さい方の部分の上に延長され、他方の、金属フィールドプレートに接続されていたより大きい部分は、ソースに再接続され、ゲートとドリフト領域との重なりを制限し、よって、更に、ゲート・ドレイン容量を低減させる。
【００１１】
好ましい実施例の方法を用いることにより、スイッチング最中のエネルギー消費における大きな低減が達成される。この効果はドレイン電圧及びドレイン電流と共に増大する。
【００１２】
【発明の実施の形態】
図１及び２に示される従来のＳＯＩ ＬＤＭＯＳ構造がここで説明され、次に、この改良案である本発明の好ましい実施例が図３及び図４を参照しながら説明される。
【００１３】
図１の簡略化された断面図においては、ラテラル薄膜ＳＯＩ ＭＯＳトランジスタ２０は、半導体基板２２、埋め込み絶縁層２４、及び、装置が作製される半導体表面層２６を含む。このＭＯＳトランジスタは、第１の伝導型のソース領域２８、第２の反対の伝導型のボディ領域３０、第１の伝導型のラテラルドリフト領域３２、及び、これも第１の伝導型である、ドレイン領域３４を含む。ドリフト領域に隣接するボディ領域の端は、参照番号３０Ａで示される。基本的な装置構造は、酸化物絶縁領域３８により半導体表面層２６から絶縁されるゲート電極３６により完成する。本発明の範囲内で、本発明に用いられるＭＯＳトランジスタ構造は、好適には、段差のある酸化物（ｓｔｅｐｐｅｄ ｏｘｉｄｅ）領域３８Ａ及び３８Ｂ、フィールド部分を形成する延長されたゲート電極構造３６Ａ、ゲート電極３６及び延長されたゲート電極３６Ａを覆う絶縁酸化物層４２、金属又は同等の導電物質製の上部フィールドプレート４４、装置のドレイン側に横方向に突出する上部フィールドプレートの延長部４４Ａ、及び薄くなったラテラルドリフト領域部分３２Ａ、等の種々の性能を向上させる特徴を有する。これら全ては前述の従来技術に詳細に説明されており、本発明に用いられるＭＯＳトランジスタ構造は、これら全ての特徴を、本発明の範囲又は精神から離れることなく、多数の種々の他の性能を向上させる所望の特徴と共に有する。更に、ＭＯＳトランジスタ２０は、ボディ領域３０内に位置する、ボディ領域と同じ伝導型だがより高濃度にドープされたソース領域２８に接触する表面接触領域４０も含んでもよい。ドレイン・ソース電圧が数百ボルトのオーダーである高電圧アプリケーションの利用のためには、導電性の上部フィールドプレートは、電圧を保持するために必要なものであることに注意されたい。
【００１４】
当然のことながら、これら図に示される簡略化された代表的な装置は特定の装置構造を示すが、装置形状及び装置構成の両方における幅広い変形例が本発明の範囲内で用いられることが可能である。
【００１５】
図２は、非常に類似した従来のＳＯＩ ＬＤＭＯＳトランジスタのより詳細な型を示す。よって、図２中で図１と同一の番号を持つ領域は、同一の構造要素を表し、これ以上は説明されない。図２は更に、装置形状及び構成をより正確な態様で示しているが、当然のことながら、上述のとおり、図２〜４等のより詳細な図でさえも実際の装置の簡略化されたものであり、総合的な図化ではない。
【００１６】
図２〜４に関して、図１に見られる構造と異なるか又は潜在的に異なって見える構造のみが説明され、図２〜４において図１と同一の参照番号を持つ全ての他の装置構造及び要素は同一の装置構造又は要素を示すと理解されたい。
【００１７】
図２は例として、トランジスタ構造のＮＭＯＳ構成を示す。図２に関して、延長されたポリシリコンゲート電極構造３６Ａに接続された金属上部フィールドプレート４４、上部フィールドプレートの延長部４４Ａ、及び、上部フィールドプレート４４及び上部フィールドプレートの延長部４４Ａの上の絶縁層５１、並びに、本装置のゲート３６、ソース２８及びドレイン３４への３つの金属接点（それぞれ要素５２、５３及び５４と呼ばれる）、が追加で示される。図２に示される前記上部接点５２、５３及び５４における第２の金属層の使用は、各接点における入力インピーダンスが低くなることを許容し、これは従来技術において知られているように望ましい特性である。
【００１８】
更に、図の左から右への、つまり、ドリフト領域のソース側からドレイン側への、ラテラルドリフト領域３２の明るい状態から暗い状態への陰影の増加は、従来技術において知られるように、ドレイン方向へ近接する増加するドーピングプロファイルを示す。このような増加したドーピングは線形的であってよく、又は、従来技術において知られる若しくは知られ得るように、一定の状況では有用であるような幾つかの他のプロファイルも用いられる。
【００１９】
最後に図２は、ゲート電極３６、３６Ａ及びドリフト領域３２の間のフィールド酸化物領域３８、３８Ａ及び３８Ｂに沿っての容量を示し、これらはゲート・ドレイン容量Ｃｄｇとして示される（そしてこのゲート・ドレイン容量と等価である）。見て分かるとおりこの容量は、ゲート電極と、金属フィールドプレート４４及び延長されたフィールドプレート４４Ａ等の、ゲート電極３６及び延長されたゲート電極３６Ａに電気的に接続された全ての伝導構造と、の間の重なりに直接的に依存する。このことは、容量が、電荷移送プレート（この場合は伝導ゲート電極及び／又は上部のフィールドプレート、及び、下部のドリフト領域）の面積に比例するという
キャパシタの一般的な特性に見合ったものである。
【００２０】
当該分野では、例えば蛍光又はガス放電ランプの駆動回路等、一連のパルスが必要とされるアプリケーション等におけるように、トランジスタがスイッチオン／オフされるときには、エネルギーが消費することがよく知られている。更によく知られているように、消費されたエネルギーはゲート・ドレイン容量に比例する。よって、トランジスタスイッチングにおいて消費されるエネルギーを低減する便利な方法は、ゲート・ドレイン容量を低減させることである。
【００２１】
ゲート・ドレイン容量を減少させる明らかな方法は、延長されたゲート３６Ａ、金属上部フィールドプレート４４、及び延長された上部フィールドプレート４４Ａ構造を除去することであるが、これは、例えば米国特許第５，４１２，２４１号等の従来技術において説明されこれにより既知である、上部フィールドプレート及びこの上部フィールドプレートの延長部の利点、並びに、上部フィールドプレート及び延長されたゲート電極等を用いる基本的なＳＯＩ構造に対する多数の改良点等を無効にする。
【００２２】
よって、本発明の方法及び構成は、延長されたゲート及びフィールドプレート構造の利点を保持して電圧を保持しつつ、ゲート・ドレイン容量を減少させ、これにより、スイッチング最中のエネルギー消費を減少させることを目的とする。
【００２３】
本発明の第１の実施例は次に図３を参照して説明される。図３は、１つの例外を除いては図２に示されたものと同一の装置構成を示す。延長されたポリシリコンゲート電極３６Ａはもはや上部フィールドプレート４４に接続されていない。図２及び３の比較により、図２中の金属フィールドプレート４４、よって、その同じ４４Ａの延長部が、延長されたポリシリコンゲート電極３６Ａから分断されたことが分かる。上部フィールドプレート４４及び延長部４４Ａはソースに接続されているが、この接続は示されない。図２中の外部接点５２は、図２ではゲート電極への外部接点であったが、第１の実施例においてはゲートに接続されておらず、従って、新しい構造５５がゲート電極への金属接点として働く（外部接点は示されない）。
【００２４】
これら変更の結果として、本発明の第１の実施例によると、ゲートとドリフト領域との重なりは大きく減少している。結果として、ゲート・ドレイン容量も減少している。図３を参照すると、ゲート・ドレイン容量は、以前はフィールド酸化物のドレイン側、即ち図３の右側に存在していたが、ここではドレイン・ソース容量Ｃｄｓ３００に置換されている。フィールド酸化物の左側、即ちソース側では、ゲート・ドレイン容量は残り、図３中で要素３０１と示される。ゲート・ドレインの重なりのこの減少及び対応するゲート・ドレイン容量の低減の結果として、本発明の第１の実施例である図３に示されるトランジスタ構造のスイッチング中のエネルギー消費は大きく、これは以下でより定量的に説明される。
【００２５】
本発明の第２の実施例が次に図４を参照して説明される。図４は、１つの小さな変更点を除いては図３と同一である。図３では、ポリシリコンゲート電極は１つの連続的な構造３６及び３６Ａであり、図３中でソース領域から右方向、即ちドレイン方向に、装置フィールド酸化物に横方向に沿って延在する。図４では、ポリシリコンゲート電極のより大きな部分３６Ｂ （図３中で３６Ａと示される構造は図４では３６Ａ（依然ゲートに接続されている）及び３６Ｂ（ゲートから分断されている）と呼ばれる２つの区域に分割されていることに注意されたい）はゲートとの電気接点から分断され、図２で示される装置と同様に上部フィールドプレート４４に再接続されている。上部フィールドプレート４４及びこの上部フィールドプレートの上に配置される金属コネクタ５２Ａは、ポリシリコンフィールドゲート３６Ｂの分断された一部にのみ接続され、ゲートとは電気的に接続されていないため、残りのポリシリコンゲート電極の上にある新しい金属ゲート接点５５は、ゲートをこの接点を通じて外部から接続することが依然必要であるため依然存在している。
【００２６】
図３に示される本発明の第１の実施例と同様、フィールドプレート４４、フィールドプレートの接点への外部コネクタ５２Ａ、及び、ポリシリコン延長部３６Ｂ（ここではゲートから分断されている）は、ソース接点に再接続されるが、この接続はまた示されていない。第２の金属層の使用、よって上部接点５２、５３及び５４の作製は、各接点における入力インピーダンスが低くなることを可能にすることにより、また、下部の金属層を壊して上部フィールドプレート４４を下部ソース接点６０と接続させるという必要性を排除することにより、フィールドプレートの接点５２Ａ （既に外部ゲート接点ではないため新しい番号を付けられた）のソース外部接点５３への再接続を容易にすることに注意されたい。
【００２７】
この変形の結果として、ゲート・ドレイン容量は、最も左の、即ちフィールド酸化物のソース方向の部分に制限され、フィールド酸化物のほとんどが、上部フィールドプレート延長部４４Ａとドリフト領域３２との間にも、分断されたポリシリコンフィールドプレート３６Ｂとドリフト領域３２との間にも現れる、図４中でＣｄｓ４００として示されるドレイン・ソース容量を持つ。この変形例からの利点は、大幅に減少したゲート・ドレイン容量Ｃｄｇ４０１の結果として、トランジスタスイッチングの最中に経験されるエネルギー消費に更に大きな減少を生じさせる。これらの理由から、第２の実施例が好ましい実施例である。
【００２８】
図５では、ピコファラドで測定されたゲート・ドレイン容量Ｃｄｇの変化がドレイン・ソース電圧ＶＤＳに対してプロットされる。図５は均等メモリでプロットされ、分かるように、３つのプロットの間には容量に大きな違いがある。プロット５０１は、従来のＳＯＩ ＬＭＤＯＳトランジスタ構造である、図２で示される構造に関係する。分かるように、ゲート・ドレイン容量は、確かにＶＤＳと共に減少してはいるが、高いＶＤＳに対しては幾分高い値を保っている。プロット５０２は、高いＶＤＳにおいてゲート・ドレイン容量を大きく低減させる、本発明の第１の実施例である、図３に示されるトランジスタ構造に関係する。最後に、図４に示されるトランジスタ装置構造に関するプロット５０３は、本発明の第２の、そして好ましい、実施例であるが、１００ボルトより大きいＶＤＳに対して、ゲート・ドレイン容量を極めて小さい値に効果的に導き、装置の動作の際に、エネルギー消費に関して大きな効果を生じさせる。
【００２９】
図５に見られるように、プロット５０２及び５０３においてゲート・ドレイン容量がドレイン電圧と共に減少するだけでなく、ドレイン電圧に対する減少速度も、ドレイン電圧が上昇すると共に上昇する。よって、図３及び４に示されるトランジスタ構造の高いドレイン電圧における動作において、ゲート・ドレイン容量の減少は大きく、高い電圧スイッチング動作において重要な利点を提供する。
【００３０】
図２〜４に示されるトランジスタのスイッチングサイクル毎のエネルギー消費を比較するグラフ図が図６に示される。プロット６０１は、従来のＳＯＩ ＬＤＭＯＳ構造である、図２に表されるトランジスタ構造のスイッチングサイクル毎の推定されたエネルギー損失である。ここで見られるように、ＶＤＳの増加と共に、エネルギー消費は増加し続ける。プロット６０２は、スイッチングサイクル毎の推定されたエネルギー損失を制限する本発明の第１の実施例である図３に示される構造に関する。最後に、プロット６０３は、本発明の第２の実施例である図４に示されるトランジスタ装置で測定されたスイッチングサイクル毎の推定されるエネルギー損失である。ここではエネルギー損失に大きな減少が見られ、ＶＤＳが増加すると共にエネルギー損失が非常に大きな速度では増加しないような、幾分平らなプロット特性が現れている。図６に示されるプロットはログ目盛りであり、プロット６０１と６０２との間の見かけ上の小さな違いは、見かけよりも大幅に大きく、図４に示される構造により実現される、プロット６０３として示されるエネルギー節約は、著しく大きいということに注意されたい。
【００３１】
図６から見られるように、好ましい第２の実施例の装置についての消費エネルギーは図２に示される従来のＳＯＩ ＬＭＤＯＳ構造と比較して約２５倍低い。これが、本発明の好ましい実施例が図４に示されるような分割されたポリ構造である理由である。一定量の容量、又は、図４の構造におけるよりも低いソース・ドレイン容量が特定のアプリケーションにおける所望の特性でない限り、分割されたポリ構造により達成されるゲート・ドレイン容量のほぼ完全な除去が最適な装置構造になる。
【００３２】
本発明の第１及び第２の実施例の利点を完全且つ明確に説明するようこれらの結果を更に他の態様で示すために、以下の表１は、図２〜４に示される３つの構造のそれぞれについての、アンペアで示されるドレイン電流、対、マイクロジュールで示されるエネルギー損失の一覧である。
【００３３】
【表１】
Figure 2004519852
表１−スイッチングサイクル毎のエネルギー損失（マイクロジュール）
【００３４】
表１では、Ｖｄｒａｉｎ＝４００Ｖ、Ｖｇａｔｅ＝１０Ｖとして、３つのドレイン電流レベル（ＩＤ列）において測定が行われた。次の３つの列は３つの測定されたドレイン電流のそれぞれにおける３つのトランジスタ構造のそれぞれに対するサイクル（オン／オフ）毎のエネルギー損失を含む。
【００３５】
この検査のための装置は６Ａの最大定格電流のために設計され、この電流においては第２の実施例の分割されたポリ設計は、従来の装置よりも４倍優れ、第１の実施例の装置よりも２倍優れている。エネルギー損失の違いは、より低い電流に移行すると共に小さくなるが、大きなドレイン電流に関しては依然いくらかの改良を示す。
【００３６】
以上は本発明の第１の実施例及び好ましい実施例を説明するが、当業者には、無数の種々の変更例及び変形例が使用可能であり、第１の実施例及び第２の好ましい実施例の構造の延長が、いかなるトランジスタ構造に対しても使用可能であることが理解されるであろう。特にはこれらのトランジスタ構造は、例えば、横に延長したゲート及び／又は該ゲートに電気的に接続された上部フィールドプレートと、ラテラルドリフト又はドレイン領域との間の重なりから生じる大きなゲート・ドレイン容量があるような構造である。よって、例えばＬＩＧＢＴ等も、既知の及びこれから知られるべき全ての変形例及び発展例等により、本発明の方法及び構成から大きく利されるであろう。このような無数の可能な変形例は請求項によりカバーされるということが意図されている。
【図面の簡単な説明】
【図１】従来のラテラル薄膜ＳＯＩ装置の簡略化された断面図。
【図２】従来のラテラル薄膜ＳＯＩ装置のより詳細な断面図。
【図３】本発明の第１の実施例による、図２の従来構造の改良。
【図４】本発明の第２の実施例による、図２の従来構造の改良。
【図５】従来技術の従来構造及び本発明の好適な実施例の構造の、ドレイン容量ＣＧＤ対ドレイン・ソース電圧ＶＤＳのプロット。
【図６】従来技術の従来構造及び本発明の好適な実施例の構造の、ＶＤＳの関数としてのスイッチングサイクル毎の推定されるエネルギー損失のプロット。

Claims (20)

  1. ラテラルドリフト領域と、前記ラテラルドリフト領域の一部の上に横方向に延在するゲート電極と、前記ラテラルドリフト領域の少なくとも一部の上に横方向に延在する伝導フィールドプレートと、を備えるトランジスタをスイッチングする際のエネルギー消費を減少させる方法であって、
    前記の延在するゲート電極を２つの部分に分断するステップと、
    前記の延在するゲート電極の第１の部分を前記フィールドプレート及び第２の部分から絶縁するステップと、
    ゲート・ドレイン容量を減少させるように前記フィールドプレート及び前記の延在するゲート電極の第２の部分をソースに接続させるステップと、
    を有する方法。
  2. 前記ゲート電極及び前記フィールドプレートが前記ドリフト領域の異なった部分の上に少なくともある程度延在する請求項１に記載の方法。
  3. 前記トランジスタのラテラルドリフト領域がボディ領域とドレイン領域との間に横方向に配置される請求項２に記載の方法。
  4. 前記の延在するゲート電極がポリシリコン製であり、前記フィールドプレートが金属製である請求項３に記載の方法。
  5. 前記の延在するゲート電極の前記第１の部分が横方向に見て前記ソースに最も近く、前記第２の部分が横方向に見て前記ドレインに最も近いような請求項４に記載の方法。
  6. 前記トランジスタがＮＭＯＳ又はＰＭＯＳ装置のいずれか一方である請求項５の方法。
  7. 前記トランジスタがＬＩＧＢ装置である請求項５の方法。
  8. 半導体基板、前記基板上の埋め込み絶縁層、及び、前記埋め込み絶縁層上のＳＯＩ層中のラテラルＭＯＳ装置を有するラテラル薄膜ＳＯＩ装置であって、第１の伝導型と反対の伝導型である第２の伝導型のボディ領域内に形成される前記第１の伝導型のソース領域と、前記ボディ領域に隣接した前記第１の伝導型のラテラルドリフト領域と、前記ラテラルドリフト領域により前記ボディ領域から横方向に空間的に隔てられる前記第１の伝導型のドレイン領域と、前記ボディ領域の上、及び、前記ボディ領域に隣接した前記ラテラルドリフト領域の第１の部分の上の、ゲート電極と、を有し、前記ゲート電極は前記ボディ領域及びドリフト領域から第１の絶縁領域により絶縁され、導電物質で構成されたフィールドプレートは前記ラテラルドリフト領域の第２の部分の上に横方向に延在すると共に前記ソース領域に電気的に接続され、前記フィールドプレートは前記ゲート電極から第２の絶縁領域により絶縁される、ラテラル薄膜ＳＯＩ装置。
  9. 前記フィールドプレートが第１の領域及び第２の領域から構成され、これら２つの領域が電気的に接続されている請求項８に記載の装置。
  10. 前記フィールドプレートの前記第１の領域及び前記ゲート電極がポリシリコン製である請求項９に記載の装置。
  11. 前記フィールドプレートの前記第２の領域が金属製である請求項１０に記載の装置。
  12. ＮＭＯＳ装置である請求項１１に記載の装置。
  13. ＰＭＯＳ装置である請求項１１に記載の装置。
  14. ＬＩＧＢＴ装置である請求項１１に記載の装置。
  15. ラテラルドリフト領域と、前記ラテラルドリフト領域の少なくとも一部の上に横方向に延在するゲート電極と、前記ラテラルドリフト領域の少なくとも一部の上に横方向に延在する伝導フィールドプレートと、を備えるトランジスタをスイッチングする際のエネルギー消費を減少させる方法であって、
    前記の延在するゲート電極の延長された部分を前記フィールドプレートから電気的に絶縁するステップと、
    前記ゲート・ドレイン容量を減少させるように前記フィールドプレートを前記ソースに接続するステップと、
    を有する方法。
  16. 前記ゲート電極及び前記フィールドプレートが前記ドリフト領域の異なった部分の上に少なくともある程度延在する請求項１５に記載の方法。
  17. 前記トランジスタのラテラルドリフト領域がボディ領域とドレイン領域との間に横方向に配置される請求項１６に記載の方法。
  18. 前記の延在するゲート電極がポリシリコン製であり、前記フィールドプレートが金属製である請求項１７に記載の方法。
  19. 前記トランジスタがＮＭＯＳ又はＰＭＯＳ装置のいずれかである請求項１８に記載の方法。
  20. 前記トランジスタがＬＩＧＢＴ装置である請求項１８に記載の方法。
JP2002568429A 2001-02-27 2002-02-08 ラテラル薄膜ｓｏｉ装置及びその製造方法 Expired - Fee Related JP4123935B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/794,562 US6468878B1 (en) 2001-02-27 2001-02-27 SOI LDMOS structure with improved switching characteristics
PCT/IB2002/000411 WO2002069408A2 (en) 2001-02-27 2002-02-08 Soi ldmos transistor having a field plate and method of making the same

Publications (2)

Publication Number Publication Date
JP2004519852A true JP2004519852A (ja) 2004-07-02
JP4123935B2 JP4123935B2 (ja) 2008-07-23

Family

ID=25163000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002568429A Expired - Fee Related JP4123935B2 (ja) 2001-02-27 2002-02-08 ラテラル薄膜ｓｏｉ装置及びその製造方法

Country Status (6)

Country Link
US (1) US6468878B1 (ja)
EP (1) EP1368836A2 (ja)
JP (1) JP4123935B2 (ja)
KR (1) KR100847990B1 (ja)
CN (1) CN1286186C (ja)
WO (1) WO2002069408A2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0107405D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP2006245548A (ja) 2005-02-01 2006-09-14 Toshiba Corp 半導体装置
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7968950B2 (en) * 2007-06-27 2011-06-28 Texas Instruments Incorporated Semiconductor device having improved gate electrode placement and decreased area design
WO2009102684A2 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor device structures and related processes
US8704295B1 (en) 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
US8274129B2 (en) * 2009-10-23 2012-09-25 National Semiconductor Corporation Power transistor with improved high-side operating characteristics and reduced resistance and related apparatus and method
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
CN101789444A (zh) * 2010-01-28 2010-07-28 上海宏力半导体制造有限公司 一种可提高mos管击穿电压的第一层金属
CN102130173A (zh) * 2010-12-23 2011-07-20 上海北京大学微电子研究院 Ldmos结构
CN102130061B (zh) * 2011-01-05 2012-12-05 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
JP5606960B2 (ja) * 2011-02-25 2014-10-15 トランスフォーム・ジャパン株式会社 トランジスタの制御回路、トランジスタの制御システム、およびトランジスタの制御方法
CN102270664A (zh) * 2011-09-01 2011-12-07 上海先进半导体制造股份有限公司 Ldmos晶体管结构及其形成方法
US8896021B2 (en) * 2011-09-14 2014-11-25 United Microelectronics Corporation Integrated circuit device
CN102956696B (zh) * 2012-09-14 2014-12-10 东南大学 一种大电流p型绝缘体上硅横向绝缘栅双极型晶体管
CN103178104B (zh) * 2013-02-20 2015-08-19 国网智能电网研究院 一种半导体器件多级场板终端结构及其制造方法
CN103280460B (zh) * 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
EP3422415B1 (en) * 2014-02-28 2023-08-02 LFoundry S.r.l. Semiconductor device comprising a laterally diffused mos transistor
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US9601614B2 (en) 2015-03-26 2017-03-21 Nxp Usa, Inc. Composite semiconductor device with different channel widths
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
US9947701B2 (en) * 2016-05-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low noise device and method of forming the same
NL2018115B1 (en) * 2017-01-03 2018-07-25 Univ Delft Tech Active semiconductor device with linearized depletion capacitance
US10665712B2 (en) * 2018-09-05 2020-05-26 Monolithic Power Systems, Inc. LDMOS device with a field plate contact metal layer with a sub-maximum size
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3845495A (en) 1971-09-23 1974-10-29 Signetics Corp High voltage, high frequency double diffused metal oxide semiconductor device
DE3063085D1 (en) * 1979-05-30 1983-06-16 Xerox Corp Monolithic hvmosfet array
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5648671A (en) 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
JP2001513270A (ja) 1997-12-24 2001-08-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改良されたオン状態特性を有する高電圧薄膜トランジスタ及びその製造方法
DE19800647C1 (de) * 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
US5969387A (en) 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region
US6506648B1 (en) * 1998-09-02 2003-01-14 Cree Microwave, Inc. Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure
US6028337A (en) 1998-11-06 2000-02-22 Philips North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness

Also Published As

Publication number Publication date
WO2002069408A3 (en) 2002-12-05
CN1286186C (zh) 2006-11-22
CN1457514A (zh) 2003-11-19
US6468878B1 (en) 2002-10-22
KR100847990B1 (ko) 2008-07-22
WO2002069408A2 (en) 2002-09-06
KR20020092454A (ko) 2002-12-11
EP1368836A2 (en) 2003-12-10
JP4123935B2 (ja) 2008-07-23
US20020155646A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
JP4123935B2 (ja) ラテラル薄膜ｓｏｉ装置及びその製造方法
EP1170803A2 (en) Trench gate MOSFET and method of making the same
US20010023961A1 (en) Trench DMOS transistor having a double gate structure
KR20010090598A (ko) 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(ｓｏｉ) ｐｍｏｓ 디바이스
KR20010073010A (ko) 게이트 전극과 전계판 전극을 갖는 횡형 박막실리콘-온-절연체 디바이스
TW201436459A (zh) 用於ｍｏｓｆｅｔ應用的可變緩衝電路
KR20010104342A (ko) 횡형 박막ＳＯＩ(Ｓｉｌｉｃｏｎ-Ｏｎ-Ｉｎｓｕｌａｔｏｒ) 디바이스
JP2002532905A (ja) 横型薄膜シリコンオンインシュレータ（ｓｏｉ）ｊｆｅｔデバイス
CN105895692A (zh) 具有补偿结构的半导体器件
CN101336483A (zh) 高迁移率功率金属氧化物半导体场效应晶体管
CN100580928C (zh) 一种复合型的场效应晶体管结构及其制造方法
US20070158681A1 (en) Power integrated circuit device having embedded high-side power switch
KR20010033905A (ko) 측방향 디플리션이 있는 측방향 박막 실리콘 온 절연체디바이스
TWI550883B (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
CN106960879B (zh) 一种改善射频开关特性的mosfet结构
US10128367B2 (en) Transistor device with increased gate-drain capacitance
CN110718585A (zh) Ldmos器件及其制造方法
US20050127438A1 (en) Lateral FET structure with improved blocking voltage and on resistance performance and method
US8124466B2 (en) Process for manufacturing voltage-controlled transistor
KR20010034356A (ko) 측방향 박막 실리콘 온 인슐레이터(ｓｏｉ) 디바이스
JP2007516587A (ja) 絶縁トレンチゲート電極を有する横型電界効果トランジスタ
CN103887336A (zh) 半导体结构及其制造方法
CN219513109U (zh) 一种中高压屏蔽栅极功率mosfet版图
US20130221404A1 (en) Semiconductor structure and method for forming the same
JPH0548091A (ja) 高耐圧ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees