JPH0548091A - 高耐圧ｍｏｓｆｅｔ - Google Patents
高耐圧ｍｏｓｆｅｔInfo
- Publication number
- JPH0548091A JPH0548091A JP20824091A JP20824091A JPH0548091A JP H0548091 A JPH0548091 A JP H0548091A JP 20824091 A JP20824091 A JP 20824091A JP 20824091 A JP20824091 A JP 20824091A JP H0548091 A JPH0548091 A JP H0548091A
- Authority
- JP
- Japan
- Prior art keywords
- drift layer
- substrate
- layer
- dielectric strength
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 耐圧を損うことなくオン抵抗の小さな高耐圧
ＭＯＳＦＥＴを提供する。 【構成】 半導体基板１上に形成されたソ―ス電極２
と，ゲ―ト電極４に接して延長された低濃度の不純物拡
散により形成した長さＬｄのドリフト層５と，このドリ
フト層５に接して形成されたドレイン電極３からなる高
耐圧ＭＯＳＦＥＴにおいて，前記ドリフト層のゲ―ト寄
りの下部に前記基板の濃度よりも高濃度で前記基板と同
形の不純物層６を形成する。
ＭＯＳＦＥＴを提供する。 【構成】 半導体基板１上に形成されたソ―ス電極２
と，ゲ―ト電極４に接して延長された低濃度の不純物拡
散により形成した長さＬｄのドリフト層５と，このドリ
フト層５に接して形成されたドレイン電極３からなる高
耐圧ＭＯＳＦＥＴにおいて，前記ドリフト層のゲ―ト寄
りの下部に前記基板の濃度よりも高濃度で前記基板と同
形の不純物層６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は，電気信号のスイッチン
グ等に用いられる高耐圧ＭＯＳＦＥＴの性能向上に関す
る。
グ等に用いられる高耐圧ＭＯＳＦＥＴの性能向上に関す
る。
【０００２】
【従来の技術】図４は高耐圧ＭＯＳＦＥＴの従来例を示
す断面構成図である。図において１はｐ- シリコン基
板，２はｐ+ 層とｎ+ 層が隣あって配置され，それらが
接続されたソ―ス電極，３はｎ+ 不純物からなるドレイ
ンでゲ―ト電極４に接して延長されたｎ- 拡散により形
成した長さＬｄのドリフト層５を介して接続されてい
る。ゲ―ト４とドレイン３の間にドリフト層５を設ける
のはそれらの接続部での電界集中を避ける為である。
す断面構成図である。図において１はｐ- シリコン基
板，２はｐ+ 層とｎ+ 層が隣あって配置され，それらが
接続されたソ―ス電極，３はｎ+ 不純物からなるドレイ
ンでゲ―ト電極４に接して延長されたｎ- 拡散により形
成した長さＬｄのドリフト層５を介して接続されてい
る。ゲ―ト４とドレイン３の間にドリフト層５を設ける
のはそれらの接続部での電界集中を避ける為である。
【０００３】
【発明が解決しようとする課題】上記構成のＭＯＳＦＥ
Ｔのドレイン・ソ―ス耐圧を高くする為には，ドリフト
層Ｌｄの長さを長く，その不純物濃度を低くする必要が
ある。一方このＦＥＴのオン抵抗は通常のＭＯＳＦＥＴ
のチャネル抵抗に，このドリフト層５の抵抗を加えたも
のであり，ドリフト層５の長さを長く，不純物濃度を低
くすればするほどドリフト層５の抵抗が大きくなってし
まう。そのため，高抵抗でオン抵抗の小さい素子を得る
のは難しいという問題があった。本発明は上記従来技術
の問題を解決する為になされたもので，耐圧を損うこと
なくオン抵抗の小さな高耐圧ＭＯＳＦＥＴを提供するこ
とを目的とする。
Ｔのドレイン・ソ―ス耐圧を高くする為には，ドリフト
層Ｌｄの長さを長く，その不純物濃度を低くする必要が
ある。一方このＦＥＴのオン抵抗は通常のＭＯＳＦＥＴ
のチャネル抵抗に，このドリフト層５の抵抗を加えたも
のであり，ドリフト層５の長さを長く，不純物濃度を低
くすればするほどドリフト層５の抵抗が大きくなってし
まう。そのため，高抵抗でオン抵抗の小さい素子を得る
のは難しいという問題があった。本発明は上記従来技術
の問題を解決する為になされたもので，耐圧を損うこと
なくオン抵抗の小さな高耐圧ＭＯＳＦＥＴを提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決する為に
本発明は，半導体基板上に形成されたソ―ス電極と，ゲ
―ト電極に接して延長された低濃度の不純物拡散により
形成した長さＬｄのドリフト層と，このドリフト層に接
して形成されたドレイン電極からなる高耐圧ＭＯＳＦＥ
Ｔにおいて，前記ドリフト層のゲ―ト寄りの下部に前記
基板の濃度よりも高濃度で前記基板と同形の不純物層を
形成したことを特徴とするものである。
本発明は，半導体基板上に形成されたソ―ス電極と，ゲ
―ト電極に接して延長された低濃度の不純物拡散により
形成した長さＬｄのドリフト層と，このドリフト層に接
して形成されたドレイン電極からなる高耐圧ＭＯＳＦＥ
Ｔにおいて，前記ドリフト層のゲ―ト寄りの下部に前記
基板の濃度よりも高濃度で前記基板と同形の不純物層を
形成したことを特徴とするものである。
【０００５】
【作用】ドリフト層の下部の基板と同形で，かつ，基板
濃度より高濃度の不純物層は，ピンチオフ電圧を変える
ことなくドリフト層の抵抗を低くする。
濃度より高濃度の不純物層は，ピンチオフ電圧を変える
ことなくドリフト層の抵抗を低くする。
【０００６】
【実施例】図１は本発明の一実施例を示す断面構成図で
ある。図において，図４と同一要素には同一符号を付し
て重複する説明は省略するが，本発明の構成においては
ドリフト層のゲ―ト寄りの下部に基板より濃度の高い不
純物層６を形成する。この様なＭＯＳＦＥＴは例えば次
の工程により作製することができる。即ち，図２に示す
ようにｐ- シリコン基板上の所定の領域にイオン注入等
の方法により基板よりも濃度の高いｐ形不純物６を導入
し熱拡散する。
ある。図において，図４と同一要素には同一符号を付し
て重複する説明は省略するが，本発明の構成においては
ドリフト層のゲ―ト寄りの下部に基板より濃度の高い不
純物層６を形成する。この様なＭＯＳＦＥＴは例えば次
の工程により作製することができる。即ち，図２に示す
ようにｐ- シリコン基板上の所定の領域にイオン注入等
の方法により基板よりも濃度の高いｐ形不純物６を導入
し熱拡散する。
【０００７】次に図３に示すようにその不純物領域６を
含む基板１上にエピタキシャル成長によりｐ- 層７を形
成する。そして，そのエピタキシャル層（ｐ- ）７上に
従来と同様な方法でソ―ス２，ゲ―ト４，ドレイン３と
なる領域を形成して電極を形成する。上記の構成におい
て，ドリフト層の長さをＬｄ，深さをＸｄ，幅をＷｄと
し，ドリフト層５の不純物濃度をＮｄとすると，そのド
リフト層５の抵抗Ｒｄは次式により表わすことができ
る。 Ｒｄ＝（Ｌｄ／Ｗｄ）（１／ｑμＮｄＸｄ） ここで，ｑは電子の電荷量（１．６×１０-19 ク―ロ
ン），μは電子またはホ―ルの移動度である。
含む基板１上にエピタキシャル成長によりｐ- 層７を形
成する。そして，そのエピタキシャル層（ｐ- ）７上に
従来と同様な方法でソ―ス２，ゲ―ト４，ドレイン３と
なる領域を形成して電極を形成する。上記の構成におい
て，ドリフト層の長さをＬｄ，深さをＸｄ，幅をＷｄと
し，ドリフト層５の不純物濃度をＮｄとすると，そのド
リフト層５の抵抗Ｒｄは次式により表わすことができ
る。 Ｒｄ＝（Ｌｄ／Ｗｄ）（１／ｑμＮｄＸｄ） ここで，ｑは電子の電荷量（１．６×１０-19 ク―ロ
ン），μは電子またはホ―ルの移動度である。
【０００８】即ち，Ｒｄを小さくする為にはＮｄまたは
Ｘｄを大きくする必要がある。一方ドレイン・ソ―ス耐
圧を決める要因は幾つかあるが，ゲ―トのドレイン端で
のドレイン側のドリフト層の電位がドレイン電圧Ｖｄに
比較して充分小さな値でなければならない。即ち，ドリ
フト層が電位を担っていることが必要である。その時ド
リフト層が空乏化し，ピンチオフしていることになる。
基板の不純物濃度をＮａとすると，ピンチオフ電圧Ｖｐ
は次式により表わすことができる。 Ｖｐ＝（ｑ／２ｋｓε0 ）（Ｎｄ／Ｎａ）（Ｎａ＋Ｎｄ）Ｘｄ2 ここで，ｋｓ；シリコンの比誘電率 ε0 ；真空中の比誘電率 基板の濃度Ｎａはドレイン部で接合耐圧がドレイン・ソ
―ス耐圧より大きくなければならないので低濃度である
必要がある。
Ｘｄを大きくする必要がある。一方ドレイン・ソ―ス耐
圧を決める要因は幾つかあるが，ゲ―トのドレイン端で
のドレイン側のドリフト層の電位がドレイン電圧Ｖｄに
比較して充分小さな値でなければならない。即ち，ドリ
フト層が電位を担っていることが必要である。その時ド
リフト層が空乏化し，ピンチオフしていることになる。
基板の不純物濃度をＮａとすると，ピンチオフ電圧Ｖｐ
は次式により表わすことができる。 Ｖｐ＝（ｑ／２ｋｓε0 ）（Ｎｄ／Ｎａ）（Ｎａ＋Ｎｄ）Ｘｄ2 ここで，ｋｓ；シリコンの比誘電率 ε0 ；真空中の比誘電率 基板の濃度Ｎａはドレイン部で接合耐圧がドレイン・ソ
―ス耐圧より大きくなければならないので低濃度である
必要がある。
【０００９】そして本発明ではドリフト層のゲ―ト寄り
の下部にＮａ＜Ｎａ´である様な不純物層６を有してい
るので，その部分でのピンチオフ電圧が小さくなる。客
にいえば同じＶｐを得るためにＮｄを大きくすることが
できる為Ｒｄを小さくすることができる。なお，本実施
例においてはｐ- の基板を用いたが，基板としてｎ- の
ものを用い，ソ−ス・ドレインの極性を反転させてｐ−
ＭＯＳとしても良く，ＭＯＳＦＥＴ部を二重拡散形ＭＯ
Ｓ（Ｄ−ＭＯＳ）として形成しても良い。
の下部にＮａ＜Ｎａ´である様な不純物層６を有してい
るので，その部分でのピンチオフ電圧が小さくなる。客
にいえば同じＶｐを得るためにＮｄを大きくすることが
できる為Ｒｄを小さくすることができる。なお，本実施
例においてはｐ- の基板を用いたが，基板としてｎ- の
ものを用い，ソ−ス・ドレインの極性を反転させてｐ−
ＭＯＳとしても良く，ＭＯＳＦＥＴ部を二重拡散形ＭＯ
Ｓ（Ｄ−ＭＯＳ）として形成しても良い。
【００１０】
【発明の効果】以上実施例とともに具体的に説明した様
に，本発明の高耐圧ＭＯＳＦＥＴによれば，ドリフト層
のゲ―ト寄りの下部に基板の濃度よりも高濃度で，その
基板と同形の不純物層を形成したので，耐圧を損うこと
なくオン抵抗の小さな高耐圧ＭＯＳＦＥＴを実現するこ
とができる。
に，本発明の高耐圧ＭＯＳＦＥＴによれば，ドリフト層
のゲ―ト寄りの下部に基板の濃度よりも高濃度で，その
基板と同形の不純物層を形成したので，耐圧を損うこと
なくオン抵抗の小さな高耐圧ＭＯＳＦＥＴを実現するこ
とができる。
【図１】本発明の高耐圧ＭＯＳＦＥＴを示す断面構成図
である。
である。
【図２】図１の製作工程を示す断面図である
【図３】図１の製作工程を示す断面図である
【図４】従来の高耐圧ＭＯＳＦＥＴを示す断面構成図で
ある。
ある。
１ 基板 ２ ソ―ス ３ ドレイン ４ ゲ―ト ５ ドリフト層 ６ 不純物層 ７ エピタキシャル層
Claims (1)
- 【請求項１】 半導体基板上に形成されたソ―ス電極
と，ゲ―ト電極に接して延長された低濃度の不純物拡散
により形成したドリフト層と，このドリフト層に接して
形成されたドレイン電極からなる高耐圧ＭＯＳＦＥＴに
おいて，前記ドリフト層のゲ―ト寄りの下部に前記基板
の濃度よりも高濃度で前記基板と同形の不純物層を形成
したことを特徴とする高耐圧ＭＯＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20824091A JPH0548091A (ja) | 1991-08-20 | 1991-08-20 | 高耐圧ｍｏｓｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20824091A JPH0548091A (ja) | 1991-08-20 | 1991-08-20 | 高耐圧ｍｏｓｆｅｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548091A true JPH0548091A (ja) | 1993-02-26 |
Family
ID=16552980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20824091A Pending JPH0548091A (ja) | 1991-08-20 | 1991-08-20 | 高耐圧ｍｏｓｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548091A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939751A (en) * | 1996-06-15 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | MOSFET having double junction structures in each of source and drain regions |
| KR100311589B1 (ko) * | 1996-07-26 | 2001-11-03 | 클라스 노린, 쿨트 헬스트룀 | 고 전압용 반도체 부품 |
| JP2009021300A (ja) * | 2007-07-10 | 2009-01-29 | Toyota Motor Corp | 半導体装置とその製造方法 |
| CN100459153C (zh) * | 2002-11-29 | 2009-02-04 | 松下电器产业株式会社 | SiC-MISFET及其制造方法 |
| CN102544092A (zh) * | 2010-12-16 | 2012-07-04 | 无锡华润上华半导体有限公司 | Cmos器件及其制造方法 |
-
1991
- 1991-08-20 JP JP20824091A patent/JPH0548091A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939751A (en) * | 1996-06-15 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | MOSFET having double junction structures in each of source and drain regions |
| KR100311589B1 (ko) * | 1996-07-26 | 2001-11-03 | 클라스 노린, 쿨트 헬스트룀 | 고 전압용 반도체 부품 |
| CN100459153C (zh) * | 2002-11-29 | 2009-02-04 | 松下电器产业株式会社 | SiC-MISFET及其制造方法 |
| JP2009021300A (ja) * | 2007-07-10 | 2009-01-29 | Toyota Motor Corp | 半導体装置とその製造方法 |
| CN102544092A (zh) * | 2010-12-16 | 2012-07-04 | 无锡华润上华半导体有限公司 | Cmos器件及其制造方法 |
| JP2014504008A (ja) * | 2010-12-16 | 2014-02-13 | シーエスエムシー テクノロジーズ エフエイビー１ シーオー．， エルティーディー | Ｃｍｏｓ素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100847990B1 (ko) | 횡형 박막 ｓｏｉ 디바이스 및 이 디바이스에서의 에너지 소모 감소 방법 | |
| US6798020B2 (en) | High-voltage lateral transistor with a multi-layered extended drain structure | |
| JP3871352B2 (ja) | 薄膜ｓｏｉ装置及びその製造方法 | |
| US6787847B2 (en) | High-voltage vertical transistor with a multi-layered extended drain structure | |
| US6310378B1 (en) | High voltage thin film transistor with improved on-state characteristics and method for making same | |
| US20070007537A1 (en) | Semiconductor device | |
| EP1170803A2 (en) | Trench gate MOSFET and method of making the same | |
| US20030060001A1 (en) | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure | |
| US7476932B2 (en) | U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices | |
| US6639273B1 (en) | Silicon carbide n channel MOS semiconductor device and method for manufacturing the same | |
| EP0965145B1 (en) | A high voltage thin film transistor with improved on-state characteristics and method for making same | |
| KR100707529B1 (ko) | 횡형 박막 ｓｏｉ 디바이스 | |
| KR100701712B1 (ko) | 수평 박막 ｓｏｉ 디바이스 | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP2002518843A (ja) | 上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置 | |
| KR100290913B1 (ko) | 고전압 소자 및 그 제조방법 | |
| JPH0548091A (ja) | 高耐圧ｍｏｓｆｅｔ | |
| US10355132B2 (en) | Power MOSFETs with superior high frequency figure-of-merit | |
| KR20040061025A (ko) | 이중 게이트 산화물 고전압 반도체 디바이스 및 이의 제조방법 | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR19980024731A (ko) | 전계효과에 의해 제어 가능한 반도체 소자 | |
| CN117613098B (zh) | 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法 | |
| EP4016645A1 (en) | Silicon carbide power device and method for manufacturing the same | |
| JPH05275703A (ja) | 半導体装置およびその製造方法 | |
| JPH08316469A (ja) | 高耐圧半導体装置 |