JPH05275703A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高耐圧横型絶縁ゲート型バイポーラトランジ
スタのオン抵抗の低減を図る。 【構成】 第一導電型の半導体基板３に形成された第二
導電型のソース領域８と第二導電型のドレイン領域１ａ
との間に、ドレイン領域１ａに接して第二導電型の延長
ドレイン領域２を有し、延長ドレイン領域２の内部にお
いてドレイン領域１ａを取り囲むように、第一導電型の
ＰＴ領域４を形成し、ドレイン領域１ａとそのドレイン
領域１ａに接して形成された高濃度の第一導電型の領域
１ｃの間に抵抗領域１４をはさんで電気的に接続した構
成よりなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高耐圧横型絶縁ゲート
型バイポーラトランジスタ等の半導体装置およびその製
造方法に関する。

【０００２】

【従来の技術】従来の高耐圧横型絶縁ゲート型バイポー
ラトランジスタ（以下、Ｌ−ＩＧＢＴと称する）につい
て説明する。

【０００３】図５は従来のＬ−ＩＧＢＴの断面図であ
る。高濃度のドレイン領域１ａは延長ドレイン領域２中
に形成され、さらに同様に延長ドレイン領域２に包含さ
れた、シリコン基板３と同一導電型のＰＴ（Ｐ−ＴＯ
Ｐ）領域４に周囲を取り囲まれている。なお上記ドレイ
ン領域１ａ，延長ドレイン領域２はシリコン基板３とは
逆の導電型である。高濃度の逆導電型ドレイン領域１ａ
に接してＰＴ領域４側に高濃度のシリコン基板３と同じ
一導電型の領域１ｂが形成されている。シリコン基板３
の表面部における延長ドレイン領域２とシリコン基板３
との接合部に接してシリコン基板３の表面にチャンネル
部５が形成され、チャンネル部５の上にはゲート酸化膜
６および多結晶シリコン膜からなるゲート電極７が並設
されている。チャンネル部５の、延長ドレイン領域２に
相対する位置にシリコン基板３とは逆の導電型のソース
領域８が形成されており、またソース領域８を取り囲む
ようにして高濃度の、シリコン基板３と同じ一導電型の
チャンネルストッパ９が形成されている。さらにチャン
ネル部５の基板バイアス効果を抑制するため、ソース領
域８に隣接してシリコン基板３と同じ一導電型の高濃度
領域１０を設け、ソース領域８と同様にソース電極１１
と電気的に接続されている。またＰＴ領域４はシリコン
基板３と電気的に接続されている。

【０００４】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、ゲートオン時に、ソース領域８から電子が
流入し、逆導電型のドレイン領域１ａに到達する間に、
高濃度の一導電型の領域１ｂ下部の延長ドレイン領域２
での電圧降下が約０．７Ｖに達することにより、高濃度
の一導電型領域１ｂからキャリアの注入が起こり、Ｌ−
ＩＧＢＴとして動作する。このため、ドレイン−ソース
間の小さな電圧でＬ−ＩＧＢＴとして動作させるために
は、高濃度の一導電型領域１ｂ下部の延長ドレイン領域
２での抵抗を大きくすることが必要となり、高濃度の一
導電型の領域１ｂの長さが増大するため、単位面積あた
りのオン抵抗が大きくなるという課題を有していた。

【０００５】本発明は上記従来の課題を解決するもの
で、逆導電型ドレイン領域に接した高濃度の一導電型の
領域の長さを大きくすることなく、オン抵抗の低減を図
った半導体装置およびその製造方法を提供することを目
的とする。

【０００６】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、ドレイン領域に接して形成さ
れた高濃度の一導電型の領域と上記ドレイン領域とを半
導体基板上に形成された抵抗領域を介して上記半導体基
板上で電気的に接続した構成による。

【０００７】

【作用】この構成によって、逆導電型のドレイン領域と
高濃度の一導電型の領域の間に形成された抵抗領域での
電圧降下が約０．７Ｖに達すると、高濃度の一導電型の
領域からキャリアの注入が起こり、Ｌ−ＩＧＢＴとして
動作する。すなわち、ドレイン−ソース間の電圧がほぼ
抵抗で生じる約０．７Ｖの電圧降下分のみでＬ−ＩＧＢ
Ｔとして動作するため、高濃度の一導電型の領域を長く
形成する必要は無く、加工精度で決まる最小寸法で形成
することが可能となり、単位面積あたりのオン抵抗を低
減できる。

【０００８】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【０００９】図１は本発明の一実施例における半導体装
置の断面図である。図１において、図５の従来例と同一
部分には同一番号を付し、説明を省略する。すなわち本
発明の特徴は高濃度の逆導電型のドレイン領域１ａ上の
電極１３から抵抗領域１４を通して高濃度の一導電型の
領域１ｃに接続し、その高濃度の一導電型の領域１ｃ上
にドレイン電極１５を形成したことである。図２は図１
の半導体装置のドレイン領域１ａ近傍の平面図で、図１
はＡ−Ａ′線における断面図に相当する。Ｂ−Ｂ′線に
おける断面図は図３（ａ）に、Ｃ−Ｃ′線における断面
図は図３（ｂ）にそれぞれ示す。なお図２，図３におい
て１６は高濃度の逆ドレイン領域１ａのコンタクト窓、
１７は高濃度の一導電型の領域１ｃのコンタクト窓、１
８は抵抗領域１４と電極１３とのコンタクト窓、１９は
抵抗領域１４とドレイン電極１５とのコンタクト窓であ
る。各図からも分るように高濃度の逆導電型のドレイン
領域１ａに接して形成された高濃度の一導電型の領域１
ｃの幅（ソース領域８方向に対しては長さ）が小さくな
っている。なお、抵抗領域１４の抵抗値は高濃度の一導
電型の領域１ｃ下部の延長ドレイン領域での抵抗値より
も十分大きくするとよい結果が得られた。

【００１０】また、高濃度の逆導電型ドレイン領域１ａ
と高濃度の一導電型領域１ｃを電気的に接続する抵抗領
域１４を、ゲート電極７形成と同時に同じ材料の多結晶
シリコン膜によって形成することができ、プロセスの簡
略化も同時に達成できる。

【００１１】図４は以上のようにして得られた半導体装
置の単位面積当りのオン抵抗を従来のものと比較して示
した図である。ただし従来の半導体装置の単位面積当り
のオン抵抗を１００としている。図より約３０％低減で
きていることが分る。

【００１２】

【発明の効果】以上の実施例から明らかなように本発明
は、ドレイン領域に接して形成された高濃度の一導電型
の領域と上記ドレイン領域とを半導体基板上に形成され
た抵抗領域を介して上記半導体基板上で電気的に接続し
た構成によるので、高濃度の一導電型の領域は、加工精
度で決まる最小寸法で形成することが可能となり、単位
面積あたりのオン抵抗を大幅に低減し、プロセスを簡略
化できる半導体装置を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例の半導体装置の断面図

【図２】図１の半導体装置の平面図

【図３】（ａ）は図２の半導体装置のＢ−Ｂ′線におけ
る断面図 （ｂ）は図２の半導体装置のＣ−Ｃ′線における断面図

【図４】図１の半導体装置における単位面積当りのオン
抵抗を従来のものと比較して示した図

【図５】従来の半導体装置の断面図

【符号の説明】

１ａ ドレイン領域（逆導電型のドレイン領域） １ｃ 高濃度の一導電型の領域 ２ 延長ドレイン領域 ３ シリコン基板（一導電型半導体基板） ４ ＰＴ領域 ５ チャンネル部 ６ ゲート酸化膜 ７ ゲート電極 ８ ソース領域 ９ チャンネルストッパ １０ 高濃度領域 １１ ソース電極 １３ ドレイン領域１ａの上の電極 １４ 抵抗領域 １５ ドレイン領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一導電型半導体基板と、その半導体基板
   上の所定部に形成された逆導電型の延長ドレイン領域
   と、その延長ドレイン領域のそれぞれ所定部に形成され
   た逆導電型のドレイン領域および前記一導電型半導体基
   板と電気的に接続された一導電型のＰＴ領域と、そのＰ
   Ｔ領域と前記ドレイン領域の間でそのドレイン領域に接
   して形成された高濃度の一導電型の領域とを少なくとも
   有する半導体装置において、ドレイン領域に接して形成
   された高濃度の一導電型の領域と前記ドレイン領域とを
   半導体基板上に形成された抵抗領域を介して前記半導体
   基板上で電気的に接続したことを特徴とする半導体装
   置。
2. 【請求項２】 抵抗領域が多結晶シリコン膜であること
   を特徴とする請求項１記載の半導体装置。
3. 【請求項３】 一導電型半導体基板上にポリシリコン膜
   からなるゲート電極を形成する時、同時に同一材料で、
   導電型のドレイン領域とそのドレイン領域に接して形成
   された高濃度の一導電型との間に介在する前記半導体基
   板上の抵抗領域を形成する工程を少なくとも有すること
   を特徴とする半導体装置の製造方法。