JPH04241463A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04241463A JPH04241463A JP3003206A JP320691A JPH04241463A JP H04241463 A JPH04241463 A JP H04241463A JP 3003206 A JP3003206 A JP 3003206A JP 320691 A JP320691 A JP 320691A JP H04241463 A JPH04241463 A JP H04241463A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- conductor type
- drain contact
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は高耐圧横型MOS電界効
果トランジスタ等の半導体装置に関する。
果トランジスタ等の半導体装置に関する。
【0002】
【従来の技術】従来の高耐圧横型MOS電界効果トラン
ジスタ(以下、LMOSと略す)について説明する。
ジスタ(以下、LMOSと略す)について説明する。
【0003】図3は従来のLMOSの断面図である。高
濃度のドレインコンタクト領域1は延長ドレイン領域2
a中に形成され、さらに同様に延長ドレイン領域2に包
含されたシリコン基板4と同一導電型領域3b(以下、
PT領域と称する)に周囲を取り囲まれている。延長ド
レイン領域2とシリコン基板4とのシリコン表面部にお
ける接合部のシリコン基板4の側にはチャンネル部5が
形成され、チャンネル部5の上にはゲート酸化膜6およ
び多結晶シリコン膜からなるゲート電極7が並設されて
いる。チャンネル部5の横には延長ドレイン領域2に相
対して第二導電型のソース領域8が形成されており、ま
たソース領域8を取り囲むようにして高濃度の第二導電
型のチャンネルストッパ9が形成されている。さらにチ
ャンネル部5の基板バイアス効果を抑制するため、ソー
ス領域8に隣接して第二導電型の高濃度領域10を設け
、ソース領域8と同様にソース電極11と電気的に接続
されている。またPT領域3bはシリコン基板4と電気
的に接続されている。
濃度のドレインコンタクト領域1は延長ドレイン領域2
a中に形成され、さらに同様に延長ドレイン領域2に包
含されたシリコン基板4と同一導電型領域3b(以下、
PT領域と称する)に周囲を取り囲まれている。延長ド
レイン領域2とシリコン基板4とのシリコン表面部にお
ける接合部のシリコン基板4の側にはチャンネル部5が
形成され、チャンネル部5の上にはゲート酸化膜6およ
び多結晶シリコン膜からなるゲート電極7が並設されて
いる。チャンネル部5の横には延長ドレイン領域2に相
対して第二導電型のソース領域8が形成されており、ま
たソース領域8を取り囲むようにして高濃度の第二導電
型のチャンネルストッパ9が形成されている。さらにチ
ャンネル部5の基板バイアス効果を抑制するため、ソー
ス領域8に隣接して第二導電型の高濃度領域10を設け
、ソース領域8と同様にソース電極11と電気的に接続
されている。またPT領域3bはシリコン基板4と電気
的に接続されている。
【0004】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、延長ドレイン領域表面全域にわたってP
T領域が形成されているため、電流の流れる領域は延長
ドレイン領域の深さとPT領域の深さの差が幅となり、
さらにシリコン表面から深いため、延長ドレイン領域の
濃度の薄い領域である。またこのPT領域の下の延長ド
レイン領域の抵抗成分が、全オン抵抗の大部分を占めて
いるため、ゲートがオン時のドレイン電極−ソース電極
間の損失(オン抵抗)が大きくなるという課題を有して
いた。
来の構成では、延長ドレイン領域表面全域にわたってP
T領域が形成されているため、電流の流れる領域は延長
ドレイン領域の深さとPT領域の深さの差が幅となり、
さらにシリコン表面から深いため、延長ドレイン領域の
濃度の薄い領域である。またこのPT領域の下の延長ド
レイン領域の抵抗成分が、全オン抵抗の大部分を占めて
いるため、ゲートがオン時のドレイン電極−ソース電極
間の損失(オン抵抗)が大きくなるという課題を有して
いた。
【0005】本発明は上記従来の課題を解決するもので
、オン抵抗を低減した半導体装置を提供することを目的
とする。
、オン抵抗を低減した半導体装置を提供することを目的
とする。
【0006】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、第一導電型の半導体基板に形
成されたLMOSの第二導電型のソース領域とドレイン
コンタクト領域の間にドレインコンタクト領域に接して
形成した第二導電型の延長ドレイン領域中にドレインコ
ンタクト領域を取り囲むように第一導電型領域をリング
状に複数形成し、かつこの第一導電型領域の一部と半導
体基板を電気的に接続した構成を有している。
に本発明の半導体装置は、第一導電型の半導体基板に形
成されたLMOSの第二導電型のソース領域とドレイン
コンタクト領域の間にドレインコンタクト領域に接して
形成した第二導電型の延長ドレイン領域中にドレインコ
ンタクト領域を取り囲むように第一導電型領域をリング
状に複数形成し、かつこの第一導電型領域の一部と半導
体基板を電気的に接続した構成を有している。
【0007】
【作用】この構成によって、同じプロセス工程数で、か
つ同じ高耐圧品でのオン抵抗の低減が可能であり、大幅
なコストダウンが可能となる。
つ同じ高耐圧品でのオン抵抗の低減が可能であり、大幅
なコストダウンが可能となる。
【0008】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【0009】図1は本発明の一実施例における半導体装
置の断面図である。図1において、1は高濃度のドレイ
ンコンタクト領域、2は延長ドレイン領域、3aはPT
領域、4はシリコン基板、5はチャンネル部、6はゲー
ト酸化膜、7はポリシリコン膜からなるゲート電極、8
はソース領域、9はチャンネルストッパ、10は高濃度
領域、11はソース電極、12はドレイン電極を示して
いる。
置の断面図である。図1において、1は高濃度のドレイ
ンコンタクト領域、2は延長ドレイン領域、3aはPT
領域、4はシリコン基板、5はチャンネル部、6はゲー
ト酸化膜、7はポリシリコン膜からなるゲート電極、8
はソース領域、9はチャンネルストッパ、10は高濃度
領域、11はソース電極、12はドレイン電極を示して
いる。
【0010】本実施例では図1に示すように、PT領域
3aがドレインコンタクト領域1を取り囲むように、リ
ング状に複数形成される。このため、電流の流れる延長
ドレイン領域2の中のシリコン表面の高濃度部も電流の
流れる領域となるため、オン抵抗は低減する。ここで、
重要なことは耐圧の低下をおこさないことである。そこ
で、PT領域3aの間隔は、ゲートオフ時に延長ドレイ
ン領域2内に空乏層が閉じ込められるような間隔でなけ
ればならない。また、複数のリング状のPT領域3aは
、すべてシリコン基板4と電気的に接続されるか、また
はリングの間隔を考慮して中心のリング状のPT領域3
aのみがシリコン基板4と電気的に接続されてもよい。
3aがドレインコンタクト領域1を取り囲むように、リ
ング状に複数形成される。このため、電流の流れる延長
ドレイン領域2の中のシリコン表面の高濃度部も電流の
流れる領域となるため、オン抵抗は低減する。ここで、
重要なことは耐圧の低下をおこさないことである。そこ
で、PT領域3aの間隔は、ゲートオフ時に延長ドレイ
ン領域2内に空乏層が閉じ込められるような間隔でなけ
ればならない。また、複数のリング状のPT領域3aは
、すべてシリコン基板4と電気的に接続されるか、また
はリングの間隔を考慮して中心のリング状のPT領域3
aのみがシリコン基板4と電気的に接続されてもよい。
【0011】図2は従来品と本実施例との、同一チップ
サイズにおけるオン抵抗の比較図である。本実施例のオ
ン抵抗は従来品と比較すると約70%に低減されている
。
サイズにおけるオン抵抗の比較図である。本実施例のオ
ン抵抗は従来品と比較すると約70%に低減されている
。
【0012】
【発明の効果】以上のように本発明は、延長ドレイン領
域内にドレインコンタクト領域を囲んでリング状の高濃
度領域(PT領域)を設け、そのリング状の高濃度領域
の一部を半導体基板と電気的に接続した構成とすること
により、耐圧を低下させることなく、オン抵抗を低減で
きる優れた半導体装置を実現できるものである。
域内にドレインコンタクト領域を囲んでリング状の高濃
度領域(PT領域)を設け、そのリング状の高濃度領域
の一部を半導体基板と電気的に接続した構成とすること
により、耐圧を低下させることなく、オン抵抗を低減で
きる優れた半導体装置を実現できるものである。
【0013】さらには、同じプロセスで素子を縮小する
ことが可能であり、全体としてコストダウンできる。
ことが可能であり、全体としてコストダウンできる。
【図1】本発明の一実施例における半導体装置の断面図
【図2】従来品と本実施例との同一チップサイズにおけ
るオン抵抗の比較図
るオン抵抗の比較図
【図3】従来の半導体装置の断面図
1 ドレインコンタクト領域
2 延長ドレイン領域
3a PT領域(第一導電型領域)
4 シリコン基板(半導体基板)
8 ソース領域
Claims (1)
- 【請求項1】第一導電型の半導体基板に形成された横型
MOS電界効果トランジスタの第二導電型のソース領域
とドレインコンタクト領域との間に、前記ドレインコン
タクト領域に接して第二導電型の延長ドレイン領域を有
し、前記延長ドレイン領域の内部においてドレインコン
タクト領域を取り囲むように第一導電型領域をリング状
に複数形成し、かつ前記第一導電型領域の一部を半導体
基板と電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003206A JPH04241463A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003206A JPH04241463A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04241463A true JPH04241463A (ja) | 1992-08-28 |
Family
ID=11550969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3003206A Pending JPH04241463A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04241463A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6043534A (en) * | 1997-11-05 | 2000-03-28 | Matsushita Electronics Corporation | High voltage semiconductor device |
US6312996B1 (en) | 1998-10-19 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US6534829B2 (en) | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7067878B2 (en) | 2001-03-08 | 2006-06-27 | Hitachi, Ltd. | Field effect transistor |
JP2008147690A (ja) * | 2008-01-15 | 2008-06-26 | Mitsubishi Electric Corp | 高耐圧半導体装置 |
-
1991
- 1991-01-16 JP JP3003206A patent/JPH04241463A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6043534A (en) * | 1997-11-05 | 2000-03-28 | Matsushita Electronics Corporation | High voltage semiconductor device |
US6534829B2 (en) | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
KR100606530B1 (ko) * | 1998-06-25 | 2006-07-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 장치 |
US6312996B1 (en) | 1998-10-19 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US7067878B2 (en) | 2001-03-08 | 2006-06-27 | Hitachi, Ltd. | Field effect transistor |
JP2008147690A (ja) * | 2008-01-15 | 2008-06-26 | Mitsubishi Electric Corp | 高耐圧半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935192B2 (ja) | 半導体装置 | |
JP2009016482A (ja) | 半導体装置およびその製造方法 | |
JP2599493B2 (ja) | 半導体装置 | |
JPH06224426A (ja) | 半導体装置 | |
JP2002076020A (ja) | 半導体装置 | |
JPH07202205A (ja) | 高い表面破壊電圧を有する半導体素子 | |
JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
JPH05343691A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
JPH05121738A (ja) | Misfetを有する半導体装置 | |
JPH04241463A (ja) | 半導体装置 | |
JP2004031519A (ja) | 半導体装置 | |
US5523601A (en) | High-breakdown-voltage MOS transistor | |
JP4666708B2 (ja) | 電界効果トランジスタ | |
JPH04125972A (ja) | Mos型半導体素子の製造方法 | |
JPH09199721A (ja) | 電界効果トランジスタ | |
JP2608976B2 (ja) | 半導体装置 | |
JP3137840B2 (ja) | 半導体装置 | |
JPH0493083A (ja) | 半導体装置およびその製造方法 | |
JPH01111378A (ja) | 縦型mos fet | |
JPS63254769A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
JPH10107061A (ja) | 半導体集積回路装置 | |
JP3074064B2 (ja) | 横型mos電界効果トランジスタ | |
JPS6355976A (ja) | 電界効果半導体装置 | |
JP3074065B2 (ja) | 横型mos電界効果トランジスタ | |
JPH01207977A (ja) | 半導体装置 |