JPH01207977A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01207977A JPH01207977A JP3333088A JP3333088A JPH01207977A JP H01207977 A JPH01207977 A JP H01207977A JP 3333088 A JP3333088 A JP 3333088A JP 3333088 A JP3333088 A JP 3333088A JP H01207977 A JPH01207977 A JP H01207977A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- well
- conductivity type
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001447 compensatory effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高電圧印加条件下で動
作し、低オン抵抗、高耐圧の電界効果トランジスタを多
数集積する必要がある電力用集積回路に関する。
作し、低オン抵抗、高耐圧の電界効果トランジスタを多
数集積する必要がある電力用集積回路に関する。
従来この種の半導体回路には第４図に示すように、ウェ
ル１中に構成した２重拡散横型電界効果トランジスタが
あった。
ル１中に構成した２重拡散横型電界効果トランジスタが
あった。
前述した従来技術の横型電界効果トランジスタはベース
領域２と高濃度ドレイン領域４の間にあるウェル１の表
面とベース領域２との接合部で素子耐圧が決定される為
、素子耐圧を上げる為にはウェル領域１の表面部の濃度
を下げる必要があり、この為横型電界効果トランジスタ
のドリフト領域の抵抗が高くなりオン抵抗が増加してし
まう欠点があった。このような従来のトランジスタのウ
ェル領域１表面近傍の濃度分布を第５図に示す。又ウェ
ル領域ｌの濃度を下げると寄生素子が動作しやすくなり
破壊耐量が減少する欠点もあった。
領域２と高濃度ドレイン領域４の間にあるウェル１の表
面とベース領域２との接合部で素子耐圧が決定される為
、素子耐圧を上げる為にはウェル領域１の表面部の濃度
を下げる必要があり、この為横型電界効果トランジスタ
のドリフト領域の抵抗が高くなりオン抵抗が増加してし
まう欠点があった。このような従来のトランジスタのウ
ェル領域１表面近傍の濃度分布を第５図に示す。又ウェ
ル領域ｌの濃度を下げると寄生素子が動作しやすくなり
破壊耐量が減少する欠点もあった。
本発明によれば、−導電型の半導体層と、この半導体層
の表面に形成された他の導電型のベース領域と、このベ
ース領域内に形成された一導電型のソース領域と、半導
体層の表面にベース領域と接して設けられ低い不純物濃
度を有する一導電型の第１のドレイン領域と、半導体層
の裏面に第１のドレイン領域と接して設けられ第１のド
レイン領域より高い不純物濃度を有する一導電型の第２
のドレイン領域と、半導体層の表面に第２のドレイン領
域と接して設けられ第２のドレイン領域より高い不純物
濃度を有する一導電型の第３のドレイン領域とを有する
半導体装置が得られる。
の表面に形成された他の導電型のベース領域と、このベ
ース領域内に形成された一導電型のソース領域と、半導
体層の表面にベース領域と接して設けられ低い不純物濃
度を有する一導電型の第１のドレイン領域と、半導体層
の裏面に第１のドレイン領域と接して設けられ第１のド
レイン領域より高い不純物濃度を有する一導電型の第２
のドレイン領域と、半導体層の表面に第２のドレイン領
域と接して設けられ第２のドレイン領域より高い不純物
濃度を有する一導電型の第３のドレイン領域とを有する
半導体装置が得られる。
本発明の横型電界効果トランジスタは従来のものに比べ
て耐圧の決定領域（ベース領域とウェル領域の接合部分
）のウェル表面のみ補償拡散によって濃度を下げること
によりこの部分で決まる耐圧を上げることができる。又
この様な濃度制御はイオン注入技術を用いれば簡単に実
現できる。
て耐圧の決定領域（ベース領域とウェル領域の接合部分
）のウェル表面のみ補償拡散によって濃度を下げること
によりこの部分で決まる耐圧を上げることができる。又
この様な濃度制御はイオン注入技術を用いれば簡単に実
現できる。
この様に耐圧決定領域のみ濃度を下げる事で表面濃度を
下げる事によって起こるオン抵抗の増大を最小限に押さ
える事ができパワーコン）ｐ−ル集積回路が本構造を用
いる事で実現可能となる。
下げる事によって起こるオン抵抗の増大を最小限に押さ
える事ができパワーコン）ｐ−ル集積回路が本構造を用
いる事で実現可能となる。
本発明の横型電界効果トランジスタは以下の特徴を有す
る。
る。
ｉ）本構造は耐圧の決定領域（ベース領域とウェル領域
の接合部分）のウェル表面部のみ補償拡散によって濃度
を下げている為、横型電界効果トランジスタのオン抵抗
を増加させる事なく素子耐圧を向上できる。
の接合部分）のウェル表面部のみ補償拡散によって濃度
を下げている為、横型電界効果トランジスタのオン抵抗
を増加させる事なく素子耐圧を向上できる。
１１） ウェルの濃度全体を下げ耐圧を向上させる場
合に比ベラエルの深い位置の濃度を高く保つ事ができる
為寄生素子ができにくくなりラッチアップ耐量が増加す
る。
合に比ベラエルの深い位置の濃度を高く保つ事ができる
為寄生素子ができにくくなりラッチアップ耐量が増加す
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すもので横型電界効果ト
ランジスタの断面図である。第１図に於て１はウェル領
域、２はベース領域、３はソース領域、４はドレイン高
濃度領域、５は多結晶シリコン又はシリサイド等により
形成されたゲート電極、６はソース電極、７はドレイン
電極、８は補償拡散領域、９は基板領域である。
ランジスタの断面図である。第１図に於て１はウェル領
域、２はベース領域、３はソース領域、４はドレイン高
濃度領域、５は多結晶シリコン又はシリサイド等により
形成されたゲート電極、６はソース電極、７はドレイン
電極、８は補償拡散領域、９は基板領域である。
本実施例では、ウェル領域１としては不純物濃度の高い
ものを用い、ウェル領域１の表面部のベース領域２の周
辺部が形成される部分及びベース領域に近接する部分の
濃度をウェル領域１と反対導電型不純物の補償拡散によ
って低下させる事でブレークダウン耐圧をオン抵抗を増
加させる事なく高くできる事である。この技術を用いる
と高耐圧低オン抵抗トランジスタを簡単に集積化できる
為に従来困難であったパワーコントロール集積回路が実
現できる。
ものを用い、ウェル領域１の表面部のベース領域２の周
辺部が形成される部分及びベース領域に近接する部分の
濃度をウェル領域１と反対導電型不純物の補償拡散によ
って低下させる事でブレークダウン耐圧をオン抵抗を増
加させる事なく高くできる事である。この技術を用いる
と高耐圧低オン抵抗トランジスタを簡単に集積化できる
為に従来困難であったパワーコントロール集積回路が実
現できる。
なお、第２図に本実施例のトランジスタのウェル領域１
表面近傍の濃度分布を示す。
表面近傍の濃度分布を示す。
第３図は本発明の他の実施例の断面図である。
構造は第１図とほぼ同じである。この実施例においては
、ウェル領域１の表面部分のベース領域２が形成される
領域全面及びウェル領域１の表面部分のベース領域２と
近接する領域の濃度をウェル領域１と逆導電型不純物の
補償拡散によって低くしている。この様な構造にする事
でもベース領域２とウェル領域ｌの接合部の濃度を制御
してやり理想的な耐圧発生が可能になる。
、ウェル領域１の表面部分のベース領域２が形成される
領域全面及びウェル領域１の表面部分のベース領域２と
近接する領域の濃度をウェル領域１と逆導電型不純物の
補償拡散によって低くしている。この様な構造にする事
でもベース領域２とウェル領域ｌの接合部の濃度を制御
してやり理想的な耐圧発生が可能になる。
以上説明した様に本発明はイオン注入を用いた補償拡散
技術を用いて部分的にウェルの表面近傍の濃度を制御す
る事で耐圧の決定領域部の濃度を低くして高耐圧化がは
かれるという効果がある。
技術を用いて部分的にウェルの表面近傍の濃度を制御す
る事で耐圧の決定領域部の濃度を低くして高耐圧化がは
かれるという効果がある。
又オン抵抗が決定されるドリフト領域（ウェル領域）の
濃度は高くできる為この部分の抵抗は減らす事がない。
濃度は高くできる為この部分の抵抗は減らす事がない。
その上、ウェルの深い所の濃度を高く保つ事ができる為
、寄生素子ができにくくなりラッチアップ耐量も増加す
る。
、寄生素子ができにくくなりラッチアップ耐量も増加す
る。
第１図は本発明の一実施例の半導体装置の断面図、第２
図は本発明の一実施例の半導体装置の不純物分布を示し
た図、第３図は本発明の他の実施例の半導体装置の断面
図、第４図は従来の半導体装置の断面図、第５図は従来
の半導体装置の不純物分布を示した図である。 １・・・・・ウェル領域、２・・・・・・ベース領域、
３・・・・・・ソース領域、４・・・・・・ドレイン高
濃度領域、５・・・・・・多結晶シリコンゲート電極、
６・・・・・・ソース電極、７・・・・・・ドレイン電
極、８・・・・・・補償拡散領域、９・・・・・・基板
領域、■・・・・・・ソース領域、■・・・・・・ベー
ス領域、■・・・・補償拡散されたドレイン（ウェル）
領域、■・・・ドレイン（ドリフト）領域、■・・・・
・・高濃度ドレイン領域。 代理人 弁理士 内 原 音
図は本発明の一実施例の半導体装置の不純物分布を示し
た図、第３図は本発明の他の実施例の半導体装置の断面
図、第４図は従来の半導体装置の断面図、第５図は従来
の半導体装置の不純物分布を示した図である。 １・・・・・ウェル領域、２・・・・・・ベース領域、
３・・・・・・ソース領域、４・・・・・・ドレイン高
濃度領域、５・・・・・・多結晶シリコンゲート電極、
６・・・・・・ソース電極、７・・・・・・ドレイン電
極、８・・・・・・補償拡散領域、９・・・・・・基板
領域、■・・・・・・ソース領域、■・・・・・・ベー
ス領域、■・・・・補償拡散されたドレイン（ウェル）
領域、■・・・ドレイン（ドリフト）領域、■・・・・
・・高濃度ドレイン領域。 代理人 弁理士 内 原 音
Claims (1)
- 第１導電型の半導体基板の表面部に互いに離れて設け
られた第２導電型ウェル領域及び該ウェル領域内に設け
られた第１導電型ベース領域と該ベース領域内に形成さ
れた第２導電型ソース領域でチャンネルを形成しさらに
該チャンネル部の上部にゲート酸化膜を介してゲート電
極が選択的に形成され該ベース領域から離間して第２導
電形ドレイン領域を有し各ドレイン領域、ソース領域か
らドレイン電極、ソース電極を取る横型電界効果トラン
ジスタを有する半導体装置において、前記ベース領域に
近接する前記ウェル領域表面部の濃度を補償拡散によっ
て下げた事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333088A JPH01207977A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3333088A JPH01207977A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207977A true JPH01207977A (ja) | 1989-08-21 |
Family
ID=12383546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3333088A Pending JPH01207977A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207977A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03167879A (ja) * | 1989-11-28 | 1991-07-19 | Nissan Motor Co Ltd | 半導体装置 |
| JPH03261176A (ja) * | 1990-03-12 | 1991-11-21 | Matsushita Electron Corp | 二重拡散ｍｏｓトランジスタ |
| WO2001091191A1 (fr) * | 2000-05-22 | 2001-11-29 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165380A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 高耐圧半導体装置 |
| JPS62264654A (ja) * | 1986-05-12 | 1987-11-17 | Nec Corp | 二重拡散形相補型ｍｏｓｆｅｔ集積回路 |
-
1988
- 1988-02-15 JP JP3333088A patent/JPH01207977A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165380A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 高耐圧半導体装置 |
| JPS62264654A (ja) * | 1986-05-12 | 1987-11-17 | Nec Corp | 二重拡散形相補型ｍｏｓｆｅｔ集積回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03167879A (ja) * | 1989-11-28 | 1991-07-19 | Nissan Motor Co Ltd | 半導体装置 |
| JPH03261176A (ja) * | 1990-03-12 | 1991-11-21 | Matsushita Electron Corp | 二重拡散ｍｏｓトランジスタ |
| WO2001091191A1 (fr) * | 2000-05-22 | 2001-11-29 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
| US6683348B1 (en) | 2000-05-22 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar semiconductor device transistor with a ladder shaped emitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614089B2 (en) | Field effect transistor | |
| KR100423249B1 (ko) | 횡형 반도체장치 | |
| JP2804460B2 (ja) | 高電圧ｍｏｓトランジスタ | |
| KR100393201B1 (ko) | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 | |
| JP3393148B2 (ja) | 高電圧パワートランジスタ | |
| US5973360A (en) | Field effect-controllable semiconductor component | |
| US5698454A (en) | Method of making a reverse blocking IGBT | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| US6380566B1 (en) | Semiconductor device having FET structure with high breakdown voltage | |
| US20020055232A1 (en) | Method of operation of punch-through field effect transistor | |
| JPS6359545B2 (ja) | ||
| JPH11204781A (ja) | 半導体装置 | |
| JPH0897411A (ja) | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 | |
| US6264167B1 (en) | Semiconductor device | |
| KR20070026017A (ko) | 횡형 2중 확산형 전계 효과 트랜지스터 및 그를 구비한집적회로 | |
| JPH0330310B2 (ja) | ||
| KR20070091259A (ko) | 절연 기판 상에 형성된 전계 효과 트랜지스터 | |
| US5889310A (en) | Semiconductor device with high breakdown voltage island region | |
| EP0772241A1 (en) | High density MOS technology power device | |
| JPH04251983A (ja) | 半導体装置 | |
| US5874767A (en) | Semiconductor device including a lateral power device | |
| US5291050A (en) | MOS device having reduced gate-to-drain capacitance | |
| JPH0855860A (ja) | 半導体装置 | |
| JPH01207977A (ja) | 半導体装置 | |
| EP0776048A2 (en) | MOS gated device base region with high breakdown resistance |