JPH0330310B2 - - Google Patents
Info
- Publication number
- JPH0330310B2 JPH0330310B2 JP55117093A JP11709380A JPH0330310B2 JP H0330310 B2 JPH0330310 B2 JP H0330310B2 JP 55117093 A JP55117093 A JP 55117093A JP 11709380 A JP11709380 A JP 11709380A JP H0330310 B2 JPH0330310 B2 JP H0330310B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor layer
- type
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 32
- 108091006146 Channels Proteins 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に半導体基体をドレイ
ン領域とした絶縁ゲート電界効果トランジスタ
(以下縦型MOSFETと云う)に関する。
ン領域とした絶縁ゲート電界効果トランジスタ
(以下縦型MOSFETと云う)に関する。
縦型MOSFETとして第4図に示すように、ド
レイン電極となる低比抵抗n+型Si基板1の上に所
望のしきい値電圧を得るために所望の不純物濃度
をもつn型エピタキシヤル半導体層2を形成し、
このn型エピタキシヤル層の表面でその一部2A
を囲むようにチヤネル部となるp型領域3及びさ
らにその外側にn+型拡散領域4を形成して、こ
れらを短絡するソース電極5を設けるとともに、
p型領域3表面に絶縁膜6を介してゲート電極7
を設け、ゲートへの電圧印加によつてソース、ド
レイン間でチヤネル電流を制御するように構成し
たものが考えられた。この縦型MOSFETは高耐
圧分を縦方向にかかるようにしたことで横方向の
寸法を節約し、横型MOSFETに比しセル密度を
大きくできる特色を有する。
レイン電極となる低比抵抗n+型Si基板1の上に所
望のしきい値電圧を得るために所望の不純物濃度
をもつn型エピタキシヤル半導体層2を形成し、
このn型エピタキシヤル層の表面でその一部2A
を囲むようにチヤネル部となるp型領域3及びさ
らにその外側にn+型拡散領域4を形成して、こ
れらを短絡するソース電極5を設けるとともに、
p型領域3表面に絶縁膜6を介してゲート電極7
を設け、ゲートへの電圧印加によつてソース、ド
レイン間でチヤネル電流を制御するように構成し
たものが考えられた。この縦型MOSFETは高耐
圧分を縦方向にかかるようにしたことで横方向の
寸法を節約し、横型MOSFETに比しセル密度を
大きくできる特色を有する。
かかる構造の縦型MOSFETにおいて、以下の
問題があることが本発明者等の実験結果により明
らかとなつた。すなわち、ソースからチヤネル部
を通る電流が上から下へ末ひろがりの形状をもつ
低濃度のn-型エピタキシヤル層2(2A,2B,
2C)を経て高濃度のn+基板(ドレイン)1に
キヤリアが流れるが、その際のオン抵抗はチヤネ
ル抵抗RCHとひろがり抵抗RA,RB,RCの和(RON
=RCH+RA+RB+RC)により表わされる。第5図
に示すような均一な不純物濃度をもつエピタキシ
ヤル層2のウエハを使用すれば、単位長さ当りの
抵抗RUは、RAU>RBU>RCUとなり、エピタキシヤ
ル層底部2Cから表面部Aにいくに従つて抵抗が
大きく、RONが大となる。しかしRONを小さくす
るために不純物濃度の高いエピタキシヤル層を形
成した場合、p型層3底部とn型エピタキシヤル
層との間で耐圧が低下するという問題がある。
問題があることが本発明者等の実験結果により明
らかとなつた。すなわち、ソースからチヤネル部
を通る電流が上から下へ末ひろがりの形状をもつ
低濃度のn-型エピタキシヤル層2(2A,2B,
2C)を経て高濃度のn+基板(ドレイン)1に
キヤリアが流れるが、その際のオン抵抗はチヤネ
ル抵抗RCHとひろがり抵抗RA,RB,RCの和(RON
=RCH+RA+RB+RC)により表わされる。第5図
に示すような均一な不純物濃度をもつエピタキシ
ヤル層2のウエハを使用すれば、単位長さ当りの
抵抗RUは、RAU>RBU>RCUとなり、エピタキシヤ
ル層底部2Cから表面部Aにいくに従つて抵抗が
大きく、RONが大となる。しかしRONを小さくす
るために不純物濃度の高いエピタキシヤル層を形
成した場合、p型層3底部とn型エピタキシヤル
層との間で耐圧が低下するという問題がある。
本発明は上記したことにかんがみてなされたも
のでその目的は、縦型MOS半導体装置のオン抵
抗改善にある。
のでその目的は、縦型MOS半導体装置のオン抵
抗改善にある。
本発明は、上記の目的を達成するため、低比抵
抗を有する一導電型半導体基板上に設けられた一
導電型の半導体層と、前記一導電型の半導体層の
一主表面に設けられた反対導電型の第1の領域
と、第1の領域の一部に設けられた一導電型の第
2の領域と、前記一導電型の半導体層と第2の領
域にはさまれた第1の領域上に設けられた絶縁ゲ
ート電極を有し、前記一導電型の半導体層と第2
の領域にはさまれた第1の領域をチヤネル部とし
て用い、前記絶縁ゲート電極への電圧印加により
チヤネル電流を制御する半導体装置であつて、少
なくとも前記第1の領域によつて囲まれている半
導体層の主表面下に位置した低比抵抗基板に接す
る前記一導電型の半導体層における不純物濃度
は、その部分の上部又はその部分の上部及びその
周辺部の不純物濃度よりも高いことを特徴とする
ものである。
抗を有する一導電型半導体基板上に設けられた一
導電型の半導体層と、前記一導電型の半導体層の
一主表面に設けられた反対導電型の第1の領域
と、第1の領域の一部に設けられた一導電型の第
2の領域と、前記一導電型の半導体層と第2の領
域にはさまれた第1の領域上に設けられた絶縁ゲ
ート電極を有し、前記一導電型の半導体層と第2
の領域にはさまれた第1の領域をチヤネル部とし
て用い、前記絶縁ゲート電極への電圧印加により
チヤネル電流を制御する半導体装置であつて、少
なくとも前記第1の領域によつて囲まれている半
導体層の主表面下に位置した低比抵抗基板に接す
る前記一導電型の半導体層における不純物濃度
は、その部分の上部又はその部分の上部及びその
周辺部の不純物濃度よりも高いことを特徴とする
ものである。
以上のように構成した本発明によれば、ドレイ
ン領域となるエピタキシヤル層の底部の不純物濃
度はその上部又は及びその周辺部の不純物濃度よ
り大となることによりオン抵抗を低減できる。ま
た、チヤネル部となる領域の底部は低濃度の領域
と接することになり耐圧を確保できる。
ン領域となるエピタキシヤル層の底部の不純物濃
度はその上部又は及びその周辺部の不純物濃度よ
り大となることによりオン抵抗を低減できる。ま
た、チヤネル部となる領域の底部は低濃度の領域
と接することになり耐圧を確保できる。
第1図は本発明によるnチヤネル縦型
MOSFETの腰部断面を示す。このMOSFETに
おいては、ドレインとなる領域、すなわちp型チ
ヤネル領域9に囲まれ上から下へ末ひろがるn-
型エピタキシヤル層18のn+基板と接する一部
に高濃度のn+埋込層19を設ける構造を有する
ものである。第2図は第1図のY−Y′断面にお
けるエピタキシヤル半導体層の不純物濃度勾配を
示す。
MOSFETの腰部断面を示す。このMOSFETに
おいては、ドレインとなる領域、すなわちp型チ
ヤネル領域9に囲まれ上から下へ末ひろがるn-
型エピタキシヤル層18のn+基板と接する一部
に高濃度のn+埋込層19を設ける構造を有する
ものである。第2図は第1図のY−Y′断面にお
けるエピタキシヤル半導体層の不純物濃度勾配を
示す。
このような濃度勾配をもつエピタキシヤル層を
製造するにあたつては、第3図aに示すように、
n+型Si基板10の一部に高濃度にリン不純物をデ
ポジツトしてn+型埋込層19をつくり、同図b
に示すようにこの上に低濃度n-型エピタキシヤ
ル層18を成長させ、エピタキシヤル層表面より
選択的イオン打込み拡散によつてチヤネルとなる
p型層9、n+型ソース13を形成する。
製造するにあたつては、第3図aに示すように、
n+型Si基板10の一部に高濃度にリン不純物をデ
ポジツトしてn+型埋込層19をつくり、同図b
に示すようにこの上に低濃度n-型エピタキシヤ
ル層18を成長させ、エピタキシヤル層表面より
選択的イオン打込み拡散によつてチヤネルとなる
p型層9、n+型ソース13を形成する。
上記した実施例で述べた本発明によれば、ドレ
イン領域となるエピタキシヤル層の底部の不純物
濃度はその上部又は及びその周辺部の不純物濃度
より大となることによりオン抵抗を低減できる一
方、チヤネル部となるp層の底部は低濃度のn-
領域を接することになり耐圧を保持できる前記発
明の目的を達成できる。
イン領域となるエピタキシヤル層の底部の不純物
濃度はその上部又は及びその周辺部の不純物濃度
より大となることによりオン抵抗を低減できる一
方、チヤネル部となるp層の底部は低濃度のn-
領域を接することになり耐圧を保持できる前記発
明の目的を達成できる。
本発明は前記実施例に限定されることなく、こ
れ以外に種々の形態での実施が可能である。例え
ば実施例ではnチヤネルMOSFETで説明したが
pチヤネルMOSFETにおいても適用できる。
又、p−p+−n+拡散層のレイアウトや電極形状
は適宜変更できるものである。
れ以外に種々の形態での実施が可能である。例え
ば実施例ではnチヤネルMOSFETで説明したが
pチヤネルMOSFETにおいても適用できる。
又、p−p+−n+拡散層のレイアウトや電極形状
は適宜変更できるものである。
第1図は本発明による縦型MOSFETの一実施
例の断面図、第2図は同不純物濃度曲線図、第3
図a,bは本発明によるMOSFETの製造プロセ
スの主要部工程断面図、第4図は本発明を成す上
で本発明者等によつて試みられた縦型MOSFET
の要部断面図、第5図は第4図におけるドレイン
部の不純物濃度曲線図である。 1……n+型Si基板、2……n型エピタキシヤル
半導体層、3……p型拡散領域、4……n+型拡
散領域、5……ソース電極、6……絶縁膜、7…
…ゲート電極、8……ドレインとなる領域、9…
…p型チヤネル領域、10……n+型基板、11
……酸化膜、12……p+型コンタクト部、13
……n+型ソース、14……ゲート酸化膜、15
……ポリSiゲート、16……層間絶縁膜、17…
…Al電極、18……n-型エピタキシヤル層、1
9……n+埋込層、20……p+型埋込層。
例の断面図、第2図は同不純物濃度曲線図、第3
図a,bは本発明によるMOSFETの製造プロセ
スの主要部工程断面図、第4図は本発明を成す上
で本発明者等によつて試みられた縦型MOSFET
の要部断面図、第5図は第4図におけるドレイン
部の不純物濃度曲線図である。 1……n+型Si基板、2……n型エピタキシヤル
半導体層、3……p型拡散領域、4……n+型拡
散領域、5……ソース電極、6……絶縁膜、7…
…ゲート電極、8……ドレインとなる領域、9…
…p型チヤネル領域、10……n+型基板、11
……酸化膜、12……p+型コンタクト部、13
……n+型ソース、14……ゲート酸化膜、15
……ポリSiゲート、16……層間絶縁膜、17…
…Al電極、18……n-型エピタキシヤル層、1
9……n+埋込層、20……p+型埋込層。
Claims (1)
- 1 低比抵抗を有する一導電型半導体基板上に設
けられた一導電型の半導体層と、前記一導電型の
半導体層の一主表面に設けられた反対導電型の第
1の領域と、第1の領域の一部に設けられた一導
電型の第2の領域と、前記一導電型の半導体層と
第2の領域にはさまれた第1の領域上に設けられ
た絶縁ゲート電極を有し、前記一導電型の半導体
層と第2の領域にはさまれた第1の領域をチヤネ
ル部として用い、前記絶縁ゲート電極への電圧印
加によりチヤネル電流を制御する半導体装置であ
つて、少なくとも前記第1の領域によつて囲まれ
ている半導体層の主表面下に位置した低比抵抗基
板に接する前記一導電型の半導体層の底部におけ
る不純物濃度は、その部分の上部又はその部分の
上部及びその周辺部の不純物濃度よりも高いこと
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55117093A JPS5742164A (en) | 1980-08-27 | 1980-08-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55117093A JPS5742164A (en) | 1980-08-27 | 1980-08-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5742164A JPS5742164A (en) | 1982-03-09 |
JPH0330310B2 true JPH0330310B2 (ja) | 1991-04-26 |
Family
ID=14703215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55117093A Granted JPS5742164A (en) | 1980-08-27 | 1980-08-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5742164A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993012545A1 (en) * | 1991-12-09 | 1993-06-24 | Nippondenso Co. Ltd. | Vertical insulated gate semiconductor device and method for its manufacture |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
JPS5998557A (ja) * | 1982-11-27 | 1984-06-06 | Nissan Motor Co Ltd | Mosトランジスタ |
US4803532A (en) * | 1982-11-27 | 1989-02-07 | Nissan Motor Co., Ltd. | Vertical MOSFET having a proof structure against puncture due to breakdown |
US4974059A (en) * | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
JPS60196974A (ja) * | 1984-03-19 | 1985-10-05 | Toshiba Corp | 導電変調型mosfet |
JPS628571A (ja) * | 1985-07-04 | 1987-01-16 | Nec Corp | 半導体装置 |
EP0222326A2 (en) * | 1985-11-12 | 1987-05-20 | General Electric Company | Method of fabricating an improved insulated gate semiconductor device |
JPH0783114B2 (ja) * | 1986-03-13 | 1995-09-06 | 日本電気株式会社 | 縦型高耐圧mosfet |
JPH0758785B2 (ja) * | 1986-11-26 | 1995-06-21 | 日本電気株式会社 | 縦型電界効果トランジスタの製造方法 |
JP2751926B2 (ja) * | 1986-12-22 | 1998-05-18 | 日産自動車株式会社 | 電導度変調形mosfet |
JPS63177566A (ja) * | 1987-01-19 | 1988-07-21 | Nec Corp | 電界効果トランジスタ |
USRE34025E (en) * | 1987-02-13 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor device with isolation between MOSFET and control circuit |
JPS63198367A (ja) * | 1987-02-13 | 1988-08-17 | Toshiba Corp | 半導体装置 |
JPS6482566A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Field-effect semiconductor device |
JPH0734470B2 (ja) * | 1987-09-24 | 1995-04-12 | 三菱電機株式会社 | 電界効果型半導体装置 |
JPS6482564A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Field-effect semiconductor device |
JPH0734471B2 (ja) * | 1987-09-24 | 1995-04-12 | 三菱電機株式会社 | 電界効果型半導体装置 |
JP2604777B2 (ja) * | 1988-01-18 | 1997-04-30 | 松下電工株式会社 | 二重拡散型電界効果半導体装置の製法 |
JPH0247874A (ja) * | 1988-08-10 | 1990-02-16 | Fuji Electric Co Ltd | Mos型半導体装置の製造方法 |
JPH0494576A (ja) * | 1990-08-11 | 1992-03-26 | Sharp Corp | 縦型パワーmos fet |
JP2503900B2 (ja) * | 1993-07-30 | 1996-06-05 | 日本電気株式会社 | 半導体装置及びそれを用いたモ―タドライバ回路 |
US5701023A (en) * | 1994-08-03 | 1997-12-23 | National Semiconductor Corporation | Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness |
US5674766A (en) * | 1994-12-30 | 1997-10-07 | Siliconix Incorporated | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
JPH08213615A (ja) * | 1995-08-18 | 1996-08-20 | Matsushita Electron Corp | 縦型mos電界効果トランジスタ |
WO2000075966A2 (en) | 1999-06-09 | 2000-12-14 | International Rectifier Corporation | Dual epitaxial layer for high voltage vertical conduction power mosfet devices |
JP4169879B2 (ja) * | 1999-08-20 | 2008-10-22 | 新電元工業株式会社 | 高耐圧トランジスタ |
JP2001210823A (ja) * | 2000-01-21 | 2001-08-03 | Denso Corp | 半導体装置 |
JP4696354B2 (ja) * | 2000-12-08 | 2011-06-08 | 株式会社デンソー | 半導体装置の駆動方法 |
JP4304332B2 (ja) * | 2003-10-03 | 2009-07-29 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置 |
JP4922554B2 (ja) * | 2004-08-18 | 2012-04-25 | パナソニック株式会社 | 半導体装置の製造方法 |
WO2007070050A1 (en) * | 2005-12-14 | 2007-06-21 | Freescale Semiconductor, Inc. | Power mosfet and method of making the same |
JP5196637B2 (ja) | 2007-09-21 | 2013-05-15 | ヤンマー株式会社 | ディーゼルエンジン |
JP6072432B2 (ja) * | 2012-05-15 | 2017-02-01 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US9331197B2 (en) * | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
JP6381101B2 (ja) * | 2013-12-09 | 2018-08-29 | 富士電機株式会社 | 炭化珪素半導体装置 |
JP6530361B2 (ja) | 2016-10-07 | 2019-06-12 | トヨタ自動車株式会社 | 半導体装置 |
DE102019204100A1 (de) * | 2019-03-26 | 2020-10-01 | Robert Bosch Gmbh | Leistungstransistorzelle für Batteriesysteme |
JP7421455B2 (ja) * | 2020-09-18 | 2024-01-24 | 株式会社東芝 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
-
1980
- 1980-08-27 JP JP55117093A patent/JPS5742164A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993012545A1 (en) * | 1991-12-09 | 1993-06-24 | Nippondenso Co. Ltd. | Vertical insulated gate semiconductor device and method for its manufacture |
Also Published As
Publication number | Publication date |
---|---|
JPS5742164A (en) | 1982-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0330310B2 (ja) | ||
KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 jfet 디바이스 | |
JP3641547B2 (ja) | 横型mos素子を含む半導体装置 | |
KR100305978B1 (ko) | 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터 | |
US5474943A (en) | Method for fabricating a short channel trenched DMOS transistor | |
US5057884A (en) | Semiconductor device having a structure which makes parasitic transistor hard to operate | |
US6576929B2 (en) | Silicon carbide semiconductor device and manufacturing method | |
KR930024156A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH09219512A (ja) | Mos電界効果トランジスタ及びその製造方法 | |
JPH0897411A (ja) | 横型高耐圧トレンチmosfetおよびその製造方法 | |
JPH0738097A (ja) | 高電圧用に延長されたドレイン領域を持つmosトランジスタを有する半導体装置 | |
US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
US4454523A (en) | High voltage field effect transistor | |
JPH09107094A (ja) | 高ブレークダウン電圧炭化珪素トランジスタ | |
JP3219045B2 (ja) | 縦型misfetの製造方法 | |
JPH04107877A (ja) | 半導体装置及びその製造方法 | |
JPH0334466A (ja) | 縦形二重拡散mosfet | |
JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
JP2001127285A (ja) | 縦型電界効果トランジスタ | |
JPS6180858A (ja) | パワ−mosfet | |
JPH07101737B2 (ja) | 半導体装置の製造方法 | |
JPH0855860A (ja) | 半導体装置 | |
JP2002016250A (ja) | 半導体装置及びその製造方法 | |
JPS6164165A (ja) | Mos型電界効果トランジスタ | |
JPH0349266A (ja) | Mos型半導体装置 |