JPS63177566A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS63177566A
JPS63177566A JP62010260A JP1026087A JPS63177566A JP S63177566 A JPS63177566 A JP S63177566A JP 62010260 A JP62010260 A JP 62010260A JP 1026087 A JP1026087 A JP 1026087A JP S63177566 A JPS63177566 A JP S63177566A
Authority
JP
Japan
Prior art keywords
drain
active region
type
high concentration
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62010260A
Other languages
English (en)
Inventor
Masayuki Hattori
雅之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62010260A priority Critical patent/JPS63177566A/ja
Publication of JPS63177566A publication Critical patent/JPS63177566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特に、高耐圧の
縦型電界効果トランジスタに関する。
〔従来の技術〕
従来、この種の電界効果トランジスタ（以下ＦＥＴと称
す）では、能動領域の周囲に電界緩和リング（以降フィ
ールドリングと称す〉を設け、表面の電界集中を緩和し
て高耐圧化を図っている。
第３図は従来のＦＥＴの一例の断面図である。
この従来例は、裏面にドレインの電極１４を設けたＮ＋
１型高濃度の半導体基板１上のＮ−型低濃度の半導体層
からなるドレイン３′表面に、Ｐ型のベース５′とその
表面のＮ＋型高濃度のソース７′とソース７′の間のド
レイン３′及びベース５′の表面上にゲート酸化膜を介
して形成したゲート６′とからなる能動領域とその周辺
に形成したベース５′と同じ深さのＰ型のフィールドリ
ング４を設け、更にソースの電極１０及び１２、ゲート
の電極１１及びチップ周辺部の電極１３を設けている。
〔発明が解決しようとする問題点〕
上述した従来の電界効果トランジスタは、ベースとフィ
ールドリングとの深さが同じであるので、高耐圧化する
ためにフィールドリングを深く形成するとベースも深く
なりドレインのベースに挟まれた部分の距離が長くなり
その部分の抵抗によってドレイン抵抗が増大し高耐圧、
低オン抵抗のものが実現できないという欠点がある。
又、反対に、その部分の抵抗を減らそうとして、ベース
及びフィールドリングを浅くすると今度は十分な耐圧が
確保されないばかりかベースの下のドレインの距離が長
くなるだけでドレイン抵抗はあまり低減できない。
〔問題点を解決するための手段〕
本発明の電界効果トランジスタは、−導電型高濃度の半
導体基板上の一導電型低能度の半導体層からなるドレイ
ン表面に設けられた反対導電型のベース、該ベース表面
に設けられた一導電型低能度のソース及び前記ベース表
面の少くとも前記ソースと前記ドレインに挟まれた部分
の上にグー１−絶縁膜を介して設けられたゲートを少く
とも含む能動領域と前記ドレイン表面の前記能動領域の
周囲に設けられた反動導電型の不純物領域からなる耐圧
低下防止用の電界緩和リングとを有する電界効果トラン
ジスタにおいて、前記ベースの深さが前記電界緩和リン
グの深さよりも浅くかつ前記ドレインの前記能動領域の
下の部分に前記半導体基板に接する一導電型低能度のド
レイン抵抗低減用の埋込層を設けて成る。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の第１の実施例の断面図である。
この実施例は、裏面にドレインの電極１４を有するＮ＋
“型高濃度の半導体基板１上のＮ−型低濃度の半導体層
からなるドレイン３表面に、比較的浅いＰ型のベース５
とその表面のＮ＋型型温濃度ソース７とソース７の間の
ドレイン３及びベース５の表面上にゲート酸化膜を介し
て形成したゲート６とからなる素子パターンを微細化し
た能動領域及びその周辺に形成したベース５よりも深い
Ｐ型フィールドリング４を設け、所定の部分にソースの
電極１０及び１２、ゲートの電極１１並びにチップ周辺
部の電極１３を設け、更に能動領域の下のドレイン３と
半導体基板１の界面に所定の厚さのドレイン抵抗低減用
のＮ＋型型温濃度埋込層２を設けている。
第２図は本発明の第２の実施例の断面図である。
この実施例は、能動領域の下のドレイン３と半導体基板
１との界面に、複数に分割したドレイン抵抗低減用のＮ
＋型型温濃度埋込層２′を設けている。
このように本発明では、上記実施例のように、素子パタ
ーンを微細化してチャネル幅を大きくしチャネル抵抗を
下げると共にベースの深さをドレイン耐圧が低くならな
い程度にフィールドリングの深さより浅くしベース同士
に挟まれた部分の抵抗が大きくならないようにし、しか
も能動領域の下にドレイン抵抗低減用の埋込層を設けて
いる。
第４図は素子パターンのサイズ−損失特性図である。
この図に示したように、素子パターンの微細化によって
チャネル抵抗Ｒ０ｈによる損失が小さくなり、しかもド
レイン抵抗Ｒｏによる損失が、この実施例では、従来例
に比べて、素子パターンのサイズの小さいところで大幅
に低減される。従って、本発明によって、チャネル抵抗
及びドレイン抵抗を共に低減した高耐圧のＦＥＴが実現
できる。
勿論、素子パターンを微細化せずにチャネル抵抗はその
ままで、ベースを浅くすると共にドレイン抵抗低減用の
埋込層を設けた場合には、ドレイン抵抗ＲＤによる損失
のみが低減される。
〔発明の効果〕
以上説明したように本発明は、能動領域のベースをフィ
ールドリングよりも浅くしてしかも能動領域の下にドレ
イン抵抗低減用の埋込層を設けることにより、ドレイン
抵抗の小さな高耐圧の縮型電界効果トランジスタを実現
できるという効果がある。
勿論、ベースを浅くすると共に素子パターンを微細化し
てチャネル幅を増加すれば、チャネル抵抗及びドレイン
抵抗が共に下って、低オン抵抗で高耐圧の縦型電界効果
トランジスタが実現できるという効果もある。
２の実施例の断面図、第３図は従来のＦＥＴの一例の断
面図、第４図は素子パターンのサイズ−損失特性図であ
る。
１・・・半導体基板、２．２′・・・埋込層、３，３′
・・・ドレイン、４・・・フィールドリング、５，５′
・・・ベース、６，６′・・・ゲート、７．７′・・・
ソース、８．８’　、９・・・酸化膜、１０，１１，１
２゜１３．１４・・・電極。

Claims (1)

    【特許請求の範囲】
  1. 一導電型高濃度の半導体基板上の一導電型低能度の半導
    体層からなるドレイン表面に設けられた反対導電型のベ
    ース、該ベース表面に設けられた一導電型高濃度のソー
    ス及び前記ベース表面の少くとも前記ソースと前記ドレ
    インに挟まれた部分の上にゲート絶縁膜を介して設けら
    れたゲートを少くとも含む能動領域と前記ドレイン表面
    の前記能動領域の周囲に設けられた反動導電型の不純物
    領域からなる耐圧低下防止用の電界緩和リングとを有す
    る電界効果トランジスタにおいて、前記ベースの深さが
    前記電界緩和リングの深さよりも浅くかつ前記ドレイン
    の前記能動領域の下の部分に前記半導体基板に接する一
    導電型高濃度のドレイン抵抗低減用の埋込層を設けたこ
    とを特徴とする電解効果トランジスタ。
JP62010260A 1987-01-19 1987-01-19 電界効果トランジスタ Pending JPS63177566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62010260A JPS63177566A (ja) 1987-01-19 1987-01-19 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62010260A JPS63177566A (ja) 1987-01-19 1987-01-19 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS63177566A true JPS63177566A (ja) 1988-07-21

Family

ID=11745342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62010260A Pending JPS63177566A (ja) 1987-01-19 1987-01-19 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS63177566A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459578A2 (en) * 1990-05-31 1991-12-04 STMicroelectronics S.r.l. A monolithic semiconductor device and associated manufacturing process
DE4203399A1 (de) * 1991-02-08 1992-08-13 Toyoda Automatic Loom Works Halbleiterbaustein und verfahren zu dessen herstellung
EP0598794A1 (en) * 1991-07-30 1994-06-01 Microwave Technology, Inc. High frequency jfet and method for fabricating the same
EP0956596A1 (en) * 1996-03-15 1999-11-17 SILICONIX Incorporated Vertical power mosfet having reduced sensitivity to variations in thickness of epitaxial layer
JP2018532248A (ja) * 2016-08-29 2018-11-01 洛陽鴻泰半導体有限公司Ｌｕｏｙａｎｇ Ｈｏｎｇｔａｉ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．，Ｌｔｄ 三次元構造を有する半導体ウエハー

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5742164A (en) * 1980-08-27 1982-03-09 Hitachi Ltd Semiconductor device
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPS60196975A (ja) * 1984-08-24 1985-10-05 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
JPS63138779A (ja) * 1986-11-29 1988-06-10 Nec Kansai Ltd 半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5742164A (en) * 1980-08-27 1982-03-09 Hitachi Ltd Semiconductor device
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPS60196975A (ja) * 1984-08-24 1985-10-05 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
JPS63138779A (ja) * 1986-11-29 1988-06-10 Nec Kansai Ltd 半導体素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459578A2 (en) * 1990-05-31 1991-12-04 STMicroelectronics S.r.l. A monolithic semiconductor device and associated manufacturing process
DE4203399A1 (de) * 1991-02-08 1992-08-13 Toyoda Automatic Loom Works Halbleiterbaustein und verfahren zu dessen herstellung
DE4203399C2 (de) * 1991-02-08 1996-07-18 Toyoda Automatic Loom Works Halbleiterbaustein und Verfahren zu dessen Herstellung
EP0598794A1 (en) * 1991-07-30 1994-06-01 Microwave Technology, Inc. High frequency jfet and method for fabricating the same
EP0598794A4 (en) * 1991-07-30 1994-08-10 Microwave Technology Inc High frequency jfet and method for fabricating the same.
EP0956596A1 (en) * 1996-03-15 1999-11-17 SILICONIX Incorporated Vertical power mosfet having reduced sensitivity to variations in thickness of epitaxial layer
EP0956596A4 (ja) * 1996-03-15 1999-12-08
JP2018532248A (ja) * 2016-08-29 2018-11-01 洛陽鴻泰半導体有限公司Ｌｕｏｙａｎｇ Ｈｏｎｇｔａｉ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．，Ｌｔｄ 三次元構造を有する半導体ウエハー

Similar Documents

Publication Publication Date Title
JP2766239B2 (ja) 高耐圧半導体装置
KR100854078B1 (ko) 모스 게이트형 전력용 반도체소자 및 그 제조방법
JPH03157974A (ja) 縦型電界効果トランジスタ
JPH0334466A (ja) 縦形二重拡散ｍｏｓｆｅｔ
JP2003347546A (ja) 垂直型ｄｍｏｓ素子及びその製造方法
WO2004032244A1 (ja) 半導体装置、半導体装置の製造方法
JP2002043571A (ja) 半導体装置
JPS63177566A (ja) 電界効果トランジスタ
JP2808871B2 (ja) Ｍｏｓ型半導体素子の製造方法
JPH08167713A (ja) 縦型ｍｏｓ半導体装置
JP3193984B2 (ja) 高耐圧ｍｏｓトランジスタ
JPS6353972A (ja) 複合半導体装置
JP2000223708A (ja) 半導体装置
JPS63173373A (ja) 電界効果トランジスタ
JPH08167714A (ja) 縦型ｍｏｓ半導体装置
JPS62115775A (ja) 半導体装置
JP3426521B2 (ja) 半導体装置
JP2655403B2 (ja) 電力用ｍｏｓ型電界効果トランジスタ
JPH07249760A (ja) 半導体装置の製造方法
JPS6055995B2 (ja) 接合型電界効果トランジスタ
JPH03132077A (ja) 半導体装置とその製造方法
JPH01235277A (ja) 縦型電界効果トランジスタ
JP2668713B2 (ja) 高耐圧半導体装置
JPS5814574A (ja) Ｍｏｓ電界効果トランジスタ
KR960019785A (ko) Mos형 반도체 장치