JPH08167713A - 縦型ｍｏｓ半導体装置 - Google Patents

縦型ｍｏｓ半導体装置

Info

Publication number
JPH08167713A
JPH08167713A JP6310810A JP31081094A JPH08167713A JP H08167713 A JPH08167713 A JP H08167713A JP 6310810 A JP6310810 A JP 6310810A JP 31081094 A JP31081094 A JP 31081094A JP H08167713 A JPH08167713 A JP H08167713A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
vertical mos
mos semiconductor
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6310810A
Other languages
English (en)
Inventor
Tadashi Natsume
正 夏目
Toshimaro Koike
理麿 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6310810A priority Critical patent/JPH08167713A/ja
Publication of JPH08167713A publication Critical patent/JPH08167713A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 パターンの微細化によるオン抵抗の低減を維
持しつつ、且つ高耐圧化することのできる縦型ＭＯＳ半
導体装置を提供する。 【構成】 一導電型のドレイン領域２に規則的に配列さ
れた反対導電型のボディ領域６と、ボディ領域６内に配
置された一導電型のソース領域５と、ソース領域５とド
レイン領域２間にチャネルを形成するゲート電極８とを
備えた縦型ＭＯＳ半導体装置において、チップの周辺部
に規則的に配列されたボディ領域６を取り囲むガードリ
ング拡散領域３を備え、ガードリング拡散領域３はボデ
ィ領域６よりも深く拡散されて形成された。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、縦型ＭＯＳ半導体装置
に係り、特に、パワーＭＯＳＦＥＴ、または絶縁ゲート
バイポーラトランジスタ（ＩＧＢＴ）等の縦型ＭＯＳ半
導体装置に関する。
【０００２】
【従来の技術】図２は、従来の一般的なパワーＭＯＳＦ
ＥＴの断面図である。Ｎ+ 型のシリコン半導体基板１に
はＮ- 型のエピタキシャル層２を有している。ドレイン
領域となるＮ- 型のエピタキシャル層２には、多数の規
則的に配列されたＰ型のボディ領域６を備えており、Ｐ
型のボディ領域６内にはＮ+ 型のソース領域５が形成さ
れ、個々のセルを構成している。相隣接するボディ領域
６，６間には、薄いゲート絶縁膜を介して多結晶シリコ
ンからなるゲート電極８が配置されている。そして、ア
ルミ膜からなるソース電極９は、ソース領域５及びボデ
ィ領域６を短絡した状態で接続している。
【０００３】半導体基板１裏面のドレイン電極に正電圧
を与え、ソース電極９を接地した状態でゲート電極８に
閾値以上の一定電圧が印加されると、Ｎ+ 型のソース領
域５とドレイン領域２間のボディ領域６表面（チャネル
領域４表面）に反転層が生じ、多数キャリアのチャネル
が形成され、ＭＯＳＦＥＴはオン状態となる。
【０００４】Ｎ+ 型エピタキシャル層２には、規則的に
配列された多数のボディ領域６を取り囲むようにＰ+ 型
のガードリング拡散領域３が形成されている。更にチッ
プの表面端部には、Ｎ+ 型のチャネルストップ領域１０
が設けられ、例えばアルミ膜からなるシールド電極１１
がチャネルストップ領域１０にオーミック接触してい
る。かかる構成においてガードリング領域３は、逆バイ
アス時の空乏層を均等に広がらせて高耐圧を得るための
ものである。ドレイン領域となるＮ+ 型エピタキシャル
層２上には厚い酸化膜７が設けられている。酸化膜７で
は界面の不安定さを押さえ、空乏層の均一な広がりを実
現するようにリン処理等が施され、ドレイン・ボディ間
の耐圧の劣化及びリーク電流の増大を防止している。
【０００５】
【発明が解決しようとする課題】係る従来の縦型ＭＯＳ
半導体装置においては、ガードリング拡散領域３とボデ
ィ領域６の凸状部とは同一の拡散工程で形成され、通常
同じ拡散深さの拡散領域となっている。このため、高耐
圧化のため、ガードリング拡散領域３の拡散を深くする
と、セル内のボディ領域６の凸状部も深く拡散される。
このため高耐圧化はできるものの、各ボディ領域６，６
間は一定距離だけ離隔する必要があり、このためセルサ
イズが大型化し、オン抵抗も増大する。一方で、ガード
リング領域３及びボディ領域６の拡散深さをともに浅く
すれば、パターンの微細化が可能でオン抵抗も低減する
が、それに伴い耐圧も低下する。
【０００６】本発明は上述の事情に鑑みて為されたもの
で、パターンの微細化によるオン抵抗の低減を維持しつ
つ、且つ高耐圧化することのできる縦型ＭＯＳ半導体装
置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の縦型ＭＯＳ半導
体装置は、一導電型のドレイン領域に規則的に配列され
た反対導電型のボディ領域と、該ボディ領域内に配置さ
れた一導電型のソース領域と、該ソース領域と前記ドレ
イン領域間にチャネルを形成するゲート電極とを備えた
縦型ＭＯＳ半導体装置において、チップの周辺部に前記
規則的に配列されたボディ領域を取り囲むガードリング
拡散領域を備え、前記ガードリング拡散領域は前記ボデ
ィ領域よりも深く拡散されて形成されたことを特徴とす
る。
【０００８】
【作用】チップの周辺部のガードリング拡散領域を、セ
ル部分のボディ領域の凸状部よりも深く拡散して形成す
ることから、深いガードリング拡散領域により、空乏層
をより深く均一に広がらせることができ、高耐圧を実現
できる。そして、比較的浅いボディ領域によりセルサイ
ズの微細化と、低オン抵抗を維持できる。
【０００９】
【実施例】以下、本発明の一実施例について図１を参照
しながら説明する。
【００１０】図１は、本発明の一実施例のパワーＭＯＳ
ＦＥＴの断面図である。本実施例においては、Ｐ+ ガー
ドリング拡散領域３の拡散深さを、Ｐ+ ボディ領域６の
凸状部の拡散深さよりも深く形成している。ボディ領域
６の凸状部の拡散深さ、ボディ領域６のチャネル部分４
の拡散深さ、Ｎ+ 型ソース領域５の拡散深さは従来のも
のと変わらない。又、ゲート電極８等の配置は従来の技
術に述べた構造と同じであり、相隣接するボディ領域
６，６間の距離も同じである。
【００１１】本実施例では、Ｐ+ 型ガードリング領域の
拡散深さを１５〜３０μｍ程度とし、Ｐ+ 型のボディ領
域６の凸状部の拡散深さを５〜１０μｍ程度とし、ボデ
ィ領域６のチャネル部分４の拡散深さを３μｍ程度とし
ている。かかる構造により、パターンの微細化及びオン
抵抗を従来の値に維持したまま、耐圧を大きく向上させ
ることができる。
【００１２】従来のように本実施例のガードリング拡散
領域の深さ迄、ボディ領域を拡散してボディ領域間の間
隔を維持した場合と比較すると、チップ上のセル数を４
倍とする程度にパターンを微細化でき、これによりオン
抵抗を１／２程度に低減することができる。
【００１３】本実施例のパワーＭＯＳＦＥＴは、ボディ
領域６の形成に先立って、予め深くガードリング領域３
を拡散することにより製造することができる。その他の
工程は全く従来の製造工程と同じでよい。
【００１４】尚、上述の実施例は、パワーＭＯＳＦＥＴ
についてのものであるが、Ｎ+ 型の半導体基板１をＰ+
型として、エピタキシャル層２のデバイス構造を同じと
することにより、絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）にも、本発明の趣旨を全く同様に適用でき
る。即ち、ガードリング拡散領域３をボディ領域６の凸
状部の拡散深さよりも独立に深く形成することにより、
空乏層をより広がらせることができ、これにより高耐圧
化を実現し、且つ、パターンの微細化及びオン抵抗の低
減を維持した絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）を実現できる。
【００１５】また、上述した実施例においてはＮチャネ
ル型縦型ＭＯＳ半導体装置の例について説明したが、Ｐ
チャネル型の縦型ＭＯＳ半導体装置についても同様に適
用できるのは勿論のことである。また、上述した実施例
においては、セル部分の拡散深さを維持しつつ、ガード
リング領域の拡散深さをボディ領域の凸状部よりも深く
形成する例について説明したが、ガードリング領域の拡
散深さを維持しつつセル部分の拡散深さを浅くすること
により、セルサイズのパターンを微細化し、ある程度の
耐圧を維持したままオン抵抗をより低減するようにして
も良い。このように本発明の趣旨を逸脱することなく、
種々の変形実施例が可能である。
【００１６】尚、各図中同一符号は同一又は相当部分を
示す。
【００１７】
【発明の効果】以上に説明したように、本発明は縦型Ｍ
ＯＳ半導体装置のボディ領域の拡散深さに対してガード
リング領域の拡散深さを独立により深く形成したもので
ある。これにより、縦型ＭＯＳ半導体装置の高耐圧化を
実現しながらパターンの微細化を維持でき、低オン抵抗
を維持できる。
【図面の簡単な説明】
【図１】本発明の一実施例の縦型ＭＯＳ半導体装置の断
面図。
【図２】従来の縦型ＭＯＳ半導体装置の断面図。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 一導電型のドレイン領域に規則的に配列
    された反対導電型のボディ領域と、該ボディ領域内に配
    置された一導電型のソース領域と、該ソース領域と前記
    ドレイン領域間にチャネルを形成するゲート電極とを備
    えた縦型ＭＯＳ半導体装置において、チップの周辺部に
    前記規則的に配列されたボディ領域を取り囲むガードリ
    ング拡散領域を備え、前記ガードリング拡散領域は前記
    ボディ領域よりも深く拡散されて形成されたことを特徴
    とする縦型ＭＯＳ半導体装置。
JP6310810A 1994-12-14 1994-12-14 縦型ｍｏｓ半導体装置 Pending JPH08167713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6310810A JPH08167713A (ja) 1994-12-14 1994-12-14 縦型ｍｏｓ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6310810A JPH08167713A (ja) 1994-12-14 1994-12-14 縦型ｍｏｓ半導体装置

Publications (1)

Publication Number Publication Date
JPH08167713A true JPH08167713A (ja) 1996-06-25

Family

ID=18009696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6310810A Pending JPH08167713A (ja) 1994-12-14 1994-12-14 縦型ｍｏｓ半導体装置

Country Status (1)

Country Link
JP (1) JPH08167713A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US6313504B1 (en) 1999-08-31 2001-11-06 Oki Electric Industry Co., Ltd. Vertical MOS semiconductor device
WO2005093844A1 (ja) * 2004-03-29 2005-10-06 Shindengen Electric Manufacturing Co., Ltd. 半導体装置
US7355207B2 (en) 2004-05-24 2008-04-08 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
EP1959495A1 (en) * 2005-11-22 2008-08-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US6313504B1 (en) 1999-08-31 2001-11-06 Oki Electric Industry Co., Ltd. Vertical MOS semiconductor device
WO2005093844A1 (ja) * 2004-03-29 2005-10-06 Shindengen Electric Manufacturing Co., Ltd. 半導体装置
KR100843532B1 (ko) * 2004-03-29 2008-07-04 신덴겐코교 가부시키가이샤 반도체 장치
US7573109B2 (en) 2004-03-29 2009-08-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US7355207B2 (en) 2004-05-24 2008-04-08 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
US7763504B2 (en) 2004-05-24 2010-07-27 Denso Corporation Method for manufacturing silicon carbide semiconductor device
EP1959495A1 (en) * 2005-11-22 2008-08-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
EP1959495A4 (en) * 2005-11-22 2009-04-08 Shindengen Electric Mfg SEMICONDUCTOR DEVICE WITH TRENCH GRID POWER
US7939886B2 (en) 2005-11-22 2011-05-10 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof

Similar Documents

Publication Publication Date Title
US4974059A (en) Semiconductor high-power mosfet device
KR100854078B1 (ko) 모스 게이트형 전력용 반도체소자 및 그 제조방법
JP2006261690A (ja) 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ
US4952991A (en) Vertical field-effect transistor having a high breakdown voltage and a small on-resistance
JPH03157974A (ja) 縦型電界効果トランジスタ
JP3275569B2 (ja) 横型高耐圧電界効果トランジスタおよびその製造方法
US5940721A (en) Termination structure for semiconductor devices and process for manufacture thereof
JPH0354868A (ja) Ｍｏｓ型半導体装置
US6127709A (en) Guard ring structure for semiconductor devices and process for manufacture thereof
JPH08167713A (ja) 縦型ｍｏｓ半導体装置
JP2808871B2 (ja) Ｍｏｓ型半導体素子の製造方法
JP3469664B2 (ja) 高耐圧半導体装置
JPH0258874A (ja) 半導体集積回路装置
JPH08167714A (ja) 縦型ｍｏｓ半導体装置
JP3438971B2 (ja) 縦型ｍｏｓ半導体装置の製造方法
JPS63177566A (ja) 電界効果トランジスタ
JP3193984B2 (ja) 高耐圧ｍｏｓトランジスタ
JPH07221296A (ja) 縦型ｍｏｓ半導体装置及びその製造方法
US6180981B1 (en) Termination structure for semiconductor devices and process for manufacture thereof
JPH08167617A (ja) 高耐圧半導体装置
JP3223125B2 (ja) 半導体装置及び半導体装置の製造方法
JPS5913370A (ja) 半導体装置
KR100264733B1 (ko) V-모스 반도체 소자 및 그의 제조방법
KR960019785A (ko) Mos형 반도체 장치
JP2002373987A (ja) 絶縁ゲート型電界効果トランジスタ