JP3426521B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3426521B2 JP3426521B2 JP35137098A JP35137098A JP3426521B2 JP 3426521 B2 JP3426521 B2 JP 3426521B2 JP 35137098 A JP35137098 A JP 35137098A JP 35137098 A JP35137098 A JP 35137098A JP 3426521 B2 JP3426521 B2 JP 3426521B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- diffusion layer
- source
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高耐圧が求められ
る電界効果型トランジスタからなる半導体装置に関す
る。 【０００２】 【従来の技術】近年、社会の情報化に伴い、ノート型パ
ーソナルコンピュータを始めとする種々の携帯型情報機
器の発達が目覚ましい。 【０００３】ノート型パーソナルコンピュータのディス
プレイには主として液晶型ディスプレイが用いられてい
るが、この液晶型ディスプレイを駆動させる半導体装置
には、電源電圧が約３．３〜５Ｖの一般的な電界効果型
トランジスタに代えて、電源電圧が約１０〜１００Ｖの
高耐圧用電界効果型トランジスタが使用されている。 【０００４】このような高耐圧用電界効果型トランジス
タにおいては、高い電源電圧により電界効果型トランジ
スタ自体が破壊されないようにするため、ゲート電極を
閉環状に形成する等の様々な工夫がなされている。 【０００５】以下、従来の半導体装置として閉環状ゲー
ト電極を有する高耐圧用電界効果型トランジスタについ
て、図７及び図８を参照しながら説明する。 【０００６】図７及び図８は、従来の半導体装置を示し
ており、図７は平面図、図８は図７におけるVII−VII線
の断面図である。 【０００７】図７及び図８に示すように、Ｐ型シリコン
基板１０にはＮ型ウェル領域１１が例えばリンのイオン
注入及び熱処理により形成されており、また、Ｎ型ウェ
ル領域１１にはトランジスタ領域を取り囲むように素子
分離用フィールド絶縁膜１２が形成されている。トラン
ジスタ領域の中央部には、高濃度ドレイン拡散層１３が
例えばＢＦ2 のイオン注入及び熱処理により形成されて
いると共に、高濃度ドレイン拡散層１３を取り囲むよう
に低濃度ドレイン拡散層１４が例えばボロンのイオン注
入及び熱処理により形成されている。低濃度ドレイン拡
散層１４の上には、オフセット領域用フィールド絶縁膜
１５が形成されており、また、低濃度ドレイン拡散層１
４を取り囲むように形成されているチャネル領域の上に
はゲート絶縁膜１６が形成されており、さらに、ゲート
絶縁膜１６の上にはゲート電極１７がオフセット領域用
フィールド絶縁膜１５の上に跨るように形成されてい
る。トランジスタ領域における素子分離用フィールド絶
縁膜１２とゲート電極１７との間には、高濃度ソース拡
散層１８が例えばＢＦ2 のイオン注入及び熱処理により
形成されている。 【０００８】Ｐ型シリコン基板１０の上には全面に亘っ
て、パッシベーション膜となる窒化シリコン膜１９、層
間絶縁膜２０及び表面保護膜２１が順次形成されている
と共に、表面保護膜２１には、窒化シリコン膜１９、層
間絶縁膜２０及び表面保護膜２１に形成されたコンタク
トを介して高濃度ドレイン拡散層１３及び高濃度ソース
拡散層１８とそれぞれ電気的に接続されるドレイン電極
２２及びソース電極２３が形成されている。 【０００９】尚、図７においては、オフセット領域用フ
ィールド絶縁膜１５、窒化シリコン膜１９、層間絶縁膜
２０、表面保護膜２１、ドレイン電極２２及びソース電
極２３の図示を省略していると共に、ゲート電極１７の
下でチャネル領域と低濃度ドレイン拡散層１４とが接す
る界面を破線で示している。 【００１０】このように、閉環状ゲート電極を有する高
耐圧用電界効果型トランジスタは、通常、ドレイン領域
がチャネル領域を介してソース領域に囲まれる構造を有
している。すなわち、チャネル領域とドレイン領域（低
濃度ドレイン拡散層１４）とが接する長さは、チャネル
領域とソース領域（高濃度ソース拡散層１８）とが接す
る長さよりも短く設定されている。 【００１１】 【発明が解決しようとする課題】しかしながら、前記の
高耐圧用電界効果型トランジスタは、ドレイン領域近傍
の耐圧が十分でないため、動作中に一時的に印加される
高電圧によってドレイン領域近傍が破壊されやすいとい
う問題点がある。 【００１２】前記に鑑み、本発明は、電界効果型トラン
ジスタの耐圧を向上させることを目的とする。 【００１３】 【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板に形成され
たチャネル領域と、チャネル領域の上に絶縁膜を介して
形成された方形状のゲート電極と、ゲート電極によって
隔てられ且つ半導体基板におけるゲート電極の両側の領
域にそれぞれ形成されたソース領域及びドレイン領域と
を備えた電界効果型トランジスタからなる半導体装置を
対象とし、ドレイン領域の幅がソース領域の幅よりも大
きく、それによりチャネル領域とドレイン領域とが接す
る長さは、チャネル領域とソース領域とが接する長さよ
りも長く設定されている。 【００１４】本発明の半導体装置によると、チャネル領
域とドレイン領域とが接する長さが、チャネル領域とソ
ース領域とが接する長さよりも長いため、トランジスタ
の動作時にソース領域からドレイン領域に向かう電気力
線がドレイン領域に近づくに従って拡がる。 【００１５】本発明の半導体装置において、ソース領域
及びドレイン領域はそれぞれ高濃度不純物拡散層と低濃
度不純物拡散層とからなり、ソース領域及びドレイン領
域は低濃度不純物拡散層においてチャネル領域と接して
いることが好ましい。 【００１６】 【００１７】 【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置として高耐圧用電界
効果型トランジスタについて、図１及び図２を参照しな
がら説明する。 【００１８】図１及び図２は、第１の実施形態に係る半
導体装置を示しており、図１は平面図、図２は図１にお
けるＩ−Ｉ線の断面図である。 【００１９】図１及び図２に示すように、Ｐ型シリコン
基板１００にはＮ型ウェル領域１０１が例えばリンのイ
オン注入及び熱処理により形成されており、また、Ｎ型
ウェル領域１０１にはトランジスタ領域を取り囲むよう
に素子分離用フィールド絶縁膜１０２が形成されてい
る。トランジスタ領域には、高濃度ドレイン拡散層１０
３が例えばＢＦ2 のイオン注入及び熱処理により形成さ
れていると共に、高濃度ドレイン拡散層１０３を取り囲
むように低濃度ドレイン拡散層１０４が例えばボロンの
イオン注入及び熱処理により形成されている。また、ト
ランジスタ領域には、チャネル領域を挟んで高濃度ドレ
イン拡散層１０３及び低濃度ドレイン拡散層１０４と対
向するように、高濃度ソース拡散層１０５が例えばＢＦ
2 のイオン注入及び熱処理により形成されていると共
に、高濃度ソース拡散層１０５を取り囲むように低濃度
ソース拡散層１０６が例えばボロンのイオン注入及び熱
処理により形成されている。さらに、トランジスタ領域
には、チャネル領域、低濃度ドレイン拡散層１０４及び
低濃度ソース拡散層１０６を取り囲むように第１のチャ
ネルストッパー拡散層１０７が例えばリンのイオン注入
及び熱処理により形成されている。低濃度ドレイン拡散
層１０４、低濃度ソース拡散層１０６及び第１のチャネ
ルストッパー拡散層１０７の上には、オフセット領域用
フィールド絶縁膜１０８が形成されている。 【００２０】低濃度ドレイン拡散層１０４と低濃度ソー
ス拡散層１０６とに挟まれたチャネル領域の上にはゲー
ト絶縁膜１０９が形成されており、また、ゲート絶縁膜
１０９の上にはゲート電極１１０がオフセット領域用フ
ィールド絶縁膜１０８の上に跨るように形成されてい
る。トランジスタ領域における素子分離用フィールド絶
縁膜１０２と第１のチャネルストッパー拡散層１０７と
の間には、ガードバンド領域１１１が例えばヒ素及びリ
ンのイオン注入及び熱処理により形成されており、ま
た、トランジスタ領域における素子分離用フィールド絶
縁膜１０２の下側には、ガードバンド領域１１１を取り
囲むように第２のチャネルストッパー拡散層１１２が例
えばリンのイオン注入及び熱処理により形成されてい
る。 【００２１】Ｐ型シリコン基板１００の上には全面に亘
って、パッシベーション膜となる窒化シリコン膜１１
３、層間絶縁膜１１４及び表面保護膜１１５が順次形成
されていると共に、表面保護膜１１５には、窒化シリコ
ン膜１１３、層間絶縁膜１１４及び表面保護膜１１５に
形成されたコンタクトを介して高濃度ドレイン拡散層１
０３、高濃度ソース拡散層１０５及びガードバンド領域
１１１とそれぞれ電気的に接続されるドレイン電極１１
６、ソース電極１１７及びガードバンド電極１１８が形
成されている。 【００２２】尚、図１においては、オフセット領域用フ
ィールド絶縁膜１０８、窒化シリコン膜１１３、層間絶
縁膜１１４、表面保護膜１１５、ドレイン電極１１６、
ソース電極１１７及びガードバンド電極１１８の図示を
省略していると共に、ゲート電極１１０の下でチャネル
領域又は第１のチャネルストッパー拡散層１０７と低濃
度ドレイン拡散層１０４又は低濃度ソース拡散層１０６
とが接する界面を破線で示している。 【００２３】第１の実施形態に係る半導体装置の特徴と
して、図１に示すようにゲート電極１１０は方形状に形
成されていると共に、従来の高耐圧用電界効果型トラン
ジスタとは反対に、チャネル領域とソース領域（低濃度
ソース拡散層１０６）とが接する長さｔ1 よりも、チャ
ネル領域とドレイン領域（低濃度ドレイン拡散層１０
４）とが接する長さｔ2 の方が大きく設定されている。 【００２４】以下、第１の実施形態の電界効果型トラン
ジスタの耐圧について、図３を参照しながら説明する。 【００２５】図３は、電界効果型トランジスタの破壊電
圧（耐圧）を測定した結果を表している。図３におい
て、横軸はドレイン電圧ＶD 、縦軸はドレイン電流ＩD
を示すと共に、太い実線（Ａ）は第１の実施形態の電界
効果型トランジスタの耐圧の測定結果を示し、破線
（Ｂ）は従来の高耐圧用電界効果型トランジスタ（図７
及び図８参照）の耐圧の測定結果を示し、一点鎖線
（Ｃ）は一般的な電界効果型トランジスタ（低電圧駆
動）の耐圧の測定結果を示している。 【００２６】以下、前記の３種類の電界効果型トランジ
スタの特徴について説明する。 【００２７】第１の実施形態の電界効果型トランジスタ
（Ａ）……チャネル領域とドレイン領域とが接する長さ
は、チャネル領域とソース領域とが接する長さよりも長
い。 【００２８】従来の高耐圧用電界効果型トランジスタ
（Ｂ）……チャネル領域とドレイン領域とが接する長さ
は、チャネル領域とソース領域とが接する長さよりも短
い。 【００２９】一般的な電界効果型トランジスタ（Ｃ）…
…チャネル領域とドレイン領域とが接する長さは、チャ
ネル領域とソース領域とが接する長さに等しい。 【００３０】電界効果型トランジスタの耐圧測定には、
ドレイン電圧ＶD と同じ大きさの電圧をゲート電極にも
同時に印加しながらドレイン電流ＩD の変化を測定し
て、ドレイン電流ＩD が急激に０になるときのドレイン
電圧ＶD を電界効果型トランジスタの耐圧（図３の
ＶA 、ＶB 、ＶC ）とする方法を用いた。ドレイン電圧
ＶDと同じ大きさの電圧をゲート電極にも印加するの
は、実際の動作時にドレイン電極及びゲート電極に同時
に高電圧が印加されるタイミングがあるからである。ま
た、ドレイン電流ＩD が急激に０になるときのドレイン
電圧ＶD を電界効果型トランジスタの耐圧とするのは、
ドレイン電圧ＶD を増大させてドレイン拡散層のＰＮ接
合が破壊されるとき、瞬間的に流れる大電流によってド
レイン電極の金属膜が溶融して断線するからである。 【００３１】図３に示すように、第１の実施形態の電界
効果型トランジスタの耐圧ＶA は、従来の高耐圧用電界
効果型トランジスタの耐圧ＶB 及び一般的な電界効果型
トランジスタの耐圧ＶC よりも高い。 【００３２】以上説明したように、チャネル領域とドレ
イン領域とが接する長さがチャネル領域とソース領域と
が接する長さよりも長くなると、トランジスタの耐圧が
向上する。すなわち、チャネル領域とドレイン領域とが
接する長さが、チャネル領域とソース領域とが接する長
さよりも長いと、トランジスタの動作時にソース領域か
らドレイン領域に向かう電気力線がドレイン領域に近づ
くに従って拡がって、ドレイン領域におけるＰＮ接合近
傍の電界の集中が緩和されるので、トランジスタの耐圧
が向上する。このため、図３に示すように、一般的な電
界効果型トランジスタの耐圧ＶC も、従来の高耐圧用電
界効果型トランジスタの耐圧ＶB よりも高くなってい
る。 【００３３】第１の実施形態によると、チャネル領域と
ドレイン領域とが接する長さが、チャネル領域とソース
領域とが接する長さよりも長いため、トランジスタの動
作時にソース領域からドレイン領域に向かう電気力線が
ドレイン領域に近づくに従って拡がるので、ドレイン領
域におけるＰＮ接合近傍の電界の集中が緩和され、これ
によって、トランジスタの耐圧を向上させることができ
る。 【００３４】また、第１の実施形態によると、ドレイン
領域が低濃度ドレイン拡散層１０４においてチャネル領
域と接していると共に、ソース領域が低濃度ソース拡散
層１０６においてチャネル領域と接しているため、ソー
ス領域からドレイン領域に向かう電界強度を低減できる
ので、トランジスタの耐圧をさらに向上させることがで
きる。 【００３５】また、第１の実施形態によると、ゲート電
極が方形状に形成されているため、ゲート電極がソース
領域又はドレイン領域を取り囲まないので、閉環状に形
成され、ドレイン領域を取り囲むゲート電極を有する従
来の高耐圧用電界効果型トランジスタに比べて、半導体
基板におけるトランジスタの占有面積を低減することが
できるので、半導体装置を微細化することができる。 【００３６】尚、第１の実施形態において、Ｐ型シリコ
ン基板１００を用いたが、これに代えて、Ｎ型シリコン
基板を用いても同等の効果が得られる。 【００３７】また、第１の実施形態において、チャネル
領域とドレイン領域とが接する長さを、チャネル領域と
ソース領域とが接する長さに比べて大きくすればするほ
ど、トランジスタの耐圧をより向上させることができ
る。 【００３８】（第１の実施形態の変形例）以下、本発明
の第１の実施形態の変形例に係る半導体装置として高耐
圧用電界効果型トランジスタについて、図４を参照しな
がら説明する。 【００３９】図４は、第１の実施形態の変形例に係る半
導体装置の平面図を示している。尚、第１の実施形態の
変形例においては、図１に示した第１の実施形態に係る
半導体装置と同一の部材には同一の符号を付すことによ
り、説明を省略する。 【００４０】第１の実施形態の変形例に係る半導体装置
が第１の実施形態と異なるのは、図４に示すように、低
濃度ドレイン拡散層１０４、低濃度ソース拡散層１０
６、第１のチャネルストッパー拡散層１０７及びオフセ
ット領域用フィールド絶縁膜１０８が形成されていない
と共に、ガードバンド領域１１１及びガードバンド電極
１１８が形成されていないことである。 【００４１】尚、図４においては、窒化シリコン膜１１
３、層間絶縁膜１１４、表面保護膜１１５、ドレイン電
極１１６及びソース電極１１７の図示を省略している。 【００４２】第１の実施形態の変形例に係る半導体装置
の特徴として、ゲート電極１１０は方形状に形成されて
いると共に、従来の高耐圧用電界効果型トランジスタと
は反対に、チャネル領域とソース領域（高濃度ソース拡
散層１０５）とが接する長さｔ3 よりも、チャネル領域
とドレイン領域（高濃度ドレイン拡散層１０３）とが接
する長さｔ4 の方が大きく設定されている。 【００４３】第１の実施形態の変形例によると、チャネ
ル領域とドレイン領域とが接する長さが、チャネル領域
とソース領域とが接する長さよりも長いため、トランジ
スタの動作時にソース領域からドレイン領域に向かう電
気力線がドレイン領域に近づくに従って拡がるので、ド
レイン領域におけるＰＮ接合近傍の電界の集中が緩和さ
れ、これによって、トランジスタの耐圧を向上させるこ
とができる。 【００４４】また、第１の実施形態の変形例によると、
ゲート電極が方形状に形成されているため、ゲート電極
がソース領域又はドレイン領域を取り囲まないので、閉
環状に形成され、ドレイン領域を取り囲むゲート電極を
有する従来の高耐圧用電界効果型トランジスタに比べ
て、半導体基板におけるトランジスタの占有面積を低減
することができるので、半導体装置を微細化することが
できる。 【００４５】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置として高耐圧用電界効果型ト
ランジスタについて、図５を参照しながら説明する。 【００４６】図５は、第２の実施形態に係る半導体装置
の平面図を示している。尚、第２の実施形態において
は、図１に示した第１の実施形態に係る半導体装置と同
一の部材には同一の符号を付すことにより、説明を省略
する。 【００４７】第２の実施形態に係る半導体装置が第１の
実施形態と異なるのは、図５に示すようにゲート電極１
１０つまりチャネル領域は開環状に形成されており、ま
た、チャネル領域の外周側に高濃度ドレイン拡散層１０
３が低濃度ドレイン拡散層１０４を介して形成されてい
ると共に、チャネル領域の内周側に高濃度ソース拡散層
１０５が低濃度ソース拡散層１０６を介して形成されて
いることである。 【００４８】尚、図５においては、素子分離用フィール
ド絶縁膜１０２、オフセット領域用フィールド絶縁膜１
０８、窒化シリコン膜１１３、層間絶縁膜１１４、表面
保護膜１１５、ドレイン電極１１６、ソース電極１１７
及びガードバンド電極１１８の図示を省略していると共
に、ゲート電極１１０の下でチャネル領域と低濃度ドレ
イン拡散層１０４又は低濃度ソース拡散層１０６とが接
する界面を破線で示している。 【００４９】第２の実施形態に係る半導体装置の特徴と
して、ゲート電極１１０はソース領域を部分的に囲む開
環状に形成されていると共に、従来の高耐圧用電界効果
型トランジスタとは反対に、チャネル領域とソース領域
（低濃度ソース拡散層１０６）とが接する長さよりも、
チャネル領域とドレイン領域（低濃度ドレイン拡散層１
０４）とが接する長さの方が大きく設定されている。 【００５０】第２の実施形態によると、チャネル領域と
ドレイン領域とが接する長さが、チャネル領域とソース
領域とが接する長さよりも長いため、トランジスタの動
作時にソース領域からドレイン領域に向かう電気力線が
ドレイン領域に近づくに従って拡がるので、ドレイン領
域におけるＰＮ接合近傍の電界の集中が緩和され、これ
によって、トランジスタの耐圧を向上させることができ
る。 【００５１】また、第２の実施形態によると、ドレイン
領域が低濃度ドレイン拡散層１０４においてチャネル領
域と接していると共に、ソース領域が低濃度ソース拡散
層１０６においてチャネル領域と接しているため、ソー
ス領域からドレイン領域に向かう電界強度を低減できる
ので、トランジスタの耐圧をさらに向上させることがで
きる。 【００５２】また、第２の実施形態によると、ゲート電
極がソース領域を部分的に囲む開環状に形成されている
ため、閉環状に形成され、ドレイン領域を取り囲むゲー
ト電極を有する従来の高耐圧用電界効果型トランジスタ
に比べて、半導体基板におけるトランジスタの占有面積
を低減することができるので、半導体装置を微細化する
ことができる。 【００５３】尚、第２の実施形態において、ゲート電極
を開環状に形成したが、これに代えて、ゲート電極を閉
環状に形成してもよい。 【００５４】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置として高耐圧用電界効果型ト
ランジスタについて、図６を参照しながら説明する。 【００５５】図６は、第３の実施形態に係る半導体装置
の平面図を示している。尚、第３の実施形態において
は、図１に示した第１の実施形態に係る半導体装置と同
一の部材には同一の符号を付すことにより、説明を省略
する。 【００５６】第３の実施形態に係る半導体装置が第１の
実施形態と異なるのは、図６に示すようにゲート電極１
１０つまりチャネル領域はコの字状に形成されており、
また、チャネル領域に囲まれていない側に高濃度ドレイ
ン拡散層１０３が低濃度ドレイン拡散層１０４を介して
形成されていると共に、チャネル領域に囲まれている側
に高濃度ソース拡散層１０５が低濃度ソース拡散層１０
６を介して形成されていることである。 【００５７】尚、図６においては、素子分離用フィール
ド絶縁膜１０２、オフセット領域用フィールド絶縁膜１
０８、窒化シリコン膜１１３、層間絶縁膜１１４、表面
保護膜１１５、ドレイン電極１１６、ソース電極１１７
及びガードバンド電極１１８の図示を省略していると共
に、ゲート電極１１０の下でチャネル領域と低濃度ドレ
イン拡散層１０４又は低濃度ソース拡散層１０６とが接
する界面を破線で示している。 【００５８】第３の実施形態に係る半導体装置の特徴と
して、ゲート電極１１０はソース領域を部分的に囲むコ
の字状に形成されていると共に、従来の高耐圧用電界効
果型トランジスタとは反対に、チャネル領域とソース領
域（低濃度ソース拡散層１０６）とが接する長さより
も、チャネル領域とドレイン領域（低濃度ドレイン拡散
層１０４）とが接する長さの方が大きく設定されてい
る。 【００５９】第３の実施形態によると、チャネル領域と
ドレイン領域とが接する長さが、チャネル領域とソース
領域とが接する長さよりも長いため、トランジスタの動
作時にソース領域からドレイン領域に向かう電気力線が
ドレイン領域に近づくに従って拡がるので、ドレイン領
域におけるＰＮ接合近傍の電界の集中が緩和され、これ
によって、トランジスタの耐圧を向上させることができ
る。 【００６０】また、第３の実施形態によると、ドレイン
領域が低濃度ドレイン拡散層１０４においてチャネル領
域と接していると共に、ソース領域が低濃度ソース拡散
層１０６においてチャネル領域と接しているため、ソー
ス領域からドレイン領域に向かう電界強度を低減できる
ので、トランジスタの耐圧をさらに向上させることがで
きる。 【００６１】また、第３の実施形態によると、ゲート電
極がソース領域を部分的に囲むコの字状に形成されてい
るため、閉環状に形成され、ドレイン領域を取り囲むゲ
ート電極を有する従来の高耐圧用電界効果型トランジス
タに比べて、半導体基板におけるトランジスタの占有面
積を低減することができるので、半導体装置を微細化す
ることができる。 【００６２】尚、第３の実施形態において、ゲート電極
をコの字状に形成したが、これに代えて、ゲート電極
を、ソース領域を部分的に囲む他の形状に形成してもよ
い。 【００６３】 【発明の効果】本発明の半導体装置によると、ドレイン
領域の幅がソース領域の幅よりも大きく、それによりチ
ャネル領域とドレイン領域とが接する長さが、チャネル
領域とソース領域とが接する長さよりも長いため、トラ
ンジスタの動作時にソース領域からドレイン領域に向か
う電気力線がドレイン領域に近づくに従って拡がるの
で、ドレイン領域におけるＰＮ接合近傍の電界の集中が
緩和され、これによって、トランジスタの耐圧を向上さ
せることができる。 【００６４】本発明の半導体装置において、ソース領域
及びドレイン領域が低濃度不純物拡散層においてチャネ
ル領域と接していると、ソース領域からドレイン領域に
向かう電界の強度を低減できるので、トランジスタの耐
圧をさらに向上させることができる。 【００６５】
る電界効果型トランジスタからなる半導体装置に関す
る。 【０００２】 【従来の技術】近年、社会の情報化に伴い、ノート型パ
ーソナルコンピュータを始めとする種々の携帯型情報機
器の発達が目覚ましい。 【０００３】ノート型パーソナルコンピュータのディス
プレイには主として液晶型ディスプレイが用いられてい
るが、この液晶型ディスプレイを駆動させる半導体装置
には、電源電圧が約３．３〜５Ｖの一般的な電界効果型
トランジスタに代えて、電源電圧が約１０〜１００Ｖの
高耐圧用電界効果型トランジスタが使用されている。 【０００４】このような高耐圧用電界効果型トランジス
タにおいては、高い電源電圧により電界効果型トランジ
スタ自体が破壊されないようにするため、ゲート電極を
閉環状に形成する等の様々な工夫がなされている。 【０００５】以下、従来の半導体装置として閉環状ゲー
ト電極を有する高耐圧用電界効果型トランジスタについ
て、図７及び図８を参照しながら説明する。 【０００６】図７及び図８は、従来の半導体装置を示し
ており、図７は平面図、図８は図７におけるVII−VII線
の断面図である。 【０００７】図７及び図８に示すように、Ｐ型シリコン
基板１０にはＮ型ウェル領域１１が例えばリンのイオン
注入及び熱処理により形成されており、また、Ｎ型ウェ
ル領域１１にはトランジスタ領域を取り囲むように素子
分離用フィールド絶縁膜１２が形成されている。トラン
ジスタ領域の中央部には、高濃度ドレイン拡散層１３が
例えばＢＦ2 のイオン注入及び熱処理により形成されて
いると共に、高濃度ドレイン拡散層１３を取り囲むよう
に低濃度ドレイン拡散層１４が例えばボロンのイオン注
入及び熱処理により形成されている。低濃度ドレイン拡
散層１４の上には、オフセット領域用フィールド絶縁膜
１５が形成されており、また、低濃度ドレイン拡散層１
４を取り囲むように形成されているチャネル領域の上に
はゲート絶縁膜１６が形成されており、さらに、ゲート
絶縁膜１６の上にはゲート電極１７がオフセット領域用
フィールド絶縁膜１５の上に跨るように形成されてい
る。トランジスタ領域における素子分離用フィールド絶
縁膜１２とゲート電極１７との間には、高濃度ソース拡
散層１８が例えばＢＦ2 のイオン注入及び熱処理により
形成されている。 【０００８】Ｐ型シリコン基板１０の上には全面に亘っ
て、パッシベーション膜となる窒化シリコン膜１９、層
間絶縁膜２０及び表面保護膜２１が順次形成されている
と共に、表面保護膜２１には、窒化シリコン膜１９、層
間絶縁膜２０及び表面保護膜２１に形成されたコンタク
トを介して高濃度ドレイン拡散層１３及び高濃度ソース
拡散層１８とそれぞれ電気的に接続されるドレイン電極
２２及びソース電極２３が形成されている。 【０００９】尚、図７においては、オフセット領域用フ
ィールド絶縁膜１５、窒化シリコン膜１９、層間絶縁膜
２０、表面保護膜２１、ドレイン電極２２及びソース電
極２３の図示を省略していると共に、ゲート電極１７の
下でチャネル領域と低濃度ドレイン拡散層１４とが接す
る界面を破線で示している。 【００１０】このように、閉環状ゲート電極を有する高
耐圧用電界効果型トランジスタは、通常、ドレイン領域
がチャネル領域を介してソース領域に囲まれる構造を有
している。すなわち、チャネル領域とドレイン領域（低
濃度ドレイン拡散層１４）とが接する長さは、チャネル
領域とソース領域（高濃度ソース拡散層１８）とが接す
る長さよりも短く設定されている。 【００１１】 【発明が解決しようとする課題】しかしながら、前記の
高耐圧用電界効果型トランジスタは、ドレイン領域近傍
の耐圧が十分でないため、動作中に一時的に印加される
高電圧によってドレイン領域近傍が破壊されやすいとい
う問題点がある。 【００１２】前記に鑑み、本発明は、電界効果型トラン
ジスタの耐圧を向上させることを目的とする。 【００１３】 【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板に形成され
たチャネル領域と、チャネル領域の上に絶縁膜を介して
形成された方形状のゲート電極と、ゲート電極によって
隔てられ且つ半導体基板におけるゲート電極の両側の領
域にそれぞれ形成されたソース領域及びドレイン領域と
を備えた電界効果型トランジスタからなる半導体装置を
対象とし、ドレイン領域の幅がソース領域の幅よりも大
きく、それによりチャネル領域とドレイン領域とが接す
る長さは、チャネル領域とソース領域とが接する長さよ
りも長く設定されている。 【００１４】本発明の半導体装置によると、チャネル領
域とドレイン領域とが接する長さが、チャネル領域とソ
ース領域とが接する長さよりも長いため、トランジスタ
の動作時にソース領域からドレイン領域に向かう電気力
線がドレイン領域に近づくに従って拡がる。 【００１５】本発明の半導体装置において、ソース領域
及びドレイン領域はそれぞれ高濃度不純物拡散層と低濃
度不純物拡散層とからなり、ソース領域及びドレイン領
域は低濃度不純物拡散層においてチャネル領域と接して
いることが好ましい。 【００１６】 【００１７】 【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置として高耐圧用電界
効果型トランジスタについて、図１及び図２を参照しな
がら説明する。 【００１８】図１及び図２は、第１の実施形態に係る半
導体装置を示しており、図１は平面図、図２は図１にお
けるＩ−Ｉ線の断面図である。 【００１９】図１及び図２に示すように、Ｐ型シリコン
基板１００にはＮ型ウェル領域１０１が例えばリンのイ
オン注入及び熱処理により形成されており、また、Ｎ型
ウェル領域１０１にはトランジスタ領域を取り囲むよう
に素子分離用フィールド絶縁膜１０２が形成されてい
る。トランジスタ領域には、高濃度ドレイン拡散層１０
３が例えばＢＦ2 のイオン注入及び熱処理により形成さ
れていると共に、高濃度ドレイン拡散層１０３を取り囲
むように低濃度ドレイン拡散層１０４が例えばボロンの
イオン注入及び熱処理により形成されている。また、ト
ランジスタ領域には、チャネル領域を挟んで高濃度ドレ
イン拡散層１０３及び低濃度ドレイン拡散層１０４と対
向するように、高濃度ソース拡散層１０５が例えばＢＦ
2 のイオン注入及び熱処理により形成されていると共
に、高濃度ソース拡散層１０５を取り囲むように低濃度
ソース拡散層１０６が例えばボロンのイオン注入及び熱
処理により形成されている。さらに、トランジスタ領域
には、チャネル領域、低濃度ドレイン拡散層１０４及び
低濃度ソース拡散層１０６を取り囲むように第１のチャ
ネルストッパー拡散層１０７が例えばリンのイオン注入
及び熱処理により形成されている。低濃度ドレイン拡散
層１０４、低濃度ソース拡散層１０６及び第１のチャネ
ルストッパー拡散層１０７の上には、オフセット領域用
フィールド絶縁膜１０８が形成されている。 【００２０】低濃度ドレイン拡散層１０４と低濃度ソー
ス拡散層１０６とに挟まれたチャネル領域の上にはゲー
ト絶縁膜１０９が形成されており、また、ゲート絶縁膜
１０９の上にはゲート電極１１０がオフセット領域用フ
ィールド絶縁膜１０８の上に跨るように形成されてい
る。トランジスタ領域における素子分離用フィールド絶
縁膜１０２と第１のチャネルストッパー拡散層１０７と
の間には、ガードバンド領域１１１が例えばヒ素及びリ
ンのイオン注入及び熱処理により形成されており、ま
た、トランジスタ領域における素子分離用フィールド絶
縁膜１０２の下側には、ガードバンド領域１１１を取り
囲むように第２のチャネルストッパー拡散層１１２が例
えばリンのイオン注入及び熱処理により形成されてい
る。 【００２１】Ｐ型シリコン基板１００の上には全面に亘
って、パッシベーション膜となる窒化シリコン膜１１
３、層間絶縁膜１１４及び表面保護膜１１５が順次形成
されていると共に、表面保護膜１１５には、窒化シリコ
ン膜１１３、層間絶縁膜１１４及び表面保護膜１１５に
形成されたコンタクトを介して高濃度ドレイン拡散層１
０３、高濃度ソース拡散層１０５及びガードバンド領域
１１１とそれぞれ電気的に接続されるドレイン電極１１
６、ソース電極１１７及びガードバンド電極１１８が形
成されている。 【００２２】尚、図１においては、オフセット領域用フ
ィールド絶縁膜１０８、窒化シリコン膜１１３、層間絶
縁膜１１４、表面保護膜１１５、ドレイン電極１１６、
ソース電極１１７及びガードバンド電極１１８の図示を
省略していると共に、ゲート電極１１０の下でチャネル
領域又は第１のチャネルストッパー拡散層１０７と低濃
度ドレイン拡散層１０４又は低濃度ソース拡散層１０６
とが接する界面を破線で示している。 【００２３】第１の実施形態に係る半導体装置の特徴と
して、図１に示すようにゲート電極１１０は方形状に形
成されていると共に、従来の高耐圧用電界効果型トラン
ジスタとは反対に、チャネル領域とソース領域（低濃度
ソース拡散層１０６）とが接する長さｔ1 よりも、チャ
ネル領域とドレイン領域（低濃度ドレイン拡散層１０
４）とが接する長さｔ2 の方が大きく設定されている。 【００２４】以下、第１の実施形態の電界効果型トラン
ジスタの耐圧について、図３を参照しながら説明する。 【００２５】図３は、電界効果型トランジスタの破壊電
圧（耐圧）を測定した結果を表している。図３におい
て、横軸はドレイン電圧ＶD 、縦軸はドレイン電流ＩD
を示すと共に、太い実線（Ａ）は第１の実施形態の電界
効果型トランジスタの耐圧の測定結果を示し、破線
（Ｂ）は従来の高耐圧用電界効果型トランジスタ（図７
及び図８参照）の耐圧の測定結果を示し、一点鎖線
（Ｃ）は一般的な電界効果型トランジスタ（低電圧駆
動）の耐圧の測定結果を示している。 【００２６】以下、前記の３種類の電界効果型トランジ
スタの特徴について説明する。 【００２７】第１の実施形態の電界効果型トランジスタ
（Ａ）……チャネル領域とドレイン領域とが接する長さ
は、チャネル領域とソース領域とが接する長さよりも長
い。 【００２８】従来の高耐圧用電界効果型トランジスタ
（Ｂ）……チャネル領域とドレイン領域とが接する長さ
は、チャネル領域とソース領域とが接する長さよりも短
い。 【００２９】一般的な電界効果型トランジスタ（Ｃ）…
…チャネル領域とドレイン領域とが接する長さは、チャ
ネル領域とソース領域とが接する長さに等しい。 【００３０】電界効果型トランジスタの耐圧測定には、
ドレイン電圧ＶD と同じ大きさの電圧をゲート電極にも
同時に印加しながらドレイン電流ＩD の変化を測定し
て、ドレイン電流ＩD が急激に０になるときのドレイン
電圧ＶD を電界効果型トランジスタの耐圧（図３の
ＶA 、ＶB 、ＶC ）とする方法を用いた。ドレイン電圧
ＶDと同じ大きさの電圧をゲート電極にも印加するの
は、実際の動作時にドレイン電極及びゲート電極に同時
に高電圧が印加されるタイミングがあるからである。ま
た、ドレイン電流ＩD が急激に０になるときのドレイン
電圧ＶD を電界効果型トランジスタの耐圧とするのは、
ドレイン電圧ＶD を増大させてドレイン拡散層のＰＮ接
合が破壊されるとき、瞬間的に流れる大電流によってド
レイン電極の金属膜が溶融して断線するからである。 【００３１】図３に示すように、第１の実施形態の電界
効果型トランジスタの耐圧ＶA は、従来の高耐圧用電界
効果型トランジスタの耐圧ＶB 及び一般的な電界効果型
トランジスタの耐圧ＶC よりも高い。 【００３２】以上説明したように、チャネル領域とドレ
イン領域とが接する長さがチャネル領域とソース領域と
が接する長さよりも長くなると、トランジスタの耐圧が
向上する。すなわち、チャネル領域とドレイン領域とが
接する長さが、チャネル領域とソース領域とが接する長
さよりも長いと、トランジスタの動作時にソース領域か
らドレイン領域に向かう電気力線がドレイン領域に近づ
くに従って拡がって、ドレイン領域におけるＰＮ接合近
傍の電界の集中が緩和されるので、トランジスタの耐圧
が向上する。このため、図３に示すように、一般的な電
界効果型トランジスタの耐圧ＶC も、従来の高耐圧用電
界効果型トランジスタの耐圧ＶB よりも高くなってい
る。 【００３３】第１の実施形態によると、チャネル領域と
ドレイン領域とが接する長さが、チャネル領域とソース
領域とが接する長さよりも長いため、トランジスタの動
作時にソース領域からドレイン領域に向かう電気力線が
ドレイン領域に近づくに従って拡がるので、ドレイン領
域におけるＰＮ接合近傍の電界の集中が緩和され、これ
によって、トランジスタの耐圧を向上させることができ
る。 【００３４】また、第１の実施形態によると、ドレイン
領域が低濃度ドレイン拡散層１０４においてチャネル領
域と接していると共に、ソース領域が低濃度ソース拡散
層１０６においてチャネル領域と接しているため、ソー
ス領域からドレイン領域に向かう電界強度を低減できる
ので、トランジスタの耐圧をさらに向上させることがで
きる。 【００３５】また、第１の実施形態によると、ゲート電
極が方形状に形成されているため、ゲート電極がソース
領域又はドレイン領域を取り囲まないので、閉環状に形
成され、ドレイン領域を取り囲むゲート電極を有する従
来の高耐圧用電界効果型トランジスタに比べて、半導体
基板におけるトランジスタの占有面積を低減することが
できるので、半導体装置を微細化することができる。 【００３６】尚、第１の実施形態において、Ｐ型シリコ
ン基板１００を用いたが、これに代えて、Ｎ型シリコン
基板を用いても同等の効果が得られる。 【００３７】また、第１の実施形態において、チャネル
領域とドレイン領域とが接する長さを、チャネル領域と
ソース領域とが接する長さに比べて大きくすればするほ
ど、トランジスタの耐圧をより向上させることができ
る。 【００３８】（第１の実施形態の変形例）以下、本発明
の第１の実施形態の変形例に係る半導体装置として高耐
圧用電界効果型トランジスタについて、図４を参照しな
がら説明する。 【００３９】図４は、第１の実施形態の変形例に係る半
導体装置の平面図を示している。尚、第１の実施形態の
変形例においては、図１に示した第１の実施形態に係る
半導体装置と同一の部材には同一の符号を付すことによ
り、説明を省略する。 【００４０】第１の実施形態の変形例に係る半導体装置
が第１の実施形態と異なるのは、図４に示すように、低
濃度ドレイン拡散層１０４、低濃度ソース拡散層１０
６、第１のチャネルストッパー拡散層１０７及びオフセ
ット領域用フィールド絶縁膜１０８が形成されていない
と共に、ガードバンド領域１１１及びガードバンド電極
１１８が形成されていないことである。 【００４１】尚、図４においては、窒化シリコン膜１１
３、層間絶縁膜１１４、表面保護膜１１５、ドレイン電
極１１６及びソース電極１１７の図示を省略している。 【００４２】第１の実施形態の変形例に係る半導体装置
の特徴として、ゲート電極１１０は方形状に形成されて
いると共に、従来の高耐圧用電界効果型トランジスタと
は反対に、チャネル領域とソース領域（高濃度ソース拡
散層１０５）とが接する長さｔ3 よりも、チャネル領域
とドレイン領域（高濃度ドレイン拡散層１０３）とが接
する長さｔ4 の方が大きく設定されている。 【００４３】第１の実施形態の変形例によると、チャネ
ル領域とドレイン領域とが接する長さが、チャネル領域
とソース領域とが接する長さよりも長いため、トランジ
スタの動作時にソース領域からドレイン領域に向かう電
気力線がドレイン領域に近づくに従って拡がるので、ド
レイン領域におけるＰＮ接合近傍の電界の集中が緩和さ
れ、これによって、トランジスタの耐圧を向上させるこ
とができる。 【００４４】また、第１の実施形態の変形例によると、
ゲート電極が方形状に形成されているため、ゲート電極
がソース領域又はドレイン領域を取り囲まないので、閉
環状に形成され、ドレイン領域を取り囲むゲート電極を
有する従来の高耐圧用電界効果型トランジスタに比べ
て、半導体基板におけるトランジスタの占有面積を低減
することができるので、半導体装置を微細化することが
できる。 【００４５】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置として高耐圧用電界効果型ト
ランジスタについて、図５を参照しながら説明する。 【００４６】図５は、第２の実施形態に係る半導体装置
の平面図を示している。尚、第２の実施形態において
は、図１に示した第１の実施形態に係る半導体装置と同
一の部材には同一の符号を付すことにより、説明を省略
する。 【００４７】第２の実施形態に係る半導体装置が第１の
実施形態と異なるのは、図５に示すようにゲート電極１
１０つまりチャネル領域は開環状に形成されており、ま
た、チャネル領域の外周側に高濃度ドレイン拡散層１０
３が低濃度ドレイン拡散層１０４を介して形成されてい
ると共に、チャネル領域の内周側に高濃度ソース拡散層
１０５が低濃度ソース拡散層１０６を介して形成されて
いることである。 【００４８】尚、図５においては、素子分離用フィール
ド絶縁膜１０２、オフセット領域用フィールド絶縁膜１
０８、窒化シリコン膜１１３、層間絶縁膜１１４、表面
保護膜１１５、ドレイン電極１１６、ソース電極１１７
及びガードバンド電極１１８の図示を省略していると共
に、ゲート電極１１０の下でチャネル領域と低濃度ドレ
イン拡散層１０４又は低濃度ソース拡散層１０６とが接
する界面を破線で示している。 【００４９】第２の実施形態に係る半導体装置の特徴と
して、ゲート電極１１０はソース領域を部分的に囲む開
環状に形成されていると共に、従来の高耐圧用電界効果
型トランジスタとは反対に、チャネル領域とソース領域
（低濃度ソース拡散層１０６）とが接する長さよりも、
チャネル領域とドレイン領域（低濃度ドレイン拡散層１
０４）とが接する長さの方が大きく設定されている。 【００５０】第２の実施形態によると、チャネル領域と
ドレイン領域とが接する長さが、チャネル領域とソース
領域とが接する長さよりも長いため、トランジスタの動
作時にソース領域からドレイン領域に向かう電気力線が
ドレイン領域に近づくに従って拡がるので、ドレイン領
域におけるＰＮ接合近傍の電界の集中が緩和され、これ
によって、トランジスタの耐圧を向上させることができ
る。 【００５１】また、第２の実施形態によると、ドレイン
領域が低濃度ドレイン拡散層１０４においてチャネル領
域と接していると共に、ソース領域が低濃度ソース拡散
層１０６においてチャネル領域と接しているため、ソー
ス領域からドレイン領域に向かう電界強度を低減できる
ので、トランジスタの耐圧をさらに向上させることがで
きる。 【００５２】また、第２の実施形態によると、ゲート電
極がソース領域を部分的に囲む開環状に形成されている
ため、閉環状に形成され、ドレイン領域を取り囲むゲー
ト電極を有する従来の高耐圧用電界効果型トランジスタ
に比べて、半導体基板におけるトランジスタの占有面積
を低減することができるので、半導体装置を微細化する
ことができる。 【００５３】尚、第２の実施形態において、ゲート電極
を開環状に形成したが、これに代えて、ゲート電極を閉
環状に形成してもよい。 【００５４】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置として高耐圧用電界効果型ト
ランジスタについて、図６を参照しながら説明する。 【００５５】図６は、第３の実施形態に係る半導体装置
の平面図を示している。尚、第３の実施形態において
は、図１に示した第１の実施形態に係る半導体装置と同
一の部材には同一の符号を付すことにより、説明を省略
する。 【００５６】第３の実施形態に係る半導体装置が第１の
実施形態と異なるのは、図６に示すようにゲート電極１
１０つまりチャネル領域はコの字状に形成されており、
また、チャネル領域に囲まれていない側に高濃度ドレイ
ン拡散層１０３が低濃度ドレイン拡散層１０４を介して
形成されていると共に、チャネル領域に囲まれている側
に高濃度ソース拡散層１０５が低濃度ソース拡散層１０
６を介して形成されていることである。 【００５７】尚、図６においては、素子分離用フィール
ド絶縁膜１０２、オフセット領域用フィールド絶縁膜１
０８、窒化シリコン膜１１３、層間絶縁膜１１４、表面
保護膜１１５、ドレイン電極１１６、ソース電極１１７
及びガードバンド電極１１８の図示を省略していると共
に、ゲート電極１１０の下でチャネル領域と低濃度ドレ
イン拡散層１０４又は低濃度ソース拡散層１０６とが接
する界面を破線で示している。 【００５８】第３の実施形態に係る半導体装置の特徴と
して、ゲート電極１１０はソース領域を部分的に囲むコ
の字状に形成されていると共に、従来の高耐圧用電界効
果型トランジスタとは反対に、チャネル領域とソース領
域（低濃度ソース拡散層１０６）とが接する長さより
も、チャネル領域とドレイン領域（低濃度ドレイン拡散
層１０４）とが接する長さの方が大きく設定されてい
る。 【００５９】第３の実施形態によると、チャネル領域と
ドレイン領域とが接する長さが、チャネル領域とソース
領域とが接する長さよりも長いため、トランジスタの動
作時にソース領域からドレイン領域に向かう電気力線が
ドレイン領域に近づくに従って拡がるので、ドレイン領
域におけるＰＮ接合近傍の電界の集中が緩和され、これ
によって、トランジスタの耐圧を向上させることができ
る。 【００６０】また、第３の実施形態によると、ドレイン
領域が低濃度ドレイン拡散層１０４においてチャネル領
域と接していると共に、ソース領域が低濃度ソース拡散
層１０６においてチャネル領域と接しているため、ソー
ス領域からドレイン領域に向かう電界強度を低減できる
ので、トランジスタの耐圧をさらに向上させることがで
きる。 【００６１】また、第３の実施形態によると、ゲート電
極がソース領域を部分的に囲むコの字状に形成されてい
るため、閉環状に形成され、ドレイン領域を取り囲むゲ
ート電極を有する従来の高耐圧用電界効果型トランジス
タに比べて、半導体基板におけるトランジスタの占有面
積を低減することができるので、半導体装置を微細化す
ることができる。 【００６２】尚、第３の実施形態において、ゲート電極
をコの字状に形成したが、これに代えて、ゲート電極
を、ソース領域を部分的に囲む他の形状に形成してもよ
い。 【００６３】 【発明の効果】本発明の半導体装置によると、ドレイン
領域の幅がソース領域の幅よりも大きく、それによりチ
ャネル領域とドレイン領域とが接する長さが、チャネル
領域とソース領域とが接する長さよりも長いため、トラ
ンジスタの動作時にソース領域からドレイン領域に向か
う電気力線がドレイン領域に近づくに従って拡がるの
で、ドレイン領域におけるＰＮ接合近傍の電界の集中が
緩和され、これによって、トランジスタの耐圧を向上さ
せることができる。 【００６４】本発明の半導体装置において、ソース領域
及びドレイン領域が低濃度不純物拡散層においてチャネ
ル領域と接していると、ソース領域からドレイン領域に
向かう電界の強度を低減できるので、トランジスタの耐
圧をさらに向上させることができる。 【００６５】
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の平
面図である。 【図２】図１におけるＩ−Ｉ線の断面図である。 【図３】本発明の第１の実施形態に係る半導体装置及び
従来の半導体装置の耐圧を測定した結果を示す図であ
る。 【図４】本発明の第１の実施形態の変形例に係る半導体
装置の平面図である。 【図５】本発明の第２の実施形態に係る半導体装置の平
面図である。 【図６】本発明の第３の実施形態に係る半導体装置の平
面図である。 【図７】従来の半導体装置の平面図である。 【図８】図７におけるVII−VII線の断面図である。 【符号の説明】 １００ Ｐ型シリコン基板 １０１ Ｎ型ウェル領域 １０２ 素子分離用フィールド絶縁膜 １０３ 高濃度ドレイン拡散層 １０４ 低濃度ドレイン拡散層 １０５ 高濃度ソース拡散層 １０６ 低濃度ソース拡散層 １０７ 第１のチャネルストッパー拡散層 １０８ オフセット領域用フィールド絶縁膜 １０９ ゲート絶縁膜 １１０ ゲート電極 １１１ ガードバンド領域 １１２ 第２のチャネルストッパー拡散層 １１３ 窒化シリコン膜 １１４ 層間絶縁膜 １１５ 表面保護膜 １１６ ドレイン電極 １１７ ソース電極 １１８ ガードバンド電極
面図である。 【図２】図１におけるＩ−Ｉ線の断面図である。 【図３】本発明の第１の実施形態に係る半導体装置及び
従来の半導体装置の耐圧を測定した結果を示す図であ
る。 【図４】本発明の第１の実施形態の変形例に係る半導体
装置の平面図である。 【図５】本発明の第２の実施形態に係る半導体装置の平
面図である。 【図６】本発明の第３の実施形態に係る半導体装置の平
面図である。 【図７】従来の半導体装置の平面図である。 【図８】図７におけるVII−VII線の断面図である。 【符号の説明】 １００ Ｐ型シリコン基板 １０１ Ｎ型ウェル領域 １０２ 素子分離用フィールド絶縁膜 １０３ 高濃度ドレイン拡散層 １０４ 低濃度ドレイン拡散層 １０５ 高濃度ソース拡散層 １０６ 低濃度ソース拡散層 １０７ 第１のチャネルストッパー拡散層 １０８ オフセット領域用フィールド絶縁膜 １０９ ゲート絶縁膜 １１０ ゲート電極 １１１ ガードバンド領域 １１２ 第２のチャネルストッパー拡散層 １１３ 窒化シリコン膜 １１４ 層間絶縁膜 １１５ 表面保護膜 １１６ ドレイン電極 １１７ ソース電極 １１８ ガードバンド電極
フロントページの続き
(56)参考文献 特開 平６−204468（ＪＰ，Ａ)
特開 平２−201932（ＪＰ，Ａ)
特開 昭62−200767（ＪＰ，Ａ)
特開 昭64−61953（ＪＰ，Ａ)
特開 平２−102576（ＪＰ，Ａ)
特開 昭59−228764（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 半導体基板に形成されたチャネル領域
と、前記チャネル領域の上に絶縁膜を介して形成された
方形状のゲート電極と、前記ゲート電極によって隔てら
れ且つ前記半導体基板における前記ゲート電極の両側の
領域にそれぞれ形成されたソース領域及びドレイン領域
とを備えた電界効果型トランジスタからなる半導体装置
であって、前記ソース領域及びドレイン領域はそれぞれ高濃度不純
物拡散層と低濃度不純物拡散層とからなり、 前記ソース領域及びドレイン領域は前記低濃度不純物拡
散層において前記チャネル領域と接し、 前記ドレイン領域の幅が前記ソース領域の幅よりも大き
く、それにより前記チャネル領域と前記ドレイン領域と
が接する長さは、前記チャネル領域と前記ソース領域と
が接する長さよりも長く設定されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35137098A JP3426521B2 (ja) | 1998-12-10 | 1998-12-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35137098A JP3426521B2 (ja) | 1998-12-10 | 1998-12-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174273A JP2000174273A (ja) | 2000-06-23 |
| JP3426521B2 true JP3426521B2 (ja) | 2003-07-14 |
Family
ID=18416840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35137098A Expired - Fee Related JP3426521B2 (ja) | 1998-12-10 | 1998-12-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426521B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4423460B2 (ja) * | 2003-04-16 | 2010-03-03 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| JP4623294B2 (ja) * | 2005-09-12 | 2011-02-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-12-10 JP JP35137098A patent/JP3426521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174273A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211332B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2766239B2 (ja) | 高耐圧半導体装置 | |
| JP3122119B2 (ja) | 組込み電圧クランプを有する閉止型セルトランジスタ | |
| TW201820627A (zh) | Ｉｅ溝渠式閘極ｉｇｂｔ | |
| US8283725B2 (en) | Semiconductor device | |
| JPH03180074A (ja) | 半導体装置 | |
| JPH08186254A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP3426521B2 (ja) | 半導体装置 | |
| JPH04241452A (ja) | 半導体集積回路装置 | |
| JP2676888B2 (ja) | 半導体装置 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JP2755619B2 (ja) | 絶縁ゲート型半導体装置 | |
| US6207996B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH06349852A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JP3301271B2 (ja) | 横型パワーｍｏｓｆｅｔ | |
| JPS63177566A (ja) | 電界効果トランジスタ | |
| JPH05335583A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP2859029B2 (ja) | 高耐圧ｍｏｓトランジスタの出力保護装置 | |
| JP3592734B2 (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH05175228A (ja) | 半導体装置 | |
| JPH0563191A (ja) | 半導体装置 | |
| JP3119914B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |