JPS6359545B2 - - Google Patents
Info
- Publication number
- JPS6359545B2 JPS6359545B2 JP56046906A JP4690681A JPS6359545B2 JP S6359545 B2 JPS6359545 B2 JP S6359545B2 JP 56046906 A JP56046906 A JP 56046906A JP 4690681 A JP4690681 A JP 4690681A JP S6359545 B2 JPS6359545 B2 JP S6359545B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- region
- voltage
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 239000012535 impurity Substances 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は高耐圧の縦型MOSトランジスタおよ
び他の低耐圧素子の両者を同一基板に形成した半
導体装置に関する。
び他の低耐圧素子の両者を同一基板に形成した半
導体装置に関する。
縦型MOSトランジスタ(以下縦型MOSFETと
いう)は少数キヤリアの蓄積効果がないため高速
スイツチング特性および高周波特性に優れる他、
抵抗の温度係数が正であるため二次降伏が起こり
難いという特徴がある。この特徴により縦型
MOSFETは高耐圧高出力用素子として用いられ
る。
いう)は少数キヤリアの蓄積効果がないため高速
スイツチング特性および高周波特性に優れる他、
抵抗の温度係数が正であるため二次降伏が起こり
難いという特徴がある。この特徴により縦型
MOSFETは高耐圧高出力用素子として用いられ
る。
第1図はこの縦型MOSFETの一例を示す断面
図である。同図において、1はn+型シリコン基
板である。該シリコン基板1上にはn型エピタキ
シヤルシリコン層2が形成されている。このn型
エピタキシヤルシリコン層2の表層にはチヤンネ
ル領域となる環状のp型不純物領域3が形成され
ている。このp型不純物領域3の中にはn+型の
ソース領域4が環状に形成されている。従つて、
エピタキシヤルシリコン層2表面に現われたp型
不純物領域はソース領域4によつて内側の環状領
域と外側の環状領域に分離されている。p型不純
物領域3の内側環状領域上にはゲート酸化膜5が
形成され、それ以外のエピタキシヤルシリコン層
2上にはフイールド酸化膜6が形成されている。
p型不純物領域3の内側環状領域およびその内側
のn型領域上にはゲート酸化膜5およびフイール
ド酸化膜6を介して平面円板状のゲート電極7が
形成されている。またp型不純物領域3の外側環
状領域およびn+型ソース領域4上にはコンタク
トホールを介してこれら両領域とオーミツクコン
タクトした環状のソース電極8が形成されてい
る。なお、n+型シリコン基板1側には図示しな
いドレイン電極が形成されている。
図である。同図において、1はn+型シリコン基
板である。該シリコン基板1上にはn型エピタキ
シヤルシリコン層2が形成されている。このn型
エピタキシヤルシリコン層2の表層にはチヤンネ
ル領域となる環状のp型不純物領域3が形成され
ている。このp型不純物領域3の中にはn+型の
ソース領域4が環状に形成されている。従つて、
エピタキシヤルシリコン層2表面に現われたp型
不純物領域はソース領域4によつて内側の環状領
域と外側の環状領域に分離されている。p型不純
物領域3の内側環状領域上にはゲート酸化膜5が
形成され、それ以外のエピタキシヤルシリコン層
2上にはフイールド酸化膜6が形成されている。
p型不純物領域3の内側環状領域およびその内側
のn型領域上にはゲート酸化膜5およびフイール
ド酸化膜6を介して平面円板状のゲート電極7が
形成されている。またp型不純物領域3の外側環
状領域およびn+型ソース領域4上にはコンタク
トホールを介してこれら両領域とオーミツクコン
タクトした環状のソース電極8が形成されてい
る。なお、n+型シリコン基板1側には図示しな
いドレイン電極が形成されている。
上記構造を有する縦型MOSFETを動作させる
と、p型不純物領域3の内側環状領域部分にチヤ
ンネル反転層が形成され、図中矢印で示すように
ドレイン電流が流れる。なお、ソース、ドレイン
間に印加された電圧により図中破線で示すような
電界分布が生じる。
と、p型不純物領域3の内側環状領域部分にチヤ
ンネル反転層が形成され、図中矢印で示すように
ドレイン電流が流れる。なお、ソース、ドレイン
間に印加された電圧により図中破線で示すような
電界分布が生じる。
上記n型エピタキシヤルシリコン層2をドレイ
ン領域として用いた上記縦型MOSFETにおい
て、ソース、ドレイン間に良好な耐圧を得るため
にはエピタキシヤルシリコン層2内に空乏層が十
分に拡がるように厚いエピタキシヤル層が必要と
される。他方、上記MOS型FETのオン抵抗を低
減する上ではエピタキシヤルシリコン層2の厚さ
を薄くしなければならない。このように、第1図
の従来の縦型MOSFETでは高耐圧の維持とオン
抵抗の低減とを同時に解決することはできなかつ
た。他方、バイポーラトランジスタ、ダイオー
ド、抵抗等の他の低耐圧素子をエピタキシヤル層
2に形成する場合にはシリーズ抵抗を低減するた
めにエピタキシヤル層2をできるだけ薄くするこ
とが必要とされる。従つて、これらの低耐圧素子
を上記従来の縦型MOSFETの周辺回路として同
一基板に形成する場合、エピタキシヤル層を厚く
して縦型MOSFETの高耐圧を維持しようとすれ
ば縦型MOSFETのオン抵抗および周辺回路のシ
リーズ抵抗が高くなるという問題があり、逆にエ
ピタキシヤル層を薄くして縦型MOSFETのオン
抵抗および周辺回路を低減すると縦型MOSFET
の高耐圧を維持できないという問題があつた。
ン領域として用いた上記縦型MOSFETにおい
て、ソース、ドレイン間に良好な耐圧を得るため
にはエピタキシヤルシリコン層2内に空乏層が十
分に拡がるように厚いエピタキシヤル層が必要と
される。他方、上記MOS型FETのオン抵抗を低
減する上ではエピタキシヤルシリコン層2の厚さ
を薄くしなければならない。このように、第1図
の従来の縦型MOSFETでは高耐圧の維持とオン
抵抗の低減とを同時に解決することはできなかつ
た。他方、バイポーラトランジスタ、ダイオー
ド、抵抗等の他の低耐圧素子をエピタキシヤル層
2に形成する場合にはシリーズ抵抗を低減するた
めにエピタキシヤル層2をできるだけ薄くするこ
とが必要とされる。従つて、これらの低耐圧素子
を上記従来の縦型MOSFETの周辺回路として同
一基板に形成する場合、エピタキシヤル層を厚く
して縦型MOSFETの高耐圧を維持しようとすれ
ば縦型MOSFETのオン抵抗および周辺回路のシ
リーズ抵抗が高くなるという問題があり、逆にエ
ピタキシヤル層を薄くして縦型MOSFETのオン
抵抗および周辺回路を低減すると縦型MOSFET
の高耐圧を維持できないという問題があつた。
ところで、縦型MOSFETのエピタキシヤル層
2に要求される相反する要件を満たすものとし
て、本出願人は第2図に示す構造の縦型
MOSFETを既に提案した。同図の縦型
MOSFETはn型シリコン層にn+型埋込層9が形
成されている点を除き第1図と同じ構成を有し、
同一部分には同一の参照番号が付されている。上
記構造を有する縦型MOSFETによれば、ドレイ
ン電流の流れる部分でエピタキシヤル層の厚さが
薄くなつているからオン抵抗は低減され、かつ次
の理由で良好なソース、ドレイン間耐圧が維持さ
れる。即ち、第1図の縦型MOSFETについて示
した電界分布から明らかなように、ゲート電極8
下の部分では電界の集中が起こらない。これはゲ
ート電極下の部分では、該ゲート電極8によるフ
イールドプレート効果により両側のp型不純物領
域3から拡がつて来る空乏層が互いにつながり、
ほとんど曲げられないためである。この結果、電
界集中は環状のp型不純物領域3の外側彎曲部
(図中×印を付した部分)で極部的に生じ、ゲー
ト電極7の下方部分は電界強度的には余裕があ
る。従つて、第2図のように、ゲート電極7の下
方にn+型埋込層9を形成することにより、この
部分でn型エピタキシヤル層2が実質的に薄くな
つたとしても、ソース、ドレイン間の耐圧に直接
影響する部分でのエピタキシヤル層は充分に厚く
形成されているから、その耐圧は実質的に低下し
ない。
2に要求される相反する要件を満たすものとし
て、本出願人は第2図に示す構造の縦型
MOSFETを既に提案した。同図の縦型
MOSFETはn型シリコン層にn+型埋込層9が形
成されている点を除き第1図と同じ構成を有し、
同一部分には同一の参照番号が付されている。上
記構造を有する縦型MOSFETによれば、ドレイ
ン電流の流れる部分でエピタキシヤル層の厚さが
薄くなつているからオン抵抗は低減され、かつ次
の理由で良好なソース、ドレイン間耐圧が維持さ
れる。即ち、第1図の縦型MOSFETについて示
した電界分布から明らかなように、ゲート電極8
下の部分では電界の集中が起こらない。これはゲ
ート電極下の部分では、該ゲート電極8によるフ
イールドプレート効果により両側のp型不純物領
域3から拡がつて来る空乏層が互いにつながり、
ほとんど曲げられないためである。この結果、電
界集中は環状のp型不純物領域3の外側彎曲部
(図中×印を付した部分)で極部的に生じ、ゲー
ト電極7の下方部分は電界強度的には余裕があ
る。従つて、第2図のように、ゲート電極7の下
方にn+型埋込層9を形成することにより、この
部分でn型エピタキシヤル層2が実質的に薄くな
つたとしても、ソース、ドレイン間の耐圧に直接
影響する部分でのエピタキシヤル層は充分に厚く
形成されているから、その耐圧は実質的に低下し
ない。
このように、第2図の縦型MOSFETによれ
ば、その高耐圧を維持しかつオン抵抗を低減でき
る他、更には周辺回路としてバイポーラトランジ
スタ、ダイオード、抵抗等の他の低耐圧素子を同
一基板に形成する際に縦型MOSFETの高耐圧維
持およびオン抵抗の低減を達成しつつ、更に周辺
回路素子におけるシリーズ抵抗の低減をも図るこ
とが可能となる。
ば、その高耐圧を維持しかつオン抵抗を低減でき
る他、更には周辺回路としてバイポーラトランジ
スタ、ダイオード、抵抗等の他の低耐圧素子を同
一基板に形成する際に縦型MOSFETの高耐圧維
持およびオン抵抗の低減を達成しつつ、更に周辺
回路素子におけるシリーズ抵抗の低減をも図るこ
とが可能となる。
本発明は上記第2図の縦型MOSFETを採用す
ることにより、高耐圧の縦型MOSFETおよび他
の低耐圧素子を同一基板に集積形成し、縦型
MOSEFTの高耐圧維持およびオン抵抗の低減を
達成すると共に他の低耐圧素子のシリーズ抵抗の
低減をも達成した半導体装置を提供するものであ
る。
ることにより、高耐圧の縦型MOSFETおよび他
の低耐圧素子を同一基板に集積形成し、縦型
MOSEFTの高耐圧維持およびオン抵抗の低減を
達成すると共に他の低耐圧素子のシリーズ抵抗の
低減をも達成した半導体装置を提供するものであ
る。
以下、第3図を参照して本発明の一実施例を説
明する。
明する。
第3図はnチヤンネルの高耐圧縦型MOSFET
と低耐圧のnチヤンネルバイポーラトランジスタ
とを同一基板に形成した本発明の一実施例になる
半導体装置の断面図である。同図において、11
はp型シリコン基板である。該p型シリコン基板
上にはn型エピタキシヤルシリコン層12が形成
されている。該n型エピタキシヤルシリコン層は
p型アイソレーシヨン拡散層131,132によつ
て縦型MOSFET形成領域とバイポーラトランジ
スタ形成領域とに分離されている。分離された縦
型MOSFET形成領域の表層にはチヤンネル領域
となるp型不純物領域14が形成されている。こ
のp型不純物領域14の中にはダブルデイフユー
ジヨン法によりn+型のソース領域15が環状に
形成されている。従つて、エピタキシヤルシリコ
ン層表面に現われたp型不純物領域14は、ソー
ス領域15によつて内側環状領域と外側環状領域
とに分離されている。p型不純物領域14の内側
環状領域上にはゲート酸化膜16が形成され、そ
の以外のエピタキシヤルシリコン層12上にはフ
イールド酸化膜17が形成されている。p型不純
物領域14の内側環状領域およびその内側のn型
領域上にはゲート酸化膜16およびフイールド酸
化膜17を介して平面円板状のゲート電極18が
形成されている。また、p型不純物領域3の外側
環状領域およびn+型ソース領域4上にはコンタ
クトホールを介してこれら両領域とオーミツクコ
ンタクトした環状のソース電極19が形成されて
いる。一方、ドレイン領域を兼ねたn型エピタキ
シヤル層12の下方には連続したn+型埋込層2
01,202が形成されている。このうち、ゲート
電極18の下方に位置するn+型埋込層201はn
型エピタキシヤル層12の実効厚さが充分に薄く
なるように厚く形成され、これに対してその両側
のn+型埋込層202はエピタキシヤル層12の実
効厚さが充分に厚くなるように薄く形成されてい
る。また、n+埋込層202は縦型n+拡散層211,
212によつてエピタキシヤルシリコン層12の
表面に取出されている。そして、縦型n+拡散層
212上にはコンタクトホールを介して該拡散層
212とオーミツクコンタクトしたドレイン電極
22が形成されている。
と低耐圧のnチヤンネルバイポーラトランジスタ
とを同一基板に形成した本発明の一実施例になる
半導体装置の断面図である。同図において、11
はp型シリコン基板である。該p型シリコン基板
上にはn型エピタキシヤルシリコン層12が形成
されている。該n型エピタキシヤルシリコン層は
p型アイソレーシヨン拡散層131,132によつ
て縦型MOSFET形成領域とバイポーラトランジ
スタ形成領域とに分離されている。分離された縦
型MOSFET形成領域の表層にはチヤンネル領域
となるp型不純物領域14が形成されている。こ
のp型不純物領域14の中にはダブルデイフユー
ジヨン法によりn+型のソース領域15が環状に
形成されている。従つて、エピタキシヤルシリコ
ン層表面に現われたp型不純物領域14は、ソー
ス領域15によつて内側環状領域と外側環状領域
とに分離されている。p型不純物領域14の内側
環状領域上にはゲート酸化膜16が形成され、そ
の以外のエピタキシヤルシリコン層12上にはフ
イールド酸化膜17が形成されている。p型不純
物領域14の内側環状領域およびその内側のn型
領域上にはゲート酸化膜16およびフイールド酸
化膜17を介して平面円板状のゲート電極18が
形成されている。また、p型不純物領域3の外側
環状領域およびn+型ソース領域4上にはコンタ
クトホールを介してこれら両領域とオーミツクコ
ンタクトした環状のソース電極19が形成されて
いる。一方、ドレイン領域を兼ねたn型エピタキ
シヤル層12の下方には連続したn+型埋込層2
01,202が形成されている。このうち、ゲート
電極18の下方に位置するn+型埋込層201はn
型エピタキシヤル層12の実効厚さが充分に薄く
なるように厚く形成され、これに対してその両側
のn+型埋込層202はエピタキシヤル層12の実
効厚さが充分に厚くなるように薄く形成されてい
る。また、n+埋込層202は縦型n+拡散層211,
212によつてエピタキシヤルシリコン層12の
表面に取出されている。そして、縦型n+拡散層
212上にはコンタクトホールを介して該拡散層
212とオーミツクコンタクトしたドレイン電極
22が形成されている。
他方、p+型アイソレーシヨン拡散層131,1
32で分離されたn型エピタキシヤルシリコン層
12のバイポーラトランジスタ形成領域表層には
p型ベース領域23が形成されている。該p型ベ
ース領域23内にはn+型エミツタ領域24が形
成されている。そして、フイールド酸化膜17に
開孔されたコンタクトホールを介してn+型エミ
ツタ領域24、p型ベース領域23と夫々オーミ
ツクコンタクトしたエミツタ電極25、ベース電
極26が形成されている。また、コレクタ領域を
兼ねたn型エピタキシヤルシリコン層12の下方
にはn+型埋込層27が形成されている。該n+型
埋込層27はn型エピタキシヤルシリコン層12
の実効厚さが充分薄くなるように厚く形成されて
いる。そして、このn+型埋込層27は縦型n+拡
散層28によりエピタキシヤルシリコン層12の
表面に取出され、該縦型n+拡散層28上にはコ
ンタクトホールを介してこれとオーミツクコンタ
クトしたコレクタ電極29が形成されている。
32で分離されたn型エピタキシヤルシリコン層
12のバイポーラトランジスタ形成領域表層には
p型ベース領域23が形成されている。該p型ベ
ース領域23内にはn+型エミツタ領域24が形
成されている。そして、フイールド酸化膜17に
開孔されたコンタクトホールを介してn+型エミ
ツタ領域24、p型ベース領域23と夫々オーミ
ツクコンタクトしたエミツタ電極25、ベース電
極26が形成されている。また、コレクタ領域を
兼ねたn型エピタキシヤルシリコン層12の下方
にはn+型埋込層27が形成されている。該n+型
埋込層27はn型エピタキシヤルシリコン層12
の実効厚さが充分薄くなるように厚く形成されて
いる。そして、このn+型埋込層27は縦型n+拡
散層28によりエピタキシヤルシリコン層12の
表面に取出され、該縦型n+拡散層28上にはコ
ンタクトホールを介してこれとオーミツクコンタ
クトしたコレクタ電極29が形成されている。
上記構成からなる半導体装置における縦型
MOSFETの構造は、プレーナー構造によりドレ
イン電極22をエピタキシヤルシリコン層12の
表面に取出した点を除けば第2図の縦型
MOSFETの構造と同じである。即ち、ゲート電
極18の下方に位置するn+埋込層201を厚くし
てあるため、該n+埋込層211上のドレイン電流
が流れるn型エピタキシヤル層12の実効厚さは
充分に薄くなつており、その結果この縦型
MOSFETのオン抵抗は低減されている。一方、
耐圧性を決定する部分におけるn+埋込層202の
厚さは薄くしてあるから、この部分のn型エピタ
キシヤルシリコン層12は充分な実効厚さを有
し、従つてこの縦型MOSFETでは良好な耐圧が
維持されている。また、低耐圧のnpnバイポーラ
トランジスタ形成領域ではn+埋込層27を厚く
形成してあるからエピタキシヤルシリコン層12
の実効厚さは充分に薄くなつており、従つてこの
バイポーラトランジスタのシリーズ抵抗を低減す
るためにエピタキシヤルシリコン層12に要求さ
れる要件を満たすことができる。
MOSFETの構造は、プレーナー構造によりドレ
イン電極22をエピタキシヤルシリコン層12の
表面に取出した点を除けば第2図の縦型
MOSFETの構造と同じである。即ち、ゲート電
極18の下方に位置するn+埋込層201を厚くし
てあるため、該n+埋込層211上のドレイン電流
が流れるn型エピタキシヤル層12の実効厚さは
充分に薄くなつており、その結果この縦型
MOSFETのオン抵抗は低減されている。一方、
耐圧性を決定する部分におけるn+埋込層202の
厚さは薄くしてあるから、この部分のn型エピタ
キシヤルシリコン層12は充分な実効厚さを有
し、従つてこの縦型MOSFETでは良好な耐圧が
維持されている。また、低耐圧のnpnバイポーラ
トランジスタ形成領域ではn+埋込層27を厚く
形成してあるからエピタキシヤルシリコン層12
の実効厚さは充分に薄くなつており、従つてこの
バイポーラトランジスタのシリーズ抵抗を低減す
るためにエピタキシヤルシリコン層12に要求さ
れる要件を満たすことができる。
ところで、上記実施例における厚さの異なつた
n+型埋込層201,202,27は、p型シリコン
基板の当該領域に拡散係数の相違するn型不純物
を浅くドーピングした後、該n型シリコン基板上
にエピタキシヤルシリコン層を成長させることに
よつて容易に形成することができる。
n+型埋込層201,202,27は、p型シリコン
基板の当該領域に拡散係数の相違するn型不純物
を浅くドーピングした後、該n型シリコン基板上
にエピタキシヤルシリコン層を成長させることに
よつて容易に形成することができる。
なお、本発明はバイポーラトランジスタ以外の
低耐圧素子、即ち、ダイオード、抵抗等を高耐圧
縦型MOSFETと同一基板に形成した半導体装置
にも同様に適用でき、また高耐圧縦型MOSFET
がpチヤンネルの縦型MOSFETの場合にも同様
に適用することができる。
低耐圧素子、即ち、ダイオード、抵抗等を高耐圧
縦型MOSFETと同一基板に形成した半導体装置
にも同様に適用でき、また高耐圧縦型MOSFET
がpチヤンネルの縦型MOSFETの場合にも同様
に適用することができる。
以上詳述したように、本発明によれば高耐圧の
縦型MOSFETおよび他の低耐圧素子を同一基板
に集積形成し、縦型MOSFETの耐圧を維持しつ
つそのオン抵抗を低減し、かつ低耐圧素子のシリ
ーズ抵抗の低減をも可能とした半導体装置を提供
できるものである。
縦型MOSFETおよび他の低耐圧素子を同一基板
に集積形成し、縦型MOSFETの耐圧を維持しつ
つそのオン抵抗を低減し、かつ低耐圧素子のシリ
ーズ抵抗の低減をも可能とした半導体装置を提供
できるものである。
第1図は従来の高耐圧縦型MOSFETの構造お
よび動作を示す断面図、第2図は本願出願人が既
に提案した縦型MOSFETの断面図、第3図は本
発明の一実施例になる半導体装置の断面図であ
る。 11…p型シリコン基板、12…n型エピタキ
シヤルシリコン層、131,132…p+型アイソレ
ーシヨン拡散層、14…p型不純物領域、15…
n+型ソース領域、16…ゲート酸化膜、17…
フイールド酸化膜、18…ゲート電極、19…ソ
ース電極、201,202,27…n+型埋込層、2
11,212,28…縦型n+拡散層、22…ドレイ
ン電極、23…ベース領域、24…エミツタ領
域、25…エミツタ電極、26…ベース電極、2
9…コレクタ電極。
よび動作を示す断面図、第2図は本願出願人が既
に提案した縦型MOSFETの断面図、第3図は本
発明の一実施例になる半導体装置の断面図であ
る。 11…p型シリコン基板、12…n型エピタキ
シヤルシリコン層、131,132…p+型アイソレ
ーシヨン拡散層、14…p型不純物領域、15…
n+型ソース領域、16…ゲート酸化膜、17…
フイールド酸化膜、18…ゲート電極、19…ソ
ース電極、201,202,27…n+型埋込層、2
11,212,28…縦型n+拡散層、22…ドレイ
ン電極、23…ベース領域、24…エミツタ領
域、25…エミツタ電極、26…ベース電極、2
9…コレクタ電極。
Claims (1)
- 1 一導電型の半導体基板上に逆導電型のエピタ
キシヤル半導体層を設け、該エピタキシヤル半導
体層に高耐圧の縦型MOSトランジスタおよび他
の低耐圧素子を形成した半導体装置において、各
素子を形成する部分の前記半導体基板とエピタキ
シヤル半導体層の境界付近にエピタキシヤル半導
体層と同導電型の埋込層を設け、該埋込層の厚さ
を前記縦型MOSトランジスタのゲート電極部分
および他の低耐圧素子の部分で厚くすると共に、
前記ゲート電極以外の縦型MOSトランジスタ部
分では埋込層の厚さを薄くしたことを特徴とする
半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56046906A JPS57162359A (en) | 1981-03-30 | 1981-03-30 | Semiconductor device |
US06/665,506 US4589004A (en) | 1981-03-30 | 1984-10-30 | Semiconductor device monolithically comprising a V-MOSFET and bipolar transistor isolated from each other |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56046906A JPS57162359A (en) | 1981-03-30 | 1981-03-30 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57162359A JPS57162359A (en) | 1982-10-06 |
JPS6359545B2 true JPS6359545B2 (ja) | 1988-11-21 |
Family
ID=12760392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56046906A Granted JPS57162359A (en) | 1981-03-30 | 1981-03-30 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
US (1) | US4589004A (ja) |
JP (1) | JPS57162359A (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618255B2 (ja) * | 1984-04-04 | 1994-03-09 | 株式会社東芝 | 半導体装置 |
US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
IT1213260B (it) * | 1984-12-18 | 1989-12-14 | Sgs Thomson Microelectronics | Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione. |
JPS62104068A (ja) * | 1985-10-30 | 1987-05-14 | Mitsubishi Electric Corp | 半導体集積回路装置 |
GB2186117B (en) * | 1986-01-30 | 1989-11-01 | Sgs Microelettronica Spa | Monolithically integrated semiconductor device containing bipolar junction,cmosand dmos transistors and low leakage diodes and a method for its fabrication |
US5124764A (en) * | 1986-10-21 | 1992-06-23 | Texas Instruments Incorporated | Symmetric vertical MOS transistor with improved high voltage operation |
US4920388A (en) * | 1987-02-17 | 1990-04-24 | Siliconix Incorporated | Power transistor with integrated gate resistor |
JPH0821713B2 (ja) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | 導電変調型mosfet |
US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
US5105243A (en) * | 1987-02-26 | 1992-04-14 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
FR2616966B1 (fr) * | 1987-06-22 | 1989-10-27 | Thomson Semiconducteurs | Structure de transistors mos de puissance |
US5218228A (en) * | 1987-08-07 | 1993-06-08 | Siliconix Inc. | High voltage MOS transistors with reduced parasitic current gain |
US4956700A (en) * | 1987-08-17 | 1990-09-11 | Siliconix Incorporated | Integrated circuit with high power, vertical output transistor capability |
JP2732495B2 (ja) * | 1987-09-24 | 1998-03-30 | 株式会社日立製作所 | 絶縁ゲート型半導体装置 |
US4830973A (en) * | 1987-10-06 | 1989-05-16 | Motorola, Inc. | Merged complementary bipolar and MOS means and method |
US5117274A (en) * | 1987-10-06 | 1992-05-26 | Motorola, Inc. | Merged complementary bipolar and MOS means and method |
US5121185A (en) * | 1987-10-09 | 1992-06-09 | Hitachi, Ltd. | Monolithic semiconductor IC device including blocks having different functions with different breakdown voltages |
JP2679074B2 (ja) * | 1988-01-27 | 1997-11-19 | 富士電機株式会社 | 電界効果トランジスタ |
IT1227104B (it) * | 1988-09-27 | 1991-03-15 | Sgs Thomson Microelectronics | Circuito integrato autoprotetto da inversioni di polarita' della batteria di alimentazione |
JPH0348457A (ja) * | 1989-04-14 | 1991-03-01 | Toshiba Corp | 半導体装置およびその製造方法 |
US5091760A (en) * | 1989-04-14 | 1992-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
US5218224A (en) * | 1989-06-14 | 1993-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device including inversion preventing layers having a plurality of impurity concentration peaks in direction of depth |
US4979001A (en) * | 1989-06-30 | 1990-12-18 | Micrel Incorporated | Hidden zener diode structure in configurable integrated circuit |
US5041896A (en) * | 1989-07-06 | 1991-08-20 | General Electric Company | Symmetrical blocking high voltage semiconductor device and method of fabrication |
IT1244239B (it) * | 1990-05-31 | 1994-07-08 | Sgs Thomson Microelectronics | Terminazione dello stadio di potenza di un dispositivo monolitico a semicondutture e relativo processo di fabbricazione |
EP0587968B1 (en) * | 1992-09-18 | 1996-01-03 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Monolithic integrated bridge transistor circuit and corresponding manufacturing process |
EP0657995B1 (en) | 1993-12-07 | 1999-10-13 | STMicroelectronics S.r.l. | Mixed typology output stage |
JP3412332B2 (ja) * | 1995-04-26 | 2003-06-03 | 株式会社デンソー | 半導体装置 |
US5777362A (en) * | 1995-06-07 | 1998-07-07 | Harris Corporation | High efficiency quasi-vertical DMOS in CMOS or BICMOS process |
JP3547884B2 (ja) | 1995-12-30 | 2004-07-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3562611B2 (ja) * | 1996-11-05 | 2004-09-08 | ソニー株式会社 | 半導体装置及びその製造方法 |
US6489653B2 (en) | 1999-12-27 | 2002-12-03 | Kabushiki Kaisha Toshiba | Lateral high-breakdown-voltage transistor |
DE10002129B4 (de) * | 2000-01-19 | 2006-10-26 | Infineon Technologies Ag | Vertikale DMOS-Transistoranordnung mit niedrigem Einschaltwiderstand |
JP4097417B2 (ja) | 2001-10-26 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
US7071537B2 (en) * | 2002-05-17 | 2006-07-04 | Ixys Corporation | Power device having electrodes on a top surface thereof |
GB2442253A (en) * | 2006-09-13 | 2008-04-02 | X Fab Uk Ltd | A Semiconductor device |
US8076725B2 (en) * | 2007-05-18 | 2011-12-13 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
US20090166729A1 (en) * | 2007-12-27 | 2009-07-02 | Infineon Technologies Austria Ag | Power semiconductor having a lightly doped drift and buffer layer |
JP5511019B2 (ja) * | 2011-11-04 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5493981A (en) * | 1978-01-09 | 1979-07-25 | Toshiba Corp | Semiconductor device |
JPS55146943A (en) * | 1979-05-02 | 1980-11-15 | Pioneer Electronic Corp | Integrated circuit device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5123432B2 (ja) * | 1971-08-26 | 1976-07-16 | ||
JPS5265689A (en) * | 1975-11-28 | 1977-05-31 | Hitachi Ltd | Semiconductor integrated circuit and its production |
JPS5424583A (en) * | 1977-07-26 | 1979-02-23 | Victor Co Of Japan Ltd | Mos field effect transistor |
US4202006A (en) * | 1978-02-15 | 1980-05-06 | Rca Corporation | Semiconductor integrated circuit device |
US4225877A (en) * | 1978-09-05 | 1980-09-30 | Sprague Electric Company | Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors |
US4258379A (en) * | 1978-09-25 | 1981-03-24 | Hitachi, Ltd. | IIL With in and outdiffused emitter pocket |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US4366495A (en) * | 1979-08-06 | 1982-12-28 | Rca Corporation | Vertical MOSFET with reduced turn-on resistance |
US4402003A (en) * | 1981-01-12 | 1983-08-30 | Supertex, Inc. | Composite MOS/bipolar power device |
-
1981
- 1981-03-30 JP JP56046906A patent/JPS57162359A/ja active Granted
-
1984
- 1984-10-30 US US06/665,506 patent/US4589004A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5493981A (en) * | 1978-01-09 | 1979-07-25 | Toshiba Corp | Semiconductor device |
JPS55146943A (en) * | 1979-05-02 | 1980-11-15 | Pioneer Electronic Corp | Integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
US4589004A (en) | 1986-05-13 |
JPS57162359A (en) | 1982-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6359545B2 (ja) | ||
US6713794B2 (en) | Lateral semiconductor device | |
JP3393148B2 (ja) | 高電圧パワートランジスタ | |
US4866495A (en) | High power MOSFET and integrated control circuit therefor for high-side switch application | |
US5023678A (en) | High power MOSFET and integrated control circuit therefor for high-side switch application | |
US5698454A (en) | Method of making a reverse blocking IGBT | |
US5057884A (en) | Semiconductor device having a structure which makes parasitic transistor hard to operate | |
JPH06120510A (ja) | 高耐圧mis電界効果トランジスタおよび半導体集積回路 | |
US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
JPS63141375A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
JPH02143566A (ja) | 二重拡散形絶縁ゲート電界効果トランジスタ | |
JP3063278B2 (ja) | 縦型電界効果トランジスタ | |
US5646055A (en) | Method for making bipolar transistor | |
JP3448138B2 (ja) | 半導体装置の製造方法 | |
JPH06151863A (ja) | 半導体装置 | |
JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
JPH04125972A (ja) | Mos型半導体素子の製造方法 | |
JPH1174517A (ja) | 半導体装置 | |
JPH01207977A (ja) | 半導体装置 | |
JP2679265B2 (ja) | 半導体装置 | |
JP3090199B2 (ja) | 半導体装置 | |
JPH1027915A (ja) | 半導体装置の製造方法 | |
JPH06342903A (ja) | 横型導電変調型mosfet | |
JPH09260520A (ja) | 半導体集積回路装置 |