JPS58165380A - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置

Info

Publication number
JPS58165380A
JPS58165380A JP57047087A JP4708782A JPS58165380A JP S58165380 A JPS58165380 A JP S58165380A JP 57047087 A JP57047087 A JP 57047087A JP 4708782 A JP4708782 A JP 4708782A JP S58165380 A JPS58165380 A JP S58165380A
Authority
JP
Japan
Prior art keywords
region
drain
type
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57047087A
Other languages
English (en)
Inventor
Takeaki Okabe
岡部　健明
Mineo Katsueda
勝枝　嶺雄
Isao Yoshida
功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57047087A priority Critical patent/JPS58165380A/ja
Publication of JPS58165380A publication Critical patent/JPS58165380A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、高耐・正半導体装置に関するもので。
特に、絶縁ゲート電界効果トランジスタの高耐圧化を図
ったものである。
従来の高耐圧形の絶縁ゲート電界効果トランジスタは、
高濃度Ｎ形基板上に形成されたＮ形層に形成されている
。この場合、Ｎ形層の不純物嬢度は、直列抵抗が最も低
くなるような高い不純物繊度に選ばれるので、高電圧印
加時にはチャネルとドレインとの境界付近の電界強度が
強くなり、なだれ増倍作用によるチャネル電流の増加現
象が生じ動作範囲を狭くしていた。その上、高濃度領域
にチャネルが形成されているため、しきい電圧の温度変
化が著しく、熱的正帰還現象も加わって不安定な動作を
生ずることがあった。一方、チャネルとドレインとの境
界付近の電界強度を緩和し。
かつしきい電圧の温度変化を小さくするためにＮ形層の
不純物濃度を低くすると、直列抵抗が増大してしまうと
いう不都合があった。
本発明の目的は、従来技術での上記した不都合を解消し
、チャネルとドレインとの境界付近の電界強度を緩和し
、かつしきい電圧の温度変化を小さくして動作範囲を拡
大することができる。安定な特性を有する高耐圧半導体
装置を提供することにある。
本発明の特徴は、上記目的を達成するために。
絶縁ゲート電界効果トランジスタのチャネルとドレイン
の境界部分に、この境界部分以外のドレイン領域よりも
不純物濃度を低くした領域を形成する構成とすることに
ある。
以下図面により本発明を説明する。
第１図は本発明の一実施例を示す平面図と、そのＡ−Ａ
’部部面面図ある。抵抗率０．０１Ω・α以下のＮ形基
板１に不純物濃度２　Ｘ　１０１４α′３のＮ形層２を
エピタキシャル法により形成する。次にＮ形層２の一部
にＰ形不純物となるボロンを５　Ｘ　１０”　ｃｗｒ３
の濃度でイオン打込みする。以下、２重拡散形ＭＯ８電
界効果トランジスタを作製するため、酸化膜７及びゲー
ト酸化膜９の形成、ポリシリコンゲート６の形成、Ｐ影
領域４の形成を行なう。このＰ影領域４の形成は１２０
０℃で５時間の熱拡散で行なわれるため、この時、イオ
ン打込みされたポロンも拡散し１表面付近の□実効的な
不純物濃度を低下させる。即ち、低濃度′　Ｎ影領域３
が形成さ’ｌｆ’ｌ’ｌｌ宣 １６°ＵＴｆｆｉａＯ［ｒＫ；、・（Ｎ″″Ｍ　５　ｏ
ｓｓ。
アルミニウム電極８の形　　びドレイン＃ｉ！、Ｄ、　
　ソース極Ｓ、ゲート極Ｇの形成を経て、たて形ＭＯ８
電界効果トランジスタを形成した。
この第１図実施例では、チャネル長は５μｍと短いが、
素子耐圧である５４０■に至るまで、なだれによる電流
増加は認められなかったし、かつしきい電圧の温度依存
性も小さかった。またチャネル部の不純物濃度を低くし
ても、ドレイン領域も低不純物濃度となっているため、
ノクンチスル−現象も認められなかった。即ち、従来の
素子では。
同一のＮ形層２が第１図実施例のＮ影領域３０部分に用
いられていることから、ドレイン電圧４５０Ｖ以上で、
なだれによる電流増加が著しく、かつしきい電圧の温度
変化による熱的正帰還のために動作範囲が高電圧領域で
狭くなっていたが、第１図実施例では動作範囲が広く改
善されている。
第２図は本発明の他の実施例を示す平面図と。
そのＢ−Ｂ′部断面図である。第２図実施例もＮチャネ
ル素子で葱り、Ｎ形基板１．Ｎ形層２は第１・：１゜ 図実施例と同夷である。同ウェー・・の一部をエツチン
グにより！′：′：：去し、１２μｍの深さの穴を形成
・１： し、その後、不純物濃度Ｉ　Ｘ　１０１４ｃｒｎ　’の
Ｎ層を再びエピタキシャル成長する。この低濃度のＮ層
の表面を機械的な研磨によシ平坦化し１周知の技術。
である鏡面仕上げを行なう。このようにして低濃度の８
層１１を形成し、以下第１図実施例と同じように、ＭＯ
８電界効果トランジスタを８層１１内に形成する。一方
、Ｐ領域１０は９周辺での電界強度を緩和するためのガ
ートリングで１表面の影響を受は難いように低濃度の８
層１１の外部に形成されている。第２図実施例の素子耐
圧は６３０Ｖであったが、この電圧に至るまで、なだれ
増倍による電流増加は認められなかった。またしきい電
圧の温度変化も小さかった。
第３図及び第４図は本発明のさらに他の実施例を説明す
る断面図である。Ｎ形基板１にＮ形層２をエピタキシャ
ル法によ９４０４ｍ成長し、さらに低不純物濃度のＮ層
１２を１２μｍ成長する。
次にその一部に不純物りんをイオン打込みしＮ影領域１
３を形成する。以下第１図実施例と同様にＭＯ８電界効
果トランジスタを低凝度の８層１２内に形成し、また第
２図実施例と同様にガードリング１０をＮ影領域１６内
に形成する。Ｐ影領域４を形成する際の熱拡散によりＮ
影領域１３中のりんも同時に拡散して、領域１５が形成
される。
この第３図及び第４図の実施例でもチャネル長は３．２
μｍと短いにもかかわらず、素子耐圧に至るまでなだれ
増倍による電流増加は認められず、かつしきい電圧の温
度変化も小さく、従って動作範囲が狭くなるという不都
合も生じなかった。
以上述べたように１本発明によれば、従来の高耐圧ＭＯ
８電界効果トランジスタで生じた高電圧領域でのなだれ
電流の増大現象としきい電圧の温度変化による熱的゛正
帰還に起因する不安定性、即ち安全動作領域が狭いとい
う不都合を、大幅に改善することができる。数値例を挙
げると、従来の４ｍｍＸ４ｊｌｌｌテツプに形成した高
耐圧ＭＯ８では。
ドレイン電圧５４０ｖにおける直流の最大許容電力は約
３０Ｗであったのに対し９本発明の高耐圧ＭＯ８では、
同一チップサイズ、同一ドレイン電圧として最大許容電
力は約１３５Ｗと大幅に改善された。５
【図面の簡単な説明】
第１図は本発明の一実施例の平面図と断面図。 第２図は本発明の他の実施例の平面図と断面図。 第６図及び第４図は本発明のさらに他の実施例を示す断
面図である。 符号の説明 １・・・Ｎ形基板　　　　　２・・・Ｎ形層５・・・低
濃度のＮ影領域　　４・・・Ｐ形層５・・・Ｎ影領域　
　　　　　６・・・ポリシリコンゲート１０・・・ガー
ドリング　　　１１．１２・・・低濃度のＮ層１３．１
３・・・Ｎ影領域 代理人　弁理士　中　　村　　純之　助才１　図

Claims (1)

    【特許請求の範囲】
  1. 一半導体基板の表面にソース領域及びゲート電極を有し
    基板をドレインとする絶縁ゲート電界効果トランジスタ
    のチャネルとドレインの境界部分に、この境界部分以外
    のドレイン値域よりも不純物濃度を低くした領域が形成
    されていることを特徴とする高耐圧半導体装置。
JP57047087A 1982-03-26 1982-03-26 高耐圧半導体装置 Pending JPS58165380A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57047087A JPS58165380A (ja) 1982-03-26 1982-03-26 高耐圧半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57047087A JPS58165380A (ja) 1982-03-26 1982-03-26 高耐圧半導体装置

Publications (1)

Publication Number Publication Date
JPS58165380A true JPS58165380A (ja) 1983-09-30

Family

ID=12765391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57047087A Pending JPS58165380A (ja) 1982-03-26 1982-03-26 高耐圧半導体装置

Country Status (1)

Country Link
JP (1) JPS58165380A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207977A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置
JPH01253966A (ja) * 1988-04-01 1989-10-11 Nec Corp 縦型電界効果トランジスタ
JPH04276663A (ja) * 1991-03-05 1992-10-01 Nec Yamagata Ltd 半導体装置
EP1184908A2 (en) * 2000-08-30 2002-03-06 Shindengen Electric Manufacturing Company, Limited Field effect transistor
WO2007069571A1 (ja) * 2005-12-14 2007-06-21 Sanken Electric Co., Ltd. トレンチ構造半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207977A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置
JPH01253966A (ja) * 1988-04-01 1989-10-11 Nec Corp 縦型電界効果トランジスタ
JPH04276663A (ja) * 1991-03-05 1992-10-01 Nec Yamagata Ltd 半導体装置
EP1184908A2 (en) * 2000-08-30 2002-03-06 Shindengen Electric Manufacturing Company, Limited Field effect transistor
EP1184908A3 (en) * 2000-08-30 2007-08-01 Shindengen Electric Manufacturing Company, Limited Field effect transistor
WO2007069571A1 (ja) * 2005-12-14 2007-06-21 Sanken Electric Co., Ltd. トレンチ構造半導体装置
JP2007165635A (ja) * 2005-12-14 2007-06-28 Sanken Electric Co Ltd トレンチ構造半導体装置
KR100965354B1 (ko) * 2005-12-14 2010-06-22 산켄덴키 가부시키가이샤 트렌치 구조 반도체 장치
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置

Similar Documents

Publication Publication Date Title
US5506421A (en) Power MOSFET in silicon carbide
JP3413250B2 (ja) 半導体装置及びその製造方法
JP3387563B2 (ja) 電界効果トランジスタ及びその製造方法
US8952391B2 (en) Silicon carbide semiconductor device and its manufacturing method
JP2662217B2 (ja) 垂直ゲート半導体装置及びその製造方法
JPH0750412A (ja) Ｄｍｏｓトランジスタ及びその製造方法
JP2001077363A (ja) 炭化珪素半導体装置及びその製造方法
JP2000082812A (ja) 炭化珪素半導体装置及びその製造方法
JPH03145138A (ja) Ｄｍｏｓトランジスタの形成方法
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
KR20020086726A (ko) 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법
JPH06104445A (ja) 電力用ｍｏｓトランジスタ及びその製造方法
KR0134887B1 (ko) 쌍극성 트랜지스터 및 그 제조방법
JP2001298189A (ja) 半導体装置およびその製造方法
KR0163875B1 (ko) 반도체장치 및 그 제조방법
JPH1070275A (ja) シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JPS63287064A (ja) Ｍｉｓ形半導体装置およびその製造方法
JPS58165380A (ja) 高耐圧半導体装置
WO2024026904A1 (zh) 一种低压超结沟槽mos器件的制备方法及结构
JP7055537B2 (ja) 半導体デバイスおよびその製作方法
JP3893734B2 (ja) 炭化珪素半導体装置の製造方法
CN113707723A (zh) 基于伪沟道的半导体器件及其制作方法
KR0149705B1 (ko) 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
CN105322003A (zh) 绝缘栅双极型晶体管及其制备方法
CN215069992U (zh) 新型SiC MOSFET功率器件