JP7055537B2 - 半導体デバイスおよびその製作方法 - Google Patents

半導体デバイスおよびその製作方法 Download PDF

Info

Publication number
JP7055537B2
JP7055537B2 JP2018561264A JP2018561264A JP7055537B2 JP 7055537 B2 JP7055537 B2 JP 7055537B2 JP 2018561264 A JP2018561264 A JP 2018561264A JP 2018561264 A JP2018561264 A JP 2018561264A JP 7055537 B2 JP7055537 B2 JP 7055537B2
Authority
JP
Japan
Prior art keywords
layer
dopant concentration
region
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018561264A
Other languages
English (en)
Other versions
JP2019517151A (ja
Inventor
ロゼー，ピーター・アルメルン
スイ，ヤン
ボロトニコフ，アレクサンダー・ヴィクトロヴィッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2019517151A publication Critical patent/JP2019517151A/ja
Application granted granted Critical
Publication of JP7055537B2 publication Critical patent/JP7055537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

本明細書に開示する主題は、半導体デバイスに関し、より詳しくは、炭化ケイ素（ＳｉＣ）系半導体デバイスに関する。
逆阻止接合部の絶縁破壊電圧は、半導体デバイスが耐えることができる逆電圧を制限する要因である。その理想的な限度（例えば、約９０％）に近い絶縁破壊電圧は、電力デバイス、特に炭化ケイ素デバイスなどの高電圧デバイスの重要な性能指標である。しかし、デバイス全体を通して高電界点に存在する過度に高い電界のため、なだれ破壊が理想的な絶縁破壊電圧より実質的に低い電圧においてそのようなデバイスに起きることがある。例えば、逆バイアス下の阻止接合部の高電界点が、未終端接合部の端部においてなど、湾曲領域に沿って金属接合部の近くで（例えば、それにおいて）起きる場合がある。
従来のデバイスは、アクティブ領域の端部から離れて空乏領域を横方向に延ばすことによって高電界の局在化を軽減し、それにより、破壊が起きる可能性がある電圧を増大させるために終端領域または終端構造体（例えば、ＪＴＥ（接合終端拡張部））を含むことができる。しかし、そのような終端構造体は、ドーパント感受性であり、終端構造体における電荷分布の意図しない改変を防止し、適切な阻止電圧を維持するために、アクティブ区域ドープ領域の製造の間、マスキングまたは絶縁を必要とする。例えば、デバイスのアクティブ区域内で様々な機能を果たすように構成された領域（閾値電圧調整領域、電流拡散層、または障壁領域など）の製造は、マスキングおよびエッチングステップを必要とし、同様に、ドーパントが意図しないで終端構造体に作用するのを防止するために低エネルギー注入に制限される。さらに、電力デバイスのアクティブ区域を最適化するのに使用される従来のドーピング方式は、典型的には終端領域とは互換性がない。
したがって、本発明者らは、改善された半導体デバイスおよびその製作方法を提供している。
国際公開第２０１０／００１２０１号
半導体デバイスおよびその形成方法の実施形態を本明細書に提供する。いくつかの実施形態において、電力半導体デバイスが、第１の導電型を有する第１の層と、第１の層の上に配設された第２の層であって、第１の導電型を有する第２の層と、第２の層内に形成された終端領域であって、第１の型に対向する第２の導電型を有する終端領域と、第２の層内に少なくとも部分的に形成されたアクティブ領域であって、終端領域の第１の側面に近接して終端領域に隣接して配設され、第２の層が、第１の側面に対向する終端領域の第２の側面に近接して終端領域に隣接して少なくとも部分的に配設される、アクティブ領域とを含むことができる。
いくつかの実施形態において、半導体デバイスは、第１の導電型を有する第１の層と、第１の層の上に配設された第２の層であって、第１の導電型を有し、第２の層の表面から第２の層の所与の深さまで測定したときの第２の層内の平均ドーパント濃度のドーパント濃度プロファイルが、逆行性プロファイルを備える、第２の層と、第２の層内に形成された終端領域であって、第１の型に対向する第２の導電型を有し、第２の層の平均ドーパント濃度が、第１の層の平均ドーパント濃度より大きい終端領域とを含むことができる。
いくつかの実施形態において、半導体デバイスを形成するための方法が、第１の導電型を有する第１の層を基板の上に形成するステップと、第１の導電型を有する第２の層をブランケット製造工程を介して第１の層の上に形成するステップと、第２の層の平均ドーパント濃度が第１の層の平均ドーパント濃度より大きいように第２の層をドープするステップと、終端区域ドープ領域を第２の層内に形成するステップであって、終端区域ドープ領域が、第１の型に対向する第２の導電型を有する、形成するステップとを含むことができる。
本開示のこれらのおよび他の特徴、態様、および利点は、同じ文字が図面全体を通して同様の部分を表す添付の図面を参照して以下の詳細な説明を読んだとき、よりよく理解することになろう。
従来の半導体または金属酸化膜半導体（ＭＯＳ）デバイスの断面図である。 本発明のいくつかの実施形態による、半導体ＭＯＳデバイスの断面図である。 本発明のいくつかの実施形態による、半導体デバイスの断面図である。 本発明のいくつかの実施形態による、図２および３に表す半導体デバイスの少なくとも一部分の例示的なドーパントプロファイルの図である。 本発明のいくつかの実施形態による、図２および３に表す半導体デバイスの少なくとも一部分の例示的なドーパントプロファイルの図である。 本発明のいくつかの実施形態による、図２および３に表す半導体デバイスの少なくとも一部分の例示的なドーパントプロファイルの図である。 本発明のいくつかの実施形態による、図２および３に表す終端領域の実施形態の上面図である。 本発明のいくつかの実施形態による、半導体デバイスを形成するための方法を示す図である。
特に他の指示がない限り、本明細書に提供する図面は、本開示の実施形態の特徴を示すように意図されている。これらの特徴は、本開示の１つまたは複数の実施形態を備える多種多様なシステムにおいて適用可能であると考えられている。したがって、図面は、本明細書に開示する実施形態の実践に必要とされる、当業者によって知られている従来のすべての特徴を含むように意図されてはいない。
半導体デバイスおよびその形成方法の実施形態を本明細書に提供する。少なくともいくつかの実施形態において、本発明の半導体デバイスおよび方法は、比較的高い絶縁破壊電圧を有する高電圧半導体デバイスを有利に提供し、その一方で、デバイスのアクティブ領域の性能の改善を可能にすることができる。さらに、そのような利点は、典型的には、従来の製造中に終端領域を絶縁するのに必要なマスキングおよびパターニングの追加の処理ステップなしで実現し、それにより、性能を犠牲にすることなく簡略化された製造を提供することができる。
特定の構成を有する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の文脈で説明するが、本明細書に説明する本発明の半導体デバイスおよび方法は、任意の半導体デバイス、電力半導体デバイスまたは関連する構成、例えば、接合型電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ジャンクションバリアショットキー（ＪＢＳ）ダイオード、またはマージドＰｉＮショットキー（ＭＰＳ）ダイオードなどに適用可能であり得る。いくつかの実施形態において、本発明人は、本明細書に説明する本発明の概念が炭化ケイ素（ＳｉＣ）に関連する電力半導体デバイスなどの適用例に有利であり得ると観察している。
図１は、例示的な従来の半導体デバイス（デバイスまたは電力半導体デバイス）１００を示す。デバイス１００は、一般に、接点（例えば、ドレイン、カソードなど）１１２を有する基板１１８と、基板１１８の上に配設された１つまたは複数の層（例えば、図示するドリフト層１１６）と、１つまたは複数の層／領域の上に配設された１つまたは複数の構造体（例えば、図示するゲート１０４およびソース１０６）とを含む。追加の層、例えば、最適化層１０２（閾値調整層、電流拡散層、ＪＦＥＴドーピング層、またはｐ障壁層など）が、ゲート１０４およびソース１０６の下のドリフト層１１６内に形成される。本発明者らは、最適化層に関連した追加の電荷により、例えば、デバイス全体のオン抵抗の低減が可能になり、および／またはより高い電圧への効率的なスケーリングが可能になり、その一方で最適化された小さなピッチのデバイスが維持され、それにより、デバイスの費用が低減され、および性能が改善され得ると観察している。
加えて、ドリフト層１１６および／または最適化層１０２において少なくとも部分的に形成されるのは、１つまたは複数のウエル領域（例えば、図示する２つのウエル領域１０８、１２０および２つの入れ子になったｎ＋ソース領域１０３、１０５）である。ドリフト層１１６は、ドリフト層１１６内におよびウエル１０８、１２０に隣接して形成された終端領域１１４をさらに含む。
本発明者らは、従来のデバイス構成および製造において、終端構造体（例えば、そのような領域を使用して形成された終端領域１１４または構造体）は、ドーパント感受性であることを観察している。すなわち、ドープ領域の意図しない改変は、下層のデバイス層の所望の位置内の電界を低減する、終端構造の能力に対する悪影響を有し、それにより、場合によりデバイス全体の絶縁破壊電圧を減少させることがある。したがって、従来のデバイス製造工程および構成は、ドーパントプロファイルのそのような改変を回避するためにデバイスの他の選択的ドープ部分からの終端領域のマスキングまたは絶縁を必要とする。
例えば、図１から分かるように、最適化層１０２、ウエル１０８、１２０、ゲート１０４およびソース１０３、１０５は、デバイス１００のアクティブ区域またはアクティブ領域１１０およびアクティブ区域１１０の外側に配設された終端領域１１４内に限定される。そのような構成により、終端領域１１４の絶縁が可能となり、それにより、終端領域１１４の意図しないドーピングの事例が低減する。本明細書で使用される場合、アクティブ領域１１０は、半導体デバイスの所望の機能により制御される導通またはスイッチのオン／オフを容易にする半導体デバイス１００の領域と定義することができる。
終端領域１１４の上記に説明した絶縁を実現するために、従来のデバイス製造工程は、多重堆積、パターニング、およびエッチステップを必要とする。例えば、アクティブ領域１１０の形成は、典型的には、例えば、材料層（例えば、シリコン、炭化ケイ素、または酸化物など）拡散、注入またはエッチマスクの多重堆積、続いて後続のエッチ工程（例えば、ウェットエッチ、またはメサエッチなど）を必要とする。
図２を参照すると、半導体デバイス２２０は、一般に、第１の層２３４と、第１の層２３４より上に配設された第２の層２２２と、それぞれ少なくとも部分的に第２の層２２２内に形成された、終端領域２３３およびアクティブ区域またはアクティブ領域２３２とを備えることができる。いくつかの実施形態において、１つまたは複数の構造体（例えば、図示するゲート２４６およびソース接点２３０）は、第１の層２３４および第２の層２２２より上に配設することができる。いくつかの実施形態において、接点（例えば、ドレイン、カソードなど）２３６を有する基板２４２は、第１の層２３４の下に配設することができる。存在するとき、基板２４２は、任意の種類の基板でもよく、デバイス２２０の意図する適用に適切な任意の材料から構成することができる。例えば、いくつかの実施形態において、基板２４２は、基板を含むシリコン（Ｓｉ）または炭化ケイ素（ＳｉＣ）でもよい。
終端領域２３３、アクティブ領域２３２および第２の層２２２は、デバイス２２０の意図する適用例に適切な任意のやり方で互いに対して配設することができる。例えば、いくつかの実施形態において、第２の層２２２は、終端領域２３３の対向する側面を超えて区域２４４までデバイス２２０にわたってアクティブ領域２３２から少なくとも部分的に、またはいくつかの実施形態において完全に延びることができる。例えば、そのような実施形態において、アクティブ領域２３２は、終端領域２３３の第１の側面２３８に近接して終端領域２３３に隣接して配設することができ、第２の層２２２は、第１の側面２３８に対向する終端領域２３３の第２の側面２２８に近接して終端領域２３３に隣接して少なくとも部分的に配設される。
本発明者らは、第２の層２２２をデバイス２２０にわたって少なくとも部分的に延ばすことにより、デバイスの別々の機能領域の両方、例えば、アクティブ領域２３２と終端領域２３３とが適切に動作して、典型的には終端領域または従来のデバイス製造工程（例えば、上記に説明したように）における構造から第２の層２２２を絶縁するのに必要なマスキングおよびパターニングの追加の処理ステップなしで製造することが可能になることを観察している。例えば、第２の層２２２は、ブランケット堆積および／またはドーピング工程（例えば、エッチまたはパターニングマスクの使用なしの堆積工程、そのようなマスクなどに関連する後続のエッチ工程）を介して形成することができる。
第１の層２３４および第２の層２２２は、それぞれ、デバイス２２０の構築に適切な任意の種類の層でもよく、デバイス２２０の意図する適用例に依存してもよい。加えて、いくつかの実施形態において、第１の層２３４は、ドリフト層、障壁層、または緩衝層でもよい。別の例においては、いくつかの実施形態において、第２の層２２２は、最適化層、閾値調整層、ＪＦＥＴ層、電流拡散層（ＣＳＬ）、または正孔障壁層などでもよい。
第１の層２３４および第２の層２２２のそれぞれは、任意の適切な製造工程、例えば、堆積またはエピタキシャル成長などを介して形成することができる。さらに、いくつかの実施形態において、第２の層２２２は、第１の層２３４の少なくとも一部分から形成することができる。例えば、そのような実施形態において、第１の層２３４の少なくとも一部分は、所望の深さまで選択的にドープして、第２の層２２２を形成することができる。
第１の層２３４および第２の層２２２のそれぞれは、デバイス２２０の意図する適用例に適切な任意の材料から製造することができ、同様の材料から、またはいくつかの実施形態において、異なる材料から製造することができる。例えば、いくつかの実施形態において、第１の層２３４および第２の層２２２のそれぞれは、シリコン（Ｓｉ）、または炭化ケイ素（ＳｉＣ）などを備えることができる。
アクティブ区域２３２は、半導体デバイスの所望の機能（例えば、電圧阻止またはスイッチングなど）を容易にするように構成された１つまたは複数の構造体を一般に含む。例えば、いくつかの実施形態において、アクティブ区域２３２は、ウエルもしくは本体（集合的にウエル２２６）、ゲート２４６、またはソース接点２３０などを含むことができる。
終端領域２３３は、所望の阻止電圧を提供するのに適切な１つまたは複数の終端構造体２２４を含むことができる。例えば、いくつかの実施形態において、終端領域２３３は、浮動ガードリングまたは接合終端拡張（ＪＴＥ）構造など（例えば、単一ゾーンＪＴＥ、複数ゾーンＪＴＥ、または空間変調ＪＴＥなど）を含むことができる。終端領域は、部分的に第２の層２２２を貫通して延びるものとして示すが、実質的に、またはいくつかの実施形態において完全に、第２の層２２２を貫通して第１の層２３４まで、例えば、２４０において示すようになど、延ばすことができる。
第１の層２３４、第２の層２２２および終端領域２３３は、デバイス２２０を製造するのに適切な任意のやり方で互いに対してドープすることができ、その一方でデバイス２２０の所望の性能を維持することができる。例えば、いくつかの実施形態において、第１の層２３４、第２の層２２２および終端領域２３３は、それぞれ、第１の層２３４および第２の層２２２のそれぞれが同じ導電型（例えば、ｎ型またはｐ型）であり、終端領域２３３が第１の層２３４および第２の層２２２の導電型に比較して対向する導電型（例えば、ｎ型またはｐ型）であるような十分なドーパント濃度を有するドーパントを備えることができる。そのような実施形態において、第２の層２２２のドーパント濃度または平均ドーパント濃度は、第１の層２３４のものより高くてもよい。例えば、いくつかの実施形態において、第２の層２２２のドーパント濃度または平均ドーパント濃度は、第１の層２３４のものより約２倍から約１５倍の間大きくてもよい。上記に説明した相対的なドーピングの１つの例示的な実施形態において、第１の層２３４および第２の層２２２は、それぞれ、ｎ型伝導性を備え、終端領域は、ｐ型伝導性を備えることができる。
本発明者らは、第１の層２３４、第２の層２２２および終端領域２３３の上記に説明した相対的なドーピングにより、第２の層２２２が堆積、注入または拡散工程（例えば、ブランケット堆積、注入または拡散工程）を介して形成することが可能になり、その一方で、典型的には従来のデバイス製造中に終端領域を絶縁することが必要とされる追加の処理ステップ（例えば、マスキング、パターニングおよびエッチングステップ）の必要をなくすことが可能になり、それにより、比較的、より簡単なおよび／または効率的な工程において製造することができるデバイス２２０を提供し、その一方で、デバイス２２０の所望の性能特性（例えば、高絶縁破壊電圧）を維持することが可能になることを観察している。さらに、そのような製造工程は、高エネルギー注入の利用を可能にすることができ、それにより、従来の高コスト、高阻止能マスキング層（例えば、金属または厚酸化膜ハードマスク）の必要なしで深い範囲のドーピングプロファイルを提供することを可能にすることができる。
終端領域２３３は、図２に隣接層として示すが、非連続でもよく、および／または複数の個別または分離領域（例えば、セグメント化された）を含むことができる。例えば、図３を参照すると、いくつかの実施形態において、半導体デバイス（デバイス）３００は、終端構造体を有する終端領域３２０、例えば、複数の個別ドープ領域３２１を含むＪＴＥを備えることができる。領域３２１は、終端領域３２０にわたる所望のドーパントプロファイルを提供するのに適切な任意のサイズおよび分布でもよく、工程能力または所望のドーパントプロファイルなどに依存してもよい。
いくつかの実施形態において、デバイス３００は、１つまたは複数の層、例えば、基板３０２より上に配設された（例えば、上記に説明した基板２４２と同様に）第１の層３１４および第２の層３１８（例えば、上記に説明した第１の層２３４および第２の層２２２と同様の）などを含むことができる。１つまたは複数の領域、例えば、ウエルまたは本体（集合的にウエル３１６）を有するアクティブ領域３３６は、第２の層３１８内に形成することができる。存在するとき、アクティブ領域３３６およびウエル３１６は、構造および機能において上記に説明したアクティブ区域２３２およびウエル２２６と同様でもよい。
アクティブ領域３３６および終端領域３２０は、デバイス３００の所望の性能特性を実現するのに適切な任意のやり方で互いに対して配設することができる。例えば、いくつかの実施形態において、アクティブ領域３３６のウエル３１６は、領域３２１の１つまたは複数に隣接して、または直接接触して配設することができる。代替案として、または組合せにより、いくつかの実施形態において、第２の層３１８の一部分は、ウエル３１６の少なくとも一部分と領域３２１の１つまたは複数との間に配設することができる（例えば、３６０において仮想線で示すように）。
第１の層３１４、第２の層３１８および終端領域３２０は、例えば、図２の第１の層２３４、第２の層２２２および終端領域２３３に関して上記に説明したようになど、デバイス３００を製造するのに適切な任意のやり方で互いに対してドープすることができ、その一方で、デバイス３００の所望の性能を維持することができる。
終端領域３２０内で、個別領域３２１は、ドーパント型および濃度に関して同様にドープすることができ、または代替案として、終端領域３２０にわたって様々なドーパント濃度を備えることができる。例えば、いくつかの実施形態において、個別領域３２１は、一般に終端領域３２０の端部３３０から離れる方向に沿って減少する有効ドーピングプロファイルを有するようにドープすることができる。いくつかの実施形態において、ドーピング濃度の減少は、各個別領域３２１内のドーパント濃度が一定であるが、ドープ領域間の間隔が変動し、それにより、端部３３０から離れる距離が増加するにつれてドーパント濃度全体を減少させるようなマクロ変動であり得る。「様々な濃度」とは、領域のドーパント量または濃度が変動することを意味し、有効量を画定するのはこの変動であることに留意されたい。本明細書で使用される場合、「有効量」は、サンプリングされる全区域に対するドーパント（注入）を受け入れる終端領域３２０の区域のほんの一部である。
上記の実施形態のいずれかにおいて、第２の層（例えば、図２の第２の層２２２または図３の第２の層３１８）は、アクティブ領域および終端領域の両方の同時に所望の性能を可能にするのに適切な任意のドーパントプロファイルを備えることができる（「補償終端設計」）。例えば、いくつかの実施形態において、終端領域（例えば、図２の終端領域２３３または図３の終端領域３２０）内の第２の層の深さおよびドーピングは、終端領域（および第２の層が少なくとも部分的に終端領域の下に配設される実施形態における第２の層）の下に配置された全統合正味ｎ型ドーパント電荷が、利用される材料の臨界電荷（例えば、ＳｉＣが利用される実施形態における約１．１×１０１３ｃｍ－２のシートドーピング濃度）によって制限されるようなものでもよい。そのような実施形態において、第２の層内のシートドーピング濃度は、約２×１０１２ｃｍ－２から約８×１０１２ｃｍ－２の間でもよい。
いくつかの実施形態において、第２の層の表面（それぞれ、図２の２３８および図３の３３８に示す第２の層２２２および３１８の表面または上面）に近接したドーパント濃度は、表面からさらに離れた深さにおけるドーパント濃度より小さい。例えば、第２の層の表面から少なくとも０．２μｍの深さにおける平均ドーパント濃度は、第２の層の表面における平均ドーパント濃度のものより少なくとも４倍大きくてもよい。別の例において、第２の層の表面に近接した、または第２の層の表面におけるドーピング濃度は、約８×１０１５ｃｍ－３から約２×１０１６ｃｍ－３でもよく、またはいくつかの実施形態において、平均ドーパント濃度は、最大で約１×１０１６ｃｍ－３まででよく、表面から第２の層内への約０．２μｍより大きい深さにおける平均ドーパント濃度は、約５×１０１６ｃｍ－３から約１×１０１７ｃｍ－３でもよい。上記の実施形態のいずれかにおいて、第２の層の表面から約１．５μｍの深さの間として画定される区域内の第２の層におけるシートドーピング濃度は、約２×１０１２ｃｍ－２から約５×１０１２ｃｍ－２の間でもよい。上記に説明した濃度のいずれもプロファイルを介して実装することができ、濃度が、例えば、注入工程を使用して、または明確なエピタキシャル層の増加するドーピング濃度を有する「階段状」プロファイルを用いて、第２の層における表面から深さまで増加する。
例えば、図４は、第２の層の１つのそのようなドーパントプロファイルのグラフ４００を示す。具体的には、グラフ４００は、第２の層のドーパント濃度（ｙ軸）４０６および深さ（ｘ軸）４０４の関数として示す、第２の層の逆行性ドーパントプロファイル４０２を概略的に表す。
例示するように、いくつかの実施形態において、第２の層のドーパント濃度は、表面（４１８にグラフで示す）に近接した第１のドーパント濃度４０８から第２の層の第１の深さ４１４におけるピークドーパント濃度４１２まで増加し、それにより、逆行性ドーパントプロファイル４０２を与えることができる。深さが第１の深さ４１４から増加するとき、ドーパント濃度は、およそ一定のままであることができ、または代替案として、ピークドーパント濃度４１２あたりを最大深さ４１６まで変動または振動することができ（４１３に示すように）、その場合、次いでそれは減少して、第１の層（例えば、第１の層２３４、３１４）のドーピング濃度に達する。最大深さ４１６は、最大で第２の層の厚さまでの任意の深さ、例えば、デバイスの他の構成部品または領域（例えば、ウエル、本体、アクティブ区域、または終端区域など）の深さ以上などでもよい。
第１のドーパント濃度４０８は、約５×１０１５ｃｍ－３から約５×１０１６ｃｍ－３、またはいくつかの実施形態において、約８×１０１５ｃｍ－３から約２×１０１６ｃｍ－３でもよい。ピークドーパント濃度４１２は、第１のドーパント濃度４０８より大きい任意のドーパント濃度でもよい。例えば、いくつかの実施形態において、ピークドーパント濃度４１２は、第１のドーパント濃度４０８より約４倍から約１０倍大きくてもよい。
ピークドーパント濃度に達する深さ（第１の深さ４１４）は、所望のドーパントプロファイルを実現するのに適切な任意の深さでもよく、例えば、第２の層の厚さ、第２の層および第２の層に隣接して配設された他の層の材料組成、デバイスの他の構成部品または領域（例えば、ウエル、本体、アクティブ区域、または終端区域など）のサイズ、形状および配置に依存してもよい。例えば、いくつかの実施形態において、第２の層のドーピング濃度は、ウエル領域がピーク濃度に達する深さまで、第２の層およびウエル領域内への実質的に同様の深さにおけるアクティブ区域（例えば、上記に説明したウエル２２６またはウエル３１６）内に形成されたウエルのドーピング濃度の約２０％より小さい。別の例においては、いくつかの実施形態において、第２の層の表面から約０．１５μｍから０．３μｍの深さにおいてピークドーパント濃度４１２に達することができる。
ドーパント濃度の増加を一定の勾配４１０を有するものとして示すが、ドーパント濃度の増加は、指数関数的または対数的などでもよい。いくつかの実施形態において、勾配４１０は、デバイスの他の構成部品または領域（例えば、上記に説明したウエル２２６または終端領域２３３など）のドーパントプロファイルに関係するとき、所望のドーパント量に依存してもよく、それにより、各構成部品または領域の最適ドーパント濃度が同時にデバイスの所望の性能（例えば、閾値電圧など）を実現することが可能になることができる。
本発明者らは、図４に示す逆行性プロファイル４０２により、第２の層の有効シートドーピング濃度の最大化が可能になり、その一方で、デバイスのアクティブおよび終端領域内の他の領域の表面ドーピング濃度に対する影響を最小限に抑え、それにより、第２の層および他の層または構成部品（例えば、ｐウエル、ｐ本体、終端など）の表面における正味ドーパント濃度に依存する他のデバイスパラメータ（例えば、チャネル長、または閾値電圧など）に影響することなく、そのような最大化（およびＪＦＥＴ、ＭＯＳＦＥＴなどのデバイスにおけるオン抵抗を低減するなどの最適化層の特徴を実現すること）が可能になることを観察している。
第２の層の文脈で説明したが、第２の層内に形成された領域または構成部品（例えば、アクティブ区域２３２、アクティブ区域２３２に形成されたウエル２２６もしくは本体、または終端領域２３３など）のいずれかは、同様のドーパントプロファイルを含むことができる。例えば、いくつかの実施形態において、アクティブ区域２３２内に形成されたウエル２２６（例えば、ｐウエル）は、図４に示すものと同様の逆行性ドーパントプロファイルを含むことができる。そのような実施形態において、ウエル２２６の逆行性ドーパントプロファイルは、ドーパント濃度がウエル領域の表面から、ピーク濃度が配設される深さまで少なくとも５倍だけ増加するようにプロファイルを含むことができる。
別の例において、図５は、本発明のいくつかの実施形態による、可能な終端またはウエル領域（例えば、上記に説明した終端領域２３３または終端領域３２０、ウエル領域２２６、ウエル領域３１６）のドーパントプロファイル（５２２および５２４において示す）に加えて上記に説明したものと同様の第２の層の逆行性ドーパントプロファイル５０２を表す。各ドーパントプロファイルは、ドーパントプロファイルが表すそれぞれの層または領域のドーパント濃度（ｙ軸）５０６および深さ（ｘ軸）５０４の関数として示す。逆行性ドーパントプロファイル５０２は、上記に説明した逆行性プロファイル４０２およびその実施形態と同様、またはいくつかの実施形態において、同じである。
第２の層の逆行性ドーパントプロファイル５０２および終端またはウエル領域のドーパントプロファイル５２２、５２４のそれぞれは、対向する型のドーパント濃度を表すことができる。例えば、いくつかの実施形態において、第２の層の逆行性ドーパントプロファイル５０２は、第２の層内のｐ型ドーパント濃度を表すことができ、終端またはウエル領域のドーパントプロファイル５２２、５２４は、終端領域内のｎ型ドーパント濃度を表す。
いくつかの実施形態において、終端またはウエル領域ドーパントプロファイルは、逆行性プロファイル、または箱状プロファイルなどでもよい。例えば、いくつかの実施形態において、終端領域ドーパントプロファイル５２２は、終端またはウエル領域の第１の深さ５３０において、表面または上面に近接した第１のドーパント濃度５２６（５２０においてグラフで示す）からピークドーパント濃度５２８まで増加することができ、それにより、逆行性ドーパントプロファイル５２２を与えることができる。いくつかの実施形態において、ピークドーパント濃度は、第２の層のピーク濃度（例えば、上記に説明したピーク濃度４１２、４１３）より高い。深さが第１の深さ５３０から増加するとき、ドーパント濃度は、およそ一定のままであることができ、または代替案として、ピークドーパント濃度５２８あたりを第２の深さ５３２まで変動または振動することができ、その場合、それは最大深さ５１６において第２のドーパント濃度５３８まで減少する。第２の層のドーピング濃度が、第１の層２３４のドーピング濃度に近接している、最大深さ５１６は、最大で終端領域の厚さまでの任意の深さ、例えば、デバイスの他の構成部品または領域（例えば、ウエル、本体、アクティブ区域、終端区域、または第２の層など）の深さ以上などでもよい。
代替案として、いくつかの実施形態において、終端領域ドーパントプロファイル５２４は、第１のドーパント濃度５３４あたりを表面５２０への近接から第３の深さ５４２まで一定のままでもよく、または振動してもよく、その場合、次いでそれは、最大深さ５１６における第３のドーパント濃度５４０まで減少する。
特定の形状を有するものとして示すが、いくつかの実施形態において、図４および５に関して上記に説明した第２の層４０２、５０２のドーパントプロファイルは、例えば図６に示すドーパントプロファイル６０２など、１つまたは複数の平坦域６０６、６０８を含む「階段」状プロファイルを少なくとも部分的に含むことができる。そのような実施形態において、ドーパントプロファイル６０２は、第２の層の表面（５２０においてグラフで示す）に近接した第１のドーパント濃度６０４を含むことができる。第１のドーパント濃度６０４は、第１の深さ６１０まで実質的に一定のままでもよい。第１の深さ６１０において、ドーパント濃度は、ピークドーパント濃度６１２まで増加することができる。深さが第１の深さ６１０から増加するとき、ドーパント濃度は、ピークドーパント濃度６１２あたりを最大深さ５１６までおよそ一定のままでもよく、または代替案として、変動または振動してもよく、その場合、それは第１の層２３４までドーピング濃度を減少させる。
第１のドーパント濃度６０４は、約５×１０１５ｃｍ－３から約５×１０１６ｃｍ－３、またはいくつかの実施形態において、約８×１０１５ｃｍ－３から約２×１０１６ｃｍ－３でもよい。ピークドーパント濃度６１２は、第１のドーパント濃度６０４より大きい任意のドーパント濃度でもよい。例えば、いくつかの実施形態において、ピークドーパント濃度６１２は、第１のドーパント濃度６０４より約４倍から約１０倍大きくてもよい。
ピークドーパント濃度に達する深さ（第１の深さ６１０）は、所望のドーパントプロファイルを実現するのに適切な任意の深さでもよく、例えば、第２の層の厚さ、第２の層および第２の層に隣接して配設された他の層の材料組成、デバイスの他の構成部品または領域（例えば、ウエル、本体、アクティブ区域、または終端区域など）のサイズ、形状および配置に依存してもよい。例えば、いくつかの実施形態において、ピークドーパント濃度６１２には、第２の層の表面から約０．１５μｍから０．３μｍの深さで達することができる。
上記に説明した実施形態のいずれかにおいて、終端領域内の第２の層の深さおよびドーピングは、第２の型の終端領域の下に配置された第２の層における（例えば、第２の層が少なくとも部分的に終端領域の下に配設される実施形態における第１の層および第２の層において）第１の型のシートドーピング濃度が、利用される材料の臨界電荷によって制限されるようなものでもよい。例えば、いくつかの実施形態において、終端領域の下の第１の型のシートドーピング濃度は、約１．１×１０１３ｃｍ－２より小さくてもよい。いくつかの実施形態において、終端領域より下に配置された第２の層の一部分のシートドーピング濃度（図５および６に網掛け領域５３６で示す）は、５×１０１１ｃｍ－２から５×１０１２ｃｍ－２でもよい。いくつかの実施形態において、終端領域より下に配置された第２の層の一部分のシートドーピング濃度（図５および６に網掛け領域５３６で示す）は、７．５×１０１１ｃｍ－２から１．２５×１０１２ｃｍ－２でもよい。
図７は、本発明のいくつかの実施形態による、終端領域７００の一部分の上面画像の例である。図示する実施形態において、終端領域７００は、段階的にされ（例えば、上面レイアウトの注入率のパーセンテージを横方向に変動させること）、セグメント化される（例えば、図３に関して上記に説明したように）。そのような実施形態において、終端領域７００は、ｐ型区域７０６（例えば、図３の領域３２１と同様に、局部ドーピング、例えば、注入または拡散を介して形成されたｐ型区域）と、ｎ型区域７０２（例えば、上記に説明した第２の層２２２、３３８の製造を介して形成されたｎ型区域）とを含むことができる。ｐ型区域７０６は、図５および６に関して上記に説明したものなどのドーパントプロファイルを含むことができる。ｎ型区域７０２は、図４～６に関して上記に説明したものなどのドーパントプロファイルを含むことができる。第１の層がｐ型でもよい、いくつかの実施形態において、図７に示す終端領域７００が、注入領域７０６がｎ型でもよく、区域７０２が第２の層２２２、３３８としてドープされたｐ型でもよいようなものでもよい。
本発明者らは、セグメント化され、横方向に段階的にされた終端領域を利用することにより、局部背景ドーピング濃度（例えば、第２の層２３８、３１８）を最大で約４倍までだけ超える補償（例えば、ｎ型７０２）ドーピングを介して比較的高い阻止電圧が提供されることを観察している。いくつかの実施形態において、終端領域７００は、追加の、例えば、約３０％の補償量（例えば、約３×１０１２ｃｍ－２から約４×１０１２ｃｍ－２の）により、未補償終端（＞９０％１次元制限）として同等の阻止電圧を維持することができる。
図８は、本発明のいくつかの実施形態による、半導体デバイスを製造するための方法８００を表す。
方法は、第１の導電型（例えば、ｎ型またはｐ型）を有する第１の層が基板の上に形成される８０２から開始する。基板は、例えば、上記に説明した基板２４２、３０２などの任意の種類の基板でもよい。第１の層は、例えば、上記に説明した第１の層２３４、３１４などの任意の種類の層でもよく、任意の適切な製造工程、例えば、堆積、またはエピタキシャル成長などを介して形成することができる。
次に、８０４において、第１の導電型を有する第２の層が、ブランケット製造工程を介して第１の層の上に形成される。ブランケット製造工程は、エッチまたはパターニングマスク、そのようなマスクに関連する後続のエッチ工程などの使用なしで第１の層の上および厚さを完全に覆う際に第２の層の形成を可能にする任意の種類の成長、堆積、注入、または拡散ドーピング工程などでもよい。
第２の層は、任意の種類の層、例えば、上記に説明した第２の層２３８、３１８などでもよい。加えて、第２の層は、第１の層のものと同じ導電型（例えば、ｎ型またはｐ型）を有することができる。そのような実施形態において、第２の層は、第１の層のものより高い総または有効ドーパント濃度を有することができる。いくつかの実施形態において、第２の層は、上記に説明したドーパントプロファイル４０２、５０２、６０２と同様のドーパントプロファイルを含むことができる。
次に、８０６において、終端区域ドープ領域が第２の層内に形成される。終端区域ドープ領域は、適切な終端領域の少なくとも一部分を形成するのに適切な任意の種類の領域でもよく、例えば、終端領域３２０、２３３に関して上記に説明したような任意の適切な終端構造を含むことができる。加えて、終端領域は、第１の層および第２の層のものに対向する導電型（例えば、ｎ型またはｐ型）を有することができる。いくつかの実施形態において、終端領域は、上記に説明したドーパントプロファイル５２２、５２４と同様のドーパントプロファイルを含むことができる。
次に、８０８において、アクティブ区域ドープ領域が、第２の層内に形成される。アクティブ区域ドープ領域は、適切なデバイスアクティブ領域の少なくとも一部分を形成するのに適切な任意の種類の領域でもよく、例えば、アクティブ区域（領域）２３２、３３６に関して上記に説明したような任意の適切なデバイス構造体（例えば、ＭＯＳＦＥＴ、ＪＦＥＴ、ＩＧＢＴ、ＪＢＳなど）を含むことができる。加えて、アクティブ区域ドープ領域は、第１の層および第２の層のものに対向する導電型（例えば、ｎ型またはｐ型）を有することができる。いくつかの実施形態において、アクティブ領域は、上記に説明したドーパントプロファイル（例えば、５２２、５２４）のいずれかと同様のドーパントプロファイルを含むことができる。
アクティブ区域ドープ領域が８０８において形成された後、方法は一般に終了し、半導体デバイスは、完全にまたは少なくとも部分的に製造されたデバイスを提供するのに適切な他の製造工程またはステップに進むことができる。
特定のシーケンスで図８に示すが、各工程ステップは、任意の順序で、同時に、または所望のデバイスを製造するのに適切な重複間隔で行うことができる。例えば、８０８におけるアクティブ領域の形成は、終端領域８０６の形成の前に、後に、またはそれと同時に行うことができる。
したがって、半導体デバイスおよびその形成方法の実施形態を本明細書に提供する。少なくともいくつかの実施形態において、前述のデバイスおよび方法は、改善された性能特性を有する半導体デバイスを提供することができ、その一方で、比較的より簡単な製造工程を可能にすることができる。
この書面による説明は、最良の態様を含む本開示を説明し、また、任意のデバイスまたはシステムを製作し、使用し、任意の組み込まれた方法を実行することを含む本開示を当業者が実践することを可能にするために例を使用する。本開示の特許可能な範囲は、特許請求の範囲によって定義され、当業者が思いつく他の例を含むことができる。そのような他の例は、それらが特許請求の範囲の文字通りの言語と異ならない構造要素を有する場合、またはそれらが特許請求の範囲の文字通りの言語との非実質的相違を有する同等の構造要素を含む場合、特許請求の範囲内にあることが意図されている。
２２０ 半導体デバイス
２２２ 第２の層
２２４ 終端構造体
２２６ ウエル
２２８ 第２の側面
２３０ ソース接点
２３２ アクティブ区域またはアクティブ領域
２３３ 終端領域
２３４ 第１の層
２３６ 接点
２３８ 第１の側面、第２の層
２４２ 基板
２４４ 区域
２４６ ゲート
３００ 半導体デバイス
３０２ 基板
３１４ 第１の層
３１６ ウエル領域
３１８ 第２の層
３２０ 終端領域
３２１ 個別ドープ領域
３３０ 端部
３３８ 第２の層
３３６ アクティブ領域（区域）
４００ ドーパントプロファイルのグラフ
４０２ 逆行性ドーパントプロファイル
４０４ 深さ（ｘ軸）
４０６ ドーパント濃度
４０８ 第１のドーパント濃度
４１０ 勾配
４１２ ピークドーパント濃度
４１３ ピーク濃度
４１４ 第１の深さ
４１６ 最大深さ
４１８ 表面
５０２ 逆行性ドーパントプロファイル
５０４ 深さ（ｘ軸）
５０６ ドーパント濃度（ｙ軸）
５１６ 最大深さ
５２０ 第２の層の表面
５２２ ドーパントプロファイル
５２４ ドーパントプロファイル
５２６ 第１のドーパント濃度
５２８ ピークドーパント濃度
５３０ 第１の深さ
５３２ 第２の深さ
５３４ 第１のドーパント濃度
５３８ 第２のドーパント濃度
５４０ 第３のドーパント濃度
５４２ 第３の深さ
６０２ ドーパントプロファイル
６０４ 第１のドーパント濃度
６０６ 平坦域
６０８ 平坦域
６１０ 第１の深さ
６１２ ピークドーパント濃度
７００ 終端領域
７０２ ｎ型区域
７０６ ｐ型区域、注入領域
８００ 方法

Claims (26)

  1. 電力半導体デバイス（２２０、３００）であって、
    第１の導電型を有する第１の層（２３４、３１４）と、
    前記第１の層（２３４、３１４）の上に配設された第２の層（２２２、３３８）であって、前記第１の導電型を有する、第２の層（２２２、３３８）と、
    前記第２の層（２２２、３３８）内に形成された終端領域（２３３、３２０）であって、前記第１の導電型に対向する第２の導電型を有する終端領域（２３３、３２０）と、
    前記第２の層（２２２、３３８）内に少なくとも部分的に形成されたアクティブ領域（２３２、３３６）であって、前記終端領域（２３３、３２０）の第１の側面に近接して前記終端領域（２３３、３２０）に隣接して配設され、前記第２の層（２２２、３３８）が、前記第１の側面に対向する前記終端領域（２３３、３２０）の第２の側面に近接して前記終端領域（２３３、３２０）に隣接して少なくとも部分的に配設される、アクティブ領域（２３２、３３６）とを備え、
    前記アクティブ領域（２３２、３３６）が、前記アクティブ領域（２３２、３３６）の表面から、ピークドーパント濃度が配設される深さまで少なくとも５倍だけ増加するウエルおよび第２の層（２２２、３３８）のドーパント濃度を備える、電力半導体デバイス（２２０、３００）。
  2. 前記第２の層（２２２、３３８）の平均ドーパント濃度が、前記第１の層（２３４、３１４）の平均ドーパント濃度より大きい、請求項１記載の電力半導体デバイス（２２０、３００）。
  3. 前記第２の層（２２２、３３８）が、前記電力半導体デバイスの表面全体にわたって延びる、請求項１記載の電力半導体デバイス（２２０、３００）。
  4. 前記アクティブ領域（２３２、３３６）が、前記第２の層（２２２、３３８）の少なくとも一部分と、ｐウエル、ｎウエルまたは本体領域のうちの少なくとも１つとを備える、請求項１記載の電力半導体デバイス（２２０、３００）。
  5. 前記第１の層（２３４、３１４）、前記第２の層（２２２、３３８）、または前記第１の層（２３４、３１４）の下に配設された基板（２４２、３０２）のうちの少なくとも１つが、炭化ケイ素（ＳｉＣ）を備える、請求項１記載の電力半導体デバイス（２２０、３００）。
  6. 前記第２の層（２２２、３３８）の平均ドーパント濃度が、前記第１の層（２３４、３１４）の平均ドーパント濃度より約２倍から約１５倍の間大きい、請求項１記載の電力半導体デバイス（２２０、３００）。
  7. 前記第２の層（２２２、３３８）の表面から前記第２の層（２２２、３３８）の所与の深さまで測定したときの前記第２の層（２２２、３３８）内のドーパント濃度プロファイルが、逆行性プロファイルを備える、請求項１記載の電力半導体デバイス（２２０、３００）。
  8. 前記第２の層（２２２、３３８）の表面から少なくとも０．２μｍの深さにおける平均ドーパント濃度が、前記第２の層（２２２、３３８）の前記表面における平均ドーパント濃度のものより少なくとも４倍大きい、請求項７記載の電力半導体デバイス（２２０、３００）。
  9. 前記第２の層（２２２、３３８）の前記表面における平均ドーパント濃度が、最大で約１×１０１６ｃｍ－３までである、請求項７記載の電力半導体デバイス（２２０、３００）。
  10. 第２の層（２２２、３３８）の前記表面から約１．５μｍの深さの間として画定された区
    域内のドーパントのシートドーピング濃度が、約２×１０１２ｃｍ－２から約５×１０１２ｃｍ－２の間でもよい、請求項７記載の電力半導体デバイス（２２０、３００）。
  11. 前記第２の層（２２２、３３８）のドーパント濃度が、ウエル領域がピークドーパント濃度に達する深さまで前記第２の層（２２２、３３８）およびウエル領域内への実質的に同様の深さにおける前記アクティブ領域内に形成された前記ウエル領域のドーパント濃度の約２０％より小さい、請求項７記載の電力半導体デバイス（２２０、３００）。
  12. 前記終端領域（２３３、３２０）の表面から前記終端領域（２３３、３２０）の所与の深さまで測定したときの前記終端領域（２３３、３２０）内のシートドーピング濃度のドーパント濃度プロファイルが、逆行性プロファイルまたは箱状プロファイルを備え、前記終端領域（２３３、３２０）のピークドーパント濃度が、前記第２の層（２２２、３３８）のピークドーパント濃度より大きい、請求項７記載の電力半導体デバイス（２２０、３００）。
  13. 前記終端領域（２３３、３２０）が、セグメント化された終端領域（２３３、３２０）、複数ゾーンの接合終端拡張部、連続接合終端拡張部、および１つまたは複数のガードリングのうちの１つまたは複数を備える、請求項１記載の電力半導体デバイス（２２０、３００）。
  14. 半導体デバイスであって、
    第１の導電型を有する第１の層（２３４、３１４）と、
    前記第１の層（２３４、３１４）の上に配設された第２の層（２２２、３３８）であって、前記第１の導電型を有し、前記第２の層（２２２、３３８）の表面から前記第２の層（２２２、３３８）の所与の深さまで測定したときの前記第２の層（２２２、３３８）内の平均ドーパント濃度のドーパント濃度プロファイルが、逆行性プロファイルを備える、第２の層（２２２、３３８）と、
    前記第２の層（２２２、３３８）内に形成された終端領域（２３３、３２０）であって、前記第１の導電型に対向する第２の導電型を有し、前記第２の層（２２２、３３８）の前記平均ドーパント濃度が、前記第１の層（２３４、３１４）の平均ドーパント濃度より大きい、終端領域（２３３、３２０）とを備える、半導体デバイス。
  15. 前記第２の層（２２２、３３８）内に少なくとも部分的に形成されたアクティブ領域（２３２、３３６）をさらに備え、前記アクティブ領域（２３２、３３６）が、ｐウエル、ｎウエルまたは本体を備える、請求項１４記載の半導体デバイス。
  16. 前記第１の層（２３４、３１４）、前記第２の層（２２２、３３８）、または前記第１の層（２３４、３１４）の下に配設された基板（２４２、３０２）のうちの少なくとも１つが、炭化ケイ素（ＳｉＣ）を備える、請求項１４記載の半導体デバイス。
  17. 前記第２の層（２２２、３３８）の前記表面から前記第２の層（２２２、３３８）の所与の深さまで測定したときの前記第２の層（２２２、３３８）内の平均ドーパント濃度のドーパント濃度プロファイルが、逆行性プロファイルを備える、請求項１４記載の半導体デバイス。
  18. 前記第２の層（２２２、３３８）の前記表面から少なくとも０．２μｍの深さにおける平均ドーパント濃度が、前記第２の層（２２２、３３８）の前記表面における平均ドーパント濃度のものより少なくとも４倍大きい、請求項１７記載の半導体デバイス。
  19. 前記第２の層（２２２、３３８）の前記表面における平均ドーパント濃度が、最大で約１×１０１６ｃｍ－３までである、請求項１７記載の半導体デバイス。
  20. 第２の層（２２２、３３８）の前記表面から約１．５μｍの深さの間として画定された区域内のドーパントのシートドーピング濃度が、約２×１０１２ｃｍ－２から約５×１０１２ｃｍ－２の間でもよい、請求項１７記載の半導体デバイス。
  21. 前記半導体デバイスは、前記第２の層内に少なくとも部分的に形成されたアクティブ領域を更に含み、前記第２の層（２２２、３３８）のドーパント濃度が、ウエル領域がピークドーパント濃度に達する深さまで前記第２の層（２２２、３３８）およびウエル領域内への実質的に同様の深さにおける前記アクティブ領域内に形成された前記ウエル領域のドーパント濃度の約２０％より小さい、請求項１７記載の半導体デバイス。
  22. 前記終端領域（２３３、３２０）の表面から前記終端領域（２３３、３２０）の所与の深さまで測定したときの前記終端領域（２３３、３２０）内の前記平均ドーパント濃度のドーパント濃度プロファイルが、逆行性プロファイルまたは箱状プロファイルを備え、前記終端領域（２３３、３２０）のピークドーパント濃度が、前記第２の層（２２２、３３８）のピークドーパント濃度より大きい、請求項１７記載の半導体デバイス。
  23. 前記半導体デバイスは、前記第２の層内に少なくとも部分的に形成されたアクティブ領域を更に含み、前記アクティブ領域（２３２、３３６）が、前記アクティブ領域（２３２、３３６）の表面から、ピーク濃度が配設される深さまで少なくとも５倍だけ増加するドーパント濃度を備える、請求項１４記載の半導体デバイス。
  24. 半導体デバイスを形成するための方法であって、
    第１の導電型を有する第１の層（２３４、３１４）を基板（２４２、３０２）の上に形成するステップと、
    前記第１の導電型を有する第２の層（２２２、３３８）をブランケット製造工程を介して前記第１の層（２３４、３１４）の上に形成するステップと、
    前記第２の層（２２２、３３８）の平均ドーパント濃度が前記第１の層（２３４、３１４）の平均ドーパント濃度より大きいように前記第２の層（２２２、３３８）をドープするステップと、
    前記第２の層（２２２、３３８）内に終端区域ドープ領域を形成するステップであって、前記終端区域ドープ領域が、前記第１の導電型に対向する第２の導電型を有する、形成するステップと、
    アクティブ区域ドープ領域を前記第２の層内に形成するステップと、
    前記アクティブ区域ドープ領域が、前記アクティブ区域ドープ領域の表面から、ピーク濃度が配設される深さまで少なくとも５倍だけ増加するドーパント濃度を備えるように前記アクティブ区域ドープ領域をドープするステップと、を備える、方法。
  25. 前記第２の層（２２２、３３８）の表面から前記第２の層（２２２、３３８）の所与の深さまで測定したときの前記第２の層（２２２、３３８）内の平均ドーパント濃度のドーパント濃度プロファイルが、逆行性プロファイルを備えるように前記第２の層（２２２、３３８）をドープするステップをさらに含む、請求項２４記載の方法。
  26. 前記終端区域ドープ領域の上面から前記終端区域ドープ領域の所与の深さまで測定したときの前記終端区域ドープ領域内の平均ドーパント濃度が、逆行性プロファイルまたは箱状プロファイルを備え、前記終端区域ドープ領域のピーク濃度が、前記第２の層（２２２、３３８）のピーク濃度より大きいように、前記終端区域ドープ領域をドープするステップをさらに含む、請求項２４記載の方法。
JP2018561264A 2016-05-26 2017-04-24 半導体デバイスおよびその製作方法 Active JP7055537B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/164,928 US10541300B2 (en) 2016-05-26 2016-05-26 Semiconductor device and method of making thereof
US15/164,928 2016-05-26
PCT/US2017/029066 WO2017204964A1 (en) 2016-05-26 2017-04-24 Semiconductor device and method of making thereof

Publications (2)

Publication Number Publication Date
JP2019517151A JP2019517151A (ja) 2019-06-20
JP7055537B2 true JP7055537B2 (ja) 2022-04-18

Family

ID=58669008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018561264A Active JP7055537B2 (ja) 2016-05-26 2017-04-24 半導体デバイスおよびその製作方法

Country Status (5)

Country Link
US (2) US10541300B2 (ja)
EP (2) EP3465763B1 (ja)
JP (1) JP7055537B2 (ja)
CN (1) CN109155335B (ja)
WO (1) WO2017204964A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096681B2 (en) 2016-05-23 2018-10-09 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319815A (ja) 2003-04-17 2004-11-11 Mitsubishi Electric Corp 半導体装置
WO2010001201A1 (en) 2008-06-30 2010-01-07 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
WO2012063310A1 (ja) 2010-11-08 2012-05-18 株式会社日立製作所 半導体装置
JP2016009714A (ja) 2014-06-23 2016-01-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016025336A (ja) 2014-07-24 2016-02-08 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016058661A (ja) 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 半導体装置
JP2016058660A (ja) 2014-09-11 2016-04-21 富士電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9500146D0 (sv) 1995-01-18 1995-01-18 Abb Research Ltd Halvledarkomponent i kiselkarbid
WO1997011497A1 (en) 1995-09-20 1997-03-27 Hitachi, Ltd. Fabrication method of vertical field effect transistor
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7144797B2 (en) 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
SE532625C2 (sv) 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US8790981B2 (en) 2008-08-05 2014-07-29 Texas Instruments Incorporated Low cost high voltage power FET and fabrication
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5544918B2 (ja) 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
WO2011151901A1 (ja) * 2010-06-02 2011-12-08 株式会社日立製作所 半導体装置
US8236632B2 (en) 2010-10-07 2012-08-07 International Business Machines Corporation FET structures with trench implantation to improve back channel leakage and body resistance
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
JP2014063949A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
EP2913854B1 (en) * 2012-10-23 2020-05-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing same
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319815A (ja) 2003-04-17 2004-11-11 Mitsubishi Electric Corp 半導体装置
WO2010001201A1 (en) 2008-06-30 2010-01-07 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
WO2012063310A1 (ja) 2010-11-08 2012-05-18 株式会社日立製作所 半導体装置
JP2016009714A (ja) 2014-06-23 2016-01-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016025336A (ja) 2014-07-24 2016-02-08 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016058661A (ja) 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 半導体装置
JP2016058660A (ja) 2014-09-11 2016-04-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP4290583A3 (en) 2023-12-27
US11063115B2 (en) 2021-07-13
EP3465763B1 (en) 2023-10-11
US20200185493A1 (en) 2020-06-11
EP4290583A2 (en) 2023-12-13
JP2019517151A (ja) 2019-06-20
US10541300B2 (en) 2020-01-21
CN109155335B (zh) 2022-07-15
EP3465763A1 (en) 2019-04-10
CN109155335A (zh) 2019-01-04
WO2017204964A1 (en) 2017-11-30
US20170345890A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP5449094B2 (ja) 半導体装置
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
JP2022141955A (ja) 半導体装置
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6214680B2 (ja) 炭化珪素半導体装置
JP2008258443A (ja) 電力用半導体素子及びその製造方法
JP2008004643A (ja) 半導体装置
JP2007116190A (ja) 半導体素子およびその製造方法
JP2004335990A (ja) Ｍｉｓ型半導体装置
JP2007335844A (ja) 半導体装置
US9761706B2 (en) SiC trench transistor and method for its manufacture
WO2019186785A1 (ja) 炭化珪素半導体装置およびその製造方法
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP7055537B2 (ja) 半導体デバイスおよびその製作方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP2015015468A (ja) 半導体デバイスおよび製造方法
US9613951B2 (en) Semiconductor device with diode
JP6317727B2 (ja) 半導体装置
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
SE541291C2 (en) Feeder design with high current capability
KR101190007B1 (ko) 반도체 소자 및 그 수퍼정션 구조 형성 방법
KR102564713B1 (ko) 두꺼운 트렌치 바닥에서 이격된 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법
JP2016171176A (ja) 半導体装置およびその製造方法
KR20130021771A (ko) 반도체 소자

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200422

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7055537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150