CN109155335B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN109155335B
CN109155335B CN201780031924.XA CN201780031924A CN109155335B CN 109155335 B CN109155335 B CN 109155335B CN 201780031924 A CN201780031924 A CN 201780031924A CN 109155335 B CN109155335 B CN 109155335B
Authority
CN
China
Prior art keywords
layer
region
dopant concentration
semiconductor device
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780031924.XA
Other languages
English (en)
Other versions
CN109155335A (zh
Inventor
P·A·洛西
Y·隋
A·V·波洛尼科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN109155335A publication Critical patent/CN109155335A/zh
Application granted granted Critical
Publication of CN109155335B publication Critical patent/CN109155335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本文中提供了半导体器件及其形成方法的实施例。在一些实施例中，功率半导体器件可包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；以及至少部分地形成于所述第二层中的有源区，其中，所述有源区邻近所述终止区在接近所述终止区的第一侧处设置，并且其中，所述第二层至少部分地邻近所述终止区在接近与所述第一侧相对的所述终止区的第二侧处设置。

Description

半导体器件及其制造方法
背景技术
本文中公开的主题涉及半导体器件，并且更具体地涉及基于碳化硅(SiC)的半导体器件。
反向阻断结的击穿电压是限制半导体器件能够承受的反向电压的因素。接近其理想极限(例如大约90％)的击穿电压是功率器件特别是例如碳化硅器件之类的高电压器件的关键性能度量。然而，在基本上小于理想击穿电压的电压，此器件可能出现雪崩击穿，原因是在器件中的高场点存在过高的电场。例如，沿弯曲区域，例如在未终止结的边缘处，的冶金结附近(例如在该处)，可能出现在反向偏置下阻断结的高场点。
常规的器件可包括终止区或终止结构(例如JTE(结终止扩展))，以通过远离有源区的边缘横向扩展耗尽区来缓解高电场的局部化，从而提高击穿可能发生的电压。然而，这种终止结构是对掺杂剂敏感，在有源区掺杂区的制造期间要求掩蔽或隔离，以防止不经意地改变终止结构中的电荷分布，并保持适当的阻断电压。例如，被配置成在器件的有源区内执行各种功能(阈值电压调节区、电流扩散层、势垒区等)的区域的制造要求掩蔽和蚀刻步骤，且同样局限于低能量注入，以阻止掺杂剂不经意冲击在终止结构上。而且，用来优化功率器件的有源区的常规的掺杂方案通常与终止区不兼容。
因此，发明人提供了一种改进的半导体器件及其制造方法。
发明内容
本文中提供了半导体器件及其形成方法的实施例。在一些实施例中，功率半导体器件可包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；以及至少部分地形成于所述第二层中的有源区，其中，所述有源区邻近所述终止区在接近所述终止区的第一侧处设置，并且其中，所述第二层至少部分地邻近所述终止区在接近与所述第一侧相对的所述终止区的第二侧处设置。
在一些实施例中，半导体器件可包括：具有第一导电类型的第一层；设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；其中，从所述第二层的表面到所述第二层的给定深度测量的所述第二层内的平均掺杂剂浓度的掺杂剂浓度分布包括退行分布(retrograde profile)；以及形成于所述第二层中的终止区，所述终止区具有与所述第一类型相反的第二导电类型；其中，所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大。
在一些实施例中，用于形成半导体器件的方法可包括：在衬底顶上形成具有第一导电类型的第一层；在所述第一层顶上通过毯式制造工艺形成具有所述第一导电类型的第二层；对所述第二层进行掺杂，使得所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大；以及在所述第二层中形成终止区掺杂区，所述终止区掺杂区具有与所述第一类型相反的第二导电类型。
附图说明
当参考附图阅读以下详细描述时，本公开的这些和其它特征、方面和优点将变得更好理解，在所有附图中相同的标号表示相同的零件，其中：
图1图示了常规的半导体或金属氧化物半导体(MOS)器件的横截面图；
图2图示了根据本发明的一些实施例的半导体MOS器件的横截面图；
图3图示了根据本发明的一些实施例的半导体器件的横截面图；
图4图示了根据本发明的一些实施例的对于图2和图3中描绘的半导体器件的至少一部分的示范性掺杂分布；
图5图示了根据本发明的一些实施例的对于图2和图3中描绘的半导体器件的至少一部分的示范性掺杂分布；
图6图示了根据本发明的一些实施例的对于图2和图3中描绘的半导体器件的至少一部分的示范性掺杂分布；
图7图示了根据本发明的一些实施例的图2和图3中描绘的终止区的实施例的自顶向下视图；以及
图8描绘了根据本发明的一些实施例的形成半导体器件的方法。
除非另外指明，否则本文中所提供的附图用来说明本公开的实施例的特征。这些特征被认为适用于包括本公开的一个或多个实施例的广泛多种系统。由此，附图并非意在包括所属领域的技术人员已知的实践本文中所公开的实施例所需的所有常规特征。
具体实施方式
本文中提供了半导体器件及其形成方法的实施例。在至少一些实施例中，本发明的半导体器件和方法可以有利地提供具有相当高击穿电压同时允许器件的有源区的性能改进的高压半导体器件。而且，可实现这些优点，而无需在常规制造中隔离终止区通常所需的掩膜和图案化的附加处理步骤，从而在无需牺牲性能的情况下提供简化的制造。
尽管在具有特定的构造的金属氧化物半导体场效应晶体管(MOSFET)的背景下进行描述，但本文中描述的本发明的半导体器件和方法可以适用于任何半导体器件、功率半导体器件或有关构造，例如诸如结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)、结势垒肖特基(JBS)二极管、合并PiN肖特基(MPS)二极管等。在一些实施例中，本发明人观察到本文中描述的本发明的构思在例如碳化硅(SiC)有关的功率半导体器件的应用中可能是有利的。
图1图示了示范性的常规半导体器件(器件或功率半导体器件)100。器件100大体上包括具有触点(例如漏极、阴极等)112的衬底118、设置在衬底118顶上的一个或多个层(例如所示的漂移层116)以及设置在该一个或多个层/区域顶上的一个或多个结构(例如所示的栅极104和源极106)。例如优化层102的附加层(阈值调节层、电流扩散层、JFET掺杂层、p势垒层等)形成于栅极104和源极106下方的漂移层116内。本发明人观察到与优化层关联的附加电荷例如可以允许降低总器件的导通电阻和/或允许高效地标定到较高电压，同时保持优化的小间距器件，从而降低成本，并提高器件的性能。
另外，一个或多个阱区(例如所示的两个阱区108、120和两个嵌套n+源极区103、105)至少部分地形成于漂移层116和/或优化层102中。漂移层116还包括形成于漂移层116内并邻近阱108、120的终止区114。
本发明人观察到在常规的器件构造和制造中，终止结构(例如终止区114或使用此区域形成的结构)对掺杂剂敏感。即，掺杂区的不经意的改变可能对终止结构的能力有负面影响，以减小底层器件层的期望位置内的电场，从而可能降低整个器件的击穿电压。因此，常规的器件制造过程和构造要求掩蔽或将终止区与器件的其它选择性掺杂的部分隔离，以避免掺杂剂分布的这种改变。
例如，如在图1中能够看出，优化层102、阱108、110、栅极104和源极103、105局限于器件100的有源区或有源区域110内，且终止区114设置在有源区110外部。这种构造允许隔离终止区114，从而减小终止区114的不经意掺杂的情况。如本文中所使用，有源区110可以定义为促进期望的功能控制的导通或接通/关断半导体器件的半导体器件100的区域。
为了实现终止区114的上述隔离，常规的器件制造过程要求多次沉积、图案化和蚀刻步骤。例如，有源区110的形成通常需要例如材料层(例如硅、碳化硅、氧化物等)的多次沉积、扩散、注入或蚀刻掩膜，之后是随后的蚀刻工艺(例如湿式蚀刻、台面蚀刻等)。
参照图2，半导体器件220大体上可包括第一层234、设置在第一层234上的第二层222和终止区233及分别至少部分地形成于第二层222中的有源区或有源区域232。在一些实施例中，一个或多个结构(例如所示的栅极246和源极触点230)可以设置在第一层234和第二层222上方。在一些实施例中，具有触点(例如漏极、阴极等)236的衬底242可以设置在第一层234下方。如果存在，衬底242可以是任何类型的衬底，并由适合器件220的预期应用的任何材料组成。例如，在一些实施例中，衬底242可以是含有硅(Si)或碳化硅(SiC)的衬底。
终止区233、有源区232和第二层222可以相对于彼此以适合器件220的预期应用的任何方式设置。例如，在一些实施例中，第二层222可以至少部分地从有源区232延伸，或者在一些实施例中，完全在器件220上延伸到终止区233的相对侧之外的区域244。例如，在这些实施例中，有源区232可以邻近终止区233在接近终止区233的第一侧238处设置，且第二层222至少部分地邻近终止区233在接近与第一侧238相对的终止区233的第二侧228处设置。
本发明人观察到将第二层222至少部分地延伸通过器件220允许器件的单独的功能区适当地操作，例如，无需在常规的器件制造工艺中(例如如上面所描述)将第二层222与终止区或结构隔离通常所需的掩蔽和图案化的附加处理步骤，来制造有源区232和终止区233。例如，第二层222可以通过毯式沉积(blanket deposition)和/或掺杂过程(例如无需使用蚀刻或图案化掩膜的沉积工艺、与这些掩膜有关的后续的蚀刻工艺等)形成。
第一层234和第二层222分别可以是适合器件220构造的任何类型的层，且可以取决于器件220的预期应用。例如，在一些实施例中，第一层234可以是漂移层、势垒层、缓冲层等。在另一示例中，在一些实施例中，第二层222可以是优化层、阈值调节层、JFET层、电流扩散层(CSL)、空洞势垒层等。
第一层234和第二层222的每一个可以通过例如沉积、外延生长等的任何适合的制造工艺形成。此外，在一些实施例中，第二层222可以由第一层234的至少一部分形成。例如，在这些实施例中，第一层234的至少一部分可以被选择性地掺杂到期望深度以形成第二层222。
第一层234和第二层222的每一个可以由适合器件220的预期应用的任何材料制造，且可以由相似材料制造，或者在一些实施例中由不同材料制造。例如，在一些实施例中，第一层234和第二层222的每一个可包括硅(Si)、碳化硅(SiC)等。
有源区域232大体上包括被配置成促进半导体器件的期望功能(例如电压阻止、开关等)的一个或多个结构。例如，在一些实施例中，有源区232可包括阱或体区(总称为阱226)、栅极246、源极触点230等。
终止区233可包括适合提供期望的阻断电压的或多个终止结构224。例如，在一些实施例中，终止区233可包括浮动保护环、结终止扩展(JTE)结构(例如单区JTE、多区JTE、空间调制JTE等)等。尽管显示为通过第二层222部分地延伸，但终止区可基本上延伸通过或者在一些实施例中完全通过第二层222至第一层234，例如诸如在240处示出的。
第一层234、第二层222和终止区233可以相对于彼此以适合制造器件220的任何方式掺杂，同时保持器件220的期望的性能。例如，在一些实施例中，第一层234、第二层222和终止区233可以各自包括具有足够的掺杂剂浓度的掺杂剂，使得第一层234和第二层222的每一个都为相同的导电类型(例如n型或p型)，且终止区233为与第一层234和第二层222相比相反的导电类型(例如n型或p型)。在这些实施例中，第二层222的掺杂剂浓度或平均掺杂剂浓度可以比第一层234的掺杂剂浓度或平均掺杂剂浓度高。例如，在一些实施例中，第二层222的掺杂剂浓度或平均掺杂剂浓度可以比第一层234的掺杂剂浓度或平均掺杂剂浓度大约二(2)到约十五(15)倍。在上面描述的相对掺杂的一个示范性实施例中，第一层234和第二层222可以各自包括n型导电性，且终止区为p型导电性。
本发明人已经观察到第一层234、第二层222和终止区233的上述的相对掺杂允许通过沉积、注入或扩散工艺(例如毯式沉积、注入或扩散工艺)形成第二层222，同时不需要在常规的器件制造中隔离终止区通常所需的附加处理步骤(例如掩蔽、图案化和蚀刻步骤)，从而提供可以相对更简单和/或高效的工艺制造的器件220，同时保持器件220的期望性能特性(例如高击穿电压)。而且，这种制造工艺可以允许利用高能量注入，从而提供深范围的掺杂分布，而不需要常规的高成本高停止功率掩蔽层(例如金属或厚氧化物硬掩膜)。
尽管在图2中显示为邻接层，但终止区233可以是非邻接的和/或包括多个分立或分开的区域(例如分段的)。例如，参照图3，在一些实施例中，半导体器件(器件)300可包括具有终止结构(例如JTE)的终止区320，其包括多个分立的掺杂区321。区域321可以为适合在终止区320上提供期望的掺杂剂分布的任何尺寸和分布，且可以取决于工艺能力、期望的掺杂剂分布等。
在一些实施例中，器件300可包括设置在衬底302(例如类似于上面描述的衬底242)上方的一个或多个层，例如诸如第一层314和第二层318(例如类似于上面描述的第一层234和第二层222)。一个或多个区，例如具有阱或体区(总称为阱316)的有源区336可以形成于第二层318中。如果存在，有源区336和阱316可以在结构和功能上类似于上面描述的有源区232和阱226。
有源区336和终止区320可以相对于彼此以适合实现器件300的期望性能特性的任何方式设置。例如，在一些实施例中，有源区336的阱316可以设置成邻近或者与一个或多个区域321直接接触。替代性地或者相结合，在一些实施例中，第二层318的一部分可以设置在阱316的至少一部分和一个或多个区域321之间(例如如在360处以虚线示出的)。
第一层314、第二层318和终止区320可以相对于彼此以适合制造器件300的任何方式掺杂，同时保持器件300的期望性能，例如诸如关于图2的第一层234、第二层222和终止区233在上面描述的。
在终止区320内，分立区321可以类似地相对于掺杂剂类型和浓度掺杂，或者替代性地，可包括在终止区320上变化的掺杂剂浓度。例如，在一些实施例中，分立区321可以被掺杂，以便具有沿远离终止区320的边缘330的方向大体上减小的有效掺杂分布。在一些实施例中，掺杂浓度的减小可以是宏观变化，使得每个分立区321内的掺杂剂浓度是一致的，但掺杂区之间的间隔变化，从而当离开边缘330的距离增大时，减小总掺杂剂浓度。应当注意，提到“变化的浓度”，含义是区域的掺杂剂量或密度变化，就是限定有效剂量的这个变化。如这里所使用的“有效剂量”是为开放的以接收掺杂剂(植入物)的终止区320面积相对被采样的总面积的部分。
在上面实施例的任何一个中，第二层(例如图2的第二层222或者图3的第二层318)可包括适合使有源区和终止区两者同时可以有期望性能的任何掺杂剂分布(“补偿的终止设计”)。例如，在一些实施例中，在终止区(例如图2的终止区232或图3的终止区320)内第二层的深度和掺杂可以使得位于终止区(及在第二层至少部分地设置在终止区下方的实施例中的第二层)下方的总集成净n型掺杂剂电荷被所使用的材料的临界电荷限制(例如在使用SiC的实施例中大约1.1x1013cm-2的薄层(sheet)掺杂浓度)。在这些实施例中，第二层内的薄层掺杂浓度可以在大约2x1012cm-2到大约8x1012cm-2之间。
在一些实施例中，接近第二层的表面(分别是在图2的238处和图3的338处示出的第二层222和318的表面或顶表面)的掺杂剂浓度小于更远离该表面的深度处的掺杂剂浓度。例如，在从所述第二层的表面至少0.2μm的深度处的平均掺杂剂浓度可以比第二层的表面处的平均掺杂剂浓度大至少四(4)倍。在另一示例中，接近第二层的表面或在第二层的表面处的掺杂浓度可以是大约8x1015cm-3到大约2x1016cm-3，或者在一些实施例中，平均掺杂剂浓度高达大约1x1016cm-3，且从表面到第二层中在大于大约0.2μm的深度处的平均掺杂剂浓度可以为大约5x1016cm-3到大约1x1017cm-3。在上面实施例的任何一个中，在第二层的表面到大约1.5μm的深度之间限定的区域内的第二层的薄层掺杂浓度可以在大约2x1012cm-2到大约5x1012cm-2。上述浓度的任何一个可以通过分布实现，其中，使用例如注入工艺或者具有不同的外延层的增大的掺杂浓度的“步进式(step-wise)”分布，浓度从表面到第二层中的深度增大。
例如，图4图示了第二层的一个这种掺杂剂分布的图形400。具体而言，图形400示意性描绘了第二层的退行掺杂剂分布402，显示为第二层的掺杂剂浓度(y-轴)406和深度(x-轴)404的函数。
如所示，在一些实施例中，第二层的掺杂剂浓度可以从接近表面(在418由图形指示)的第一掺杂剂浓度408增大到在第二层的第一深度414处的峰值掺杂剂浓度412，从而给出退行掺杂剂分布402。当深度从第一深度414增大时，掺杂剂浓度可以保持基本上恒定，或者替代性地，关于峰值掺杂剂浓度412(在413处示出)变化或振荡，直到最大深度416，在此其接着减小达到第一层(例如第一层234、314)的掺杂浓度。最大深度416可以是高达第二层的厚度的任何深度，例如，诸如大于或等于器件的其它部件或区域(例如阱、体区、有源区、终止区等)的深度。
第一掺杂剂浓度408可以是大约5x1015cm-3到大约5x1016cm-3，或者在一些实施例中，大约8x1015cm-3到大约2x1016cm-3。峰值掺杂剂浓度412可以是比第一掺杂剂浓度408更大的任何掺杂剂浓度。例如，在一些实施例中，峰值掺杂剂浓度412可以比第一掺杂剂浓度408大约四(4)到约十(10)倍。
达到峰值掺杂剂浓度的深度(第一深度414)可以是适合达到期望的掺杂剂分布的任何深度，且可以取决于例如第二层的厚度、第二层和邻近第二层设置的其它层的材料组分，器件的其它部件或区域(例如阱、体区、有源区、终止区等)的大小形状和放置。例如，在一些实施例中，第二层的掺杂浓度比在进入第二层和阱区中基本上相似的深度直到阱区达到峰值浓度的深度为止形成于有源区中的阱(例如上面描述的阱226或阱316)的掺杂浓度的大约20％小。在另一示例中，在一些实施例中，在从第二层的表面到大约0.15um到0.3um的深度处，可以达到峰值掺杂剂浓度412。
尽管掺杂剂浓度增大显示为具有恒定斜率410，但掺杂剂浓度的增大可以呈指数、对数等。在一些实施例中，斜率410可以取决于涉及器件的其它部件或区域的其它部件(例如上面描述的阱226或终止区233，或其类似)的掺杂剂分布时的期望掺杂剂量，从而允许每个部件或区域的最佳掺杂剂浓度同时达到器件的期望性能(例如阈值电压等)。
本发明人观察到图4中所示的退行分布402允许最大化第二层的有效薄层掺杂浓度，同时最小化对器件的有源区和终止区中的其它区域的表面掺杂浓度的影响，从而允许这种最大化(并达到类似减小像JFET、MOSFET等的器件中的导通电阻的优化层特征)，而不影响其它取决于在第二层和其它层或部件(例如p阱、p体区、终止等)的表面的净掺杂剂浓度的其它器件参数(例如沟道长度、阈值电压等)。
尽管在第二层的背景下进行描述，但形成于第二层内的任何区域或部件(例如有源区232、形成于有源区232中的阱226或体区、终止区233等)可包括类似的掺杂剂分布。例如，在一些实施例中，形成于有源区232中的阱226(例如p阱)可包括类似于图4中所示的退行掺杂剂分布。在这些实施例中，阱226的退行掺杂剂分布可包括这样的分布，其使得从阱区的表面到设置峰值浓度的深度，掺杂剂浓度增大至少五(5)倍。
在另一示例中，图5描绘了根据本发明的一些实施例的除了可能的终止区或阱区(例如上面描述的终止区233或终止区320、阱区226、阱区316)掺杂剂分布(示于522和524处)之外类似于上面描述的第二层的退行掺杂剂分布502。每个掺杂剂分布显示为是掺杂剂分布表示的相应层或区域的掺杂剂浓度(y-轴)506和深度(x轴)504的函数。退行掺杂剂分布502类似于上面描述的退行分布402和其实施例，或者在一些实施例中，与上面描述的退行分布402和其实施例相同。
第二层的退行掺杂剂分布502和终止区或阱区的掺杂剂分布522、524可以描绘相反类型的掺杂剂浓度。例如，在一些实施例中，第二层的退行掺杂剂分布502可表示在第二层内的p型掺杂剂浓度，终止区或阱区的掺杂剂分布522、524表示终止区内的n型掺杂剂浓度。
在一些实施例中，终止区或阱区掺杂剂分布可以是退行分布、箱状分布等。例如，在一些实施例中，终止区掺杂剂分布522可以从接近表面或顶表面(图示指示在520处)的第一掺杂剂浓度526增大到在终止区或阱区的第一深度530的峰值掺杂剂浓度528，因此给出退行掺杂剂分布522。在一些实施例中，峰值掺杂剂浓度比第二层的峰值浓度(例如上面描述的峰值浓度412、413)要高。当深度从第一深度530增大时，掺杂剂浓度可以保持近似恒定，或者替代性地，关于峰值掺杂剂浓度528变化或振荡，直到第二深度532，在第二深度532处其降低到在最大深度516处的第二掺杂剂浓度538。其中第二层掺杂浓度接近第一层234掺杂浓度的最大深度516可以是高达终止区的厚度的任何深度，例如，诸如大于或等于器件的其它部件或区域(例如阱、体区、有源区、终止区、第二层等)的深度。
替代性地，在一些实施例中，终止区掺杂剂分布524可以保持恒定或者关于第一掺杂剂浓度534从接近表面520到第三深度542振荡，在第三深度542则其然后减小到在最大深度516处的第三掺杂剂浓度540。
尽管显示为具有特定形状，但在一些实施例中，在上面关于图4和图5描述的第二层402、502的掺杂剂分布可以至少部分地包括类似“台阶”的分布，该类似“台阶”的分布包括一个或多个高台606、608，例如，诸如图6中所示的掺杂剂分布602。在这些实施例中，掺杂剂分布602可包括接近第二层(图示指示在520处)的表面的第一掺杂剂浓度604。直到第一深度610，第一掺杂剂浓度604可以保持基本上恒定。在第一深度610处，掺杂剂浓度可以增大到峰值掺杂剂浓度612。当深度从第一深度610增大时，掺杂剂浓度可以保持近似恒定，或者替代性地，关于峰值掺杂剂浓度612变化或振荡，直到最大深度516，在最大深度516处其减小到第一层234掺杂浓度。
第一掺杂剂浓度604可以是大约5x1015cm-3到大约5x1016cm-3，或者在一些实施例中，大约8x1015cm-3到大约2x1016cm-3。峰值掺杂剂浓度612可以是比第一掺杂剂浓度604更大的任何掺杂剂浓度。例如，在一些实施例中，峰值掺杂剂浓度612可以比第一掺杂剂浓度604大约四(4)到约十(10)倍。
达到峰值掺杂剂浓度的深度(第一深度610)可以是适合达到期望的掺杂剂分布的任何深度，且可以取决于例如第二层的厚度、第二层和邻近第二层设置的其它层的材料组分、器件的其它部件或区域(例如阱、体区、有源区、终止区等)的大小形状和放置。例如，在一些实施例中，在从第二层的表面大约0.15um到0.3um的深度处，可以达到峰值掺杂剂浓度612。
在上面描述的实施例的任何一个中，在终止区内第二层的深度和掺杂可以使得位于第二类型的终止区下方(例如在第二层至少部分地设置在终止区下方的实施例中的第一层和第二层)的第二层中的第一类型的薄层掺杂浓度由所使用的材料的临界电荷限制。例如，在一些实施例中，终止区下方的第一类型的薄层掺杂浓度可以小于大约1.1x1013cm-2。在一些实施例中，位于终止区下方(由图5和图6中的阴影区536指示)的第二层的部分的薄层掺杂浓度可以是5x1011cm-2到5x1012cm-2。在一些实施例中，位于终止区下方(由图5和图6中的阴影区536指示)的第二层的部分的薄层掺杂浓度可以是7.5x1011cm-2to 1.25x1012cm-2。
图7是根据本发明的一些实施例的终止区700的一部分的自顶向下图像的示例。在所示的实施例中，终止区700分级(例如横向改变自顶向下布局的注入百分比的百分比)并分段(例如关于图3如在上面描述的)。在这些实施例中，终止区700可包括p型区706(例如通过例如注入或扩散的局部掺杂形成的p型区，如图3中的区域321)和n型区702(例如通过上面描述的第二层222、338的制造形成的n型区)。p型区706可包括例如在上面关于图5和图6描述的掺杂剂分布。n型区702可包括例如在上面关于图4-6描述的掺杂剂分布。在一些实施例中，其中第一层可以是p型，图7中所示的终止区700可以使得注入区706可以是n型，且区域702可以是如同第二层222、338的掺杂的p型。
本发明人已经观察到利用分段和横向分级的终止区通过超过局部背景掺杂浓度(例如第二层238、318)高达大约四(4)倍的补偿(例如n型702)掺杂提供相当高的阻断电压。在一些实施例中，终止区700可以保持与带有附加例如大约30％的补偿剂量(例如大约3x1012cm-2到大约4x1012cm-2)的未补偿的终止(>90％1D limit)相当的阻断电压。
图8描绘了根据本发明的一些实施例的用于制造半导体器件的方法800。
所述方法开始于802，在衬底顶上形成具有第一导电类型(例如n型或p型)的第一层。所述衬底可以是任何类型的衬底，例如，诸如上面描述的衬底242、302。第一层可以是任何类型的层，例如诸如上面描述的并通过任何适合的制造工艺，例如沉积、外延生长等形成的第一层234、314。
接着，在804处，通过毯式制造工艺在第一层顶上形成具有第一导电类型的第二层。毯式制造工艺可以是允许形成完全覆盖在第一层顶上和厚度的第二层的任何类型的生长、沉积、注入、扩散掺杂工艺等，无需使用蚀刻或图案化掩膜、与这些掩膜有关的后续蚀刻工艺等等。
第二层可以是任何类型的层，例如，上面描述的第二层238、318。另外，第二层可以具有与第一层相同的导电类型(例如n型或p型)。在这些实施例中，第二层可以具有比第一层高的总掺杂剂浓度或有效掺杂剂浓度。在一些实施例中，第二层可包括与上面描述的掺杂剂分布402、502、602类似的掺杂剂分布。
接着，在806处，在第二层中形成终止区掺杂区。终止区掺杂区可以是适合形成适合的终止区的至少一部分的任何类型的区域，且可包括任何适合的终止结构，例如关于终止区320、233在上面描述的。另外，终止区可以具有与第一层和第二层相反的导电类型(例如n型或p型)。在一些实施例中，终止区可包括与上面描述的掺杂剂分布522、524类似的掺杂剂分布。
接着，在808处，在第二层中形成有源区掺杂区。有源区掺杂区可以是适合形成适合的器件有源区的至少一部分的任何类型的区域，且可包括任何适合的器件结构(例如MOSFET、JFET、IGBT、JBS等)，例如，诸如关于有源区(区域)232、336在上面描述的。另外，有源区掺杂区可以具有与第一层和第二层相反的导电类型(例如n型或p型)。在一些实施例中，有源区可包括与上面描述的任何掺杂剂分布(例如522、524)类似的掺杂剂分布。
在808处形成有源区掺杂区之后，所述方法大体上结束，且半导体器件可继续到适合提供完全或至少部分制造的器件的其它制造工艺或步骤。
尽管以特定顺序在图8中示出，但每个过程步骤可以任何次序、同时或适合制造期望器件的重叠间隔出现。例如，在808处形成有源区可在形成终止区806之前、之后出现或与其同时出现。
因此，本文中提供了半导体器件及其形成方法的实施例。在至少一些实施例中，前述器件和方法可以提供具有改进的性能特性同时允许相对更简单的制造工艺的半导体器件。
本书面描述使用示例来解释本公开，包括最佳模式，并且还使本领域技术人员能够实践本公开内容，包括制作和使用任何器件或系统以及执行任何结合的方法。本公开的可获专利的范围由权利要求书限定，并且可以包括本领域的技术人员想到的其它示例。如果此类其它示例具有并非不同于权利要求书的字面语言的结构要素，或如果它们包括与权利要求书的字面语言无实质差异的等效结构要素，那么它们意图在权利要求书的范围内。

Claims (25)

1.一种功率半导体器件，包括：
具有第一导电类型的第一层；
设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；
形成于所述第二层中的终止区，所述终止区具有与所述第一导电类型相反的第二导电类型，所述终止区包括多个分立的掺杂区；以及
至少部分地形成于所述第二层中的有源区，所述有源区包括阱和第二层掺杂剂浓度，所述第二层掺杂剂浓度从所述有源区的表面到设置峰值掺杂剂浓度的深度增大至少五倍，其中，所述有源区与所述终止区的第一横向侧邻接，并且其中所述第二层与所述终止区的与所述第一横向侧相对的第二横向侧邻接。
2.根据权利要求1所述的功率半导体器件，其中，所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大。
3.根据权利要求1所述的功率半导体器件，其中，所述第二层在所述器件的整个表面上延伸。
4.根据权利要求1所述的功率半导体器件，其中，所述有源区包括所述第二层的至少一部分和p阱、n阱或体区的至少一个。
5.根据权利要求1所述的功率半导体器件，其中，所述第一层、所述第二层或设置在所述第一层下面的衬底的至少一个包括碳化硅(SiC)。
6.根据权利要求1所述的功率半导体器件，其中，所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度二倍到十五倍。
7.根据权利要求1所述的功率半导体器件，其中，从所述第二层的表面到所述第二层的给定深度测量的所述第二层内的掺杂剂浓度分布包括退行分布。
8.根据权利要求7所述的功率半导体器件，其中，在从所述第二层的表面至少0.2μm的深度处的平均掺杂剂浓度比所述第二层的表面处的平均掺杂剂浓度大至少四倍。
9.根据权利要求7所述的功率半导体器件，其中，在所述第二层的表面处的平均掺杂剂浓度高达1x1016cm-3。
10.根据权利要求7所述的功率半导体器件，其中，在第二层的表面到1.5μm的深度之间限定的区域内的掺杂剂的薄层掺杂浓度在2x1012cm-2到5x1012cm-2之间。
11.根据权利要求7所述的功率半导体器件，其中，所述第二层的掺杂剂浓度比在进入所述第二层和阱区中相似的深度直到所述阱区达到峰值掺杂剂浓度的深度为止形成于所述有源区中的阱区的掺杂剂浓度小20％。
12.根据权利要求7所述的功率半导体器件，其中，从所述终止区的表面到所述终止区的给定深度测量的所述终止区内的薄层掺杂浓度的掺杂剂浓度分布包括退行分布或箱状分布，并且其中，所述终止区的峰值掺杂剂浓度大于所述第二层的峰值掺杂剂浓度。
13.根据权利要求1所述的功率半导体器件，其中，所述终止区包括一个或多个分段的终止区、多区域结终止扩展、连续结终止扩展和一个或多个保护环。
14.一种半导体器件，包括：
具有第一导电类型的第一层；
设置在所述第一层顶上的第二层，所述第二层具有所述第一导电类型；其中，从所述第二层的表面到所述第二层的第一深度测量的所述第二层内的平均掺杂剂浓度的掺杂剂浓度分布包括退行分布；
形成于所述第二层中的终止区，所述终止区具有与所述第一导电类型相反的第二导电类型；其中，所述第二层的所述平均掺杂剂浓度大于所述第一层的平均掺杂剂浓度，所述终止区包括多个分立的掺杂区；以及
至少部分地形成于所述第二层中的有源区，所述有源区包括阱和第二层掺杂剂浓度，所述第二层掺杂剂浓度从所述有源区的表面到设置峰值掺杂剂浓度的深度增大至少五倍，其中，所述有源区与所述终止区的第一横向侧邻接，并且其中所述第二层与所述终止区的与所述第一横向侧相对的第二横向侧邻接。
15.根据权利要求14所述的半导体器件，其中，所述有源区包括p阱、n阱或体区。
16.根据权利要求14所述的半导体器件，其中，所述第一层、所述第二层或设置在所述第一层下面的衬底的至少一个包括碳化硅(SiC)。
17.根据权利要求14所述的半导体器件，其中，在从所述第二层的所述表面至少0.2μm的深度处的平均掺杂剂浓度比所述第二层的所述表面处的平均掺杂剂浓度大至少四倍。
18.根据权利要求14所述的半导体器件，其中，在所述第二层的所述表面处的平均掺杂剂浓度高达1x1016cm-3。
19.根据权利要求14所述的半导体器件，其中，在第二层的所述表面到1.5μm的深度之间限定的区域内的掺杂剂的薄层掺杂浓度在2x1012cm-2到5x1012cm-2之间。
20.根据权利要求15所述的半导体器件，其中，所述第二层的掺杂剂浓度比在进入所述第二层和阱区中相似的深度直到所述阱区达到峰值掺杂剂浓度的深度为止形成于所述有源区中的阱区的掺杂剂浓度小20％。
21.根据权利要求14所述的半导体器件，其中，从所述终止区的表面到所述终止区的给定深度测量的所述终止区内的平均掺杂剂浓度的掺杂剂浓度分布包括退行分布或箱状分布，并且其中，所述终止区的峰值掺杂剂浓度大于所述第二层的峰值掺杂剂浓度。
22.根据权利要求15所述的半导体器件，其中，所述有源区包括掺杂剂浓度，所述掺杂剂浓度从所述有源区的表面到设置峰值浓度处的深度增大至少五倍。
23.一种用于形成半导体器件的方法，包括：
在衬底顶上形成具有第一导电类型的第一层；
在所述第一层顶上通过毯式制造工艺形成具有所述第一导电类型的第二层；
对所述第二层进行掺杂，使得所述第二层的平均掺杂剂浓度比所述第一层的平均掺杂剂浓度大；
在所述第二层中形成终止区掺杂区，所述终止区掺杂区具有与所述第一导电类型相反的第二导电类型，所述终止区包括多个分立的掺杂区；以及
在所述第二层中形成有源区掺杂区；
对所述有源区掺杂区进行掺杂，使得所述有源区掺杂区包括从所述有源区掺杂区的表面到设置峰值浓度处的深度增大至少五倍的掺杂剂浓度，其中，所述有源区与所述终止区的第一横向侧邻接，并且其中所述第二层与所述终止区的与所述第一横向侧相对的第二横向侧邻接。
24.根据权利要求23所述的方法，其还包括：
对所述第二层进行掺杂，使得从所述第二层的表面到所述第二层的给定深度测量的所述第二层内的平均掺杂剂浓度的掺杂剂浓度分布包括退行分布。
25.根据权利要求23所述的方法，其还包括：
对所述终止区掺杂区进行掺杂，使得从所述终止区的顶表面到所述终止区掺杂区的给定深度测量的所述终止区掺杂区内的平均掺杂剂浓度包括退行分布或箱状分布，并且其中，所述终止区掺杂区的峰值浓度比所述第二层的峰值浓度大。
CN201780031924.XA 2016-05-26 2017-04-24 半导体器件及其制造方法 Active CN109155335B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/164,928 US10541300B2 (en) 2016-05-26 2016-05-26 Semiconductor device and method of making thereof
US15/164,928 2016-05-26
PCT/US2017/029066 WO2017204964A1 (en) 2016-05-26 2017-04-24 Semiconductor device and method of making thereof

Publications (2)

Publication Number Publication Date
CN109155335A CN109155335A (zh) 2019-01-04
CN109155335B true CN109155335B (zh) 2022-07-15

Family

ID=58669008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780031924.XA Active CN109155335B (zh) 2016-05-26 2017-04-24 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US10541300B2 (zh)
EP (2) EP3465763B1 (zh)
JP (1) JP7055537B2 (zh)
CN (1) CN109155335B (zh)
WO (1) WO2017204964A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600871B2 (en) 2016-05-23 2020-03-24 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells using body region extensions
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001201A1 (en) * 2008-06-30 2010-01-07 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
CN105280704A (zh) * 2014-06-23 2016-01-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9500146D0 (sv) 1995-01-18 1995-01-18 Abb Research Ltd Halvledarkomponent i kiselkarbid
WO1997011497A1 (en) 1995-09-20 1997-03-27 Hitachi, Ltd. Fabrication method of vertical field effect transistor
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4241158B2 (ja) 2003-04-17 2009-03-18 三菱電機株式会社 半導体装置
US7144797B2 (en) 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
SE532625C2 (sv) 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US8790981B2 (en) 2008-08-05 2014-07-29 Texas Instruments Incorporated Low cost high voltage power FET and fabrication
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5544918B2 (ja) 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
JP5452718B2 (ja) * 2010-06-02 2014-03-26 株式会社日立製作所 半導体装置
US8236632B2 (en) 2010-10-07 2012-08-07 International Business Machines Corporation FET structures with trench implantation to improve back channel leakage and body resistance
US8890169B2 (en) * 2010-11-08 2014-11-18 Hitachi, Ltd. Semiconductor device
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
JP2014063949A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
JP6206339B2 (ja) * 2014-06-23 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6277902B2 (ja) * 2014-07-24 2018-02-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2016058661A (ja) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 半導体装置
JP6589263B2 (ja) * 2014-09-11 2019-10-16 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001201A1 (en) * 2008-06-30 2010-01-07 Freescale Semiconductor, Inc. Method of forming a power semiconductor device and power semiconductor device
CN105280704A (zh) * 2014-06-23 2016-01-27 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US10541300B2 (en) 2020-01-21
US11063115B2 (en) 2021-07-13
US20170345890A1 (en) 2017-11-30
US20200185493A1 (en) 2020-06-11
EP3465763B1 (en) 2023-10-11
WO2017204964A1 (en) 2017-11-30
JP7055537B2 (ja) 2022-04-18
EP4290583A3 (en) 2023-12-27
JP2019517151A (ja) 2019-06-20
EP3465763A1 (en) 2019-04-10
EP4290583A2 (en) 2023-12-13
CN109155335A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
KR101735230B1 (ko) 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
US10541338B2 (en) Edge termination designs for silicon carbide super-junction power devices
JP2009535849A (ja) 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める
KR20100128303A (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
JP6214680B2 (ja) 炭化珪素半導体装置
KR20140113248A (ko) 전력 반도체 소자들을 위한 수직 도핑 및 정전용량 밸런싱
EP3365912B1 (en) Method of manufacturing a triple-implanted jfet
US11764257B2 (en) Systems and methods for junction termination of wide band gap super-junction power devices
CN104282537B (zh) 半导体器件及制造方法
US11063115B2 (en) Semiconductor device and method of making thereof
US9548399B2 (en) Junction field effect transistor cell with lateral channel region
JP7118050B2 (ja) 改善された閾値電圧制御を有するトレンチ垂直ｊｆｅｔ
US10811494B2 (en) Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
KR101190007B1 (ko) 반도체 소자 및 그 수퍼정션 구조 형성 방법
CN111316447B (zh) 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件
WO2023183147A1 (en) Power semiconductor device with shallow conduction region
KR20150093351A (ko) 탄화규소 전계효과 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant