JP2009535849A - 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める - Google Patents

集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める Download PDF

Info

Publication number
JP2009535849A
JP2009535849A JP2009509621A JP2009509621A JP2009535849A JP 2009535849 A JP2009535849 A JP 2009535849A JP 2009509621 A JP2009509621 A JP 2009509621A JP 2009509621 A JP2009509621 A JP 2009509621A JP 2009535849 A JP2009535849 A JP 2009535849A
Authority
JP
Japan
Prior art keywords
region
dopant
jbs
power device
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009509621A
Other languages
English (en)
Inventor
バラ，アヌップ
エング，ダニエル
ケー． ルイ，シク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha & Omega Semiconductor ltd
Original Assignee
Alpha & Omega Semiconductor ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor ltd filed Critical Alpha & Omega Semiconductor ltd
Publication of JP2009535849A publication Critical patent/JP2009535849A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁ショットキー（JBS）領域とを含む半導体パワーデバイスを開示する。半導体パワーデバイスは、さらに複数のショットキーダイオードを含むJBS領域を含み、ショットキーダイオードの各々は、半導体基板の上面付近のエピタキシャル層上に配置されたPN接合を持ち、ここでPN接合は、PN接合における早期のブレークダウンを防ぐために、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するため、エピタキシャル層内に配置されたカウンタードーパント領域をさらに含む。

Description

本発明は概して半導体パワーデバイスに関する。より具体的には、本発明は、集積化MOSFET-ショットキーデバイスのレイアウトに影響を与えずに、高周波パワースイッチング、H-ブリッジ、および同期整流用途の性能を改良するために、より高いブレークダウン電圧を持つショットキーソースコンタクトを備えるMOSFETデバイスを提供するための、改良された新規の製造工程とデバイス構成に関する。
電力半導体パワーデバイスの消費電力を減らすため、およびスイッチング速度を増すためには、オン抵抗とゲート容量をさらに減らすことが好ましい。金属酸化物シリコン電界効果トランジスタ（MOSFET）などの半導体パワーデバイスへのショットキーダイオードの集積化が行われてきた。図１Ａおよび１Ｂは、ボディダイオードにバイパスをつけるようにショットキーダイオードを集積化し、それによってMOSFETデバイスの動作を改良する標準MOSFETを示す。MOSFETデバイス性能の改良は、H-ブリッジおよび同期整流の用途を改良する。特に、図１Ａは集積化接合障壁制御ショットキー（JBS）領域を持つMOSFETを示す。集積化JBSは、ショットキーコンタクト間に点在したPN接合グリッドを持つショットキーダイオードアレイとなり得る。PN接合は、閾値逆バイアス電圧が印加されると、大きな逆リーク電流の形成を防ぐために、ショットキーコンタクトの下のチャネル領域をピンチオフする。空乏層によって引き起こされる遮蔽効果も、ブレークダウン電圧を改良する。しかしながら、直列抵抗の増加によるトレードオフが存在する。また、集積化JBS領域におけるPN接合の存在は、表面積の大部分を占めるため、実施上の配慮から、順方向伝導のために設けられたショットキーコンタクト領域全体を減らす必要がある可能性がある。このような状況下では、このショットキーコンタクト領域全体の削減によって、オン状態の順方向電圧降下の増加が引き起こされる。図１Ｂでは、集積化トレンチMOS障壁ショットキー（TMBS）が実装される。集積化TMBSは、MOSトレンチが点在したショットキーダイオードアレイを含む。エピタキシャル／ドリフト領域のメサ型部分における主要な電荷キャリアと、トレンチの絶縁側壁上の金属との間の電荷結合は、ショットキーコンタクトの下の電界分布の再分布を引き起こし、これによってブレークダウンが改良され、逆リーク電流が減少する。
US Patent 4675713は、半導体パワーデバイス用のボディコンタクトとしてソースショットキー接合を用いる方法を開示する。US Patent 4,983,535は、ボディ領域の上端に位置する高融点金属ショットキー障壁を実装したソースを持つDMOSデバイスを製造する製造方法を開示する。しかしながら、これらのデバイスは、依然として、比較的障壁が高い金属を使用する必要があるという制限を持つ。このデバイス性能は、抵抗のさらなる減少と、より高い駆動電流を必要とする現代の用途を満たすことはできない。
図２は、本特許出願の共同発明者による同時係属出願として提出された改良DMOSを示す。このDMOSは改良された構成を持つ。具体的には、ゲートトレンチに近接し、且つソースに隣接して、トレンチ壁に沿って配置された、アンチパンチスルー注入部を持つソース-ボディコンタクトトレンチがある。集積化ショットキーダイオードは、集積化ショットキーコンタクトとして機能するように、障壁が高い金属をソース-ボディコンタクトトレンチの底に堆積させることによって形成される。ソースおよびボディのためのオーミックコンタクトを設けるために、障壁が高い金属を覆って、障壁が低い金属がさらに堆積される。図２に示されるDMOSデバイスは、古いやり方のように、そのようなショットキーを形成するためにダイアクティブ領域を損失することなく、全てのセルにショットキーを集積化
するという利点を提供する。しかしながら、オフ状態で許容可能な低リーク電流を得るために必要な、障壁が高い金属は、ショットキーおよびソース-ボディオーミックコンタクトの要件を満たすために、障壁が高い金属と低い金属の両方を堆積しなくてはならず、その結果コストが高くなるという欠点を示す。
さらに、図１Ａ、１Ｂ、および２に示された上述のデバイス構成は、図１Ｃおよび１Ｄに示されるように、P+ポケット領域の底部の隅におけるブレークダウン脆弱性という制限を依然として持つ。ボディ型ドーパント（P+ポケット）領域の底部の隅におけるブレークダウン脆弱性は、P+ポケット領域の底部の隅付近の接合における曲率半径が小さいためである。さらに、図１Ｄに示されるように、急峻なドーパント分布の逆転プロファイルがある。図１Ｄは、図１Ｃ上に示される二つの縦線A-A'およびB-B'に沿った、JBS P+ポケット領域におけるドーピングプロファイルからMOSFET Pボディ領域におけるドーピングプロファイルへの変動を比較する。
従って、パワー半導体デバイスの設計および製造の分野において、上述の問題と制限を解決できるような半導体パワーデバイスを形成する新たな製造方法とデバイス構成を提供する必要性が依然として存在する。
従って、本発明の態様は、デバイスのブレークダウン電圧を増すために、ショットキーダイオードを集積化した、新たな改良された半導体パワーデバイスを提供することである。特に、本発明の態様は、性能の改良のためにショットキーダイオードを集積化したMOSFETデバイスのレイアウトを変更せずに、P+ポケット領域の底部の隅におけるブレークダウン脆弱性を解決することである。
本発明の別の態様は、MOSFETセルの性能に影響を与えることなく、ブレークダウン電圧を増加するために、改良されたドーピングプロファイルを持つショットキー領域に、接合障壁制御ショットキー（JBS）整流器を形成することである。さらに、JBS整流器は、ストライプ、四角形クローズドセル、円形クローズドセル、および六角形クローズドセルの構成で実装される。
本発明の別の態様は、底部周辺ゲートランナを持つ櫛型としてゲートフィンガーを形成すること、およびダイの全周にわたって周辺ゲートバスをはしらせないことによって、最大化したショットキー領域をもつショットキー領域内にJBS整流器を形成することである。
本発明は、複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁制御ショットキー（JBS）領域を含む半導体パワーデバイスを、好ましい実施形態で簡潔に開示する。半導体パワーデバイスは、半導体基板の上面付近のエピタキシャル層上に配置されたPN接合間に点在した複数のショットキーダイオードをさらに含むJBS領域を含み、ここでPN接合は、PN接合における早期のブレークダウンを防ぐために、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減する目的で、エピタキシャル層内に配置されたカウンタードーパント領域をさらに含む。
さらに、本発明は、複数のパワートランジスタセルを含むアクティブセル領域と、複数のショットキーダイオードを含む接合障壁制御ショットキー（JBS）領域とを備える半導体パワーデバイスを形成する方法を開示する。本方法は、ショットキー領域における早期のブレークダウンを防ぐために、PN接合付近の急峻な逆転ドーパントプロファイルを軽減するため、JBS P+ポケットを取り囲むカウンタードーパント領域を形成するように、エピタキシャル層内に金属コンタクト開口部を通してボディ型ドーパントイオンを注入する方
法をさらに含む。
これらの、およびその他の本発明の目的および利点は、様々な図面で図解される、好ましい実施形態の以下の詳細な記述を読み終わった後に、当業者に明らかとなるだろう。
MOSFETデバイスのための整流機能を提供するJBS領域の側面断面図である、図３Ａおよび３Ｂを参照する。図３Ａは、少量のボディ型ドーパントイオンのブランク注入を示す。NチャネルMOSFETデバイスでは、5×1011〜5×1012/cm2の量のボロンイオンが、40〜500 KeV、好ましくは80〜300 KeVからのエネルギーでエピタキシャル層に注入され得る。ボディ型ドーパントイオンのブランク注入は、エピタキシャル層のブレークダウン電圧を増加するために、エピタキシャル層の一部分のドーピング濃度を補填するため、および減少させるためである。図３Ｂでは、その後、ボディドーパントが、後のステップで形成されるMOSFETボディ領域の深さよりも浅い深さにボディ型ドーパントを拡散するために、1〜3時間にわたって1000〜1150度の範囲の高い拡散温度を加えることによって、拡散される。注入するボディ型ドーパントイオンは、エピドーパントの一部分を補填し、エピタキシャル層内にN-領域を作り出す。これは、P注入が、より高いボディ型イオン濃度を持つMOSFET Pボディ領域のドーパント濃度と境界を超えないので、MOSFETブレークダウンもしくは他の性能パラメータに著しい影響を与えない。ボディ型ドーパントの注入は、ショットキー領域の消去後、すなわち、ショットキー形成のための酸化物エッチング後に行うこともできる。その場合、この後期のデバイス製造段階においては、Pドーピング領域をさらに広げるための熱処理ステップが少ないので、表面に、より広範囲の平らなカウンタードープしたn-領域を作り出すために、複数のエネルギーを利用することが好ましい。図３Ｃは拡散前の縦線C-C'に沿ったドーパントプロファイルを示し、図３Ｄはボディ型ドーパント拡散工程後のドーパントプロファイルを示す。拡散後、N-領域のドーパントの変動は、ショットキー接合障壁を形成するための領域において、縦方向に沿って、より低く平坦になる。N-領域における低いエピドーパント濃度は、N-領域におけるブレークダウン電圧を改良する。図３Ｅは、図３Ａおよび３Ｂに示された工程に続いて形成されたショットキー接合領域を持つMOSFETの断面図である。ショットキー接合障壁は、低濃度ドープされたN-ドーパント領域で取り囲まれ、エピタキシャル層の上部はN-領域で形成される。この領域におけるブレークダウンは、低いキャリア濃度のために増加する。さらに、N-領域における低い濃度は、P+ショットキーポケット領域にわたるドーパントプロファイルが急峻なままであっても、P+/N-接合にわたる電界効果を軽減するのを助ける。この結果、ショットキー領域における全ブレークダウンが増加する。低濃度の量のボディ型ドーパントの注入は、メサ領域におけるドーパントプロファイルが影響を受けないので、MOSFETアクティブセル領域に影響を与えない。JBS領域内に配置されたカウンタードーパント領域は、20〜80%の範囲でエピタキシャルドーパント濃度が減少し、それによってアクティブセル領域内のパワートランジスタセルの性能パラメータは影響を受けない。
図４Ａは本発明の別の好ましい実施形態の断面図である。少量の高エネルギーP型ドーパントイオンを、約240〜360 KeVのエネルギーレベルで注入することは、コンタクト注入がコンタクト開口部を通して行われる際に行われる。図４Ａに示されるように、エピタキシャルドーピングを克服し、P-/N-接合を作り出すために、量は十分に少ない（例えば0.1〜2x1012/cm2のボロンイオン）。エピタキシャル層の上面付近のP+ショットキーポケット領域を取り囲むこれらのP-領域は、JBS領域におけるブレークダウン電圧を高めるのに十分である。同時に、高エネルギーボディドーパントの注入量は十分に低濃度であり（すなわち通常のボディ注入量の約1/10）、ショットキーBV以外のMOSFETデバイスの性能（閾値電圧など）が影響を受けずに同じまま維持されるようになっている。図４Ｂは、MOSFETボディ領域ドーピングプロファイルと比較して、BV電圧調節後のボディ型ドーパント領域における縦方向に沿ったMOSFETデバイスのドーピングプロファイルである。図４Ｂに示され
るように、ショットキーP+ポケット領域におけるPドーパント濃度の勾配は、急峻な逆転からゆるやかな変動へと大きく変化している。これは、ショットキーポケット領域におけるPN接合にかかる電界を大きく減少する。さらに、フリンジ電界を大きく減少する。その結果、急峻なドーパント分布ととがった隅による早期のブレークダウンが除去される。
図４Ａに示されたMOSFETデバイスを製造するための処理ステップを図解する連続断面図を示す図５Ａから５Ｋを参照する。図５Ａでは、酸化物ハードマスク206を作り出すためにトレンチマスク（図示せず）が第一のマスクとして適用され、その後除去される。図５Ｂを参照すると、基板205上に支持されたエピタキシャル層210内に複数のトレンチ209を開けるために、トレンチエッチングプロセスが行われる。図５Ｃでは、犠牲酸化が行われ、その後トレンチ上の損傷表面を除去して側壁を平滑化するため、酸化物エッチングを行う。その後、ゲート酸化物層215を成長させるためにゲート酸化が行われる。酸化物層215は、トレンチ内にポリシリコン層220を堆積した後に成長させる。
図５Ｄでは、ポリシリコン層220をエッチバックするためにブランケットポリシリコンエッチバックが行われる。ポリシリコン層220は、酸化物ハードマスク206の上面の直下になるまで、マスクなしでエッチバックされる。図５Ｅでは、ハードマスク206はエッチングで除去され、その後上面に酸化物層225を形成するために酸化物を再成長させる。図５Ｆでは、ボディ領域にボディドーパントを注入するためにボディマスク（図示せず）が適用され、その後ボディ領域230をエピタキシャル層210に拡散するために拡散工程が行われる。図５Ｇでは、ソース領域240を形成するためにソースドーパント注入用のソースマスク232が適用される。図５Ｈでは、ソースマスク232が除去され、その後ボディ領域230に包囲されたソース領域240をエピタキシャル層210内に拡散するためにソースドライブが行われる。その後、LTO/BPSG絶縁層245がMOSFETデバイスの上端に形成される。図５Ｉでは、複数のコンタクト開口部249を開けるためにコンタクトマスク（図示せず）が適用される。その後、ショットキー領域内にコンタクト拡張ボディドーパント領域250と複数の接合障壁ショットキーP+ポケット領域260を形成するために、約1〜3x1013/cm2の高濃度ボディ型ドーパント注入が行われる。その後、図４Ａに示されるようにP+ポケット領域260を取り囲む低濃度ボディドープ領域270を形成するために、コンタクト開口部249を通して、少量の高エネルギーP型ドーパントイオンの注入が約240〜360 KeVのエネルギーレベルで行われる。エピタキシャルドーピングを克服してP-/N-接合を作り出すために、量は十分に少ない（例えば0.1〜2x1012/cm2のボロンイオン）。
図５Ｊでは、ショットキー領域から絶縁層245の一部を除去するためにショットキー活性化マスクが適用される。図５Ｋでは、金属層280が上面上に形成され、金属層をソース金属280-Sとゲート金属280-Gにパターニングするために金属マスク（図示せず）が適用され、その後、パッシベーション層285の形成とパターニングを行って、MOSFETデバイスの製造工程を完了する。
JBSはMOSFETダイ上の一領域もしくは複数の領域内に形成され得る。これは、図８のように、各マクロセルが複数のMOSFETセルとJBS領域を含むマクロセル構造に形成されてもよい。さらに各JBS領域は異なるレイアウトで複数のJBSダイオードを形成し得る。図６Ａは、本発明用のJBS P+ポケット領域160のレイアウトの断面側面図であり、図６Ｂから６Ｅはその上面図である。P+ポケット領域によって点在したショットキー障壁接合領域は、MOSFETデバイスに異なる形状で実装される。図６Ｂから６Ｅは、ショットキー接合障壁領域が、ストライプ、四角形のクローズドセル、円形のクローズドセル、および六角形のクローズドセル構造でそれぞれ形成される様を示す。
図７は、ゲートフィンガー282-Gが底部周辺ゲートランナを持つ櫛型として形成された、ダイの全周にわたって周辺ゲートバスをはしらせないことによって、ショットキー領域
が最大化されたMOSFETデバイス300の上面図である。図８のMOSFETデバイスの上面図を参照すると、ショットキー領域はマクロセル構造内に形成される。
上記の記載に従って、本発明は、複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁制御ショットキー（JBS）領域とを含む半導体パワーデバイスを開示する。JBS領域はさらに、半導体基板の上面付近のエピタキシャル層上に配置されたPN接合間に点在した複数のショットキーダイオードを含み、ここでJBSは、PN接合における早期のブレークダウンを防ぐために、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するため、エピタキシャル層内に配置されたカウンタードーパント領域をさらに含む。別の好ましい実施形態では、JBSはエピタキシャル層内に配置されたボディ型ドーパント領域を含み、ここでカウンタードーパント領域は、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するために、ボディ型ドーパント領域を取り囲む低エピドーパント領域を含む。別の好ましい実施形態では、JBSはN型ドーパントエピタキシャル層内に配置されたP型ドーパント領域を含み、ここでカウンタードーパント領域は、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するために、P型ドーパント領域を取り囲む低N型ドーパント領域を含む。別の好ましい実施形態では、半導体パワーデバイスは、金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスをさらに含む。別の好ましい実施形態では、半導体パワーデバイスはトレンチ金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスをさらに含み、ここでアクティブセル領域は複数のMOSFETセルを含む。別の好ましい実施形態では、JBS領域は、PN接合間に点在した複数のショットキーダイオードと、ショットキーダイオードの周囲に形成されたカウンタードーパント領域とをさらに含む。別の好ましい実施形態では、JBS領域は、ボディ型ドーパント領域がエピタキシャル層内に形成され、カウンタードーパント領域がボディ型ドーパント領域を取り囲む低ドーパント領域として形成された、複数のショットキーダイオードをさらに含む。別の好ましい実施形態では、エピタキシャル層は、通常のドーパント濃度を持つエピタキシャル層の上に、ショットキーダイオードを包囲する上面付近の低ソースドーパント濃度を持つ上部エピタキシャル層をさらに含む。別の好ましい実施形態では、JBS領域内に配置されたカウンタードーパント領域は20〜80%の範囲でエピタキシャルドーパント濃度が減少し、それによってアクティブセル領域内のパワートランジスタセルの性能パラメータは影響を受けない。別の好ましい実施形態では、エピタキシャル層は、通常のドーパント濃度を持つエピタキシャル層にブランクボディ型ドーパント注入を適用することによって形成されるショットキーダイオードを包囲する上面付近に、低ドーパント濃度を持つ上部エピタキシャル層をさらに含む。別の好ましい実施形態では、ショットキーダイオードはエピタキシャル層内に配置されたボディ型ドーパント領域を含み、ここでカウンタードーパント領域は、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するために、ボディ型ドーパント領域を取り囲むカウンタードーパント領域を形成するため、コンタクト開口部を通してボディ型ドーパント注入を適用することによって形成される低エピドーパント領域を含む。別の好ましい実施形態では、ショットキーダイオードはJBS領域内のボディ型ドーパント領域のオープンストライプ（open stripes）として構成される。別の好ましい実施形態では、ショットキーダイオードはJBS領域内の四角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の交差ストライプとして構成される。別の好ましい実施形態では、ショットキーダイオードはJBS領域内の六角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとして構成される。別の好ましい実施形態では、ショットキーダイオードはJBS領域内の多角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとして構成される。別の好ましい実施形態では、ショットキーダイオードはJBS領域の円形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺領域として構成される。別の好ましい実施形態では、半導体パワーデバイスは、櫛歯状に、アクティブセル領域からJBS領域にまでのびて形成されたゲートバスをさらに含み、それによって、JBS領域の周囲の周辺領域を通してゲートバスをはしらせないことにより、JBS領域のより大きな領域がもたらされる。別の好ましい実施形態では、半導体パワーデバイスは、各マクロセルが複数のMOSFETセルとJBS領域とを含むマクロセル構造をさらに含む。
上記の記載と図面に従って、本発明はさらに、複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁制御ショットキー（JBS）領域とを備える半導体パワーデバイスを製造するための方法を開示する。本方法はさらに、半導体基板前記JBS領域の上面付近のエピタキシャル層上に複数のPN接合間に点在した複数のショットキーダイオードを形成するステップを含む。本方法はさらに、前記PN接合における早期のブレークダウンを防ぐために、前記PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するため、前記PN接合の各々の付近の前記エピタキシャル層内にカウンタードーパント領域を形成するステップを含む。好ましい実施形態では、エピタキシャル層内にカウンタードーパント領域を形成するステップは、通常のドーパント濃度を持つエピタキシャル層の上のショットキーダイオードを包囲する上面付近に、低ドーパント濃度を持つ上部エピタキシャル層を形成するステップをさらに含む。別の好ましい実施形態では、JBS領域にカウンタードーパント領域を形成するステップは、通常のエピタキシャルドーパント濃度の20〜80%の範囲のエピタキシャルドーパント濃度を持つエピタキシャルドーパント濃度減少領域をJBS領域内に形成するステップをさらに含み、それによってアクティブセル領域内のパワートランジスタセルの性能パラメータは影響を受けない。別の好ましい実施形態では、エピタキシャル層内にカウンタードーパント領域を形成するステップは、ショットキーダイオードを包囲する上面付近に低ドーパント濃度を持つ上部エピタキシャル層を形成するために、エピタキシャル層にブランクボディ型ドーパント注入を適用するステップをさらに含む。別の好ましい実施形態では、JBS領域内にカウンタードーパント領域を形成するステップは、PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するために、ボディ型ドーパント領域を取り囲むカウンタードーパント領域を形成するため、コンタクト開口部を通してボディ型ドーパント注入を適用するステップをさらに含む。別の好ましい実施形態では、本方法は、JBS領域内のボディ型ドーパント領域間に点在したオープンストライプとしてショットキーダイオードを形成するステップをさらに含む。別の好ましい実施形態では、本方法は、JBS領域内の四角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の交差ストライプとしてショットキーダイオードを形成するステップをさらに含む。別の好ましい実施形態では、本方法は、JBS領域内の六角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとしてショットキーダイオードを形成するステップをさらに含む。別の好ましい実施形態では、本方法は、JBS領域内の多角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとしてショットキーダイオードを形成するステップをさらに含む。別の好ましい実施形態では、本方法は、JBS領域内の円形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺領域としてショットキーダイオードを形成するステップをさらに含む。別の好ましい実施形態では、本方法は、櫛歯状に、アクティブセル領域からJBS領域にまでのびるようにゲートバスを形成するステップをさらに含み、それによって、JBS領域の周囲の周辺領域を通してゲートバスをはしらせないことにより、JBS領域のより大きな領域がもたらされる。別の好ましい実施形態では、本方法は、各マクロセルが複数のMOSFETセルとJBS領域とを含むマクロセル構造を形成するステップをさらに含む。
本発明は目下好ましい実施形態に関して記載されているが、当然のことながらそのような開示は限定するものと解釈されるものではない。当然、様々な変更と変形が、上記の開示を読んだ後で当業者に明らかとなるだろう。従って、添付の請求項は本発明の本質と範囲の内にあるように全ての変更と変形を包含すると解釈されることを意図する。
集積化接合障壁制御ショットキー領域を持つ従来のトレンチMOSFETパワーデバイスの断面図である。 集積化トレンチMOS障壁制御ショットキー（TMBS）を持つ別の従来のトレンチMOSFETパワーデバイスの断面図である。 ボディ型ドーパント（P+ポケット）領域の底部の隅におけるブレークダウン脆弱点を持つ集積化JBS領域を備える従来のトレンチMOSFETパワーデバイスの断面図である。 ブレークダウン脆弱性の理由を説明する、図１Ａおよび１ＢのP+ポケット領域およびMOSFETボディ領域における縦方向に沿ったドーパント濃度図である。 本特許出願の共同発明者による同時係属出願の改良DMOSの断面図である。 本発明のMOSFETデバイスの拡散動作前および後の側面断面図である。 本発明のMOSFETデバイスの拡散動作前および後の側面断面図である。 本発明のMOSFETデバイスの低濃度ボディ型ドーパント拡散工程前および後のドーパントプロファイル図である。 本発明のMOSFETデバイスの低濃度ボディ型ドーパント拡散工程前および後のドーパントプロファイル図である。 MOSメサ領域が影響を受けずに、ショットキー領域におけるブレークダウン電圧が改良された、本発明のMOSFETデバイスの側面断面図である。 ブレークダウン電圧が改良された本発明の別のMOSFETの断面図である。 図４Ａのドーパントプロファイル図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 図４Ａに示されたトレンチMOSFETを提供する製造工程を説明するための連続断面図である。 接合障壁ショットキー（JBS）整流器の側面断面図である。 ストライプ、四角形クローズドセル、円形クローズドセル、および六角形クローズドセル構成で実装されたJBS整流器を示す上面図である。 ストライプ、四角形クローズドセル、円形クローズドセル、六角形クローズドセル構成で実装されたJBS整流器を示す上面図である。 ストライプ、四角形クローズドセル、円形クローズドセル、六角形クローズドセル構成で実装されたJBS整流器を示す上面図である。 ストライプ、四角形クローズドセル、円形クローズドセル、六角形クローズドセル構成で実装されたJBS整流器を示す上面図である。 底部周辺ゲートランナを持つ櫛型として形成されたゲートフィンガーを備える、ダイの全周にわたって周辺ゲートバスをはしらせないことによって、ショットキー領域が最大化されたMOSFETデバイスの上面図である。 ショットキー領域がマクロセル構造内に形成されたMOSFETデバイスの上面図である。

Claims (39)

  1. 複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁制御ショットキー（JBS）領域とを含む半導体パワーデバイスであって、
    前記JBS領域は、半導体基板の上面付近のエピタキシャル層上に配置された複数のPN接合間に点在した複数のショットキーダイオードを含み、前記JBS領域は、前記PN接合における早期のブレークダウンを防ぐために、前記PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するため、前記エピタキシャル層内に配置されたカウンタードーパント領域をさらに含む、
    半導体パワーデバイス。
  2. 前記JBSは、エピタキシャル層内に配置されたボディ型ドーパント領域を含み、前記カウンタードーパント領域は低エピタキシャルドーパント領域を含む、請求項１の半導体パワーデバイス。
  3. 前記JBSは、N型ドーパントエピタキシャル層内に配置されたP型ドーパント領域を含み、前記カウンタードーパント領域は、前記PN接合付近のドーパントプロファイルの前記逆転の急峻性を軽減するために、前記P型ドーパント領域を取り囲む低N型ドーパント領域を含む、請求項１の半導体パワーデバイス。
  4. 前記半導体パワーデバイスが、金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスをさらに含む、請求項１の半導体パワーデバイス。
  5. マクロセル構造をさらに含み、各マクロセルは複数のMOSFETセルとJBS領域とを含む、請求項１の半導体パワーデバイス。
  6. 前記エピタキシャル層が、通常のドーパント濃度を持つエピタキシャル層の上の前記ショットキーダイオードを包囲する上面付近に、低ドーパント濃度を持つ上部エピタキシャル層をさらに含む、請求項１の半導体パワーデバイス。
  7. 前記JBS領域内に配置された前記カウンタードーパント領域は、20〜80%の範囲でエピタキシャルドーパント濃度が減少しており、それによって前記アクティブセル領域内の前記パワートランジスタセルの性能パラメータが影響を受けない、請求項１の半導体パワーデバイス。
  8. 前記エピタキシャル層が、通常のドーパント濃度を持つエピタキシャル層にブランクボディ型ドーパント注入を適用することによって形成される、前記ボディ型ドーパント領域を包囲する上面付近に、低ドーパント濃度を持つ上部エピタキシャル層をさらに含む、請求項１の半導体パワーデバイス。
  9. 前記ショットキーダイオードがエピタキシャル層内に配置されたボディ型ドーパント領域間に点在し、前記カウンタードーパント領域は、前記PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するために、前記ボディ型ドーパント領域を取り囲むカウンタードーパント領域を形成するため、コンタクト開口部を通してボディ型ドーパント注入を適用することによって形成される低エピタキシャルドーパント領域を含む、請求項１の半導体パワーデバイス。
  10. 前記ショットキーダイオードが、前記JBS領域内のボディ型ドーパント領域間に点在したオープンストライプとして構成される、請求項１の半導体パワーデバイス。
  11. 前記ショットキーダイオードが、前記JBS領域内の四角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の交差ストライプとして構成される、請求項１の半導体パワーデバイス。
  12. 前記ショットキーダイオードが、前記JBS領域内の六角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとして構成される、請求項１の半導体パワーデバイス。
  13. 前記ショットキーダイオードが、前記JBS領域内の多角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとして構成される、請求項１の半導体パワーデバイス。
  14. 前記ショットキーダイオードが、前記JBS領域内の円形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺領域として構成される、請求項１の半導体パワーデバイス。
  15. 櫛歯状に、前記アクティブセル領域から前記JBS領域にまでのびて形成されたゲートバスをさらに含み、それによって、前記JBS領域の周囲の周辺領域を通して前記ゲートバスをはしらせないことにより、前記JBS領域のより大きな領域がもたらされる、請求項１の半導体パワーデバイス。
  16. 複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁ショットキー（JBS）領域とを備える半導体パワーデバイスを製造するための方法であって、
    半導体基板前記JBS領域の上面付近のエピタキシャル層上に複数のPN接合を形成することによって、複数のショットキーダイオードを形成するステップ、
    前記PN接合における早期のブレークダウンを防ぐために、前記PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するため、前記PN接合の各々の付近の前記エピタキシャル層内にカウンタードーパント領域を形成するステップ、
    をさらに含む方法。
  17. 前記エピタキシャル層内に前記カウンタードーパント領域を形成する前記ステップが、通常のドーパント濃度を持つエピタキシャル層の上の前記ショットキーダイオードを包囲する上面付近に、低ドーパント濃度を持つ上部エピタキシャル層を形成するステップをさらに含む、請求項１６の方法。
  18. 前記JBS領域内に前記カウンタードーパント領域を形成する前記ステップが、通常のエピタキシャルドーパント濃度の20〜80%の範囲のエピタキシャルドーパント濃度を持つエピタキシャルドーパント濃度減少領域を前記JBS領域内に形成するステップをさらに含み、それによって前記アクティブセル領域内の前記パワートランジスタセルの性能パラメータが影響を受けない、請求項１６の方法。
  19. 前記エピタキシャル層内に前記カウンタードーパント領域を形成する前記ステップが、前記ショットキーダイオードを包囲する上面付近に低ドーパント濃度を持つ上部エピタキシャル層を形成するために、エピタキシャル層にブランクボディ型ドーパント注入を適用するステップをさらに含む、請求項１６の方法。
  20. 前記JBS領域内に前記カウンタードーパント領域を形成する前記ステップが、前記PN接合付近のドーパントプロファイルの前記逆転の急峻性を軽減するために、前記ボディ型ドーパント領域を取り囲む前記カウンタードーパント領域を形成するため、コンタクト開口部を通してボディ型ドーパント注入を適用するステップをさらに含む、請求項１６の方法
    。
  21. 前記ショットキーダイオードを、前記JBS領域内のボディ型ドーパント領域間に点在したオープンストライプとして形成するステップをさらに含む、請求項１６の方法。
  22. 前記ショットキーダイオードを、前記JBS領域内の四角形エピタキシャルドーパント領域を取り囲むボディ型ドーパント領域の交差ストライプとして形成するステップをさらに含む、請求項１６の方法。
  23. 前記ショットキーダイオードを、前記JBS領域内の六角形エピタキシャルドーパント領域を取り囲むボディ型ドーパント領域の周辺ストライプとして形成するステップをさらに含む、請求項１６の方法。
  24. 前記ショットキーダイオードを、前記JBS領域内の多角形エピタキシャルドーパント領域を取り囲むボディ型ドーパント領域の周辺ストライプとして形成するステップをさらに含む、請求項１６の方法。
  25. 前記ショットキーダイオードを、前記JBS領域内の円形エピタキシャルドーパント領域を取り囲むボディ型ドーパント領域の周辺領域として形成するステップをさらに含む、請求項１６の方法。
  26. 櫛歯状に、前記アクティブセル領域から前記JBS領域にまでのびるようにゲートバスを形成するステップをさらに含み、それによって、前記JBS領域の周囲の周辺領域を通して前記ゲートバスをはしらせないことにより、前記JBS領域のより大きな領域がもたらされる、請求項１６の方法。
  27. 複数のパワートランジスタセルを持つアクティブセル領域と、接合障壁制御ショットキー（JBS）領域とを含む半導体パワーデバイスであって、
    前記JBS領域は、各々が複数のPN接合間に点在した複数のショットキーダイオードを含み、各前記PN接合は、半導体基板の上面付近のエピタキシャル層上に配置されたボディ型ドーパント領域を含み、
    前記ボディ型ドーパント領域は、前記PN接合における早期のブレークダウンを防ぐために、前記PN接合付近のドーパントプロファイルの逆転の急峻性を軽減するため、高濃度ボディ型ドーパント領域と、前記高濃度ボディ型ドーパント領域を取り囲む低濃度ボディ型ドーパント領域とをさらに含む、
    半導体パワーデバイス。
  28. 前記ボディ型ドーパント領域は、N型ドーパントエピタキシャル層内に配置されたP型ドーパントを含む、請求項２７の半導体パワーデバイス。
  29. 前記半導体パワーデバイスは、金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスをさらに含む、請求項２７の半導体パワーデバイス。
  30. 前記半導体パワーデバイスは、トレンチ金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスをさらに含み、前記アクティブセル領域は複数のMOSFETセルを含む、請求項２７の半導体パワーデバイス。
  31. 前記エピタキシャル層は、通常のドーパント濃度を持つエピタキシャル層の上の前記ショットキーダイオードを包囲する上面付近に、低ドーパント濃度を持つ上部エピタキシャル層をさらに含む、請求項２７の半導体パワーデバイス。
  32. 前記JBS領域内に配置された前記カウンタードーパント領域は、20〜80%の範囲でエピタキシャルドーパント濃度が減少しており、それによって前記アクティブセル領域内の前記パワートランジスタセルの性能パラメータが影響を受けない、請求項２７の半導体パワーデバイス。
  33. 前記ショットキーダイオードが、前記JBS領域内のボディ型ドーパント領域間に点在したオープンストライプとして構成される、請求項２７の半導体パワーデバイス。
  34. 前記ショットキーダイオードが、前記JBS領域内の四角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の交差ストライプとして構成される、請求項２７の半導体パワーデバイス。
  35. 前記ショットキーダイオードが、前記JBS領域内の六角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとして構成される、請求項２７の半導体パワーデバイス。
  36. 前記ショットキーダイオードが、前記JBS領域内の多角形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺ストライプとして構成される、請求項２７の半導体パワーデバイス。
  37. 前記ショットキーダイオードが、前記JBS領域内の円形ショットキーコンタクト領域を取り囲むボディ型ドーパント領域の周辺領域として構成される、請求項２７の半導体パワーデバイス。
  38. 櫛歯状に、前記アクティブセル領域から前記JBS領域にまでのびて形成されたゲートバスをさらに含み、それによって、前記JBS領域の周囲の周辺領域を通して前記ゲートバスをはしらせないことにより、前記JBS領域のより大きな領域がもたらされる、請求項２７の半導体パワーデバイス。
  39. 各マクロセルが複数のMOSFETセルとJBS領域とを含むマクロセル構造をさらに含む、請求項２７の半導体パワーデバイス。
JP2009509621A 2006-04-29 2007-04-27 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める Pending JP2009535849A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/413,249 US7436022B2 (en) 2005-02-11 2006-04-29 Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
PCT/US2007/010259 WO2007133426A2 (en) 2006-04-29 2007-04-27 Enhancing schottky breakdown voltage (bv) without affecting an integrated mosfet-schottky device layout

Publications (1)

Publication Number Publication Date
JP2009535849A true JP2009535849A (ja) 2009-10-01

Family

ID=38694384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009509621A Pending JP2009535849A (ja) 2006-04-29 2007-04-27 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める

Country Status (6)

Country Link
US (1) US7436022B2 (ja)
JP (1) JP2009535849A (ja)
KR (1) KR101329997B1 (ja)
CN (1) CN101385147B (ja)
TW (1) TWI312576B (ja)
WO (1) WO2007133426A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028029A (ja) * 2008-07-24 2010-02-04 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2011129738A (ja) * 2009-12-18 2011-06-30 Nippon Inter Electronics Corp ショットキーバリアダイオード
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
WO2013030943A1 (ja) * 2011-08-30 2013-03-07 トヨタ自動車株式会社 半導体装置
WO2016002057A1 (ja) * 2014-07-03 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
JP2016006854A (ja) * 2014-05-28 2016-01-14 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400293B1 (ko) * 1998-11-27 2004-03-22 주식회사 하이닉스반도체 포토레지스트단량체,그의중합체및이를이용한포토레지스트조성물
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US8748268B1 (en) * 2012-12-20 2014-06-10 Alpha to Omega Semiconductor, Inc. Method of making MOSFET integrated with schottky diode with simplified one-time top-contact trench etching
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
DE102006038479B4 (de) * 2006-08-17 2011-01-27 Infineon Technologies Ag Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102006046853B4 (de) * 2006-10-02 2010-01-07 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
US7812409B2 (en) * 2006-12-04 2010-10-12 Force-Mos Technology Corp. Trench MOSFET with cell layout, ruggedness, truncated corners
JP4599379B2 (ja) * 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
TWI401799B (zh) * 2007-12-21 2013-07-11 Alpha & Omega Semiconductor 具有不同溝渠深度之ｍｏｓ裝置
EP2081233A1 (de) * 2007-12-21 2009-07-22 SEMIKRON Elektronik GmbH & Co. KG Leistungsdiode mit grabenförmigen Anodenkontaktbereich
TWI384625B (zh) * 2008-06-30 2013-02-01 Alpha & Omega Semiconductor 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法
CN101752311B (zh) * 2008-12-17 2012-04-18 上海华虹Nec电子有限公司 功率mos晶体管与肖特基二极管的集成方法及结构
KR101565750B1 (ko) * 2009-04-10 2015-11-05 삼성전자 주식회사 고감도 이미지 센서
US7791136B1 (en) * 2009-04-23 2010-09-07 Force Mos Technology Co., Ltd. Trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
CN102201366B (zh) * 2010-03-23 2013-03-27 科轩微电子股份有限公司 具有肖特基二极管的沟槽式功率半导体结构及其制造方法
CN102214603B (zh) * 2010-04-06 2013-09-04 科轩微电子股份有限公司 具有肖特基二极管的功率半导体结构及其制造方法
US8877596B2 (en) * 2010-06-24 2014-11-04 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
TWI455312B (zh) * 2010-07-29 2014-10-01 Alpha & Omega Semiconductor 一種功率mosfet裝置及其製造方法
CN102569384B (zh) * 2010-12-17 2015-07-01 无锡华润上华半导体有限公司 沟槽mosfet器件及其制作方法
US20120175699A1 (en) * 2011-01-06 2012-07-12 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions and self-aligned trenched contact
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8610235B2 (en) 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
TWI419334B (zh) * 2011-10-18 2013-12-11 Great Power Semiconductor Corp 提升崩潰電壓之溝槽式功率半導體元件及其製造方法
US8975691B2 (en) 2012-08-13 2015-03-10 Great Power Semiconductor Corp. Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
US8723317B2 (en) * 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
TWI521718B (zh) * 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
JP6213006B2 (ja) * 2013-07-19 2017-10-18 富士通セミコンダクター株式会社 半導体装置
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
KR102046663B1 (ko) 2013-11-04 2019-11-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US9275988B2 (en) * 2013-12-29 2016-03-01 Texas Instruments Incorporated Schottky diodes for replacement metal gate integrated circuits
TWI528565B (zh) * 2014-07-02 2016-04-01 Hestia Power Inc Silicon carbide semiconductor components
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
US10483389B2 (en) 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US9704949B1 (en) 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
TWI685106B (zh) * 2018-03-09 2020-02-11 全宇昕科技股份有限公司 高電壓蕭特基二極體
US10510836B1 (en) * 2018-08-08 2019-12-17 Infineon Technologies Austria Ag Gate trench device with oxygen inserted si-layers
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
FR3111738B1 (fr) * 2020-06-19 2022-08-05 Commissariat Energie Atomique Dispositif micro-électronique à substrat isolé, et procédé de fabrication associé
TWI745251B (zh) * 2020-10-22 2021-11-01 大陸商上海瀚薪科技有限公司 一種碳化矽半導體元件
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936264U (ja) * 1982-07-27 1984-03-07 サンケン電気株式会社 シヨツトキバリア半導体装置
JPH02151067A (ja) * 1988-12-02 1990-06-11 Toshiba Corp 半導体装置
JPH03105975A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH06177365A (ja) * 1992-12-01 1994-06-24 Shindengen Electric Mfg Co Ltd ショットキバリアダイオ−ド
JPH07226521A (ja) * 1994-02-10 1995-08-22 Shindengen Electric Mfg Co Ltd 整流用半導体装置
JPH07263716A (ja) * 1994-03-17 1995-10-13 Ricoh Co Ltd 半導体装置
JPH10116999A (ja) * 1996-10-14 1998-05-06 Hitachi Ltd 定電圧ショットキーダイオード及びその製造方法
JP2000252456A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置並びにそれを用いた電力変換器
JP2001085705A (ja) * 1999-09-16 2001-03-30 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法
JP2002314098A (ja) * 2001-04-13 2002-10-25 Sanken Electric Co Ltd 半導体装置
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
TW554528B (en) 2002-02-21 2003-09-21 Delta Electronics Inc Low forward voltage drop Schottky barrier diode and the manufacturing method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936264U (ja) * 1982-07-27 1984-03-07 サンケン電気株式会社 シヨツトキバリア半導体装置
JPH02151067A (ja) * 1988-12-02 1990-06-11 Toshiba Corp 半導体装置
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH03105975A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
JPH06177365A (ja) * 1992-12-01 1994-06-24 Shindengen Electric Mfg Co Ltd ショットキバリアダイオ−ド
JPH07226521A (ja) * 1994-02-10 1995-08-22 Shindengen Electric Mfg Co Ltd 整流用半導体装置
JPH07263716A (ja) * 1994-03-17 1995-10-13 Ricoh Co Ltd 半導体装置
JPH10116999A (ja) * 1996-10-14 1998-05-06 Hitachi Ltd 定電圧ショットキーダイオード及びその製造方法
JP2000252456A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置並びにそれを用いた電力変換器
JP2001085705A (ja) * 1999-09-16 2001-03-30 Fuji Electric Co Ltd ショットキーバリアダイオードの製造方法
JP2002314098A (ja) * 2001-04-13 2002-10-25 Sanken Electric Co Ltd 半導体装置
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028029A (ja) * 2008-07-24 2010-02-04 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2011129738A (ja) * 2009-12-18 2011-06-30 Nippon Inter Electronics Corp ショットキーバリアダイオード
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
US8841683B2 (en) 2011-03-03 2014-09-23 Kabushiki Kaisha Toshiba Semiconductor rectifier device
WO2013030943A1 (ja) * 2011-08-30 2013-03-07 トヨタ自動車株式会社 半導体装置
US9379224B2 (en) 2011-08-30 2016-06-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2016006854A (ja) * 2014-05-28 2016-01-14 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
WO2016002057A1 (ja) * 2014-07-03 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両

Also Published As

Publication number Publication date
US20060202264A1 (en) 2006-09-14
CN101385147A (zh) 2009-03-11
US7436022B2 (en) 2008-10-14
WO2007133426A2 (en) 2007-11-22
CN101385147B (zh) 2010-08-18
WO2007133426A3 (en) 2008-10-16
KR20090037382A (ko) 2009-04-15
TW200802868A (en) 2008-01-01
TWI312576B (en) 2009-07-21
KR101329997B1 (ko) 2013-11-15

Similar Documents

Publication Publication Date Title
JP2009535849A (ja) 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める
US8110869B2 (en) Planar SRFET using no additional masks and layout method
US7952139B2 (en) Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US8836015B2 (en) Planar SRFET using no additional masks and layout method
US7737469B2 (en) Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
TWI422012B (zh) Semiconductor power device and method for preparing semiconductor power device thereof
US8445370B2 (en) Trench junction barrier controlled Schottky
US7332770B2 (en) Semiconductor device
US9093521B2 (en) Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US20030205758A1 (en) Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US9741851B2 (en) Trench junction barrier controlled Schottky
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP2006510198A (ja) 注入されたドレインドリフト領域を有するトレンチｍｏｓｆｅｔおよびこれを製造するための工程
JP2009531836A (ja) 集積化ショットキーダイオードに設けられた高密度トレンチとその製造方法
CN102751317B (zh) 提高肖特基击穿电压且不影响mosfet-肖特基整合的器件结构及方法
US20180138322A1 (en) Deep Trench MOS Barrier Junction All Around Rectifier and MOSFET
US9455249B2 (en) Planar srfet using no additional masks and layout method
JP2019531601A (ja) 改善された閾値電圧制御を有するトレンチ垂直ｊｆｅｔ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120621

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724