JPH07226521A - 整流用半導体装置 - Google Patents
整流用半導体装置Info
- Publication number
- JPH07226521A JPH07226521A JP3757394A JP3757394A JPH07226521A JP H07226521 A JPH07226521 A JP H07226521A JP 3757394 A JP3757394 A JP 3757394A JP 3757394 A JP3757394 A JP 3757394A JP H07226521 A JPH07226521 A JP H07226521A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- schottky
- type
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910001385 heavy metal Inorganic materials 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000011084 recovery Methods 0.000 description 15
- 239000000969 carrier Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- -1 deuterium ions Chemical class 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 整流用ダイオ−ドとしての諸特性（ＩR、ＶF、
ｔｒｒ等）の向上を図った半導体装置を提供する。 【構成】 Ｎ型半導体基板３の表面に複数のショットキ
金属接合部１と、前記Ｎ型基板３よりも高不純物濃度を
有する複数のＰ型半導体領域２を形成して成るＰＮ接合
部とを並列に配設した整流ダイオ−ドにおいて、前記Ｐ
型領域２が低不純物濃度部２ｂの上部面の少なくとも一
部を覆いかつ低不純物濃度部(２ｂ)より浅く形成された
高不純物濃度部２ａとから成り、前記ショットキ金属１
がショットキ接合周辺において高不純物濃度部２ａと接
し、かつ高不純物濃度部２ａ表面とオ−ミック接触して
いる構造を特徴とする。
ｔｒｒ等）の向上を図った半導体装置を提供する。 【構成】 Ｎ型半導体基板３の表面に複数のショットキ
金属接合部１と、前記Ｎ型基板３よりも高不純物濃度を
有する複数のＰ型半導体領域２を形成して成るＰＮ接合
部とを並列に配設した整流ダイオ−ドにおいて、前記Ｐ
型領域２が低不純物濃度部２ｂの上部面の少なくとも一
部を覆いかつ低不純物濃度部(２ｂ)より浅く形成された
高不純物濃度部２ａとから成り、前記ショットキ金属１
がショットキ接合周辺において高不純物濃度部２ａと接
し、かつ高不純物濃度部２ａ表面とオ−ミック接触して
いる構造を特徴とする。
Description
【０００１】
【発明の属する分野の説明】本発明はショットキ接合と
ＰＮ接合が半導体基体に並列に配設された整流用半導体
装置の構造に関するものである。
ＰＮ接合が半導体基体に並列に配設された整流用半導体
装置の構造に関するものである。
【０００２】
【従来技術とその問題点】ショットキ接合とＰＮ接合が
並列された整流ダイオ−ドにおいて、少数キャリアの注
入量をショットキ接合直下で高濃度注入し、他の電流路
においては低濃度注入とすることにより、高速スイッチ
ングと、小さい逆方向漏れ電流を満たした小さな順方向
電位降下特性を有する整流ダイオ−ドを実現することが
可能である。(特公昭５９−３５１８３号、特開平４−
３２１２７４号)
並列された整流ダイオ−ドにおいて、少数キャリアの注
入量をショットキ接合直下で高濃度注入し、他の電流路
においては低濃度注入とすることにより、高速スイッチ
ングと、小さい逆方向漏れ電流を満たした小さな順方向
電位降下特性を有する整流ダイオ−ドを実現することが
可能である。(特公昭５９−３５１８３号、特開平４−
３２１２７４号)
【０００３】逆方向漏れ電流（ＩR）を小さくする構造
要因としては、 ショットキ領域巾ＷNを狭くする。 Ｐ領域深さＸ（ｐ）を深くする。 Ｐ領域濃度を高濃度にする。 Ｐ領域形状は、ショットキ接合面と交わる大略角度θ
が好適には直角が望ましい。 （３） Ｎ-半導体を高抵抗にする。等が考えられるが、一方
整流用ダイオ−ドの特性としては、小さなＩＲばかりで
なく同時に小さな順方向電圧降下（ＶF）、小さな逆回
復時間（以下ｔrr）が望まれる。この電圧降下（ＶF）
は上記の要因を極度に強調すると大きくなる傾向があ
る。
要因としては、 ショットキ領域巾ＷNを狭くする。 Ｐ領域深さＸ（ｐ）を深くする。 Ｐ領域濃度を高濃度にする。 Ｐ領域形状は、ショットキ接合面と交わる大略角度θ
が好適には直角が望ましい。 （３） Ｎ-半導体を高抵抗にする。等が考えられるが、一方
整流用ダイオ−ドの特性としては、小さなＩＲばかりで
なく同時に小さな順方向電圧降下（ＶF）、小さな逆回
復時間（以下ｔrr）が望まれる。この電圧降下（ＶF）
は上記の要因を極度に強調すると大きくなる傾向があ
る。
【０００４】図１、図２はこの種の従来構造図及び少数
キャリアの濃度分布図で先ず、図１において、１はショ
ットキバリア金属、２はＰ型不純物領域、３はＮ型低不
純物濃度半導体基体（Ｎ-）、４はＮ型高不純物濃度半
導体基板（Ｎ+）、５はオ−ミック金属、ＷＰはＰ領域
巾、ＷＮは金属／ショットキ接合巾、ＸＰはＰ領域深
さ、Ｘはショットキ接合面からの深さ、θはＰ領域がシ
ョットキ接合となす角度である。図１において、Ｐ領域
２を高濃度のＰ+領域で形成すると順方向印加電圧ＶFが
約０.６Ｖolt以上の領域において少数キャリア（ホ−
ル）が多量にＮ-領域に注入され、通常のＰＮ接合ダイ
オ−ド、ショットキダイオ−ドよりも１００Ａｍp／ｃ
ｍ2以上の順方向電流密度領域においてＶFの小さな特性
となる。
キャリアの濃度分布図で先ず、図１において、１はショ
ットキバリア金属、２はＰ型不純物領域、３はＮ型低不
純物濃度半導体基体（Ｎ-）、４はＮ型高不純物濃度半
導体基板（Ｎ+）、５はオ−ミック金属、ＷＰはＰ領域
巾、ＷＮは金属／ショットキ接合巾、ＸＰはＰ領域深
さ、Ｘはショットキ接合面からの深さ、θはＰ領域がシ
ョットキ接合となす角度である。図１において、Ｐ領域
２を高濃度のＰ+領域で形成すると順方向印加電圧ＶFが
約０.６Ｖolt以上の領域において少数キャリア（ホ−
ル）が多量にＮ-領域に注入され、通常のＰＮ接合ダイ
オ−ド、ショットキダイオ−ドよりも１００Ａｍp／ｃ
ｍ2以上の順方向電流密度領域においてＶFの小さな特性
となる。
【０００５】少数キャリア注入量は、高濃度Ｐ領域（Ｐ
+）とＮ-領域のキャリア濃度差が大きい程、注入量は多
いことが知られている。少数キャリアの多量注入は高順
方向電流密度（以下ＪＦ）領域のＶF改善には有効であ
るが、整流ダイオ−ドが順方向電位から逆方向電位に転
ずる過渡状態においては、Ｎ-層内に多量に注入され、
残留している少数キャリア（ホ−ル）が速く消滅せず遅
いスイッチング速度しか得られないという問題があっ
た。
+）とＮ-領域のキャリア濃度差が大きい程、注入量は多
いことが知られている。少数キャリアの多量注入は高順
方向電流密度（以下ＪＦ）領域のＶF改善には有効であ
るが、整流ダイオ−ドが順方向電位から逆方向電位に転
ずる過渡状態においては、Ｎ-層内に多量に注入され、
残留している少数キャリア（ホ−ル）が速く消滅せず遅
いスイッチング速度しか得られないという問題があっ
た。
【０００６】図２は順方向定常状態での少数キャリアの
濃度分布図（Ｐ領域２直下のＮ-層３における）でａは
Ｐ領域２が図１のＰ+／Ｎ-接合従来構造の場合、ｂは図
４、及び６のＰ-／Ｎ-接合構造の場合、Cは図３、４、
５、６におけるＰ+／Ｐ-／Ｎ-接合構造の場合の夫々分
布である。即ちｂ、ｃではａに比し少数 （４） キャリアの蓄積が少なく、Ｐ-層直下では少数キャリア
の消滅が速く、逆回復時間（ｔｒｒ）を速くできること
を示している。
濃度分布図（Ｐ領域２直下のＮ-層３における）でａは
Ｐ領域２が図１のＰ+／Ｎ-接合従来構造の場合、ｂは図
４、及び６のＰ-／Ｎ-接合構造の場合、Cは図３、４、
５、６におけるＰ+／Ｐ-／Ｎ-接合構造の場合の夫々分
布である。即ちｂ、ｃではａに比し少数 （４） キャリアの蓄積が少なく、Ｐ-層直下では少数キャリア
の消滅が速く、逆回復時間（ｔｒｒ）を速くできること
を示している。
【０００７】
【発明の目的】本発明は整流用ダイオ−ドとしての諸特
性（ＩＲ、ＶＦ、ｔｒｒ等）の向上を図った半導体装置
の提供を目的とする。
性（ＩＲ、ＶＦ、ｔｒｒ等）の向上を図った半導体装置
の提供を目的とする。
【０００８】
【課題を解決するための本発明の手段】Ｎ型半導体基板
の表面に複数のショットキ金属接合部と、前記Ｎ型基板
よりも高不純物濃度を有する複数のＰ型半導体領域を形
成して成るＰＮ接合部とを並列に配設した整流ダイオ−
ドにおいて、前記Ｐ型領域が低不純物濃度部（Ｐ-）の
上部面の少なくとも一部を覆う高不純物濃度部（Ｐ+）
とから成り、前記ショットキ金属がショットキ接合周辺
において高不純物濃度部(Ｐ+)と接し、かつ高不純物濃
度部（Ｐ＋）表面とオ−ミック接触している構造を特徴
とする。
の表面に複数のショットキ金属接合部と、前記Ｎ型基板
よりも高不純物濃度を有する複数のＰ型半導体領域を形
成して成るＰＮ接合部とを並列に配設した整流ダイオ−
ドにおいて、前記Ｐ型領域が低不純物濃度部（Ｐ-）の
上部面の少なくとも一部を覆う高不純物濃度部（Ｐ+）
とから成り、前記ショットキ金属がショットキ接合周辺
において高不純物濃度部(Ｐ+)と接し、かつ高不純物濃
度部（Ｐ＋）表面とオ−ミック接触している構造を特徴
とする。
【０００９】
【実施例】図３は本発明の第１の実施例を示す構造（断
面）図で従来例と同一符号は同等部分を示す。この実施
例ではショットキ金属と接するＰ型領域を高濃度不純物
領域２ａ（Ｐ＋）とし、又Ｎ-領域３と接するＰ型領域
を低濃度Ｐ領域２ｂ（Ｐ-）としてＰ+／Ｐ-／Ｎ-接合構
造としたことを特徴とする。この構造によればショット
キ領域（ＷＮ）を高濃度Ｐ領域２ａで挟み込むことによ
り順方向電圧降下（ＶF）を小さくし、又、Ｐ／Ｎ-接合
面の大部分を示める領域２ｂは低濃度Ｐ-／Ｎ-接合と
し、少数キャリアの注入を抑え、高速スイッチングを得
る。即ち順方向電流密度ＪFの小さい場合は、ショット
キ接合を流れる電子電流が大部分であるが、Ｐ／Ｎ接合
が順バイアスされてくると、ショットキ接合をはさんで
いるＰ+／Ｎ-接合から少数キャリアがＮ-チャネル部に
注入されるから、高抵抗Ｎ-チャネルは伝導度変調して
低抵抗となる （５） ため、狭いＷＮを持つ構造でもシリ−ズ抵抗は大きくな
らず、ＶF値は小さい。
面）図で従来例と同一符号は同等部分を示す。この実施
例ではショットキ金属と接するＰ型領域を高濃度不純物
領域２ａ（Ｐ＋）とし、又Ｎ-領域３と接するＰ型領域
を低濃度Ｐ領域２ｂ（Ｐ-）としてＰ+／Ｐ-／Ｎ-接合構
造としたことを特徴とする。この構造によればショット
キ領域（ＷＮ）を高濃度Ｐ領域２ａで挟み込むことによ
り順方向電圧降下（ＶF）を小さくし、又、Ｐ／Ｎ-接合
面の大部分を示める領域２ｂは低濃度Ｐ-／Ｎ-接合と
し、少数キャリアの注入を抑え、高速スイッチングを得
る。即ち順方向電流密度ＪFの小さい場合は、ショット
キ接合を流れる電子電流が大部分であるが、Ｐ／Ｎ接合
が順バイアスされてくると、ショットキ接合をはさんで
いるＰ+／Ｎ-接合から少数キャリアがＮ-チャネル部に
注入されるから、高抵抗Ｎ-チャネルは伝導度変調して
低抵抗となる （５） ため、狭いＷＮを持つ構造でもシリ−ズ抵抗は大きくな
らず、ＶF値は小さい。
【００１０】又、このＮ-チャネル部に注入された多量
の少数キャリア（ホ−ル）は、順バイアス電圧がショッ
トキ接合にかからなくなると同時に、電子はショットキ
接合へ、ホ−ルはＰ+領域２ａへ伝導され、両者はアノ
−ド電極内に等量づつ流れ込み再結合して消滅する。こ
の少数キャリア消滅は過剰に蓄積されたホ−ルのポテン
シアルがショットキ障壁ポテンシアルを下回るまで数ｎ
Ｓec以下の瞬時に起こることがシミュレ−ションで確認
されている。従って、ショットキ接合直下のＰ+領域２
ａの壁から注入される少数キャリアの存在は整流ダイオ
−ドのｔｒｒを決定する大きな要因にはならない。しか
し、Ｐ領域の最深部までＰ+領域の構造では、Ｎ-部に多
量の少数キャリアを注入するため、Ｐ領域部の最深部は
キャリア濃度の低いＰ-でなくてはならない。このため
Ｐ+領域２ａの深さＸＰ+はＰ-領域２ｂの深さＸＰ-より
浅くすることが必要である。Ｐ／Ｎ-接合面の大部分を
低濃度Ｐ-／Ｎ-接合面にすることにより、大電流密度Ｊ
ＦにおいてＰ-領域直下のＮ-層には少量の少数キャリア
しか蓄積せず速い逆回復時間ｔｒｒの整流ダイオ−ドが
得られる。
の少数キャリア（ホ−ル）は、順バイアス電圧がショッ
トキ接合にかからなくなると同時に、電子はショットキ
接合へ、ホ−ルはＰ+領域２ａへ伝導され、両者はアノ
−ド電極内に等量づつ流れ込み再結合して消滅する。こ
の少数キャリア消滅は過剰に蓄積されたホ−ルのポテン
シアルがショットキ障壁ポテンシアルを下回るまで数ｎ
Ｓec以下の瞬時に起こることがシミュレ−ションで確認
されている。従って、ショットキ接合直下のＰ+領域２
ａの壁から注入される少数キャリアの存在は整流ダイオ
−ドのｔｒｒを決定する大きな要因にはならない。しか
し、Ｐ領域の最深部までＰ+領域の構造では、Ｎ-部に多
量の少数キャリアを注入するため、Ｐ領域部の最深部は
キャリア濃度の低いＰ-でなくてはならない。このため
Ｐ+領域２ａの深さＸＰ+はＰ-領域２ｂの深さＸＰ-より
浅くすることが必要である。Ｐ／Ｎ-接合面の大部分を
低濃度Ｐ-／Ｎ-接合面にすることにより、大電流密度Ｊ
ＦにおいてＰ-領域直下のＮ-層には少量の少数キャリア
しか蓄積せず速い逆回復時間ｔｒｒの整流ダイオ−ドが
得られる。
【００１１】
【具体例】図３においてＮ型半導体基板として、０.０
０３Ω・ｃｍ、４００μｍ厚さ＜１００＞結晶面のＮ型
シリコン基板４の上に、１５Ω・ｃｍ、６５μｍ厚さの
Ｎ型エピタキシアルシリコン３を堆積したウェハ−を用
いた。以下に説明する図３〜９の実施例１〜４は、２.
５×２.５ｍｍのチップサイズ内に、１.５２Ｅ−２ｃｍ
2の面積を持つショットキ接合領域と、３.５４Ｅ−２ｃ
ｍ2の面積を持つＰ領域２を配設するように設計した。
図３は第１の実施例の断面図で、Ｐ型領域（２）は高濃
度Ｐ型領域（２ａ）を低濃度Ｐ型領域（２ｂ）の周辺部
を含むように全面に形成した構造をして （６） いる。ＷＮ＝５μｍ、ＷＰ＝１５μｍで、図７に示すよ
うなストライプ状に配置した。又他の具体例では平面パ
タ−ンは図８に示す島状Ｐ領域配置パタ−ン、或いは図
９に示す島状ショットキ接合領域配置パタ−ンに配置し
た。
０３Ω・ｃｍ、４００μｍ厚さ＜１００＞結晶面のＮ型
シリコン基板４の上に、１５Ω・ｃｍ、６５μｍ厚さの
Ｎ型エピタキシアルシリコン３を堆積したウェハ−を用
いた。以下に説明する図３〜９の実施例１〜４は、２.
５×２.５ｍｍのチップサイズ内に、１.５２Ｅ−２ｃｍ
2の面積を持つショットキ接合領域と、３.５４Ｅ−２ｃ
ｍ2の面積を持つＰ領域２を配設するように設計した。
図３は第１の実施例の断面図で、Ｐ型領域（２）は高濃
度Ｐ型領域（２ａ）を低濃度Ｐ型領域（２ｂ）の周辺部
を含むように全面に形成した構造をして （６） いる。ＷＮ＝５μｍ、ＷＰ＝１５μｍで、図７に示すよ
うなストライプ状に配置した。又他の具体例では平面パ
タ−ンは図８に示す島状Ｐ領域配置パタ−ン、或いは図
９に示す島状ショットキ接合領域配置パタ−ンに配置し
た。
【００１２】図４は本発明の第２の実施例構造図で高濃
度Ｐ型領域２ａを低濃度Ｐ型領域２ｂの周辺部のみに形
成する構造としたもので接合構造は周辺部がＰ+／Ｐ-／
Ｎ-構造、又中央部がＰ-／Ｎ-構造であり、注入少数キ
ャリア総量が他の実施例よりきわめて小さいことから、
最もｔｒｒが短くソフトリカバリ−で電流サ−ジ、電圧
サ−ジも小さい特性を得るようにしたものである。な
お、平面パタ−ンは図７で実施した。
度Ｐ型領域２ａを低濃度Ｐ型領域２ｂの周辺部のみに形
成する構造としたもので接合構造は周辺部がＰ+／Ｐ-／
Ｎ-構造、又中央部がＰ-／Ｎ-構造であり、注入少数キ
ャリア総量が他の実施例よりきわめて小さいことから、
最もｔｒｒが短くソフトリカバリ−で電流サ−ジ、電圧
サ−ジも小さい特性を得るようにしたものである。な
お、平面パタ−ンは図７で実施した。
【００１３】図５は本発明の第３の実施例構造図で第１
の実施例（図３）の改良構造を示すもので半導体基体表
面に予め溝６（ＴＲＥＮＣＨ溝）を形成しておき、ＴＲ
ＥＮＣＨ溝面に沿って高濃度のＰ+層２ａを浅く形成し
た構造である。Ｐ+領域２ａは、Ｐ-領域２ｂの全面ない
しは少なくとも周辺部を含むように形成され、ショット
キ接合の端部はＰ+領域２ａにはさまれている。この構
造によると、ショットキ接合直下の電流チャネル部の両
側のＰ+側壁のＰ+形態を第１の実施例よりもさらに高不
純物濃度に形成することがきわめて容易である。また、
ＴＲＥＮＣＨ溝形状をショットキ接合面に対してほぼ直
角に形成することも可能であることから、ショットキ接
合面に直角の角度をもつＰ+形態を実現できる。この実
施例では図７に示すストライプ状のパタ−ン配置で予め
約１.５μｍの凹部６をＰ-領域２ｂ全体を含むように形
成した後、１.０μｍ深さのＰ+領域２ａをショットキ領
域にまで接するように形成した。
の実施例（図３）の改良構造を示すもので半導体基体表
面に予め溝６（ＴＲＥＮＣＨ溝）を形成しておき、ＴＲ
ＥＮＣＨ溝面に沿って高濃度のＰ+層２ａを浅く形成し
た構造である。Ｐ+領域２ａは、Ｐ-領域２ｂの全面ない
しは少なくとも周辺部を含むように形成され、ショット
キ接合の端部はＰ+領域２ａにはさまれている。この構
造によると、ショットキ接合直下の電流チャネル部の両
側のＰ+側壁のＰ+形態を第１の実施例よりもさらに高不
純物濃度に形成することがきわめて容易である。また、
ＴＲＥＮＣＨ溝形状をショットキ接合面に対してほぼ直
角に形成することも可能であることから、ショットキ接
合面に直角の角度をもつＰ+形態を実現できる。この実
施例では図７に示すストライプ状のパタ−ン配置で予め
約１.５μｍの凹部６をＰ-領域２ｂ全体を含むように形
成した後、１.０μｍ深さのＰ+領域２ａをショットキ領
域にまで接するように形成した。
【００１４】図６は本発明の第４の実施例構造図で第２
の実施例（図４）の改良構造を示すもので、第３の実施
例と同様に半導体基体表面にあらかじめ約１.５μｍの
凹部６を形成し、その後Ｐ+領域２ａを凹部表面から拡
散して作製した。 （７） この構造では上記第３の実施例と同様に図７に示すパタ
−ン配置にて実施し、同実施例と同様にＰ+領域２ａの
面積を加減することにより少数キャリア注入量の調整を
可能とし、逆回復時間（ｔｒｒ）の改善を図るようにし
たものである。
の実施例（図４）の改良構造を示すもので、第３の実施
例と同様に半導体基体表面にあらかじめ約１.５μｍの
凹部６を形成し、その後Ｐ+領域２ａを凹部表面から拡
散して作製した。 （７） この構造では上記第３の実施例と同様に図７に示すパタ
−ン配置にて実施し、同実施例と同様にＰ+領域２ａの
面積を加減することにより少数キャリア注入量の調整を
可能とし、逆回復時間（ｔｒｒ）の改善を図るようにし
たものである。
【００１５】図１０〜図１４は従来例と比較した本発明
の各実施例の特性図で夫々イはＰＮ接合特性、ロはショ
ットキ接合特性、ハは図１の構造の従来特性、（１）
（２）（３）（４）は各々第１〜第４実施例の特性を示
す。又、この比較では従来例と各実施例は夫々同一面積
とした。先ず図１０に示す順方向特性は従来構造特性ハ
と実施例（１）〜（４）がほとんど同じ特性を示し、順
電流密度が約５０Ａｍｐ／ｃｍ2以下ではロに近いショ
ットキダイオ−ド性のＶ−Ｉ特性であり、約１００Ａｍ
ｐ／ｃｍ2以上ではＰＮ接合形ダイオ−ド（イ）よりも
同一のＶF値では約３倍大きいＩＦ電流を流せる特徴を
持っている。
の各実施例の特性図で夫々イはＰＮ接合特性、ロはショ
ットキ接合特性、ハは図１の構造の従来特性、（１）
（２）（３）（４）は各々第１〜第４実施例の特性を示
す。又、この比較では従来例と各実施例は夫々同一面積
とした。先ず図１０に示す順方向特性は従来構造特性ハ
と実施例（１）〜（４）がほとんど同じ特性を示し、順
電流密度が約５０Ａｍｐ／ｃｍ2以下ではロに近いショ
ットキダイオ−ド性のＶ−Ｉ特性であり、約１００Ａｍ
ｐ／ｃｍ2以上ではＰＮ接合形ダイオ−ド（イ）よりも
同一のＶF値では約３倍大きいＩＦ電流を流せる特徴を
持っている。
【００１６】図１１は逆方向特性を示し、従来例ハと第
１、及び第２実施例（１）（２）は、高電圧になると、
逆漏れ電流ＩRが若干大きくなるのに対して実施例
（３）（４）では、高電圧になってもＩR増加は見られ
ず、良好なＩR抑制効果が見られる。図１２は逆回復電
流波形図、図１３は逆回復電圧波形特性を示す。実施例
（１）〜（４）いづれも従来例ハ及びＰＮ接合ダイオ−
ド（ファストリカバリ−）より逆回復時間（ｔｒｒ）が
短く、ソフトリカバリ−特性を示し、タ−ンオフ後の電
流サ−ジ及び電圧サ−ジが小さいことを示す。図１４
は、順方向電圧（ＶF）と逆回復時間（ｔｒｒ）の関係
（トレ−ドオフ） を示す特性図である。
１、及び第２実施例（１）（２）は、高電圧になると、
逆漏れ電流ＩRが若干大きくなるのに対して実施例
（３）（４）では、高電圧になってもＩR増加は見られ
ず、良好なＩR抑制効果が見られる。図１２は逆回復電
流波形図、図１３は逆回復電圧波形特性を示す。実施例
（１）〜（４）いづれも従来例ハ及びＰＮ接合ダイオ−
ド（ファストリカバリ−）より逆回復時間（ｔｒｒ）が
短く、ソフトリカバリ−特性を示し、タ−ンオフ後の電
流サ−ジ及び電圧サ−ジが小さいことを示す。図１４
は、順方向電圧（ＶF）と逆回復時間（ｔｒｒ）の関係
（トレ−ドオフ） を示す特性図である。
【００１７】以上のように、本発明構造によれば、従来
のファストリカバリ−ダイオ−ド特性よりもすぐれた特
性が得られる。なお各実施例の構造に、さらに、ｔｒｒ
を短くするために、Ａｕ、Ｐｔ、Ｆｅ等の重金属をＮ-
中に拡散したり、 （８） あるいは、電子線、中性子、Ｈｅイオン、重水素イオン
を照射又はイオン注入して、Ｎ-層中にシリコン結晶格
子欠陥を形成することを併用してもよい。
のファストリカバリ−ダイオ−ド特性よりもすぐれた特
性が得られる。なお各実施例の構造に、さらに、ｔｒｒ
を短くするために、Ａｕ、Ｐｔ、Ｆｅ等の重金属をＮ-
中に拡散したり、 （８） あるいは、電子線、中性子、Ｈｅイオン、重水素イオン
を照射又はイオン注入して、Ｎ-層中にシリコン結晶格
子欠陥を形成することを併用してもよい。
【００１８】因みに各実施例においてＰｔ拡散温度９５
０℃、３０分間拡散したものは実施例２及び４ではｔｒ
ｒ＝１５ｎＳｅｃ、実施例１及び３ではｔｒｒ＝３０ｎ
Ｓｅｃを得てＰｔ拡散しなかった例が各々ｔｒｒ＝５
０、１００ｎＳｅｃに分布していたのに対して約１/２
〜１/３のスイッチング速度が得られた。同時にＶF、Ｉ
R特性は若干劣化するが同時にＰｔ拡散したＰＮ接合型
ダイオ−ドよりは充分すぐれた特性を得ることができ
た。またＰ領域形状が円形、４角形、６角形を含む多角
形、長方形であってもその効果は変ることはない。更に
ショットキ金属がＡＬに限らずＴｉ、Ｃｏ、Ｃｒ、Ｍ
ｏ、Ｍｇ、Ｎｉ、Ｗ、Ａｕ、Ｐｔやシリサイド合金等を
用いてもよい。
０℃、３０分間拡散したものは実施例２及び４ではｔｒ
ｒ＝１５ｎＳｅｃ、実施例１及び３ではｔｒｒ＝３０ｎ
Ｓｅｃを得てＰｔ拡散しなかった例が各々ｔｒｒ＝５
０、１００ｎＳｅｃに分布していたのに対して約１/２
〜１/３のスイッチング速度が得られた。同時にＶF、Ｉ
R特性は若干劣化するが同時にＰｔ拡散したＰＮ接合型
ダイオ−ドよりは充分すぐれた特性を得ることができ
た。またＰ領域形状が円形、４角形、６角形を含む多角
形、長方形であってもその効果は変ることはない。更に
ショットキ金属がＡＬに限らずＴｉ、Ｃｏ、Ｃｒ、Ｍ
ｏ、Ｍｇ、Ｎｉ、Ｗ、Ａｕ、Ｐｔやシリサイド合金等を
用いてもよい。
【００１９】
【発明の効果】以上の説明から明らかなように本発明に
よれば整流用半導体装置の諸特性（ＩR、ＶF、ｔｒｒ、
ソフトリカバリ−等）を満足する装置が提供できるので
実用上の効果は大きい。
よれば整流用半導体装置の諸特性（ＩR、ＶF、ｔｒｒ、
ソフトリカバリ−等）を満足する装置が提供できるので
実用上の効果は大きい。
【図１】従来構造図
【図２】ＰＮ接合形態と注入少数キャリア濃度分布図
【図３】本発明の第１の実施例を示す構造図（断面図）
【図４】本発明の第２の実施例を示す構造図（断面図）
【図５】本発明の第３の実施例を示す構造図（断面図）
【図６】本発明の第４の実施例を示す構造図（断面図）
【図７】本発明に適用されるパタ−ン配置図
【図８】本発明の適用されるパタ−ン配置図
【図９】本発明に適用されるパタ−ン配置図
【図１０】従来例と比較した本発明の特性図（順方向電
圧）
圧）
【図１１】従来例と比較した本発明の特性図（逆方向）
【図１２】従来例と比較した本発明の特性図（逆回復電
流）
流）
【図１３】従来例と比較した本発明の特性図（逆回復電
圧）
圧）
【図１４】従来例と比較した本発明の特性図（ｔｒｒ−
ＶF）
ＶF）
１ ショットキバリア金属 ２ Ｐ型不純物領域 ２ａ 高濃度Ｐ型不純物領域 ２ｂ 低濃度Ｐ型不純物領域 ３ 低濃度Ｎ型半導体基体（Ｎ-） ４ 高濃度Ｎ型半導体基板（Ｎ+） ５ オ−ミック金属 ６ 溝
Claims (9)
- 【請求項１】 Ｎ型半導体基板の表面に複数のショット
キ金属接合部と、前記Ｎ型基板よりも高不純物濃度を有
する複数のＰ型半導体領域を形成して成るＰＮ接合部と
を並列に配設した整流ダイオ−ドにおいて、前記Ｐ型領
域が低不純物濃度部（Ｐ-）の上部の全面を覆う高不純
物濃度部（Ｐ+）とから成り、前記ショットキ金属がショ
ットキ接合周辺において高不純物濃度部(Ｐ+)と接し、
かつ高不純物濃度部（Ｐ+）表面の全面と接している構
造を特徴とする整流用半導体装置。 - 【請求項２】 Ｎ型半導体基板の表面に複数のショット
キ金属接合部と、前記Ｎ型基板よりも高不純物濃度を有
する複数のＰ型半導体領域を形成して成るＰＮ接合部と
を並列に配設した整流ダイオ−ドにおいて、前記Ｐ型領
域が低不純物濃度部（Ｐ-）と低不純物濃度部の周辺部
を少なくとも含んで形成された高不純物濃度部（Ｐ+）
から成り、前記ショットキ金属が、ショットキ接合周辺
において、高不純物濃度部（Ｐ+）と接し、Ｐ領域の中
央部において低不純物濃度部（Ｐ-）と接している構造
を特徴とする整流用半導体装置。 - 【請求項３】 高不純物濃度部（Ｐ+）領域深さはショ
ットキ金属接合面から、低不純物濃度部（Ｐ-）領域深
さよりも浅い深さに形成されていることを特徴とする請
求項１及び２の整流用半導体装置。 - 【請求項４】 ショットキ金属は高不純物濃度（Ｐ+）
領域の表面とオ−ミック接触していることを特徴として
いる請求項１及び２の整流用半導体装置。 - 【請求項５】 高不純物濃度部（Ｐ+）領域は、少なく
とも低不純物濃度部（Ｐ-）領域の一部を含む領域に形
成され、凹状溝部表面に沿って形成されていることを特
徴とする請求項１及び２の整流用半導体装置。 - 【請求項６】 ショットキ領域とＰ型領域がストライプ
状にＮ型半導体基板 （２） 表面に交互に、配設されていることを特徴とする請求項
１及び２の整流用半導体装置。 - 【請求項７】 ショットキ領域がＰ型領域を囲むような
形態で複数個、Ｎ型半導体基板表面に配設された請求項
１及び２の整流用半導体装置。 - 【請求項８】 ショットキ領域をＰ型領域が囲むような
形態で複数個、Ｎ型半導体基板表面に配設された請求項
１及び２の整流用半導体装置。 - 【請求項９】 請求項１及び２の構造の整流用半導体に
おいて重金属原子の熱拡散、電磁波照射、イオン注入の
単独あるいは組合せによるライフタイム制御を行ってい
る特徴を持つ整流用半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3757394A JP3737524B2 (ja) | 1994-02-10 | 1994-02-10 | 整流用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3757394A JP3737524B2 (ja) | 1994-02-10 | 1994-02-10 | 整流用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226521A true JPH07226521A (ja) | 1995-08-22 |
| JP3737524B2 JP3737524B2 (ja) | 2006-01-18 |
Family
ID=12501281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3757394A Expired - Fee Related JP3737524B2 (ja) | 1994-02-10 | 1994-02-10 | 整流用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3737524B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077379A (ja) * | 1999-09-03 | 2001-03-23 | Nippon Inter Electronics Corp | ショットキーバリア半導体装置 |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002289881A (ja) * | 2001-03-26 | 2002-10-04 | Denso Corp | 半導体装置およびその製造方法 |
| JP2006228772A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードとその製造方法 |
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
| JP2013501366A (ja) * | 2009-08-05 | 2013-01-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
| JP2013120784A (ja) * | 2011-12-06 | 2013-06-17 | Toyota Motor Corp | 半導体装置 |
| JP2014112637A (ja) * | 2012-11-06 | 2014-06-19 | Toshiba Corp | 半導体装置 |
| KR101416361B1 (ko) * | 2012-09-14 | 2014-08-06 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| KR101518905B1 (ko) * | 2013-12-30 | 2015-05-11 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| US9142687B2 (en) | 2013-07-01 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor diode device |
| EP3038162A1 (en) * | 2014-12-24 | 2016-06-29 | ABB Technology AG | Junction barrier Schottky rectifier |
| US9496344B2 (en) | 2012-03-30 | 2016-11-15 | Mitsubishi Electric Corporation | Semiconductor device including well regions with different impurity densities |
| JP2016225327A (ja) * | 2015-05-26 | 2016-12-28 | トヨタ自動車株式会社 | 半導体装置 |
| US20170018659A1 (en) | 2015-07-16 | 2017-01-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| US10050133B2 (en) | 2014-06-18 | 2018-08-14 | Fuji Electric Co., Ltd. | Application of thin insulating film layer in semiconductor device and method of manufacturing semiconductor device |
-
1994
- 1994-02-10 JP JP3757394A patent/JP3737524B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077379A (ja) * | 1999-09-03 | 2001-03-23 | Nippon Inter Electronics Corp | ショットキーバリア半導体装置 |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002289881A (ja) * | 2001-03-26 | 2002-10-04 | Denso Corp | 半導体装置およびその製造方法 |
| JP2006228772A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードとその製造方法 |
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| US8836072B2 (en) | 2009-08-05 | 2014-09-16 | Robert Bosch Gmbh | Semiconductor system including a schottky diode |
| JP2013501366A (ja) * | 2009-08-05 | 2013-01-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
| WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
| JP2013120784A (ja) * | 2011-12-06 | 2013-06-17 | Toyota Motor Corp | 半導体装置 |
| US9496344B2 (en) | 2012-03-30 | 2016-11-15 | Mitsubishi Electric Corporation | Semiconductor device including well regions with different impurity densities |
| KR101416361B1 (ko) * | 2012-09-14 | 2014-08-06 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| JP2014112637A (ja) * | 2012-11-06 | 2014-06-19 | Toshiba Corp | 半導体装置 |
| US9142687B2 (en) | 2013-07-01 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor diode device |
| KR101518905B1 (ko) * | 2013-12-30 | 2015-05-11 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| US10050133B2 (en) | 2014-06-18 | 2018-08-14 | Fuji Electric Co., Ltd. | Application of thin insulating film layer in semiconductor device and method of manufacturing semiconductor device |
| EP3038162A1 (en) * | 2014-12-24 | 2016-06-29 | ABB Technology AG | Junction barrier Schottky rectifier |
| US9659927B2 (en) | 2014-12-24 | 2017-05-23 | Abb Schweiz Ag | Junction barrier Schottky rectifier |
| JP2016225327A (ja) * | 2015-05-26 | 2016-12-28 | トヨタ自動車株式会社 | 半導体装置 |
| US20170018659A1 (en) | 2015-07-16 | 2017-01-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| US10229970B2 (en) | 2015-07-16 | 2019-03-12 | Fuji Electric Co., Ltd. | Semiconductor device having schottky electrode connected to anode region |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3737524B2 (ja) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383836B2 (en) | Diode and method for manufacturing the same | |
| JP3737524B2 (ja) | 整流用半導体装置 | |
| US7615839B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20210183995A1 (en) | Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device | |
| US8866151B2 (en) | Semiconductor device | |
| DE112013002538T5 (de) | Halbleiterbauelement | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| JP2014057026A (ja) | 炭化珪素半導体装置 | |
| EP0077004B1 (en) | Semiconductor rectifier diode | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| US6734520B2 (en) | Semiconductor component and method of producing it | |
| JPH05226638A (ja) | 半導体装置 | |
| JP3327571B2 (ja) | 半導体装置 | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| KR101477358B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH04233281A (ja) | 半導体装置 | |
| WO2023032455A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体基板 | |
| JP4770729B2 (ja) | 半導体装置 | |
| JP2007096348A (ja) | 半導体装置の製造方法 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| JP2581890B2 (ja) | 半導体装置 | |
| JPH06177404A (ja) | 半導体ダイオード | |
| JPH05218389A (ja) | 半導体整流素子およびその使用方法 | |
| JP2003051601A (ja) | 半導体装置 | |
| JPH03270270A (ja) | ｐｎ接合を備えた半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20050802 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051025 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051027 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101104 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111104 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121104 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |