JPH03270270A - ｐｎ接合を備えた半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、ｐｎ接合を備えた半導体装置、例えば、ｐｎ
接合ダイオード、バイポーラトランジスタ、各種のＦＥ
Ｔなどの構造に関するものであり、特に、半導体表面側
に周囲とは逆導電型の島状領域が形成された構造を有す
る半導体装置に関するものである。

（従来の技術） シリコン単結晶半導体基板上に形成した従来のｐｎ接合
ダイオードの構造を第６図に示す。第６図（ａ）は平面
図、第６図（ｂ）は第６図（ａ）のＢ−Ｂ’線に沿って
切断した状態を示す断面図である。半導体基板上に成長
されたｎ型のエピタキシャル層１の表面側に、例えば、
不純物としてＢ（ボロン）を拡散することにより、キャ
リア濃度〜１０１９印−３、拡散深さ０．４μｍのＰ型
のカソード層２が形成され、このカソード層２の内部表
面側に、キャリア濃度〜１０”Ｃｌ−３、拡散深さ０．
２μｍのｎ４型のアノード層３がＡｓ　（砒素）若しく
はＰ（リン）を拡散することにより島状に形成されてい
る。これらは酸化膜４で被覆され、この酸化膜４の開口
部４ａ、４ｂを通してアノード層３とカソード層２にそ
れぞれ導電接触するアノード電極５とカソード電極６が
形成されている。

第６図（Ｃ）には、このｐｎ接合ダイオードにおける第
６図（ｂ）に示すＩ−１線に沿った深さ方向のキャリア
濃度プロファイル（曲線の）と、■■線に沿った深さ方
向のキャリア濃度プロファイル（曲線■）を示す。拡散
によって形成された各領域のキャリア濃度は、表面付近
にそのピークを持っている。

［発明が解決しようとする課Ｂ］ 上記のような構造においては、昨今、半導体基板上の集
積化が進み、各素子が微細化してきたためにアノード層
３の拡散の深さが浅くなる傾向にあり、また、素子寸法
の制限により不純物濃度をある程度高くする必要がある
上にこのアノード層３上の酸化膜４の厚さが薄く、熱処
理時間も短いことから、各拡散層の表面における不純物
濃度が高くなる傾向がある。このため、上記のカソード
層２とアノード層３との境界面により形成されるｐｎ接
合の表面部におけるリーク電流が動作特性に与える影響
が相対的に大きくなり、耐圧も低下するという問題点が
あった。例えば、上記のｐｎ接合ダイオードにおいては
、第７図に示すように、逆方向耐圧が４Ｖ程度と低く、
整流特性が悪い（逆バイアス電圧が３Ｖの場合、５０ｎ
Ａ程度のリーク電流がある。）ということが問題となっ
ていた。

そこで、本発明は上記問題点を解決するものであり、そ
の課題は、逆バイアス下のｐｎ接合部に形成される空乏
層の厚さを部分的に拡大することにより、表面部におけ
るリーク電流を低減し、Ｐｎ接合の逆方向耐圧を高める
手段を提供することにある。

［課題を解決するための手段］ 上記の課題を解決するために、第１導電型の第１半導体
領域の内部表面側に第２導電型の第２半導体領域が形成
されており、第１半導体領域と第２半導体領域との接合
面からなるｐｎ接合を備えた半導体装置において、本発
明が講した手段は、第２半導体領域の周囲表面側に、第
２半導体領域の表面近傍部分よりも低キャリア濃度の第
２導電型の逆電流防止領域を環状に形成するものである
。

また、第２半導体領域の周囲表面側に、第１半導体領域
の表面近傍部分よりも低キャリア濃度の第１導電型の逆
電流防止領域を環状に形成する場合もある。

ここで、逆電流防止領域は第２半導体領域よりも浅く形
成することが望ましい。

このような半導体装置の製造方法としては、第１半導体
領域及び第２半導体領域を形成した後に、第２半導体領
域の周囲に接する第１半導体領域の表面部分から第２導
電型の半導体を形成する不純物を導入して、逆電流防止
領域を形成する場合があり、また、第１半導体領域及び
第２半導体領域を形成した後に、第１半導体領域と接す
る第２半導体領域の周辺部表面上から第１導電型の半導
体を形成する不純物を導入して、逆電流防止領域を形成
する場合もある。

［作用］ 上記の手段によれば、第２半導体領域の周囲表面には逆
電流防止領域が環状に形成されているので、この表面付
近における実質的なｐｎ接合面は、第２導電型の逆電流
防止領域が形成されている場合には逆電流防止領域と第
１半導体領域との間にあり、第１導電型の逆電流防止領
域が形成されている場合には逆電流防止領域と第２半導
体領域との間にある。この場合、その表面付近にあるｐ
ｎ接合面の部分においては、逆方向の印加電圧の増加に
伴って、表面に対し平行に空乏層が拡がっていく。とこ
ろが、逆電流防止領域のキャリア濃度は、第２導電型の
逆電流防止領域が形成されている場合には第２半導体領
域よりも低濃度に、第１導電型の逆電流防止領域が形成
されている場合には第１半導体領域よりも低濃度に形成
されているため、何れも逆電流防止領域が形成されてい
ない場合と較べて、空乏層の拡がりが大きい。この結果
、高濃度のｐｎ接合において見られるツェナー降伏が回
避され、更に、接合部における高い電界強度に起因する
なだれ降伏の臨界電圧も上昇する。

例えば、第８図（ａ）に示すように、Ｐ−型の逆電流防
止領域７が形成された場合には、第８図（ｂ）に示すよ
うに、接合部の最大電界強度がＥｃとなる逆バイアス電
圧は、逆電流防止領域７を形成しない場合Ｖ０よりもΔ
Ｖ、だけ増加し、また、ｎ−型の逆電流防止領域４の場
合には、接合部の最大電界強度がＥｃとなる逆バイアス
電圧は、逆電流防止領域４を形成しない場合■。よりも
Δ■８だけ増加する。

半導体基板上の各領域は、一般に、拡散法やイオン注入
法によって形成されるので、逆電流防止領域の形成され
ている表面付近においては、深部よりもキャリア濃度が
高くなっている。したがって、素子としての逆方向のリ
ーク電流や降伏電圧の低下に関しては、表面付近の影響
が大きいが、本発明では、この表面付近において逆方向
耐圧が上昇することから、ｐｎ接合面全体としても耐圧
が向上し、逆方向リーク電流を低減できる。また、この
効果は、不安定な表面のリーク電流を低減させるので、
半導体装置の動作特性の安定性が向上する。これは、第
６図に示すように片側に全電極を有する半導体装置にお
いては、表面部に電界が集中することから、特に有効で
ある。

逆電流防止領域を第２半導体領域よりも浅く形成する場
合番こは、表面付近のリーク電流を防止しながら、半導
体装置の他の特性、例えば、ダイオードの順方向のコン
ダクタンス、トランジスタを構成した場合の電流増幅率
などに与える影響を少なくすることができる。

この逆電流防止領域は、拡散法やイオン注入法などで第
１半導体領域の表面上から第２導電型の半導体を形成で
きる不純物を導入することによって形成できる。ここで
、この不純物を第１半導体領域のキャリア濃度に対する
補償濃度以下の濃度に導入した場合には低キャリア濃度
の第１導電型の逆電流防止領域が形成され、第１半導体
領域のキャリア濃度に対する補償濃度以上の濃度に導入
した場合には、導電型が反転することによって低キャリ
ア濃度の第２導電型の逆電流防止領域が形成される。同
様にして、逆電流防止領域を第２半導体領域の表面上か
ら第１導電型の半導体を形成できる不純物を導入するこ
とによっても形成できる。

この逆電流防止領域は、上記のように、ドナー不純物を
導入するかアクセプタ不純物を導入するか、又は不純物
の導入部を第１半導体領域にするか第２半導体領域にす
るかにより、種々の方法で形成できるので、第１半導体
領域と第２半導体領域の形成工程以外の他の工程、例え
ば、コンタクト層の形成工程などに、同時に平行して形
成することが可能であり、新たな製造工程を付加する必
要がない。また、逆電流防止領域の幅や導入する不純物
濃度を変えることによって、同一基板上に異なった逆方
向耐圧を有するｐｎ接合を形成することもでき、様々な
要請に応した素子特性を実現することができる。

［実施例］ 次に、本発明の詳細な説明する。

〈第１実施例〉 本発明の第１実施例のｐｎ接合ダイオードの平面図を第
１図（ａ）に、第１図（ａ）のＢ−Ｂ’線に沿った断面
図を第１図（ｂ）に示す。シリコン単結晶からなる半導
体基板上に形成されたｎ型のエピタキシャル層１の表面
上からＢ（ボロン）を拡散して、ｐ型のカソード層２を
形成する。つぎに、このカソード層２の表面の一部から
Ａｓ　　（砒素）若しくはＰ（リン）を拡散して、ｎ゛
型のアノード層３を形成する。この後、アノード層３の
表面部よりも−回り大きい表面上から、Ａｓ（砒素）若
しくはＰ（リン）を拡散して、アノード層３の周囲表面
をＰ型からｎ−型にＳ電型を反転させて、逆電流防止領
域１０を環状に形成する。

この後、半導体層の表面上にシリコン酸化膜４を形成し
、電極用の開口部４ａ、４ｂを設けている。

このようにして形成したｐｎ接合ダイオードの深さ方向
のキャリア濃度のプロファイルを第２図に示す。ここで
、曲線■は第１図（ｂ）のＩ−１線に沿ったキャリア濃
度プロファイル、曲線■は第１図（ｂ）の■−■線に沿
ったキャリア濃度プロファイルを示す。逆電流防止領域
１０の表面部のキャリア濃度は、アノード層３の表面部
のキャリア濃度よりも低濃度となっており、また、逆電
流防止領域１０の深さは、アノード層３よりも浅くなっ
ている。

この第１実施例では、半導体層の表面付近において、カ
ソード層２とアノード層３の間に低キャリア濃度の逆電
流防止領域１０が形成されているため、拡散形成された
各層表面付近の高濃度領域におけるリーク電流が低減さ
れ、逆方向の耐圧が高くなっている。これは、ｐｎ接合
ダイオードが微細化され、特性上の表面効果が大きくな
っている場合に、特に有効であり、不安定な表面の寄与
を相対的に低下させることから、素子特性の安定化にも
結びつく。また、逆電流防止領域ｌＯの深さはアノード
層３の深さよりも浅く形成されているため、素子特性に
対する逆電流防止領域１０の影響、例えば、順方向のコ
ンダクタンスの低下などを最小限に抑えることができる
。

このｐｎ接合ダイオードの構造は、他のｐｎ接合を有す
る素子、例えば、バイポーラトランジスタ、ＦＥＴなど
に用いることができる。これらの素子においても、素子
特性を維持しながら、表面の高濃度領域におけるリーク
電流を低減でき、逆方向の耐圧を向上させることができ
る。

逆電流防止領域１０の形成は、半導体基板上の他の領域
のｎ型層を形成する工程、すなわち、バイポーラトラン
ジスタのエミッタ、ヘースヤ、ＦＥＴのソース、ドレイ
ン領域の形成工程は勿論のこと、イオン注入抵抗層、フ
ィールド領域、チャネル領域、オフセットゲート構造等
の形成工程等と同時平行して形成することが可能であり
、製造工程を増加することなく形成できる。また、本実
施例の逆電流防止領域１０形威のための拡散工程では、
ドナー不純物を導入することからアノード層３のキャリ
ア濃度を減少させることがなく、拡散をアノード層３の
表面部に重ねて施すことができるので、拡散用のマスク
パターンを比較的大きく形成できる。このことは、素子
が微細化された場合に特に有利である。

なお、上記の各層、逆電流防止領域１０は、イオン注入
によっても形成できる。

〈第２実施例〉 次に、本発明の第２実施例のｐｎ接合ダイオードを第３
図（ａ）及び（ｂ）に示す。この実施例において第１実
施例と同一構造の部分には同一符号を付し、その説明は
省略する。この実施例では、アノード領域３の表面部の
外縁部分からＢ（ボロン）を拡散して、アノード領域３
のキャリア濃度を補償することによって、ｎ−型の逆電
流防止領域２０を形成している。ここで、−逆電流防止
領域２０のキャリア濃度γは、アノード層３のキャリア
濃度をα、拡散したＢ（ボロン）の濃度をβとすると、
Ｔ＝α−βとなる。

この逆電流防止領域２０によっても、第１実施例と同様
に、表面のリーク電流を低減でき、逆方向の耐圧を高く
することができる。

本実施例では、逆電流防止領域２０がアノード層３の外
縁部を補償して形成されているので、逆バイアス印加時
の空乏層は第１実施例と異なりカソード層２にはそれ程
拡がらない。したがって、カソード層２内の空乏層を厚
くしたくない場合、例えば、カソード層２をバイポーラ
トランジスタのベース層として用いる場合のパンチスル
ーの防止などに有効・である。

〈第３実施例〉 次に、本発明の第３実施例を第４図（ａ）及び（ｂ）を
参照して説明する。この実施例においては、第１実施例
と同様の構造を有するが、アノード層３とその周辺部の
カソード層２の表面からドナー不純物を導入する際、カ
ソード層２の導電型を反転させず、カソード層２のキャ
リアの一部を補償するようにして、ｐ−型の逆電流防止
領域３０を形成する。ここで、逆電流防止領域３０のキ
ャリア濃度δは、カソード層２のキャリア濃度をεと、
ドナー不純物の濃度をηとすると、δ＝εηとなる。こ
れにより、第１実施例と同様の効果を得ることができる
。

〈第４実施例〉 最後に、本発明の第４実施例を第５図（ａ）及び（ｂ）
を参照して説明する。この実施例は、第２実施例と同様
の構造を有するが、アノード領域３の表面部の外縁部分
からアクセプタ不純物を拡散する際、アノード領域３の
Ｓ電型を反転させるように高濃度のＢを導入し、ｐ−型
の逆電流防止領域４０を形成する。これにより、第２実
施例とほぼ同様の効果を得ることができる。

以上説明した４種の実施例は、逆電流防止領域の幅及び
キャリア濃度を変えることによってそのｐｎ接合の逆方
向の耐圧を変えることができる。

また、上記の４種の実施例を選択することによっても、
異なった逆方向耐圧を有する素子を形成できる。したが
って、集積回路内の各部素子の要求特性に応じて、異な
った値の逆方向耐圧を有する複数のｐｎ接合を同一基板
上に形成することができる。

〔発明の効果〕

以上説明したように、本発明は、第１半導体領域と第２
半導体領域の接触部の表面側に低キャリア濃度の逆電流
防止領域を環状に形成したことに特徴を有するので、以
下の効果を奏する。

■　逆電流防止領域によって半導体領域の表面部におけ
るｐｎ接合部のリーク電流が低減され、降伏が発生しに
くくなるので、ｐｎ接合を有する半導体装置を形成した
場合に、装置の降伏電圧を高くすることができる。また
、表面キャリア濃度が高い場合には、表面リーク電流等
の不安定な表面効果を低減することとなるので、安定な
動作特性が得られる。

■　逆電流防止領域を第２半導体領域よりも浅く形成す
ることにより、この逆電流防止領域の存在による素子特
性への影響を抑えることができる。

■　ドナー不純物又はアクセプタ不純物を、第２半導体
領域と接する第１半導体領域に導入するか又は第２半導
体領域の周辺部に導入するかにより、逆電流防止領域を
複数の方法で形成できるので、逆電流防止領域の形成工
程を他の素子領域の形成時に同時平行して行なうことが
可能であり、製造時の工程数を増加させない。また、逆
電流防止領域に導入する不純物濃度や逆電流防止領域の
幅を変化させることによって、逆方向の降伏電圧の異な
った値とすることができ、各種素子の特性に応じたｐｎ
接合部を形成することができる。

【図面の簡単な説明】

第１図（ａ）は本発明に係る第１の実施例のｐｎ接合ダ
イオードの平面図、第１図（ｂ）は第１図（ａ）のＢ−
Ｂ’線に沿って切断した状態を示す縦断面図である。 第２図は第１図（ｂ）の１−１線に沿ったキャリア濃度
プロファイル及び■−■線に沿ったキャリア濃度プロフ
ァイルを示すグラフ図である。 第３図（ａ）は本発明に係る第２の実施例のＰｎ接合ダ
イオードの平面図、第３図（ｂ）は第３図（、ｌ）のＢ
−Ｂ’線に沿って切断した状態を示す縦断面図である。 第４図（ａ）は本発明に係る第３の実施例のＰｎ接合ダ
イオードの平面図、第４図（ｂ）は第４図（ａ）のＢ−
Ｂ’線に沿って切断した状態を示す縦断面図である。 第５図（ａ）は本発明に係る第４の実施例のｐｎ接合ダ
イオードの平面図、第５図（ｂ）は第５図（ａ）のＢ−
Ｂ’線に沿って切断した状態を示す縦断面図である。 第６図（ａ）は従来のｐｎ接合ダイオードの平面図、第
６図（ｂ）は第６図（ａ）のＢ−Ｂ’線に沿って切断し
た状態を示す縦断面図、第６図（Ｃ）は第６図（ｂ）に
示すＩ−１線に沿ったキャリア濃度プロファイル及び■
−■線に沿ったキャリア濃度プロファイルを示すグラフ
図である。 第７図は従来のｐｎ接合ダイオードの逆方向の印加電圧
に対する電流量を示すＩ−Ｖ特性グラフ図である。 第８図（ａ）は本発明に係る逆電流防止領域の配置を示
す縦断面図、第８図（ｂ）は同逆電流防止領域の作用を
説明するために空乏層内の電界強度を示すグラフ図であ
る。 〔符号の説明〕 １・・・エピタキシャル層 ２・・・カソード層 ３・・・アノード層 ４・・・酸化膜 ４ａ、４ｂ・・・開口部 １０．２０，３０．４０・・・逆電流防止領域。

Claims (5)

【特許請求の範囲】
1. （１）第１導電型の第１半導体領域の内部表面側に第２
   導電型の第２半導体領域が形成され、該第１半導体領域
   と該第２半導体領域との接合面からなるｐｎ接合を備え
   た半導体装置において、前記第２半導体領域の周囲表面
   側に、前記第２半導体領域の表面近傍部分よりも低キャ
   リア濃度の第２導電型の逆電流防止領域が環状に形成さ
   れていることを特徴とするｐｎ接合を備えた半導体装置
   。
2. （２）第１導電型の第１半導体領域の内部表面側に第２
   導電型の第２半導体領域が形成され、該第１半導体領域
   と該第２半導体領域との接合面からなるｐｎ接合を備え
   た半導体装置において、前記第２半導体領域の周囲表面
   側に、前記第１半導体領域の表面近傍部分よりも低キャ
   リア濃度の第１導電型の逆電流防止領域が環状に形成さ
   れていることを特徴とするｐｎ接合を備えた半導体装置
   。
3. （３）前記逆電流防止領域は前記第２半導体領域よりも
   浅く形成されていることを特徴とする請求項第１項又は
   第２項に記載のｐｎ接合を備えた半導体装置。
4. （４）前記第１半導体領域及び前記第２半導体領域を形
   成した後に、前記第２半導体領域の周囲に接する前記第
   １半導体領域の表面部分から第２導電型の半導体を形成
   する不純物を導入して、前記逆電流防止領域を形成する
   ことを特徴とする請求項第１項又は第２項に記載のｐｎ
   接合を備えた半導体装置の製造方法。
5. （５）前記第１半導体領域及び前記第２半導体領域を形
   成した後に、前記第１半導体領域と接する前記第２半導
   体領域の周辺部表面上から第１導電型の半導体を形成す
   る不純物を導入して、前記逆電流防止領域を形成するこ
   とを特徴とする請求項第１項又は第２項に記載のｐｎ接
   合を備えた半導体装置の製造方法。