JP2003051601A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003051601A JP2003051601A JP2001236905A JP2001236905A JP2003051601A JP 2003051601 A JP2003051601 A JP 2003051601A JP 2001236905 A JP2001236905 A JP 2001236905A JP 2001236905 A JP2001236905 A JP 2001236905A JP 2003051601 A JP2003051601 A JP 2003051601A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- semiconductor region
- conductivity type
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ＪＢＳダイオードやＭＰＳダイオードにおい
て、オーミック接合部に対するショットキー接合部の比
率が十分に高く、かつ安価に製造可能な構成とするこ
と。 【解決手段】 ｎ型の半導体基板１０の主面側に複数の
ｐ半導体領域１３を離してまたは一部が重なるように形
成し、隣り合うｐ半導体領域１３にまたがってｎ半導体
領域１７を浅く形成することによって、隣り合うｐ半導
体領域１３の相対峙する浅い領域をｎ半導体領域１７と
の重なりによって補償する。それによって、実質的なｐ
半導体領域１３の隣り合う間隔が、主面において広くな
り、かつある深さにおいて狭くなるようにし、ショット
キー接合部を広くするとともに、逆バイアス時にショッ
トキー接合部が容易にピンチオフされるようにする。
て、オーミック接合部に対するショットキー接合部の比
率が十分に高く、かつ安価に製造可能な構成とするこ
と。 【解決手段】 ｎ型の半導体基板１０の主面側に複数の
ｐ半導体領域１３を離してまたは一部が重なるように形
成し、隣り合うｐ半導体領域１３にまたがってｎ半導体
領域１７を浅く形成することによって、隣り合うｐ半導
体領域１３の相対峙する浅い領域をｎ半導体領域１７と
の重なりによって補償する。それによって、実質的なｐ
半導体領域１３の隣り合う間隔が、主面において広くな
り、かつある深さにおいて狭くなるようにし、ショット
キー接合部を広くするとともに、逆バイアス時にショッ
トキー接合部が容易にピンチオフされるようにする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＰＷＭインバータ
や無停電電源などに使用される高速ダイオードを構成す
る半導体装置に関し、特にショットキー接合ダイオード
のうちのＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ
Ｃｏｎｔｒｏｌｌｅｄ Ｓｈｏｔｔｋｙ）ダイオードや
ＭＰＳ（Ｍｅｒｇｅｄ ＰＩＮ Ｓｈｏｔｔｋｙ）ダイ
オードを構成する半導体装置に関する。
や無停電電源などに使用される高速ダイオードを構成す
る半導体装置に関し、特にショットキー接合ダイオード
のうちのＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ
Ｃｏｎｔｒｏｌｌｅｄ Ｓｈｏｔｔｋｙ）ダイオードや
ＭＰＳ（Ｍｅｒｇｅｄ ＰＩＮ Ｓｈｏｔｔｋｙ）ダイ
オードを構成する半導体装置に関する。
【０００２】
【従来の技術】図４は、従来のＪＢＳダイオードの構造
を示す縦断面図である。図４に示すように、従来、ＪＢ
Ｓダイオードは、カソード領域となるｎ+半導体層１上
にｎ-半導体層２が設けられ、このｎ-半導体層２の表面
にアノード領域となる複数のｐ半導体領域３が所定の間
隔おきに形成された構成となっている。アノード電極４
は、ｎ-半導体層２の表面およびｐ半導体領域３の表面
にわたって形成されている。アノード電極４はｎ-半導
体層２にショットキー接合し、一方、ｐ半導体領域３に
オーミック接合する。カソード電極５はｎ+半導体層１
の表面に形成されている。
を示す縦断面図である。図４に示すように、従来、ＪＢ
Ｓダイオードは、カソード領域となるｎ+半導体層１上
にｎ-半導体層２が設けられ、このｎ-半導体層２の表面
にアノード領域となる複数のｐ半導体領域３が所定の間
隔おきに形成された構成となっている。アノード電極４
は、ｎ-半導体層２の表面およびｐ半導体領域３の表面
にわたって形成されている。アノード電極４はｎ-半導
体層２にショットキー接合し、一方、ｐ半導体領域３に
オーミック接合する。カソード電極５はｎ+半導体層１
の表面に形成されている。
【０００３】このＪＢＳダイオードでは、順方向バイア
ス時にはショットキー接合部を介してアノード電極４か
らカソード電極５へ電流が流れる。一方、逆方向バイア
ス時にはｐ半導体領域３から伸びる空乏層６（点線で示
す）がショットキー接合部をピンチオフする。これによ
って、ショットキー接合部の電界が緩和され、漏れ電流
が低減する。図４に示すＪＢＳダイオードと同様の構成
の半導体装置はたとえば特開平２−１５１０６７号公開
公報に開示されている。
ス時にはショットキー接合部を介してアノード電極４か
らカソード電極５へ電流が流れる。一方、逆方向バイア
ス時にはｐ半導体領域３から伸びる空乏層６（点線で示
す）がショットキー接合部をピンチオフする。これによ
って、ショットキー接合部の電界が緩和され、漏れ電流
が低減する。図４に示すＪＢＳダイオードと同様の構成
の半導体装置はたとえば特開平２−１５１０６７号公開
公報に開示されている。
【０００４】ＭＰＳダイオードは、ＪＢＳダイオードの
順方向オン電圧が高いという欠点を改善したものであ
り、その構造は基本的にＪＢＳダイオードと同じであ
る。ＭＰＳダイオードでは、順方向バイアス時に少数キ
ャリア（正孔）の注入が起こり、これによって伝導度変
調が発生してオン電圧が低下する。逆方向バイアス時に
は、ＪＢＳダイオードと同様にショットキー接合部のピ
ンチオフにより、漏れ電流が低減する。ＭＰＳダイオー
ドでは、一般的なＰＩＮダイオードよりも小数キャリア
の注入を下げることができるため、逆回復時の逆回復電
流が低減し、ソフトリカバリー特性が得られる。
順方向オン電圧が高いという欠点を改善したものであ
り、その構造は基本的にＪＢＳダイオードと同じであ
る。ＭＰＳダイオードでは、順方向バイアス時に少数キ
ャリア（正孔）の注入が起こり、これによって伝導度変
調が発生してオン電圧が低下する。逆方向バイアス時に
は、ＪＢＳダイオードと同様にショットキー接合部のピ
ンチオフにより、漏れ電流が低減する。ＭＰＳダイオー
ドでは、一般的なＰＩＮダイオードよりも小数キャリア
の注入を下げることができるため、逆回復時の逆回復電
流が低減し、ソフトリカバリー特性が得られる。
【０００５】また、図５に示すように、カソード領域と
なるｎ+半導体層１上のｎ-半導体層２にトレンチを形成
し、このトレンチの底にアノード領域となる複数のｐ半
導体領域７を所定間隔おきに形成し、トレンチ側壁酸化
膜８の内側をｐ型のポリシリコン９で埋め戻した構成の
ショットキー接合ダイオードが知られている。
なるｎ+半導体層１上のｎ-半導体層２にトレンチを形成
し、このトレンチの底にアノード領域となる複数のｐ半
導体領域７を所定間隔おきに形成し、トレンチ側壁酸化
膜８の内側をｐ型のポリシリコン９で埋め戻した構成の
ショットキー接合ダイオードが知られている。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示すＪＢＳダイオード、特開平２−１５１０６７号公開
公報に開示された半導体装置およびＭＰＳダイオードで
は、ショットキー接合部をピンチオフさせるために隣り
合うｐ型のアノード領域の間隔を十分に狭くする必要が
あり、オーミック接合部に対するショットキー接合部の
比率を十分に高めることができないという問題点があ
る。換言すれば、ショットキー接合部の比率を高くする
と、隣り合うｐ型のアノード領域の間隔が広くなり、シ
ョットキー接合部をピンチオフさせることが困難とな
る。図５に示すようにトレンチを形成する構成によれ
ば、表面よりも深い部分から空乏層が伸びるため、この
問題点を改善することができるが、工程が複雑になり、
製造コストの増大を招くという欠点がある。
示すＪＢＳダイオード、特開平２−１５１０６７号公開
公報に開示された半導体装置およびＭＰＳダイオードで
は、ショットキー接合部をピンチオフさせるために隣り
合うｐ型のアノード領域の間隔を十分に狭くする必要が
あり、オーミック接合部に対するショットキー接合部の
比率を十分に高めることができないという問題点があ
る。換言すれば、ショットキー接合部の比率を高くする
と、隣り合うｐ型のアノード領域の間隔が広くなり、シ
ョットキー接合部をピンチオフさせることが困難とな
る。図５に示すようにトレンチを形成する構成によれ
ば、表面よりも深い部分から空乏層が伸びるため、この
問題点を改善することができるが、工程が複雑になり、
製造コストの増大を招くという欠点がある。
【０００７】本発明は、上記問題点に鑑みてなされたも
のであって、オーミック接合部に対するショットキー接
合部の比率が十分に高く、かつ安価に製造可能な構成の
ＪＢＳダイオードやＭＰＳダイオードを構成する半導体
装置を提供することを目的とする。
のであって、オーミック接合部に対するショットキー接
合部の比率が十分に高く、かつ安価に製造可能な構成の
ＪＢＳダイオードやＭＰＳダイオードを構成する半導体
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる半導体装置は、第１導電型（ｎ型）
の半導体基板の主面側に複数の第２導電型（ｐ型）の半
導体領域を離してまたは一部が重なるように形成し、隣
り合う第２導電型の半導体領域にまたがって第１導電型
の半導体領域を浅く形成することによって、隣り合う第
２導電型の半導体領域の相対峙する浅い領域を第１導電
型の半導体領域との重なりによって補償し、それによっ
て形成される実質的な第２導電型の半導体領域の隣り合
う間隔が、主面において広くなり、かつある深さにおい
て狭くなるようにしたものである。
め、本発明にかかる半導体装置は、第１導電型（ｎ型）
の半導体基板の主面側に複数の第２導電型（ｐ型）の半
導体領域を離してまたは一部が重なるように形成し、隣
り合う第２導電型の半導体領域にまたがって第１導電型
の半導体領域を浅く形成することによって、隣り合う第
２導電型の半導体領域の相対峙する浅い領域を第１導電
型の半導体領域との重なりによって補償し、それによっ
て形成される実質的な第２導電型の半導体領域の隣り合
う間隔が、主面において広くなり、かつある深さにおい
て狭くなるようにしたものである。
【０００９】この発明によれば、実質的な第２導電型の
半導体領域の隣り合う間隔が主面において広いため、隣
り合う第２導電型の半導体領域の間にある第１導電型の
半導体領域と、それに接触する電極とにより形成される
ショットキー接合部が広くなる。また、実質的な第２導
電型の半導体領域の隣り合う間隔がある深さにおいて狭
いため、ショットキー接合部が容易にピンチオフされ
る。
半導体領域の隣り合う間隔が主面において広いため、隣
り合う第２導電型の半導体領域の間にある第１導電型の
半導体領域と、それに接触する電極とにより形成される
ショットキー接合部が広くなる。また、実質的な第２導
電型の半導体領域の隣り合う間隔がある深さにおいて狭
いため、ショットキー接合部が容易にピンチオフされ
る。
【００１０】
【発明の実施の形態】以下に、本発明の半導体装置の実
施の形態について図面を参照しつつ詳細に説明する。
施の形態について図面を参照しつつ詳細に説明する。
【００１１】実施の形態１．図１は、本発明の実施の形
態１にかかる半導体装置の構造を示す縦断面図である。
この半導体装置は、図１に示すように、カソード領域と
なるｎ+半導体層１１上にｎ-半導体層１２が設けられて
なる半導体基板１０を用いて作製されている。この半導
体基板１０の一方の主面側には、その主面より、複数
（特に限定しないが、図示例では４個）のアノード領域
となるｐ半導体領域１３が所定の間隔おきに形成されて
いる。そして、隣り合うｐ半導体領域１３の間には、ｎ
半導体領域１７がｐ半導体領域１３に一部重なるように
形成されている。これらｐ半導体領域１３およびｎ半導
体領域１７はたとえばイオン注入法により形成される。
態１にかかる半導体装置の構造を示す縦断面図である。
この半導体装置は、図１に示すように、カソード領域と
なるｎ+半導体層１１上にｎ-半導体層１２が設けられて
なる半導体基板１０を用いて作製されている。この半導
体基板１０の一方の主面側には、その主面より、複数
（特に限定しないが、図示例では４個）のアノード領域
となるｐ半導体領域１３が所定の間隔おきに形成されて
いる。そして、隣り合うｐ半導体領域１３の間には、ｎ
半導体領域１７がｐ半導体領域１３に一部重なるように
形成されている。これらｐ半導体領域１３およびｎ半導
体領域１７はたとえばイオン注入法により形成される。
【００１２】ｐ半導体領域１３およびｎ半導体領域１７
の表面にわたって形成されたアノード電極１４は、ｎ半
導体領域１７にショットキー接合するとともに、ｐ半導
体領域１３にオーミック接合する。カソード電極１５は
ｎ+半導体層１１の表面、すなわち半導体基板１０の他
方の主面に形成されている。
の表面にわたって形成されたアノード電極１４は、ｎ半
導体領域１７にショットキー接合するとともに、ｐ半導
体領域１３にオーミック接合する。カソード電極１５は
ｎ+半導体層１１の表面、すなわち半導体基板１０の他
方の主面に形成されている。
【００１３】ｐ半導体領域１３の、ｎ半導体領域１７と
重なる部分はｎ半導体領域１７により補償されてｎ領域
となる。そのため、ｐ半導体領域１３の実質的な部分１
３１は、図２に示すように、半導体基板１０の主面より
も深い部分で幅が広い、すなわち幅が極大となる構造と
なる。つまり、ｐ半導体領域１３の実質的な部分１３１
は、これと隣り合うｐ半導体領域１３の実質的な部分１
３１と、半導体基板１０の主面において離れ、かつある
深さにおいて主面における間隔よりも近づく。ここで、
ある深さとは、ｐ半導体領域１３の実質的な部分１３１
の幅が極大となる深さである。このため、図２に点線で
示すように、空乏層１６は、ｐ半導体領域１３の実質的
な部分１３１の幅が極大となる付近でつながり易くな
る。
重なる部分はｎ半導体領域１７により補償されてｎ領域
となる。そのため、ｐ半導体領域１３の実質的な部分１
３１は、図２に示すように、半導体基板１０の主面より
も深い部分で幅が広い、すなわち幅が極大となる構造と
なる。つまり、ｐ半導体領域１３の実質的な部分１３１
は、これと隣り合うｐ半導体領域１３の実質的な部分１
３１と、半導体基板１０の主面において離れ、かつある
深さにおいて主面における間隔よりも近づく。ここで、
ある深さとは、ｐ半導体領域１３の実質的な部分１３１
の幅が極大となる深さである。このため、図２に点線で
示すように、空乏層１６は、ｐ半導体領域１３の実質的
な部分１３１の幅が極大となる付近でつながり易くな
る。
【００１４】したがって、アノード電極１４とｎ-半導
体層１２との接触部、すなわちショットキー接合部の幅
を従来よりも大きくしても、低い逆バイアスでショット
キー接合部をピンチオフさせることが可能となる。換言
すれば、ショットキー接合部をピンチオフさせることが
可能な範囲で、ショットキー接合部の幅を従来よりも大
きくすることができる。順方向バイアス時にはショット
キー接合部を介してアノード電極１４からカソード電極
１５へ電流が流れる。
体層１２との接触部、すなわちショットキー接合部の幅
を従来よりも大きくしても、低い逆バイアスでショット
キー接合部をピンチオフさせることが可能となる。換言
すれば、ショットキー接合部をピンチオフさせることが
可能な範囲で、ショットキー接合部の幅を従来よりも大
きくすることができる。順方向バイアス時にはショット
キー接合部を介してアノード電極１４からカソード電極
１５へ電流が流れる。
【００１５】ｐ半導体領域１３の実質的な部分１３１の
幅が極大となる点での、隣り合うｐ半導体領域１３の実
質的な部分１３１との距離は、たとえば無バイアス時に
空乏層１６が丁度つながる程度であるのが好ましい。こ
のように設計すれば、ショットキー接合部の電界を十分
緩和することができ、非常に有効である。ただし、これ
よりも広くてもよく、その場合には漏れ電流は若干増加
するが、電子電流の通路を十分確保することができるた
め、特にＪＢＳダイオードの場合に有効である。
幅が極大となる点での、隣り合うｐ半導体領域１３の実
質的な部分１３１との距離は、たとえば無バイアス時に
空乏層１６が丁度つながる程度であるのが好ましい。こ
のように設計すれば、ショットキー接合部の電界を十分
緩和することができ、非常に有効である。ただし、これ
よりも広くてもよく、その場合には漏れ電流は若干増加
するが、電子電流の通路を十分確保することができるた
め、特にＪＢＳダイオードの場合に有効である。
【００１６】ここで、ｐ半導体領域１３は、その平面形
状がストライプ状、メッシュ状または多角形状となるよ
うに形成される。半導体基板１０の主面におけるｐ半導
体領域１３の実質的な部分１３１の幅（すなわちオーミ
ック接合部の幅）、およびショットキー接合部の幅は、
素子の耐圧や、この半導体装置がＪＢＳダイオードであ
るかＭＰＳダイオードであるかによっても異なるが、た
とえばそれぞれ１〜２０μｍ程度である。
状がストライプ状、メッシュ状または多角形状となるよ
うに形成される。半導体基板１０の主面におけるｐ半導
体領域１３の実質的な部分１３１の幅（すなわちオーミ
ック接合部の幅）、およびショットキー接合部の幅は、
素子の耐圧や、この半導体装置がＪＢＳダイオードであ
るかＭＰＳダイオードであるかによっても異なるが、た
とえばそれぞれ１〜２０μｍ程度である。
【００１７】上述した実施の形態１によれば、ｐ半導体
領域１３の実質的な部分１３１の隣り合う間隔が半導体
基板１０の主面において広く、かつある深さにおいて狭
いため、ショットキー接合部が従来よりも広くなっても
ショットキー接合部を容易にピンチオフさせることがで
きる。つまり、ショットキー接合部をピンチオフさせる
ことが可能な範囲で、オーミック接合部に対するショッ
トキー接合部の比率を十分に高くすることができる。ま
た、トレンチ・エッチングやトレンチの埋め戻しおよび
平坦化処理などが不要であるため、トレンチを形成する
場合に比べて安価に製造することができる。したがっ
て、低漏れ電流のダイオードを低コストで得ることがで
きる。
領域１３の実質的な部分１３１の隣り合う間隔が半導体
基板１０の主面において広く、かつある深さにおいて狭
いため、ショットキー接合部が従来よりも広くなっても
ショットキー接合部を容易にピンチオフさせることがで
きる。つまり、ショットキー接合部をピンチオフさせる
ことが可能な範囲で、オーミック接合部に対するショッ
トキー接合部の比率を十分に高くすることができる。ま
た、トレンチ・エッチングやトレンチの埋め戻しおよび
平坦化処理などが不要であるため、トレンチを形成する
場合に比べて安価に製造することができる。したがっ
て、低漏れ電流のダイオードを低コストで得ることがで
きる。
【００１８】実施の形態２．図３は、本発明の実施の形
態２にかかる半導体装置の構造を示す縦断面図である。
この半導体装置が、図１に示す実施の形態１と異なるの
は、アノード領域となるｐ半導体領域がつながっている
ことである。すなわち、図３に示すように、カソード領
域となるｎ+半導体層２１およびｎ-半導体層２２からな
る半導体基板２０の一方の主面側に、その主面より、複
数（特に限定しないが、図示例では４個）のアノード領
域となるｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄ
が、隣り合うものどうしが一部重なり合うように熱拡散
されて形成されている。
態２にかかる半導体装置の構造を示す縦断面図である。
この半導体装置が、図１に示す実施の形態１と異なるの
は、アノード領域となるｐ半導体領域がつながっている
ことである。すなわち、図３に示すように、カソード領
域となるｎ+半導体層２１およびｎ-半導体層２２からな
る半導体基板２０の一方の主面側に、その主面より、複
数（特に限定しないが、図示例では４個）のアノード領
域となるｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄ
が、隣り合うものどうしが一部重なり合うように熱拡散
されて形成されている。
【００１９】そして、隣り合うｐ半導体領域２３ａとｐ
半導体領域２３ｂとの重なり部分を含んで、両ｐ半導体
領域２３ａ，２３ｂにまたがってｎ半導体領域２７が形
成されている。隣り合うｐ半導体領域２３ｂとｐ半導体
領域２３ｃ、および隣り合うｐ半導体領域２３ｃとｐ半
導体領域２３ｄについても同様に、それぞれｎ半導体領
域２７が形成されている。ｎ半導体領域２７はたとえば
イオン注入法により形成される。
半導体領域２３ｂとの重なり部分を含んで、両ｐ半導体
領域２３ａ，２３ｂにまたがってｎ半導体領域２７が形
成されている。隣り合うｐ半導体領域２３ｂとｐ半導体
領域２３ｃ、および隣り合うｐ半導体領域２３ｃとｐ半
導体領域２３ｄについても同様に、それぞれｎ半導体領
域２７が形成されている。ｎ半導体領域２７はたとえば
イオン注入法により形成される。
【００２０】ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２
３ｄおよびｎ半導体領域２７の表面にわたって形成され
たアノード電極２４は、ｎ半導体領域２７にショットキ
ー接合するとともに、ｐ半導体領域２３ａ，２３ｂ，２
３ｃ，２３ｄにオーミック接合する。カソード電極２５
は半導体基板２０の他方の主面に形成されている。
３ｄおよびｎ半導体領域２７の表面にわたって形成され
たアノード電極２４は、ｎ半導体領域２７にショットキ
ー接合するとともに、ｐ半導体領域２３ａ，２３ｂ，２
３ｃ，２３ｄにオーミック接合する。カソード電極２５
は半導体基板２０の他方の主面に形成されている。
【００２１】実施の形態２においても、ｐ半導体領域２
３ａ，２３ｂ，２３ｃ，２３ｄの、ｎ半導体領域２７と
重なる部分はｎ半導体領域２７により補償されてｎ領域
となる。そのため、ｐ半導体領域２３ａ，２３ｂ，２３
ｃ，２３ｄの実質的な部分は、半導体基板２０の主面よ
りも深い位置で幅が極大となる構造となる。このため、
ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄから伸び
る空乏層は、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２
３ｄの実質的な部分の幅が極大となる付近でつながり易
くなる。
３ａ，２３ｂ，２３ｃ，２３ｄの、ｎ半導体領域２７と
重なる部分はｎ半導体領域２７により補償されてｎ領域
となる。そのため、ｐ半導体領域２３ａ，２３ｂ，２３
ｃ，２３ｄの実質的な部分は、半導体基板２０の主面よ
りも深い位置で幅が極大となる構造となる。このため、
ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄから伸び
る空乏層は、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２
３ｄの実質的な部分の幅が極大となる付近でつながり易
くなる。
【００２２】また、実施の形態２では、熱拡散によりｐ
半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄが互いに重
なるまで横方向に伸びているため、各ｎ半導体領域２７
の中央部の表面部分がｐ半導体領域２３ａ，２３ｂ，２
３ｃ，２３ｄにより補償される。そのため、図１に示す
実施の形態１と比較して、各ｎ半導体領域２７の中央部
分が比較的低濃度となるので、ショットキー接合を安定
的に形成し易いという利点がある。
半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄが互いに重
なるまで横方向に伸びているため、各ｎ半導体領域２７
の中央部の表面部分がｐ半導体領域２３ａ，２３ｂ，２
３ｃ，２３ｄにより補償される。そのため、図１に示す
実施の形態１と比較して、各ｎ半導体領域２７の中央部
分が比較的低濃度となるので、ショットキー接合を安定
的に形成し易いという利点がある。
【００２３】また、実施の形態２では、図３に示すよう
に、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄのう
ち周辺領域に位置するｐ半導体領域２３ａ，２３ｄの幅
は、基板中央寄りに位置するｐ半導体領域２３ｂ，２３
ｃの幅よりも小さくなっている。これは、周辺領域に位
置するｐ半導体領域２３ａ，２３ｄの抵抗（２点鎖線で
仮想的に示すＲ１，Ｒ４）を基板中央寄りに位置するｐ
半導体領域２３ｂ，２３ｃの抵抗（２点鎖線で仮想的に
示すＲ２，Ｒ３）よりも大きくする（Ｒ１，Ｒ４＞Ｒ
２，Ｒ３）ためである。このような構成とすることによ
って、周辺領域での少数キャリアの注入を基板中央寄り
の領域よりも少なくしており、逆回復時に、図示しない
周辺耐圧構造部の少数キャリアが周辺領域のｐ半導体領
域２３ａ，２３ｄに集中して破壊に至るのを防いでい
る。
に、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄのう
ち周辺領域に位置するｐ半導体領域２３ａ，２３ｄの幅
は、基板中央寄りに位置するｐ半導体領域２３ｂ，２３
ｃの幅よりも小さくなっている。これは、周辺領域に位
置するｐ半導体領域２３ａ，２３ｄの抵抗（２点鎖線で
仮想的に示すＲ１，Ｒ４）を基板中央寄りに位置するｐ
半導体領域２３ｂ，２３ｃの抵抗（２点鎖線で仮想的に
示すＲ２，Ｒ３）よりも大きくする（Ｒ１，Ｒ４＞Ｒ
２，Ｒ３）ためである。このような構成とすることによ
って、周辺領域での少数キャリアの注入を基板中央寄り
の領域よりも少なくしており、逆回復時に、図示しない
周辺耐圧構造部の少数キャリアが周辺領域のｐ半導体領
域２３ａ，２３ｄに集中して破壊に至るのを防いでい
る。
【００２４】なお、周辺領域に位置するｐ半導体領域２
３ａ，２３ｄの幅を小さくする代わりに、周辺領域に位
置するｐ半導体領域２３ａ，２３ｄとこれに重なるｎ半
導体領域２７との重なり部分を、基板中央寄りに位置す
るｐ半導体領域２３ｂ，２３ｃに対するよりも大きくし
ても、同様に逆回復時の破壊を防ぐことができる。ま
た、最外周に位置するｐ半導体領域に限らず、周辺領域
に位置する複数のｐ半導体領域について抵抗を大きくし
てもよいし、基板中央から周辺領域に近づくにつれて徐
々にまたは段階的にｐ半導体領域の抵抗が大きくなるよ
うにｐ半導体領域およびｎ半導体領域を形成してもよ
い。
３ａ，２３ｄの幅を小さくする代わりに、周辺領域に位
置するｐ半導体領域２３ａ，２３ｄとこれに重なるｎ半
導体領域２７との重なり部分を、基板中央寄りに位置す
るｐ半導体領域２３ｂ，２３ｃに対するよりも大きくし
ても、同様に逆回復時の破壊を防ぐことができる。ま
た、最外周に位置するｐ半導体領域に限らず、周辺領域
に位置する複数のｐ半導体領域について抵抗を大きくし
てもよいし、基板中央から周辺領域に近づくにつれて徐
々にまたは段階的にｐ半導体領域の抵抗が大きくなるよ
うにｐ半導体領域およびｎ半導体領域を形成してもよ
い。
【００２５】上述した実施の形態２によれば、ショット
キー接合部をピンチオフさせることが可能な範囲で、オ
ーミック接合部に対するショットキー接合部の比率を十
分に高くすることができる。また、トレンチを形成する
場合に比べて安価に製造することができる。さらには、
ＭＰＳダイオードとして使用する場合には、ｐ半導体領
域２３ａ，２３ｂ，２３ｃ，２３ｄおよびｎ半導体領域
２７の形成位置や幅などを変えるだけでｐ半導体領域２
３ａ，２３ｂ，２３ｃ，２３ｄの実質的な部分（少数キ
ャリア注入領域）の抵抗を制御することができるので、
少数キャリアの注入量を場所により変えることが容易と
なる。したがって、逆回復電流を小さくし、ソフトリカ
バリー特性を維持したままで、低漏れ電流のダイオード
を低コストで得ることができる。
キー接合部をピンチオフさせることが可能な範囲で、オ
ーミック接合部に対するショットキー接合部の比率を十
分に高くすることができる。また、トレンチを形成する
場合に比べて安価に製造することができる。さらには、
ＭＰＳダイオードとして使用する場合には、ｐ半導体領
域２３ａ，２３ｂ，２３ｃ，２３ｄおよびｎ半導体領域
２７の形成位置や幅などを変えるだけでｐ半導体領域２
３ａ，２３ｂ，２３ｃ，２３ｄの実質的な部分（少数キ
ャリア注入領域）の抵抗を制御することができるので、
少数キャリアの注入量を場所により変えることが容易と
なる。したがって、逆回復電流を小さくし、ソフトリカ
バリー特性を維持したままで、低漏れ電流のダイオード
を低コストで得ることができる。
【００２６】
【発明の効果】本発明によれば、実質的な第２導電型の
半導体領域の隣り合う間隔が主面において広く、かつあ
る深さにおいて狭いため、ショットキー接合部をピンチ
オフさせることが可能な範囲で、オーミック接合部に対
するショットキー接合部の比率を十分に高くすることが
できる。また、トレンチを形成する場合に比べて安価に
製造することができる。したがって、低漏れ電流のダイ
オードを低コストで得ることができる。
半導体領域の隣り合う間隔が主面において広く、かつあ
る深さにおいて狭いため、ショットキー接合部をピンチ
オフさせることが可能な範囲で、オーミック接合部に対
するショットキー接合部の比率を十分に高くすることが
できる。また、トレンチを形成する場合に比べて安価に
製造することができる。したがって、低漏れ電流のダイ
オードを低コストで得ることができる。
【図１】本発明の実施の形態１にかかる半導体装置の構
造を示す縦断面図である。
造を示す縦断面図である。
【図２】図１に示す半導体装置において空乏層のつなが
りを説明するための図である。
りを説明するための図である。
【図３】本発明の実施の形態２にかかる半導体装置の構
造を示す縦断面図である。
造を示す縦断面図である。
【図４】従来のＪＢＳダイオードの構造を示す縦断面図
である。
である。
【図５】従来のＪＢＳダイオードの他の構造を示す縦断
面図である。
面図である。
１０，２０ 半導体基板
１３，２３ａ〜２３ｄ ｐ半導体領域（第２導電型の
半導体領域） １４，２４ アノード電極（第１の電極） １５，２５ カソード電極（第２の電極） １７，２７ ｎ半導体領域（第１導電型の半導体領
域）
半導体領域） １４，２４ アノード電極（第１の電極） １５，２５ カソード電極（第２の電極） １７，２７ ｎ半導体領域（第１導電型の半導体領
域）
フロントページの続き
(72)発明者 内藤 達也
神奈川県川崎市川崎区田辺新田１番１号
富士電機株式会社内
Ｆターム(参考） 4M104 CC01 CC03 DD26 DD94 FF32
GG02 GG03 HH20
Claims (6)
- 【請求項１】 第１導電型の半導体基板と、 前記半導体基板の一方の主面より互いに離間して形成さ
れた複数の第２導電型の半導体領域と、 隣り合う前記第２導電型の半導体領域の間に形成され、
隣り合う前記第２導電型の半導体領域のそれぞれに一部
が重なる第１導電型の半導体領域と、 前記主面に接して形成され、前記第２導電型の半導体領
域にオーミック接合し、かつ前記第１導電型の半導体領
域にショットキー接合する第１の電極と、 前記半導体基板とオーミック接合する第２の電極と、 を具備し、 前記第１導電型の半導体領域との重なりによる補償によ
って形成される実質的な前記第２導電型の半導体領域の
隣り合う間隔は、前記主面における間隔よりもある深さ
において狭くなっていることを特徴とする半導体装置。 - 【請求項２】 第１導電型の半導体基板と、 前記半導体基板の一方の主面より互いに一部が重なり合
うように熱拡散されて形成された複数の第２導電型の半
導体領域と、 隣り合う前記第２導電型の半導体領域の重なり合う部分
に形成された第１導電型の半導体領域と、 前記主面に接して形成され、前記第２導電型の半導体領
域にオーミック接合し、かつ前記第１導電型の半導体領
域にショットキー接合する第１の電極と、 前記半導体基板とオーミック接合する第２の電極と、 を具備し、 前記第１導電型の半導体領域との重なりによる補償によ
って形成される実質的な前記第２導電型の半導体領域の
隣り合う間隔は、前記主面における間隔よりもある深さ
において狭くなっていることを特徴とする半導体装置。 - 【請求項３】 前記第１導電型の半導体領域は前記第２
導電型の半導体領域よりも浅く形成されていることを特
徴とする請求項１または２に記載の半導体装置。 - 【請求項４】 隣り合う前記第２導電型の半導体領域の
最も狭い間隔は、無バイアス時に前記第２導電型の半導
体領域から伸びる空乏層が互いにつながる程度であるこ
とを特徴とする請求項１〜３のいずれか一つに記載の半
導体装置。 - 【請求項５】 前記第１導電型の半導体領域との重なり
による補償によって形成される複数の実質的な前記第２
導電型の半導体領域の抵抗に関し、基板中央寄りに配置
された前記第２導電型の半導体領域の抵抗よりも周辺領
域に配置された前記第２導電型の半導体領域の抵抗の方
が高いことを特徴とする請求項１〜４のいずれか一つに
記載の半導体装置。 - 【請求項６】 前記第２の電極は前記半導体基板の他方
の主面に接して形成されていることを特徴とする請求項
１〜５のいずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001236905A JP4810776B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001236905A JP4810776B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051601A true JP2003051601A (ja) | 2003-02-21 |
| JP4810776B2 JP4810776B2 (ja) | 2011-11-09 |
Family
ID=19068084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001236905A Expired - Fee Related JP4810776B2 (ja) | 2001-08-03 | 2001-08-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4810776B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167149A (ja) * | 2003-12-05 | 2005-06-23 | Sanken Electric Co Ltd | ショットキバリアを有する半導体装置 |
| WO2013153909A1 (ja) * | 2012-04-12 | 2013-10-17 | 富士電機株式会社 | ワイドバンドギャップ半導体装置およびその製造方法 |
| CN104681637A (zh) * | 2013-11-26 | 2015-06-03 | 英飞凌科技股份有限公司 | 具有减小的通向电压的肖特基二极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637683A (en) * | 1979-09-04 | 1981-04-11 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor rectifying device |
| JPH02151067A (ja) * | 1988-12-02 | 1990-06-11 | Toshiba Corp | 半導体装置 |
| JPH07254718A (ja) * | 1992-12-24 | 1995-10-03 | Nippon Inter Electronics Corp | 半導体装置 |
| JPH0969637A (ja) * | 1995-08-31 | 1997-03-11 | Semiconductor Res Found | ダイオード |
| JP2002314099A (ja) * | 2001-04-09 | 2002-10-25 | Denso Corp | ショットキーダイオード及びその製造方法 |
-
2001
- 2001-08-03 JP JP2001236905A patent/JP4810776B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5637683A (en) * | 1979-09-04 | 1981-04-11 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor rectifying device |
| JPH02151067A (ja) * | 1988-12-02 | 1990-06-11 | Toshiba Corp | 半導体装置 |
| JPH07254718A (ja) * | 1992-12-24 | 1995-10-03 | Nippon Inter Electronics Corp | 半導体装置 |
| JPH0969637A (ja) * | 1995-08-31 | 1997-03-11 | Semiconductor Res Found | ダイオード |
| JP2002314099A (ja) * | 2001-04-09 | 2002-10-25 | Denso Corp | ショットキーダイオード及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167149A (ja) * | 2003-12-05 | 2005-06-23 | Sanken Electric Co Ltd | ショットキバリアを有する半導体装置 |
| JP4623259B2 (ja) * | 2003-12-05 | 2011-02-02 | サンケン電気株式会社 | ショットキバリアを有する半導体装置 |
| WO2013153909A1 (ja) * | 2012-04-12 | 2013-10-17 | 富士電機株式会社 | ワイドバンドギャップ半導体装置およびその製造方法 |
| US9230958B2 (en) | 2012-04-12 | 2016-01-05 | Fuji Electric Co., Ltd. | Wide band gap semiconductor apparatus and fabrication method thereof |
| CN104681637A (zh) * | 2013-11-26 | 2015-06-03 | 英飞凌科技股份有限公司 | 具有减小的通向电压的肖特基二极管 |
| US9859383B2 (en) | 2013-11-26 | 2018-01-02 | Infineon Technologies Ag | Schottky diode with reduced forward voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4810776B2 (ja) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107924951B (zh) | 半导体装置 | |
| JP6080023B2 (ja) | 逆導通型ｉｇｂｔ | |
| US7781869B2 (en) | Semiconductor device having rectifying action | |
| US8334563B2 (en) | Field-effect semiconductor device and method of producing the same | |
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| US7588958B2 (en) | Schottky barrier diode and manufacturing method thereof | |
| JP5636254B2 (ja) | 半導体装置 | |
| US10418445B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
| JP2019071313A (ja) | 半導体装置 | |
| KR20050065275A (ko) | 반도체 장치 | |
| JP2004319732A (ja) | 半導体装置 | |
| US7135718B2 (en) | Diode device and transistor device | |
| US20190109187A1 (en) | Semiconductor switching element | |
| JP2004127968A (ja) | 半導体装置およびその製造方法 | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| US20080290366A1 (en) | Soi Vertical Bipolar Power Component | |
| CN216413089U (zh) | 垂直导电电子功率器件及电子器件 | |
| JP2000269518A (ja) | 電力用半導体素子及び半導体層の形成方法 | |
| US20150255629A1 (en) | Semiconductor device | |
| JP3655834B2 (ja) | 半導体装置 | |
| JP6649813B2 (ja) | トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置 | |
| JP3420698B2 (ja) | 半導体装置及びその製造方法 | |
| US20220190146A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4810776B2 (ja) | 半導体装置 | |
| JP2004055968A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4810776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |