JP4006879B2 - ショットキーバリアダイオードおよびその製造方法 - Google Patents
ショットキーバリアダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP4006879B2 JP4006879B2 JP9968999A JP9968999A JP4006879B2 JP 4006879 B2 JP4006879 B2 JP 4006879B2 JP 9968999 A JP9968999 A JP 9968999A JP 9968999 A JP9968999 A JP 9968999A JP 4006879 B2 JP4006879 B2 JP 4006879B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- anode electrode
- type buried
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、金属/半導体界面の整流作用を利用するショットキーバリアダイオード(以下SBDと略す)に関する。
【0002】
【従来の技術】
SBDは、pn接合の整流作用を利用するpnダイオードと比較すると、次の特徴を有する。(1)バリアハイトを金属によって制御できるので、オン電圧の制御が可能である。(2)多数キャリア素子なので、少数キャリアの蓄積が無く、高速のスイッチングが可能である。(pnダイオードは少数キャリアの蓄積があるバイポーラ型素子である。)
これまでシリコンを用いたSBDは、100V前後の比較的低耐圧の領域で、主にオン抵抗を下げる目的で使用されてきた。近年炭化けい素(以下SiCと記す)のSBDは、上記(2)の特徴を活かして、高耐圧で高速のスイッチングができるデバイスとして期待されている。
【0003】
しかし、SBDには物理的原理によって大きな障害があった。すなわち、オン抵抗を小さくしようとしてバリアハイトを小さくすると、逆バイアス時のリーク電流が増大する。この問題を解決するために、これまでいくつかの新規な構造が提案されてきた。
【0004】
図9はF.Dahlquist らの発表になるSBD[F.Dahlquist , C-M.Zettering, M.Oestling, K.Rottner, Abstracts of Int. Conf. On silicon carbide, III-nitride, and Related Materials 1997, pp.134-135]の部分断面図である。
【0005】
n+ サブストレート11上のnエピタキシャル層12の表面層にpアノード領域13をストライプ状に形成し、その表面にショットキー接合を形成するアノード電極15を接触させたものである。16はオーミックなカソード電極である。これの目的とすることは、素子に逆バイアスが印加されたとき、pn接合から広がる空乏層を利用することである。アノード電極15のショットキー接合部分がその空乏層に覆われて、電流が遮断されることを利用して、SBDの逆方向のリーク電流を減少させるものである。
【0006】
図10はK.J.Schoenらの発表になるSBD[K.J.Schoen, J.P.Henning, J.M.Woodall, J.A.Cooper, Jr., and M.R.Melloch, Abstracts of Int. Conf. On silicon carbide, III-nitride, and Related Materials 1997, pp.419-420]の部分断面図である。
【0007】
この例では、nエピタキシャル層22の表面層にトレンチ28を設け、その底部および側壁部にバリアハイトの高い金属である例えばNiの第二バリア金属25bを、トレンチの凸部にバリアハイトの低い金属である例えばTiの第一バリア金属25aを接触させている。これにより、SBDが順方向にバイアスされた場合には、バリアハイトの低い第一バリア金属25aのショットキー接合に主たる電流が流れる。逆バイアスされた場合には、第二バリア金属25bであるNiがショットキー接合しているトレンチ28の側壁から空乏層が広がって、第一バリア金属25aのショットキー接合の大きなリーク電流を抑制する。こうして低いオン電圧でありながら、逆方向リーク電流の低減を実現するものである。
【0008】
【発明が解決しようとする課題】
しかしながら、これらの構造によってSBDの問題が完全に解決されたわけではない。
まず、図9のpn接合を使用するタイプのSBDにおいては、図から明らかなようにショットキー接合の実効的な面積が、pアノード領域13の分だけ狭くなってしまう。実際の素子では50%或いは66%も面積が減少する例が示された。このように半導体基板面の利用率が低いのでは、バリアハイトの低い金属をショットキー電極として使用してオン電圧の低減を図るとしても、実効的な面積が減少するため、電流密度が大きくなることからオン電圧が上昇してしまう。また、ショットキー接合部分に電流が集中するために、高電流領域においては発熱が著しく、接合の劣化を招く恐れがある。
【0009】
一方図10のトレンチ型のSBDにおいては、図のようにトレンチ形状を形成しなければならない。通常このようなトレンチ構造は反応性イオンエッチング(以下RIEと記す)などのドライエッチングの手法によって形成する。このときRIE時のイオン衝撃によってダメージを生じ、ショットキー接合の特性が悪化するというような現象が発生する。
【0010】
低耐圧の素子においては、トレンチ28間の凸部に空乏層を広げるために、凸部の幅Wmは2〜3μmとしなければならないが、特にnエピタキシャル層22の不純物濃度が高い素子においては、空乏層があまり広がらないため、この構造を有効に働かせるためには、サブミクロンの非常に狭いピッチでトレンチを形成しなければならなくなる。
【0011】
サブミクロンの狭いピッチでトレンチの形成は、非常に困難であるという製造上の問題だけでなく、凸部の幅Wmを狭くするに従って、低バリアハイトのショットキー接合の面積が狭くなり、オン電圧が増大するという問題も起きる。
【0012】
これらの問題点を克服するために、先に発明者は特願平10−124900において、埋め込み領域を備えたSBDを提案した。図11はそのSBDの部分断面図である。図11において、SiCのn+ サブストレート31上のnエピタキシャル層32層内に、p埋め込み領域33が埋め込まれている。そしてnエピタキシャル層32の表面には、ショットキー接合を形成するアノード電極35が設けられている。このアノード電極35はまた、nエピタキシャル層32の表面層に形成されたpコンタクト領域34の表面にも接触している。すなわち、p埋め込み領域33は、pコンタクト領域34を介して、アノード電極35と同電位にされていることになる。n+ サブストレート31の下面には、カソード電極36が設けられている。このSBD30では、ショットキー接合の部分での電流集中が防止できるとともに、p埋め込み領域33によって逆バイアス時のリーク電流が効果的に抑制される。37は、アノード電極35の周辺の空乏層を広げるためのガードリングである。
【0013】
しかしながら図11の例では、p埋め込み領域間33間の距離がリーク電流の重要なパラメータとなるので、例えば1ミクロン程度に制御する必要がある。ところが、そのようなp埋め込み領域間33を形成するためには、イオン注入工程において、選択的なイオン注入をおこなうために数ミクロンと厚いマスクが必要であるにもかかわらず、その幅を1ミクロン程度にしなければならないことになり、実際の製造にはかなりの困難を伴うものである。
【0014】
図11の例におけるp埋め込み領域33間の距離は、図9のpアノード領域間の距離、図10のトレンチ構造におけるトレンチ凸部の幅と等価であり、共にパターニングの精度が本質的に重要となるのは同じである。このように、電流通流部の距離がマスクパターンによって制限されており、その距離を近づけるのが非常に困難なことは、実は上記の3種類の構造に共通な基本的な問題である。
【0015】
このような状況に鑑み本発明の目的は、オン電圧が低く、逆バイアス時のリーク電流が少なく、しかも製造の容易なSBDおよびその製造方法を提供することにある。
【0016】
【課題を解決するための手段】
以上の課題について、本発明は2種類の異なる深さのp領域を形成し、その深さの差によって電流経路を制御することにより解決する。
すなわち、第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の前記第一導電型半導体層の異なる二つ以上の深さに、逆バイアス時に空乏層が連続するような間隔で第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするものとする。
【0017】
そのようにすれば、第二導電型埋め込み領域の深さの差で電流経路を制御するため、電流経路の幅を非常に精度良く制御することが可能となり、リーク電流特性のすぐれたショットキーバリアダイオードとなる。
【0018】
最上の第二導電型埋め込み領域の上方に第一導電型半導体層を有するものとする。
そのようにすれば、電流の分散および均一化が図られる。また、半導体基板表面の利用効率を高くでき、従来のような電流集中を抑制できる。
【0019】
最上の第二導電型埋め込み領域の上方に第一導電型半導体層より不純物濃度の高い第一導電型高濃度領域を有するものとする。
第一導電型高濃度領域を設けることにより、一層電流の分散および均一化が図られる。
【0020】
第一導電型高濃度領域の表面にアノード電極が接触するものとする。
そのようにすれば、バリアハイトの低減を図ることができる。
第一導電型半導体層は炭化けい素、シリコンのいずれでも良い。
【0021】
上記のようなショットキーバリアダイオードの製造方法、特に深さの異なる第二導電型埋め込み領域の形成方法としては、第二導電型不純物をイオン注入した後、第一導電型半導体層をエピタキシャル成長し、その第一導電型半導体層の表面層に先のイオン注入と平面図上でずらして第二導電型不純物をイオン注入するか、第一導電型半導体層の表面から、第二導電型不純物を加速電圧を変えて平面図上でずらしてイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成するか、第一導電型半導体層の表面に選択的に薄いマスクを設けマスクを透過させて第二導電型不純物をイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成するかの方法を取る。
何れの方法を取っても、深さの異なる第二導電型埋め込み領域を有するショットキーバリアダイオードを製造することができる。
【0022】
【発明の実施の形態】
以下に図を参照しながら本発明の実施の形態を説明する。なお以下において、n、またはpを冠記した層、領域等は、それぞれ電子、正孔を多数キャリアとするものであることを意味している。
【0023】
[実施例1]
図1は本発明第一の実施例のSiCSBDの部分断面図である。
図において、n+ サブストレート41上のnエピタキシャル層42層の表面層およびnエピタキシャル層42層内に、それぞれp埋め込み領域43a、43bが埋め込まれている。そしてnエピタキシャル層42の表面には、ショットキー接合を形成するアノード電極45が設けられている。このアノード電極45はまた、nエピタキシャル層42の表面層に形成されたpコンタクト領域44の表面にも接触している。すなわち、p埋め込み領域43bは、pコンタクト領域44を介して、アノード電極45と同電位にされていることになる。n+ サブストレート41の下面には、オーミックなカソード電極46が設けられている。高耐圧化を図るためのpガードリングは記載を省略している。
【0024】
例えば1000V クラスのSiCSBDの場合の各部の寸法例は次の通りである。n+ サブストレート41の不純物濃度と厚さは、それぞれ2×1018cm-3、250μm 、nエピタキシャル層42のそれは、1×1016cm-3、10μm である。p埋め込み領域43a、43bの幅と厚さはそれぞれ、6μm 、0.7μm であり、最高不純物濃度は1×1020cm-3である。p埋め込み領域43a、43bの上下方向の間隔は、2μm である。pコンタクト領域44の幅と厚さはそれぞれ、6μm 、2μm であり、最高不純物濃度は1×1020cm-3である。アノード電極45は0.1μm のチタン層と1μm のアルミニウム層とからなる。
【0025】
p埋め込み領域43a、43bの幅はなるべく狭い方が好ましいが、パターニングの精度およびコンダクタンスによって適当な寸法と不純物濃度が決められ、通常1〜10μm 程度とする。また、p埋め込み領域43の間隔は、空乏層の広がる幅によって決まるため、各耐圧構造によって個別に設計する必要がある。
【0026】
図3(a)は図1のSBDのチップのアノード電極45を透視した平面図である。表面層のストライプ状のp埋め込み領域43aが点線で示されている。深い方のp埋め込み領域43bは示されていないが、やはりストライプ状で表面層のp埋め込み領域43aとはずらして形成されている。アノード電極45の外側の環は、pガードリング47である。
【0027】
図3(b)は、A−A線に沿った断面図であり、p埋め込み領域43a、43bとpコンタクト領域44との接している状況、およびpガードリング47の配置状況が見られる。表面層のp埋め込み領域43aの周囲部分の下に環状のpコンタクト領域44が設けられ、その表面にアノード電極45が接している。pコンタクト領域44は、必ずしも周辺部だけである必要はない。また、表面層のp埋め込み領域43aとpガードリング47とは、同じ表面濃度、同じ接合深さとしてもよい。
【0028】
本実施例のSBDの特徴は、アノード電極と電気的に短絡されたp埋め込み領域43a、43bが、半導体表面層と内部との二段に、しかも互いにずらした配置に埋め込まれていることである。
【0029】
この構造の効果を図2の動作図で説明する。図2は図1をやや拡大した断面図であり、矢印6で電流経路を示してある。この図からわかるように電流は深さの異なるp埋め込み領域43a、43bで挟まれた領域を流れる。したがって電流経路の幅は、p埋め込み領域43a、43bの深さの差として制御されるため、前述のパターニングに比較して容易にサブミクロンの距離が制御可能であり、非常に狭い電流経路を設定することができることに特徴がある。
【0030】
実際の作成においてはこの深さの差は0.2〜1μm 程度とすることができ、nエピタキシャル層42の不純物の濃度によって最適値の設定が可能である。すなわち、n型領域の不純物濃度により空乏層の広がりが異なるからである。
【0031】
更に、逆バイアス時には半導体内部に埋め込まれているp埋め込み領域43a、43bから空乏層5が広がるため、表面等の影響を受けないので空乏層の広がりが大きく、リーク電流を有効に遮断できる利点もある。
実際の試作SBDにおいても、リーク電流が従来の約1/4になることが確認された。
【0032】
次に第一の実施例のSBDについてその製造方法を述べる。図4(a)ないし(e)は、製造工程順に示した主な製造工程ごとの断面図である。
図示されないn+ サブストレート上に約8μm 成長したnエピタキシャル層42上にシリコン酸化膜8aを形成し、フォトリソグラフィによりパターンニングして、深いp埋め込み領域43bのための例えばほう素イオン3aをイオン注入する(イオン注入したほう素イオンを示したのが点線3bである)[図4(a)]。加速電圧は50keV とし、ドーズ量は1×1015cm-2とした。
【0033】
注入するイオンはp型になる不純物であるが、シリコンの場合は通常ほう素、SiCの場合はほう素やアルミニウムが用いられる。同じ加速電圧では、ほう素の方が深く注入されるが、SiCではアルミニウムの方が活性化し易い。ドーズ量はSBD特性には大きく影響しないが、通常p埋め込み領域43のコンダクタンスを下げるために1×1013から1×1015cm-2の範囲とされることが多い。ただし、SiCの場合、イオン注入した不純物の活性化の問題から、高温注入されるときがある。このときはイオン注入用のマスクは高温に耐える必要があるため、シリコンや酸化膜、チタンなどの高融点金属膜が使用される。
【0034】
次に、1700℃、30分間の熱処理を施し、活性化した後、nエピタキシャル層42の残り2μmをエピタキシャル成長する[同図(b)]。
次に、もう一度nエピタキシャル層42上にシリコン酸化膜8bを形成し、フォトリソグラフィによりパターンニングして、pコンタクト領域44のためのほう素イオン3aをイオン注入する[同図(c)]。加速電圧は200、500、800keV とし、ドーズ量は各1×1015cm-2とした。
【0035】
次に、もう一度フォトリソグラフィによりパターンニングして、表面層のp埋め込み領域43aのためのほう素イオン3aをイオン注入する[同図(d)]。加速電圧は50keV とし、ドーズ量は1×1015cm-2とした。この方法とすれば、図3(c)のシリコン酸化膜8bを再び利用してマスクを形成することができる。
【0036】
続いて1700℃、30分間の熱処理を施す[同図(e)]。注入された不純物が活性化され、p埋め込み領域43a、43b、pコンタクト領域44が形成される。
【0037】
この後、チタンを0.1μm 、アルミニウムを1μm スパッタ蒸着し、アノード電極とする。更にn+ サブストレートの裏面にアルミニウムを蒸着してカソード電極として、図1のSBDが完成する。
図4(a)〜(e)の製造方法をとれば極めてシンプルであり、従来のRIEのような高価な装置や困難な工程の必要が無く、容易に製造できる。
【0038】
またこの製造方法では、後述の製造方法に比べp埋め込み領域43のためのほう素イオン注入を比較的低加速電圧でおこなえることが特徴である。すなわち、高エネルギーのイオン注入設備は非常に高価であることから、そのような高価な設備が不要であり、通常の低ネルギーの装置が使用できるという利点がある。また、低加速電圧のイオン注入用のマスクであれば、厚さをそれほど厚くしなくて済む。
【0039】
[実施例2]
図5(a)ないし(d)は、別の製造方法による図1と類似の構造の実施例2のSBDの製造方法の製造工程順に示した断面図である。紙面の都合上SBDの下部を省略している。
【0040】
図示されないn+ サブストレート上に10μm 成長したnエピタキシャル層52上にシリコン酸化膜8aを形成し、フォトリソグラフィによりパターンニングして、深いp埋め込み領域53bのためのほう素イオン3aをイオン注入する[図5(a)]。加速電圧は1.5MeV とし、ドーズ量は1×1015cm-2とした。
【0041】
次に、もう一度nエピタキシャル層52上にシリコン酸化膜8bを形成し、フォトリソグラフィによりパターンニングして、pコンタクト領域54のためのほう素イオン3aをイオン注入する[同図(b)]。加速電圧は200、500、800keV とし、ドーズ量は各1×1015cm-2とした。
【0042】
次に、もう一度フォトリソグラフィによりパターンニングして、表面層のp埋め込み領域53aのためのほう素イオン3aをイオン注入する[同図(c)]。加速電圧は50keV とし、ドーズ量は1×1015cm-2とした。この方法とすれば、図5(b)のシリコン酸化膜8bを再び利用してマスクを形成することができる。
【0043】
続いて1700℃、30分間の熱処理を施す[同図(d)]。注入された不純物が活性化され、p埋め込み領域53a、53b、pコンタクト領域54ができる。
【0044】
この後、チタンを0.1μm 、アルミニウムを1μm スパッタ蒸着し、アノード電極とする。更にn+ サブストレートの裏面にアルミニウムを蒸着してカソード電極としてSBDが完成する。
【0045】
この方法ではイオン注入時の加速電圧を例えば50keV 〜1.5MeV に制御することにより、注入深さを調節できることを利用し、異なる2種類の深さのp埋め込み領域53a、53bおよびpコンタクト領域54を加速電圧で制御して形成している。
【0046】
この製造方法では、途中にエピタキシャル成長を挟むことなく、マスク形成とイオン注入とでおこなえることが特徴である。この製造方法によるSBDも実施例1のSBDとほぼ同じ特性を示す。
【0047】
[実施例3]
図6(a)ないし(c)は、更に別の製造方法による図1と類似の構造の実施例3のSBDの製造方法を製造工程順に示した断面図である。
【0048】
図示されないn+ サブストレート上に10μm 成長したnエピタキシャル層62上にシリコン酸化膜8aを形成し、フォトリソグラフィによりパターンニングして、pコンタクト領域54のためのほう素イオン3aをイオン注入する[図6(a)]。加速電圧は200、500、800keV とし、ドーズ量は各1×1015cm-2とした。
【0049】
次に、シリコン酸化膜8aの厚さを調節およびフォトリソグラフィによりパターニングして、p埋め込み領域63a、63bのためのほう素イオン3aをイオン注入する[同図(b)]。加速電圧は1.5MeV とし、ドーズ量は1×1015cm-2とした。
【0050】
続いて1700℃、30分間の熱処理を施す[同図(c)]。注入された不純物が活性化され、p埋め込み領域63a、63b、pコンタクト領域64ができる。
【0051】
この後、チタンを0.1μm 、アルミニウムを1μm スパッタ蒸着し、アノード電極とする。更にn+ サブストレートの裏面にアルミニウムを蒸着してカソード電極として、SBDが完成する。
【0052】
この方法では、やはりイオン注入を利用しているが前の例と違って、単一の加速電圧でp埋め込み領域63a、63bのためのイオン注入を実施し、深さの差はマスクによって制御している。すなわち、浅い方のp埋め込み領域63aは、マスクを透過して基板の半導体に達するようにマスクの厚さを設定する。従って、マスクの厚さによってp埋め込み領域63a、63bの深さの差が制御されることになり、パターニングが1回、イオン注入が1回と上記2つの方法と比較して短い工程で製造可能である。
【0053】
この製造方法によるSBDも実施例1のSBDとほぼ同じ特性を示す。
[実施例4]
図7は本発明第四の実施例のSBDの部分断面図である。
【0054】
図1の実施例1のSBDと異なっている点は、n+ サブストレート71上のnエピタキシャル層72内に、二段のp埋め込み領域73a、73bが埋め込まれている点である。ショットキー接合を形成するアノード電極75はnエピタキシャル層72のほぼ全面に接している。
【0055】
p埋め込み73a、73bは互い違いに配置され、表面のアノード電極75とpコンタクト領域74を介して接続されていること、従って、容易にサブミクロンの距離が制御可能であり、非常に狭い電流経路を設定することができることは同じである。
【0056】
この構造においては、図1の実施例1のSBDのようにショットキー接合の面積が減少せず、エピタキシャル層72の表面が全面活用されているため、順方向電圧が低減できる。
【0057】
また、p埋め込み領域73aの上部にも電流が流れるため、電流集中を緩和する効果がある。これによりショットキー接合での発熱が少なくなり、温度上昇も抑えられる。
【0058】
この実施例4のSBDの製造方法については、実施例1〜3の方法を適宜適用することができる。[実施例5]
図8は本発明第五の実施例のSBDの部分断面図である。
【0059】
図7の実施例4のSBDと異なっている点は、p埋め込み領域83b上のnエピタキシャル層82の表面層に高濃度のn+ 高濃度領域89が形成されており、その表面にショットキー接合を形成するアノード電極85が設けられている点である。
【0060】
このような構造にするには、実施例5のSBDの工程に加えて、燐イオンを20keV の加速電圧で1 ×1014cm-2注入し、アニールすればよい。アニールはBやAlと同時に実施すれば、熱処理は1回で済む。燐イオンではなく、SiCでは窒素イオン、シリコンでは砒素イオンを注入してもn+ 高濃度領域89を形成できる。
【0061】
このようにすると、ショットキー接合のバリアハイトを低減する効果が得られる。例えば本実施例のSiCSBDでは、100A ・cm-2の電流密度での順電圧が0.2V 低下した。勿論上記の実施例4と同様に全面にアノード電極85が設けられているので、電流密度が低く抑えられる効果もある。また、電流集中を緩和する効果も大きく、接合部分での発熱が少ないため温度上昇が抑えられる。
【0062】
【発明の効果】
以上説明したように本発明によれば、第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の前記第一導電型半導体層の異なる二つ以上の深さに、逆バイアス時に空乏層が連続するような間隔で第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域の中心が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とすることにより、低いオン電圧と低リーク電流とを両立させたショットキーバリアダイオードを実現することができる。
【0063】
低オン電圧、低リーク電流のショットキーバリアダイオードを実現可能とする本発明は、高耐圧、高速のスイッチングデバイスとしてショットキーバリアダイオードの用途拡大に大きな意義をもつものである。
【図面の簡単な説明】
【図1】 本発明第一の実施例のSBDの部分断面図
【図2】 本発明の効果を説明するための動作図
【図3】 (a)は第一の実施例のSBDの平面図、(b)はA−A線に沿った断面図
【図4】 (a)ないし(e)は第一の実施例のSBDの製造方法による製造工程順の部分断面図
【図5】 (a)ないし(d)は第二の実施例のSBDの製造方法による製造工程順の部分断面図
【図6】 (a)ないし(c)は第三の実施例のSBDの製造方法による製造工程順の部分断面図
【図7】 本発明第四の実施例のSBDの部分断面図
【図8】 本発明第五の実施例のSBDの部分断面図
【図9】 従来の低リーク電流SBDの部分断面図
【図10】 従来の別の低リーク電流SBDの部分断面図
【図11】 従来の改良型SBDの部分断面図
【符号の説明】
11、21、31、41、51、61、71 n+ サブストレート層
12、22、32、42、52、62、72 nエピタキシャル層
13 pアノード領域
15、35、45、65、75 アノード電極
16、26、36、46、56、66、76 カソード電極
25a、55a 第一バリア金属
25b、55b 第二バリア金属
28 トレンチ
33、43、53、63、73 p埋め込み領域
33a、34a、43a、44a ほう素イオン
34、44、54、64、74 pコンタクト領域
37 pガードリング
38、48a、48b シリコン酸化膜
42a nエピタキシャル層
69、79 n+ 高濃度領域
Claims (9)
- 第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の前記第一導電型半導体層の異なる二つ以上の深さに、逆バイアス時に空乏層が連続するような間隔で第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とすることを特徴とするショットキーバリアダイオード。
- 最上の第二導電型埋め込み領域の上方に第一導電型半導体層を有することを特徴とする請求項1記載のショットキーバリアダイオード。
- 最上の第二導電型埋め込み領域の上方に第一導電型半導体層より不純物濃度の高い第一導電型高濃度領域を有することを特徴とする請求項1記載のショットキーバリアダイオード。
- 第一導電型高濃度領域の表面にアノード電極が接触することを特徴とする請求項3記載のショットキーバリアダイオード。
- 第一導電型半導体層が炭化けい素からなることを特徴とする請求項1ないし4のいずれかに記載のショットキーバリアダイオード。
- 第一導電型半導体層がシリコンからなることを特徴とする請求項1ないし4のいずれかに記載のショットキーバリアダイオード。
- 第一導電型半導体層の表面に設けられたショットキー接合を形成する金属のアノード電極と、裏面側に設けられたオーミックなカソード電極と、アノード電極の下方の前記第一導電型半導体層に、深さの異なる二つ以上の第二導電型埋め込み領域を、少なくとも一つは表面に達しない深さに、逆バイアス時に空乏層が連続するような間隔で形成された第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするショットキーバリアダイオードの製造方法において、第二導電型不純物をイオン注入した後、第一導電型半導体層をエピタキシャル成長し、その第一導電型半導体層の表面層に先のイオン注入と平面図上でずらして第二導電型不純物をイオン注入することを特徴とするショットキーバリアダイオードの製造方法。
- 第一導電型半導体層の表面に設けられたショットキー接合を形成する金属のアノード電極と、裏面側に設けられたオーミックなカソード電極と、アノード電極の下方の前記第一導電型半導体層に、深さの異なる二つ以上の第二導電型埋め込み領域を、少なくとも一つは表面に達しない深さに、逆バイアス時に空乏層が連続するような間隔で形成された第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするショットキーバリアダイオードの製造方法において、第一導電型半導体層の表面から、第二導電型不純物を加速電圧を変えて平面図上でずらしてイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成することを特徴とするショットキーバリアダイオードの製造方法。
- 第一導電型半導体層の表面に設けられたショットキー接合を形成する金属のアノード電極と、裏面側に設けられたオーミックなカソード電極と、アノード電極の下方の前記第一導電型半導体層に、深さの異なる二つ以上の第二導電型埋め込み領域を、少なくとも一つは表面に達しない深さに、逆バイアス時に空乏層が連続するような間隔で形成された第二導電型埋め込み領域が形成され、隣接する上下の第二導電型埋め込み領域 が平面図上で互いにずらされており、かつ一部の第二導電型埋め込み領域の上部に、第二導電型埋め込み領域とアノード電極とを接続する第二導電型コンタクト領域を有し、全ての第二導電型埋め込み領域をアノード電極と同電位とするショットキーバリアダイオードの製造方法において、第一導電型半導体層の表面に選択的に薄いマスクを設けマスクを透過させて第二導電型不純物をイオン注入することにより深さの異なる二つ以上の第二導電型埋め込み領域を形成することを特徴とするショットキーバリアダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9968999A JP4006879B2 (ja) | 1999-04-07 | 1999-04-07 | ショットキーバリアダイオードおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9968999A JP4006879B2 (ja) | 1999-04-07 | 1999-04-07 | ショットキーバリアダイオードおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294804A JP2000294804A (ja) | 2000-10-20 |
JP4006879B2 true JP4006879B2 (ja) | 2007-11-14 |
Family
ID=14254019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9968999A Expired - Lifetime JP4006879B2 (ja) | 1999-04-07 | 1999-04-07 | ショットキーバリアダイオードおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4006879B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4585772B2 (ja) * | 2004-02-06 | 2010-11-24 | 関西電力株式会社 | 高耐圧ワイドギャップ半導体装置及び電力装置 |
JP4900662B2 (ja) * | 2006-03-02 | 2012-03-21 | 独立行政法人産業技術総合研究所 | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 |
JP2007235064A (ja) * | 2006-03-03 | 2007-09-13 | Matsushita Electric Ind Co Ltd | ショットキーバリア半導体装置及びその製造方法 |
US8432012B2 (en) * | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
JP4396724B2 (ja) | 2007-04-18 | 2010-01-13 | 株式会社デンソー | ショットキーバリアダイオードを備えた炭化珪素半導体装置 |
JP4420062B2 (ja) | 2007-05-10 | 2010-02-24 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP4356767B2 (ja) | 2007-05-10 | 2009-11-04 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP4375439B2 (ja) | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
DE102007045184A1 (de) | 2007-09-21 | 2009-04-02 | Robert Bosch Gmbh | Halbleitervorrichtung und Verfahren zu deren Herstellung |
JP5537219B2 (ja) * | 2010-03-30 | 2014-07-02 | 新電元工業株式会社 | ショットキーバリアダイオード |
WO2012054032A1 (en) * | 2010-10-20 | 2012-04-26 | Microsemi Corporation | Embedded wells merged pn/schottky diode |
JP5474218B2 (ja) | 2010-12-28 | 2014-04-16 | 三菱電機株式会社 | 半導体装置 |
JP2014053392A (ja) | 2012-09-06 | 2014-03-20 | Sumitomo Electric Ind Ltd | ワイドギャップ半導体装置およびその製造方法 |
WO2014087499A1 (ja) * | 2012-12-05 | 2014-06-12 | トヨタ自動車株式会社 | 半導体装置 |
CN103346083B (zh) * | 2013-07-09 | 2016-10-05 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
JP6237336B2 (ja) * | 2014-02-27 | 2017-11-29 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
CN106298974B (zh) * | 2015-05-22 | 2019-07-05 | 朱江 | 一种半导体结装置 |
KR101724464B1 (ko) | 2015-07-27 | 2017-04-07 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
US10243039B2 (en) * | 2016-03-22 | 2019-03-26 | General Electric Company | Super-junction semiconductor power devices with fast switching capability |
CN116454138B (zh) * | 2023-06-15 | 2023-09-08 | 西安电子科技大学 | 一种柱状p沟道的碳化硅浮动结二极管及制备方法 |
-
1999
- 1999-04-07 JP JP9968999A patent/JP4006879B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000294804A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP3287269B2 (ja) | ダイオードとその製造方法 | |
JP5926316B2 (ja) | 電流サージ能力を有する接合型バリアショットキーダイオード | |
JP3850054B2 (ja) | 半導体装置 | |
US20110037139A1 (en) | Schottky barrier diode (sbd) and its off-shoot merged pn/schottky diode or junction barrier schottky (jbs) diode | |
US8878237B2 (en) | Active edge structures providing uniform current flow in insulated gate turn-off thyristors | |
JPH0734479B2 (ja) | 半導体デバイス | |
JP5564902B2 (ja) | 半導体装置およびその製造方法 | |
JPH11330498A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
US6462393B2 (en) | Schottky device | |
JP6454443B2 (ja) | フラットゲート転流型サイリスタ | |
JP3951738B2 (ja) | 半導体装置の製造方法 | |
CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
JP4764003B2 (ja) | 半導体装置 | |
CN107591454B (zh) | 半导体器件和用于形成半导体器件的方法 | |
JP2004221370A (ja) | 半導体装置 | |
US5554880A (en) | Uniform current density and high current gain bipolar transistor | |
JP4458588B2 (ja) | 静電誘導型半導体デバイスおよびその製造方法 | |
EP3682479A1 (en) | Feeder design with high current capability | |
US20220190146A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2020072137A (ja) | 半導体装置 | |
JPH10326900A (ja) | 電力用ダイオード | |
US20200312988A1 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
JP2003163357A (ja) | 半導体装置およびその製造方法 | |
JP4471922B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |